KR950001301B1 - 반도체 장치의 소자분리방법 - Google Patents

Abstract

내용없음.

Description

반도체 장치의 소자분리방법

제1도는 종래의 방법에 의하여 형성된 소자분리영역의 단면도.

제2a~c도는 본 발명에 의한 소자분리방법을 나타내는 공정순서도.

제3a~d도는 본 발명에 따른 소자분리방법의 일실시예를 나타내는 공정순서도이다.

본 발명은 반도체 장치의 소자 분리 방법에 관한 것으로, 보다 상세하게는 필드 산화막의 형상 각도를 조절하여 소자의 동작 특성을 개선하기 위한 반도체 장치의 소자 분리 방법에 관한 것이다.

반도체 소자가 고집적화됨에 따라 소자 분리 기술에서도 소자 분리 영역이 줄어들고 있으며, 널리 사용되고 로코스(LOCOS : local oxidation of silicon)법을 이용하면 필드 산화막 성장시 버드비크(bird's beak)가 너무 크게 자라 고밀도 반도체 장치의 활성 영역을 축소하는데 악영항을 미치고, 두 활성 영역 사이의 펀치쓰루 현상을 방지하기 위하여 과도하게 채널저지 이온 주입하면 접합 누설전류가 크ㄹ게 증가하면 MOS트랜지스터의 소폭효과(narrow width effect)가 크게 증대하는 등 여러가지 문제점이 발생하여 이러한 문제점을 해결하기 위한 다양한 방안이 강구되어 왔다.

그 방법중의 하나로 R-LOCOS(recessed-LOCOS)법에 의한 구조가 두 활성 영역 사이의 펀치쓰루 현상을 막기 위하여 제안되었다. 상기 구조에서 버드비크의 크기를 줄일 경우 필드 산화막의 경사가 매우 급하게 되어 필드 산화막 성장 및 희생 산화막 제거 공정을 실시하면 필드 산화막과 활성영역의 경계면이 매끄럽지 못한 문제가 있다.

제1도는 R-LOCOS법에 의하여 형성된 소자분리영역의 단면도를 나타낸 것으로 패드 산화막 대신 옥시나이트라이드막(oxinitride layer)(2)을 사용하여 필드 산화막(4)을 성장시킨 것이다. 옥시나이트라이드막은 특성상 산화종의 확산을 방지하기 때문에 버드비크는 거의 발생하지 않으나 필드산화막과 활성 영역의 경계면에서 필드 산화막의 기판에 대한 각도(θ)가 90이하가 되어 이후 산화막 식각공정에서 활성영역이 매끈하지 못하여 게이트 산화막의 신뢰성을 저하시킴에 따라 반도체 반도체의 동작을 특성에 악영향을 미치는 등 문제점이 발생한다. 참조 부호 1은 반도체 기판을, 3은 질화막을 각각 나타낸다.

따라서, 본 발명의 목적은 필드 산화막과 활성영역의 경계면을 매끄럽게 형성하여 게이트 산화막의 신뢰성을 증가시킬 수 있는 반도체 장치의 소자분리 방법을 제공하기 위한 것이다.

본 발명에 따른 반도체 장치의 소자 분리 방법은, 반도체 기판상에 옥시나이트라이드막 및 질화막을 차례로 형성하는 단계, 사진 식각법으로 상기 질화막의 소정 부분을 표면으로부터 적어도 상기 옥시나이트라이드막까지 식각하여 개구부를 형성한 다음 상기 옥시나이트라이드막을 언더 커팅하는 단계, 그리고 열산화법으로 필드 산화막을 형성하는 단계를 포함한다.

본 발명의 상세한 내용은 첨부한 도면을 참고로 하여 아래에서 설명한다.

제2도(a) 내지 (c)는 본 발명에 따른 반도체 장치의 소자 분리 방법을 나타낸 공정순서도이다.

제2도(a)에 도시한 바와 같이, 반도체 기판(21)상에 100~500Å 두께의 옥시나이트라이드막(22)과 1000~2000Å두께의 질화막(23)을 차례로 형성한다. 이때, 상기 옥시나이트라이드막(22)과 질화막(23)은 LPCVD(low pressure chemical deposition)법으로 형성하고 특히 상기 옥시나이트라이드막(22)은 NH₃, SiH₂Cl₂및 N₂O가스를 100~500mT의 압력과 600~800℃의 온도 조건에서 열분해하여 형성한다.

다음, 일반적인 사진 식각법으로 상기 질화막(23)을 반도체 기판(21)까지 식각한 후, BOE(buffered oxide etchant)용액 등을 이용한 습식 식각법으로 옥시나이트라이드막(22)을 언더 커팅(under cutting)한다[제2도 (b)]. 상기 질화막(23)을 식각할 때 반도체 기판(21)의 일부를 식각하여 필드산화막의 매몰 깊이를 조절할 수 있으며 이때 기판이 식각되는 깊이는 0.05~0.2㎛정도이다. 또한 상기 옥시나이트라이드막(22)의 언더 컷의 크기를 필드 산화막의 형성에 영향을 주므로 0.1~0.3㎛정도로 하는 것이 필드 산화막의 형상 각도를 90이상이 되도록 하는데 바람직하다. 만약, 언더 컷의 깊이가 0.3㎛ 이상이 되면, 버드비크가 0.3㎛이상이 되어 서브미크론(submicron), 특히 0.5㎛ 이하의 장치에서는 실용성이 없다.

마지막으로, 제2도(c)에 도시된 바와같이, 고온, 예를들어 1000℃에서 습식 산화법으로 3000~5000Å두께의 필드산화막(24)을 형성한다. 이때, 상술한 옥시나이트라이드막의 언더 컷 때문에 언더 컷의 크기 정도로 버드비크가 형성되며 필드 산화막의 형상각도(θ)는 90이상이 된다.

이와 같은 소자분리 방법에 따르면 이후에 실시되는 희생산화막 제거공정 등에서 산화막이 식각되더라도 활성 영역의 가장자리에 네가티브슬로프(negative slope)가 형성되지 않으므로 게이트 산화막이 형성되더라도 전계가 집중되는 것을 방지할 수 있어 게이트 산화막의 신뢰성을 저하시키지 않는다.

본 발명의 소자 분리 방법에 따른 다른 방법의 공정 순서도가 제3도(a) 내지 (d)에 도시되어 있다.

먼저, 제3도(a)에서 처럼, 반도체 기판(31)상에 100~500Å 두께의 옥시나이트라이드막(22) 및 1000~2000Å 두께의 질화막(33)을 차례로 형성한다. 이때에도 전술된 바와 같이 상기 옥시나이트라이드막(22)과 질화막(33)은 LPCVD법으로 형성하고 옥시나이트라이드막 역시 NH₃, SiH₂Cl8, N₂O 가스를 100~500mT의 압력과 600~800℃의 온도 조건에서 열분해하여 형성한다.

그후, 제3도(b)에 도시한 바와 같이, 사진 식각법을 이용하여 상기 질화막(33)을 상기 기판까지 식각하여 개구부를 형성한 후 BOE용액을 이용한 습식 식각법으로 상기 옥시나이트라이드막(22)의 언더 컷을 약0.1~0.2㎛의 깊이로 형성한다.

다음에, 기판 전표면 상에 500~1000Å 두께의 폴리실리콘층을 형성한 후 비등방성 식각하여 제3도(c)에 도시한 바와 같이 개구부 측벽에 스페이서(34)를 형성한다.

그후, 제3도(d)에 도시된 바와같이 고온에서 습식산화하여 필드 산화막(35)을 형성한다.

본 실시예에서 폴리실리콘 스페이서(34)는 과도한 언더 커팅으로 인하여 버드비크가 커지는 것을 막는 역할을 하며, 옥시나이트라이드막 언더 컷이 형성되기 때문에 필드 산화막의 형상각도는 90이상으로 된다.

이와 같은 소자 분리 방법에 따르면 전술된 실시예에서와 마찬가지로 이후의 희생 산화막 제거 공정에서 산화막이 식각되더라도 활성영역의 가장자리에 네가티브 슬러프가 형성되지 않으므로 게이트 산화막이 형성되더라도 전계가 집중되는 현상을 피할 수 있어 게이트 산화막의 신뢰성을 저하시키지 않는 장점이 있다.

이상의 실시예를 통해 알수 있는 바와같이, 본 발명의 소자 분리 방법에 의하면 필드 산화막의 형상각도가 90이상이 되므로 게이트 산화막의 신뢰성이 향상되며 MOS트랜지스터의 소폭을 제어할 수 있어 고집적 반도체 장치를 제조하는데 적합한 장점을 갖는다.

Claims (9)

1. 반도체 기판상에 옥시나이트라이드막 및 질화막을 차례로 형성하는 단계, 사진 식각법으로 상기 질화막의 소정 부분을 표면으로부터 적어도 상기 옥시나이트라이드막까지 식각하여 개구부를 형성한 다음 상기 옥시나이트라이드막을 언더 커팅하는 단계, 그리고 열산화법으로 필드 산화막을 형성하는 단계를 포함하는 반도체 장치의 소자 분리방법.
2. 제1항에 있어서, 상기 개구부 형성시 반도체 기판의 일부까지 식각하는 반도체 장치의 소자 분리 방법.
3. 제2항에 있어서, 상기 반도체 기판의 식각 깊이를 0.05~0.2㎛의 범위로 하는 반도체 장치의 소자 분리 방법.
4. 제1항에 있어서, 상기 옥시나이트라이드막의 언더 커팅은 습식식각법으로 행하는 반도체 장치의 소자 분리 방법.
5. 제1항 또는 제4항에 있어서, 상기 옥시나이트라이드막의 언더 커팅은 0.1~0.2㎛의 깊이로 행하는 반도체 장치의 소자 분리 방법.
6. 제1항에 있어서, 상기 옥시나이트라이드막의 언더 커팅을 행한후 폴리실리콘을 기판 전표면 상에 적층하고 식각하여 상기 개구부 측벽에 스페이서를 형성하는 단계를 더 포함하는 반도체 장치의 소자 분리 방법.
7. 제6항에 있어서, 상기 스페이서는 비등방성식각법으로 형성하는 반도체 장치의 소자 분리 방법.
8. 제6항에 있어서, 상기 스페이서는 버드비크의 성장을 억제하기 위하여 형성하는 반도체 장치의 소자분리 방법.
9. 제1항에 있어서, 상기 옥시나이트라이드막 및 질화막의 두께를 각각 100~500Å, 1000~2000Å의 범위로 형성하는 반도체 장치의 소자 분리 방법.