[go: up one dir, main page]

KR940001288B1 - 반도체 기억장치 - Google Patents

반도체 기억장치 Download PDF

Info

Publication number
KR940001288B1
KR940001288B1 KR1019900016663A KR900016663A KR940001288B1 KR 940001288 B1 KR940001288 B1 KR 940001288B1 KR 1019900016663 A KR1019900016663 A KR 1019900016663A KR 900016663 A KR900016663 A KR 900016663A KR 940001288 B1 KR940001288 B1 KR 940001288B1
Authority
KR
South Korea
Prior art keywords
line
cell array
memory cell
ground
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019900016663A
Other languages
English (en)
Other versions
KR910008836A (ko
Inventor
무네히로 요시다
슈소 후지이
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR910008836A publication Critical patent/KR910008836A/ko
Application granted granted Critical
Publication of KR940001288B1 publication Critical patent/KR940001288B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

내용 없음.

Description

반도체 기억장치
제1도는 본 발명의 1실시예에 따른 전원선 및 접지선을 나타낸 배선패턴의 개략도.
제2도는 메모리셀 어레이영역상에 배선된 전원선 및 접지선을 상세히 나타낸 배선 패턴도.
제3도는 본 발명에 따른 반도체 기억장치를 실제의 16M DRAM에 적용한 경우를 나타낸 개략도.
제4도는 종래의 반도체 기억장치에 있어서의 전원선 및 접지선을 나타낸 배선패턴의 개략도이다.
* 도면의 주요부분에 대한 부호의 설명
11 : 반도체칩 12,12' : 메모리셀 어레이영역
13 : 주변회로영역 14 : 전원패드
15 : 접지패드 d1~dk~dn: 전원선
s1~sk~sn: 접지선
[산업상의 이용분야]
본 발명은 반도체 기억장치에 관한 것으로, 특히 주변회로에 접속되는 전원선 및 접지선의 배선패턴에 관한 것이다.
[종래의 기술 및 그 문제점]
종래, 반도체 기억장치에 있어서 전원선 및 접지선은 예컨대 4도에 나타낸 바와같은 배선패턴으로 형성되어 있는 바, 도면중 참조부호 1은 반도체칩, 2 및 2'는 메모리셀 어레이영역, 3은 주변회로영역, 4는 전원선, 5는 접지선, 6은 전원패드, 7은 접지패드이다.
상기 반도체칩(1)상에는 예컨대 2개로 분할된 메모리셀 어레이영역(2,2')이 형성되어 있고, 이 메모리셀 어레이영역(2,2')의 사이에는 주변회로영역(3)이 형성되어 있으며, 이 주변회로영역(3)을 제외한 메모리셀 어레이영역(2,2')의 주변에는 본딩패드·입력보호회로영역 및 필요한 주변회로영역이 형성되어 있다.
그리고, 주변회로영역(3)과 본딩패드·입력보호회로영역 및 필요한 주변회로영역에 전원 또는 접지전위를 공급하기 위해 전원선(4) 및 접지선(5)이 메모리셀 어레이영역(2,2')의 주변에 배선되어 있는데, 이들 전원선(4) 및 접지선(5)은 주변회로영역(3)과 본딩패드·입력보호 회로영역 및 필요한 주변회로영역에 각각 접속됨과 더불어 전원선(4)은 전원패드(6), 접지선(5)은 접지패드(7)에 각각 접속되어 있다.
그러나, 이와같은 배선방법에서는 메모리셀 어레이영역(2,2')의 주변에 전원선(4) 및 접지선(5)을 배치하기 위해 그 배선영역이 별도로 필요하게 된다. 더욱이, 전원선(4) 및 접지선(5)의 배선폭은 그 종단까지 안정된 전원전위를 공급하기 위해 가늘게 형성할 수 없게 되는데, 이는 배선폭을 가늘게 형성하게 되면 배선의 전류용량이 작아지게 되어 주변회로의 정상동작에 필요한 전위를 공급할 수 없게 되기 때문이다. 즉, 종래의 배선방법에 있어서는 굵은 배선폭의 전원선(4) 및 접지선(5)을 메모리셀 어레이영역(2,2')의 주변에 설치하지 않으면 안되기 때문에, 전원선(4) 및 접지선(5)의 배선영역이 확대되어 칩사이즈의 축소화에 있어서 큰 문제로 되게 된다.
이와같이, 종래에는 전원선 및 접지선이 메모리셀 어레이영역의 주변에 배선되어 있고, 또 정상적인 회로 동작을 행하기 위해서는 전원선 및 접지선의 선폭을 굵게 할 필요가 있기 때문에 전원선 및 접지선의 배선 영역이 확대되어 칩사이즈의 축소화가 곤란하게 된다는 결점이 있었다.
[발명의 목적]
본 발명은 상기한 점을 감안하여 발명된 것으로, 메모리셀 어레이영역의 주변에 배선되는 전원선 및 접지선의 배선영역을 축소 또는 제거함으로써 칩사이즈의 축소화를 도모함은 물론, 전원선 및 접지선의 종단까지 안정된 전원 또는 접지전위를 공급할 수 있도록 된 반도체 기억장치를 제공함에 그 목적이 있다.
[발명의 구성]
상기 목적을 달성하기 위한 본 발명에 따른 반도체 기억장치는, 적어도 2개의 메모리셀 어레이영역과, 이 메모리셀 어레이영역간에 배치되는 주변회로영역, 상기 메모리셀 어레이영역상에 배선되는 복수의 신호선 및, 규칙적으로 상기 신호선 사이에 배선됨과 더불어 서로 상기 신호선과 동등한 형상으로 되도록 형성되어 상기 주변회로영역에 접속되는 복수의 전원선 및 접지선을 갖추고 있다.
여기서, 상기 신호선이 열선택선인 것을 특징으로 한다. 또한, 상기 신호선이 열신호 독출·기록선인 것을 특징으로 한다.
[작용]
상기와 같이 구성된 본 발명은, 주변회로에 접속되는 전원선 및 접지선이 메모리셀 어레이영역상에 배선되어 있기 때문에 메모리셀 어레이영역의 주변에 입력보호회로 및 필요한 주변회로가 존재하지 않는 경우에는 전원선 및 접지선을 배치하기 위한 배선영역을 없앨 수 있게 된다. 또, 메모리셀 어레이영역의 주변에 입력보호회로 및 필요한 정도로 배선영역을 축소할 수 있게 된다.
한편, 전원선 및 접지선의 배선폭이 가늘게 되어도 그 전원선 및 접지선의 갯수를 많게 함으로써 본질적인 배선폭을 크게 할 수 있게 되므로 배선의 전류용량을 크게 하는 것도 가능하게 된다. 더욱이, 전원선 및 접지선은 신호선과 동등한 형상으로 규칙적으로 형성되어 있기 때문에 신호선 아래에 형성된 예컨대 패드선의 기생용량의 오차에는 영향이 미치지 않게 된다.
[실시예]
이하, 예시도면을 참조하여 본 발명에 따른 1실시예를 상세히 설명한다. 또, 본 발명에 있어서, 전 도면에 걸쳐 공통 부분에는 동일한 참조부호를 붙이고, 그에 대한 상세한 설명은 생략한다.
제1도는 본 발명의 1실시예에 따른 전원선 및 접지선의 배선패턴을 개략적으로 나타낸 도면으로, 제1도에서 참조부호 11은 반도체칩이고, 12 및 12'는 메모리셀 어레이영역, 13은 주변회로영역, 14는 전원패드, 15는 접지패드, d1,d2,…,dn는 전원선, s1,s2,…,sn은 접지선이다.
또, 반도체칩(11)상에는 예컨대 2개로 분할된 메모리셀 어레이영역(12,12')이 형성되어 있고, 이 메모리 셀 어레이영역(12,12')의 사이에는 주변회로영역(13)이 형성되어 있으며, 또 메모리셀 어레이영역(12,12')의 주변에는 본딩패드·입력보호 회로영역 및 필요한 주변회로영역이 형성되어 있다. 그리고, 본딩패드영역에는 전원패드(14)와 접지패드(15)가 각각 형성되어 있다.
또, 일단이 전원패드(14)에 접속된 전원선(d1,d2,…,dn)이 메모리셀 어레이영역(12,12')상에 규칙적으로 배선되어 있는데, 이 전원선(d1,d2,…,dn)은 메모리셀 어레이에는 접속도지 않고, 그 메모리셀 어레이영역(12,12')의 사이에 있는 주변회로영역(13)에 접속되어 있다. 또, 전원선(d1,d2,…,dn)은 예컨대 주변회로영역(13)상에서 서로 결선(結線)되어 있는 것이 좋고, 전원선(d1,d2,…,dn)의 다른 단(종단)은 서로 접속되어도 된다.
또, 일단이 접지패드(15)에 접속된 접지선(s1,s2,…,sn)이 메모리셀 어레이영역(12,12')상에 규칙적으로 배선되어 있는데, 이 접지선(s1,s2,…,sn)은 메모리셀 어레이에는 접속되지 않고, 메모리셀 어레이영역(12,12')의 사이에 있는 주변회로 영역(13)에 접속되어 있다. 또, 접지선(s1,s2,…,sn)은 예컨대 주변회로영역(13)상에서 서로 결선되어 있는 것이 좋고, 접지선(s1,s2,…,sn)의 다른 단(종단)은 서로 접속되어도 된다.
이와 같은 배선패턴에 의하면, 메모리셀 어레이영역(12,12')사이에 있는 주변회로영역(13)에는 메모리셀 어레이영역(12,12')상에 배선된 전원(d1,d2,…,dn) 및 접지선(s1,s2,…,sn)이 각각 접속되기 때문에 메모리셀 어레이영역(12,12')의 주변에는 입력보호회로 및 필요한 주변회로에 전원 또는 접지전위를 인가하기 위해 필요한 정도로만 전원선 및 접지선의 배선영역을 설치하면 된다. 즉, 메모리셀 어레이영역(12,12')주변에서의 배선영역을 축소하는 것이 가능하게 되어 칩사이즈의 축소화를 달성할 수 있게 된다.
한편, 각 전원선(d1,d2,…,dn) 또는 접지선(s1,s2,…,sn)의 배선폭은 가늘어도, 전원선(d1,d2,…,dn) 또는 접지선(s1,s2,…,sn)의 갯수(n)를 많게 함으로써 본질적인 배선폭을 굵게 할 수 있게 된다. 따라서, 배선의 전류용량을 크게 하는 것이 가능해져서 전원선(d1,d2,…,dn) 또는 접지선(s1,s2,…,sn)의 종단까지 안정된 전원전위 또는 접지전위를 공급할 수 있게 된다.
또한, 입력보호회로 및 필요한 주변회로가 메모리셀 어레이영역(12,12')의 주변에 존재하지 않는 경우에는 전원선(d1,d2,…,dn) 및 접지선(s1,s2,…,sn)을 배치하기 위한 배선영역을 메모리셀 어레이영역(12,12')의 주변에서 완전히 제거하는 것이 가능하게 된다.
제2도는 메모리셀 어레이영역상에 배선된 전원선 및 접지선의 배선패턴을 상세히 나타낸 것으로, 여기서 참조부호 16은 열선택선, 17은 열선택선과 메모리셀 어레이의 접속구멍, dk는 전원선, sk는 접지선이다.
상기 메모리셀 어레이영역(12)상에는 규칙적으로 열선택선(16; 신호선)이 형성되어 있고, 또 열선택선(16)에는 메모리셀 어레이와 접속을 취하기 위한 접속구멍(17)이 형성되어 있다. 그리고, 이와 같은 열선택선(16)간에는 전원선(dk) 및 접지선(sk)이 열선택선(16)과 동등한 형상(패턴)으로 규칙적으로 배선되어 있다. 예컨대, 전원선(dk) 과 접지선(sk)은 교대로 열선택선(16)간에 배선되어 있다. 또, 전원선(dk) 및 접지선(sk)은 메모리셀 어레이에는 접속되지 않는다.
이와 같은 구성에 의하면, 전원선(dk) 및 접지선(sk)은 열선택선(16)과 동등한 형상으로 규칙적으로 형성되어 있기 때문에 전원선(dk) 및 접지선(sk)이 메모리셀 어레이영역(12)상에 배선되어도 열선택선(16) 아래에 형성된 예컨대 비트선의 기생 용량의 오차는 생기지 않게 된다. 따라서, 비트선의 노이즈가 증가되지 않아 정보의 독출에는 악영향을 미치지 않게 된다.
또한, 전원선(dk) 및 접지선(sk)은 교대로 열선택선(16)의 사이에 배선되는 것 이외에 그 쌍방이 열선택선(16)간에 규칙적으로 배선되는 경우 등도 고려할 수 있는데, 이 경우에 있어서도 마찬가지의 효과를 얻을 수 있다. 또, 전원선(dk) 및 접지선(sk)은 열선택선에 한정되지 않고 열신호 독출·기록선 등의 사이에 형성할 수도 있다.
제3도는 본 발명에 따른 반도체 기억장치를 실제의 16M DRAM에 적용한 경우의 개략도를 나타낸 것으로, 여기서 참조부호 21은 반도체칩이고, 22는 주변회로영역, 23은 메모리셀 어레이, 24는 열디코더영역, 25는 행디코더영역, 26은 본딩패드, 27은 전원선, 28은 접지선, 29는 열선택선이다.
그런데, 상기 실시예에서는 전원선(dk) 및 접지선(sk)의 쌍방이 메모리셀 어레이영역(12,12')상에 배선되었지만, 전원선(dk) 및 접지선(sk)의 어느 한쪽만을 메모리셀 어레이영역(12,12')상에 배선해도 된다. 또, 전원선(d1,d2,…,dn)에는 전원패드(14)로부터 전원전위가 인가되어 있지만 칩내부에서 강압한 전원전위를 인가해도 상관없다.
한편, 본원 청구범위의 각 구성요소에 병기된 도면참조부호는 본원 발명의 이해를 용이하게 하기 위한 것으로, 본원 발명의 기술적 범위를 도면에 도시한 실시예로 한정할 의도에서 병기한 것은 아니다.
[발명의 효과]
이상 설명한 바와같이 본 발명에 따른 반도체 기억장치에 의하면 다음과 같은 효과가 얻어지게 된다.
주변회로에 접속되는 전원선 및 접지선이 메모리셀 어레이영역의 주변에 배선되지 않고, 메모리셀 어레이 영역상에 배선되어 있기 때문에 입력보호회로 및 필요한 주변회로영역이 메모리셀 어레이영역의 주변에 존재하지 않는 경우에는 전원선 및 접지선을 배치하기 위한 배선영역을 메모리셀 어레이영역의 주변으로부터 제거할 수 있게 된다. 또, 입력보호회로 및 필요한 주변회로가 메모리셀 어레이영역의 주변에 존재하는 경우에는 그 입력보호회로 및 필요한 주변회로에 전원 및 접지전위를 인가하기 위해 필요한 정도로만 배선영역을 축소할 수 있게 된다.
한편, 각 선의 배선폭이 가늘어도 그 전원선 및 접지선의 갯수를 많게 함으로써 실질적인 배선폭을 크게 할 수 있기 때문에 배선의 전류용량을 크게 하는 것도 가능하게 된다.
따라서, 메모리셀 어레이영역의 주변에 배선되는 전원선 및 접지선의 배선영역을 축소 또는 완전히 없앰으로써 칩사이즈의 축소화를 도모할 수 있게 됨은 물론, 전원선 및 접지선의 종단까지 안정된 전원 또는 접지전위를 공급할 수 있는 반도체 기억장치를 제공할 수 있게 된다.

Claims (3)

  1. 적어도 2개의 메모리셀 어레이영역(12,12')과, 이 메모리셀 어레이영역 (12,12')사이에 배치되는 주변회로영역(13), 상기 메모리셀 어레이영역(12,12')상에 배선되는 복수의 신호선(16) 및, 규칙적으로 상기 신호선(16)사이에 배선됨과 더불어 상기 신호선(16)과 동등한 형상으로 되도록 형성되어 상기 주변회로영역 (13)에 접속되는 복수의 전원선(d1~dn) 및 접지선(s1~sn)을 구비하여 구성된 것을 특징으로 하는 반도체 기억장치.
  2. 제1항에 있어서, 상기 신호선(16)이 열선택선인 것을 특징으로 하는 반도체 기억장치.
  3. 제1항에 있어서, 상기 신호선(16)이 열신호 독출·기록선인 것을 특징으로 하는 반도체 기억장치.
KR1019900016663A 1989-10-19 1990-10-19 반도체 기억장치 Expired - Fee Related KR940001288B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1-270381 1989-10-19
JP1270381A JPH07114259B2 (ja) 1989-10-19 1989-10-19 半導体記憶装置

Publications (2)

Publication Number Publication Date
KR910008836A KR910008836A (ko) 1991-05-31
KR940001288B1 true KR940001288B1 (ko) 1994-02-18

Family

ID=17485467

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900016663A Expired - Fee Related KR940001288B1 (ko) 1989-10-19 1990-10-19 반도체 기억장치

Country Status (5)

Country Link
US (1) US5231607A (ko)
EP (1) EP0423825B1 (ko)
JP (1) JPH07114259B2 (ko)
KR (1) KR940001288B1 (ko)
DE (1) DE69024167T2 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2758504B2 (ja) * 1990-07-06 1998-05-28 松下電器産業株式会社 半導体記憶装置
JP3082323B2 (ja) * 1991-07-30 2000-08-28 ソニー株式会社 メモリモジュール
US5325336A (en) * 1992-09-10 1994-06-28 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device having power line arranged in a meshed shape
JP3354231B2 (ja) * 1993-09-29 2002-12-09 三菱電機エンジニアリング株式会社 半導体装置
JPH08195083A (ja) * 1995-01-17 1996-07-30 Toshiba Microelectron Corp 半導体記憶装置
JPH0955482A (ja) * 1995-06-08 1997-02-25 Mitsubishi Electric Corp 半導体記憶装置
JP3556388B2 (ja) * 1996-04-23 2004-08-18 株式会社 沖マイクロデザイン 半導体メモリ装置
US5936877A (en) * 1998-02-13 1999-08-10 Micron Technology, Inc. Die architecture accommodating high-speed semiconductor devices
JP4212171B2 (ja) * 1999-01-28 2009-01-21 株式会社ルネサステクノロジ メモリ回路／ロジック回路集積システム
US7388289B1 (en) 1999-09-02 2008-06-17 Micron Technology, Inc. Local multilayered metallization
EP1113368A3 (en) * 1999-12-27 2001-09-26 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit with cache
JP2012252762A (ja) * 2011-06-07 2012-12-20 Elpida Memory Inc 半導体装置
KR102601866B1 (ko) 2019-01-16 2023-11-15 에스케이하이닉스 주식회사 반도체 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5840344B2 (ja) * 1980-06-10 1983-09-05 富士通株式会社 半導体記憶装置
JPS5780828A (en) * 1980-11-07 1982-05-20 Hitachi Ltd Semiconductor integrated circuit device
JPS57124463A (en) * 1981-01-26 1982-08-03 Nec Corp Semiconductor device
JPS58114392A (ja) * 1981-12-07 1983-07-07 Fujitsu Ltd 半導体記憶装置
KR900006221B1 (ko) * 1984-11-15 1990-08-25 후지쓰 가부시끼가이샤 반도체 메모리 장치
KR910008099B1 (ko) * 1988-07-21 1991-10-07 삼성반도체통신주식회사 메모리 칩의 파워 및 시그널라인 버싱방법

Also Published As

Publication number Publication date
KR910008836A (ko) 1991-05-31
EP0423825B1 (en) 1995-12-13
JPH03133174A (ja) 1991-06-06
EP0423825A3 (en) 1992-03-04
JPH07114259B2 (ja) 1995-12-06
US5231607A (en) 1993-07-27
EP0423825A2 (en) 1991-04-24
DE69024167D1 (de) 1996-01-25
DE69024167T2 (de) 1996-05-30

Similar Documents

Publication Publication Date Title
KR940001288B1 (ko) 반도체 기억장치
KR910000623B1 (ko) 반도체 장치
KR100268961B1 (ko) 반도체 장치 및 그 제조 방법과 메모리 코어 칩 및 메모리 주변 회로 칩
KR920006011B1 (ko) 반도체기억장치의 동작모드선택회로
JPS64822B2 (ko)
KR0172426B1 (ko) 반도체 메모리장치
KR100253988B1 (ko) 반도체 메모리
US6016003A (en) Chip-lead interconnection structure in a semiconductor device
US5157476A (en) Tape carrier having improved test pads
JP2894635B2 (ja) 半導体記憶装置
EP0041844B1 (en) Semiconductor integrated circuit devices
KR100359591B1 (ko) 반도체 장치
US5477079A (en) Power source noise suppressing type semiconductor device
JPH0685185A (ja) 半導体集積回路装置
JPS63314847A (ja) マスタ−スライス型半導体装置
GB2170657A (en) Semiconductor memory device
US6975020B2 (en) Semiconductor integrated circuit having pads layout for increasing signal integrity and reducing chip size
KR19990053720A (ko) 더미셀을 이용한 백바이어스 전압 픽업장치
KR0172418B1 (ko) 신호 보호를 위한 브랜치형 리드 프레임을 구비한 반도체 메모리 장치
KR100228148B1 (ko) 임피던스 정합 커패시터를 갖는 메모리 모듈
KR20000029361A (ko) 반도체 집적회로 장치
KR19980065642A (ko) 반도체 메모리장치의 출력패드 배치방법
KR900000178B1 (ko) 마스터 슬라이스형 반도체 회로장치
JPH11340272A (ja) 半導体集積回路及び半導体集積回路装置
KR950013050B1 (ko) 엘오씨(Lead On Chip)용 리드 프레임

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

FPAY Annual fee payment

Payment date: 20080128

Year of fee payment: 15

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 15

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20090219

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20090219

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000