[go: up one dir, main page]

KR940000267B1 - 직렬 비교기 집적회로 - Google Patents

직렬 비교기 집적회로 Download PDF

Info

Publication number
KR940000267B1
KR940000267B1 KR1019900020709A KR900020709A KR940000267B1 KR 940000267 B1 KR940000267 B1 KR 940000267B1 KR 1019900020709 A KR1019900020709 A KR 1019900020709A KR 900020709 A KR900020709 A KR 900020709A KR 940000267 B1 KR940000267 B1 KR 940000267B1
Authority
KR
South Korea
Prior art keywords
input
nmos transistors
signal
output terminal
transistors
Prior art date
Application number
KR1019900020709A
Other languages
English (en)
Other versions
KR920013919A (ko
Inventor
김용배
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR1019900020709A priority Critical patent/KR940000267B1/ko
Publication of KR920013919A publication Critical patent/KR920013919A/ko
Application granted granted Critical
Publication of KR940000267B1 publication Critical patent/KR940000267B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Manipulation Of Pulses (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음.

Description

직렬 비교기 집적회로
제1도는 종래의 4비트 비교기 회로도.
제2도는 제1도 전가산기의 상세회로도.
제3도는 본 발명에 따른 직렬 비교기 집적회로도.
제4도는 제3도에서 첫번째 비교기의 상세회로도.
제5도는 제3도에서 두번째 이후의 비교기 상세회로도.
* 도면의 주요부분에 대한 부호의 설명
10∼13 : 비교기 101∼108 : 엔모스트랜지스터
201, 202 : 인버터 300 : 입력단자
400∼402 : 출력단자
본 발명은 트랜지스터 수가 많은 N 비트 직렬 비교기(Comparator) 논리 집적회로에 관한 것으로, 특히 트랜지스터의 수를 감소시킴으로서 칩의 레이아웃(Layout) 면적을 줄일 수 있으며, 논리회로 설계시 회로의 지연을 단축시킬 수 있도록 한 직렬 비교기(Comparator) 집적회로에 관한 것이다.
제1도는 종래의 씨모스(CMOS) 전가산기(Full Adder)를 사용한 4비트 비교기 회로도로서, 이에 도시된 바와 같이 입력신호(A0∼A3)는 전가산기(21∼24)의 일측 입력단자(I1)에 각기 입력됨과 아울러 입력신호(B0∼B3)가 인버터(201∼204)를 각기 통해 상기 전가산기(21∼24)의 타측 입력단자(I2)에서 각기 입력되며, 상기 전가산기(21∼23)의 캐리신호가 다음단 전가산기(22∼24)의 캐리입력단자(CI)에 각기 입력되며, 상기 전가산기(21∼24)의 합신호(S)가 노아게이트(25)에서 노아링되어 출력되게 구성되어 있다.
상기 전가산기 제2도와 같이 피모스트랜지스터 및 엔모스트랜지스터로 구성되어 있다.
따라서 첫번째 전가산기(21)에서 두 입력신호(A0, B0)가 서로 같은 경우("0" or "1"), 입력되는 캐리신호(Cin)가 신호 "1"이므로 합신호(S)는 논리 "0"이 되며, 다음단으로의 캐리(Cary)신호(Co)는 "1"이 된다.
이와 같이 하여 4번재 전가산기(24)까지 동작하면, 모든 합신호(5)는 논리 "0"이 되어, 노아게이트(25)에 의하여 최종적인 합신호(SUM)는 논리 "1"이 된다.
두 입력신호(A0, B0)가 서로 다른 경우는 합신호(S)가 논리 "1"이 되어, 최종적인 합신호(SUM)는 논리 "0"이 된다.
그러나, 이와 같은 종래의 씨모스 비교기는 28개의 트랜지스터를 사용한 전가산기를 비교비트 수 만큼 사용하여야 하므로 설계시 칩의 레이아웃 면적이 커지고 회로의 지연시간이 커진다는 문제점이 있었다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여, 보다 적은 수의 모스트랜지스터로 직렬 비교기를 구성함으로써 칩의 레이아웃 면적을 줄이고, 회로의 지연시간을 단축시킬 수 있게 창안한 것으로, 이를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
제4도는 본 발명에 다른 직렬 비교기 집적회로도로서, 이에 도시한 바와 같이 입력신호(A0∼A3), (B0∼B3)를 입력받음과 아울러 전단의 비교결과신호(CO)를 비교입력신호(CI)로 입력받아 비교하는 비교기(10∼13)로 구성한 것으로, 상기 첫번째단 비교기(10)의 비교입력신호(CI)는 전원전압(Vcc)이 입력되게 구성되어 있다.
제4도는 상기 첫번째단 비교기(10)의 상세회로도로서, 이에 도시한 바와 같이 입력단자(A), (B)를 엔모스트랜지스터(101), (104)의 게이트에 각기 접속함과 아울러 인버터(201), (202)를 각기 통해 엔모스트랜지스터(102), (103)의 게이트에 각기 접속하고, 전원(Vcc)이 상기 엔모스트랜지스터(101, 102)를 통해 비교결과신호(CO) 출력단자(401)에 출력되게 접속함과 아울러 그 출혁단자(401) 및 접지 사이에 상기 엔모스트랜지스터(104, 103)를 직렬접속하여 구성한다.
제5도는 제3도 두번째단 이후의 비교기(11∼13)의 상세회로도로서, 이에 도시한 바와 같이 입력단자(A), (B)를 엔모스트랜지스터(101, 105), (103, 106)의 게이트에 접속함과 아울러 인버터(201), (202)를 통해 엔모스트랜지스터(104, 107), (102,108)의 게이트에 각기 접속하며, 전원(Vcc)이 상기 엔모스트랜지스 터(101, 102)를 통해 비교결과신호(CO) 출력단자(402)에 출력되게 접속함과 아울러 그 출력단자(402) 및 접지 사이에 상기 엔모스트랜지스터(104,103)를 직렬접속하고, 전단의 비교결과신호(CO)가 입력되는 입력단자(300)를 상기 엔모스트랜지스터(105, 106), (107, 108)를 각기 통해 상기 비교결과신호(CO) 출력단자(402)에 접속하여 구성한 것으로, 이와 같이 구성된 본 발명의 작용효과를 상세히 설명하면 다음과 같다.
첫번째단 비교기(10)의 입력단자(A), (B)에 입력되는 입력신호(A0), (B0)가 서로 같을 경우, 즉, 입력신호(A0), (B0)가 모두 저전위 "0"일 경우에는 엔모스트랜지스터(101), (104)가 오프되므로 비교결과신호(CO)가 출력되는 출력단자(401)는 하이임피던스상태로 되고, 또한 입력신호(A0), (B0)가 모두 고전위 "1"일 경우에는 엔모스트랜지스터(101), (104)는 온상태로 되나, 이때 인버터(201), (202)에서 저전위신호가 출력되므로 엔모스트랜지스터(103), (102)가 오프되어, 비교결과신호(CO)가 출력되는 출력단자(401)는 하이임피던스 상태로 된다. 결국 두 입력신호(A0), (B0)가 저전위 또는 고전위로 서로 같은 경우에는 엔모스트랜지스터(101), (104) 또는 엔모스트랜지스터(101), (104)가 오프되어 출력단자(401)가 하이임피던스(Z)상태로 된다.
또한, 입력신호(A0)가 고전위 "1"이고, 입력신호(B0)가 저전위 "0"인 경우에는 엔모스트랜지스터(101), (102)가 도통되고, 엔모스트랜지스터(103), (104)가 오프되므로, 전원(Vcc)이 그 엔모스트랜지스터(101), (102)를 통해 출력되고, 이에 따라 출력단자(401)에 출력되는 비교결과신호(CO)가 고전위인 "1"로 된다.
또한, 입력신호(A0)가 저전위 "0"이고, 입력신호(B0)가 고전위 "1"인 경우에는 엔모스트랜지스터(103), (104)가 도통되고 엔모스트랜지스터(101), (102)가 오프되므로 상기 엔모스트랜지스터(103), (104)를 통해 접지전위가 출력되고, 이에 따라 출력단자(401)에 출력되는 비교결과신호(CO)가 저전위 "0"로 된다.
한편, 두번째단 이후의 비교기(11, 12, 13)는 상기 첫번째단 비교기(10)와 동일방식으로 동작되나, 두 입력단자(A), (B)의 입력신호가 서로 같을 경우 입력단자(300)에 입력되는 전단의 비교결과신호(CO)를 비교결과신호(CO) 출력단자(402)로 전달하게 된다.
즉, 입력단자(A), (B)에 입력되는 신호가 고전위 "1"로 서로 같은 경우 엔모스트랜지스터(104, 107), (102, 108)는 오프되고, 엔모스트랜지스터(105), (106)는 도통되며, 이에 따라 입력단자(300)에 압력되는 전단의 비교결과신호(CO)가 그 엔모스트랜지스터(105, 106)를 통해 출력단자(402)로 전달되고, 입력단자(A), (B)에 입력되는 신호가 저전위 "0"로 서로 같은 경우 엔모스트랜지스터(101, 105), (103, 106)는 오프되고, 엔모스트랜지스터(107, 108)는 도통되며, 이에 따라 입력단자(300)에 입력되는 전단의 비교결과신호(CO)가 그 엔모스트랜지스터(107, 108)를 통해 출력단자(402)로 전달된다.
또한, 입력단자(A), (B)에 입력되는 신호가 서로 다른 경우 즉, 입력단자(A)에 고전위 "1"이 입력되고, 입력단자(B)에 저전위 "0"이 입력되는 경우에는 엔모스트랜지스터(104, 107), (103, 106)가 오프되고, 엔모스트랜지스터(101, 102)가 도통되므로, 전원(Vcc)이 그 엔모스트랜지스터(101, 102)를 통하게 되어, 출력단자(402)에 비교결과신호(CO)가 고전위 "1"로 출력되고, 입력단자(A)에 저전위 "0"이 입력되고 입력단자(B)에 고전위 "1"이 입력되는 경우에는 엔모스트랜지스터(101, 105), (102, 108)가 오프되고, 엔모스트랜지스터(103, 104)가 도통되므로, 그 엔모스트랜지스터(103, 104)를 통해 접지전위가 출력되고, 이에 따라 출력단자(402)에 비교결과신호(CO)가 저전위 "0"으로 출력된다.
결국, 두번째단 이후의 비교기(11∼13)에서는 그의 입력단자(A), (B)에 입력되는 신호가 서로 같을 경우에는 전단의 비교결과신호(CO)를 다음단으로 전달하게 되고, 입력단자(A)에 입력되는 신호가 고전위 "1"이고 입력단자(B)에 입력되는 신호가 저전위 "0"인 경우에는 비교결과신호(CO)를 고전위 "1"로 출력하며, 입력단자(A)에 입력되는 신호가 저전위 "0"이고 입력단자(B)에 입력되는 신호가 고전위 "1"인 경우에는 비교결과신호(CO)를 저전위 "0"으로 출력하게 된다.
이상에서 상세히 설명한 바와 같이 본 발명은 보다 적은 수의 트랜지스터를 사용하여 직렬비교기를 구성할 수 있으며 칩내에서의 레이아웃 면적을 적게할 수 있을 뿐 아니라 입력데이타를 공급한 후 논리결과가 출력될때까지의 시간이 단축되는 효과가 있게 된다.

Claims (1)

  1. 입력단자(A), (B)를 엔모스트랜지스터(101), (104)의 게이트에 접속함과 아울러 인버터(201), (202)를 각기 통해 엔모스트랜지스터(103), (102)의 게이트에 접속하고, 전원(Vcc)이 상기 엔모스트랜지스터(101), (102)를 통해 비교결과신호(CO) 출력단자(401)에 출력함과 아울러 그 출력단자(401) 및 접지 사이에 상기 엔모스트랜지스터(104, 103)를 직렬접속하여 구성한 첫번째단 비교기(10)와, 입력단자(A), (B)를 엔모스트랜지스터(101, 105), (103, 106)의 게이트에 접속함과 아울러 인버터(201), (202)를 각기 통해 엔모스트랜지스터 (104, 107), (102, 108)의 게이트에 접속하고, 전원(Vcc)이 상기 엔모스트랜지스터(101, 102)를 통해 비교결과신호(CO) 출력단자(402)에 접속함과 아울러 그 출력단자(402) 및 접지 사이에 상기 엔모스트랜지스터 (104, 103)를 직렬접속하고, 전단의 비교결과신호(CO)가 입력되는 입력단자(300)를 상기 엔모스트랜지스터(105, 106), (107, 108)를 각기 통해 상기 출력단자(402)에 접속하여 각기 구성한 비교기(11, 12, 13)로 구성하여 구성된것을 특징으로 하는 직렬 비교기 직접회로.
KR1019900020709A 1990-12-15 1990-12-15 직렬 비교기 집적회로 KR940000267B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900020709A KR940000267B1 (ko) 1990-12-15 1990-12-15 직렬 비교기 집적회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900020709A KR940000267B1 (ko) 1990-12-15 1990-12-15 직렬 비교기 집적회로

Publications (2)

Publication Number Publication Date
KR920013919A KR920013919A (ko) 1992-07-30
KR940000267B1 true KR940000267B1 (ko) 1994-01-12

Family

ID=19307606

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900020709A KR940000267B1 (ko) 1990-12-15 1990-12-15 직렬 비교기 집적회로

Country Status (1)

Country Link
KR (1) KR940000267B1 (ko)

Also Published As

Publication number Publication date
KR920013919A (ko) 1992-07-30

Similar Documents

Publication Publication Date Title
US5258666A (en) CMOS clocked logic decoder
US5808483A (en) Logic circuit utilizing pass transistors and logic gate
US5777491A (en) High-performance differential cascode voltage switch with pass gate logic elements
US5039883A (en) Dual input universal logic structure
US4621338A (en) CMOS adder using exclusive OR and/or exclusive-NOR gates
US5095230A (en) Data output circuit of semiconductor device
US4749886A (en) Reduced parallel EXCLUSIVE or and EXCLUSIVE NOR gate
US4649296A (en) Synthetic CMOS static logic gates
US6661274B1 (en) Level converter circuit
KR910006510B1 (ko) 반도체집적회로
US5479112A (en) Logic gate with matched output rise and fall times and method of construction
US5546035A (en) Latch circuit having a logical operation function
KR19980058197A (ko) 제어신호를 이용한 출력패드 회로
US5532634A (en) High-integration J-K flip-flop circuit
KR940000267B1 (ko) 직렬 비교기 집적회로
US4885544A (en) Determination circuit for data coincidence
US5309043A (en) Compound logic circuit having NAND and NOR gate outputs and two transistors connected within both gate circuits
US20020172232A1 (en) Combination multiplexer and tristate driver circuit
US4891534A (en) Circuit for comparing magnitudes of binary signals
US7429872B2 (en) Logic circuit combining exclusive OR gate and exclusive NOR gate
KR100278992B1 (ko) 전가산기
KR100476866B1 (ko) 컴플리멘탈모오스형전가산회로
US6339346B1 (en) Low skew signal generation circuit
KR20050023978A (ko) 전가산기
KR100236722B1 (ko) n비트 제로 검출 회로

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19901215

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19901215

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19930720

Patent event code: PE09021S01D

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19931221

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19940328

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19940409

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19940409

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19961227

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 19971230

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 19981229

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 19991223

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20001218

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20011214

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20021223

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20031219

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20041230

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20051223

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20061215

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20080102

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20090102

Start annual number: 16

End annual number: 16

FPAY Annual fee payment

Payment date: 20091217

Year of fee payment: 17

PR1001 Payment of annual fee

Payment date: 20091217

Start annual number: 17

End annual number: 17

EXPY Expiration of term
PC1801 Expiration of term