[go: up one dir, main page]

KR930020733A - 반도체 장치 제조방법 - Google Patents

반도체 장치 제조방법 Download PDF

Info

Publication number
KR930020733A
KR930020733A KR1019930003510A KR930003510A KR930020733A KR 930020733 A KR930020733 A KR 930020733A KR 1019930003510 A KR1019930003510 A KR 1019930003510A KR 930003510 A KR930003510 A KR 930003510A KR 930020733 A KR930020733 A KR 930020733A
Authority
KR
South Korea
Prior art keywords
silicon layer
oxide
tunnel
tunnel oxide
floating gate
Prior art date
Application number
KR1019930003510A
Other languages
English (en)
Other versions
KR100262830B1 (ko
Inventor
얀 워커 앤드류
도미니쿠스 요셉 버하르 로버투스
Original Assignee
프레데릭 얀 스미트
엔. 브이. 필립스 글로아이람펜파브리켄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프레데릭 얀 스미트, 엔. 브이. 필립스 글로아이람펜파브리켄 filed Critical 프레데릭 얀 스미트
Publication of KR930020733A publication Critical patent/KR930020733A/ko
Application granted granted Critical
Publication of KR100262830B1 publication Critical patent/KR100262830B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0411—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/681—Floating-gate IGFETs having only two programming levels
    • H10D30/682—Floating-gate IGFETs having only two programming levels programmed by injection of carriers through a conductive insulator, e.g. Poole-Frankel conduction
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)

Abstract

기존의 비휘발성 기억 소자에서는 부유 게이트로 혹은 부유 게이트로부터의 충분히 강한 터널링 전류를 얻기 위해 매우 얇은 터널 산화물이 사용되었다. 터널 산화물의 통상적인 두께는 8~10nm 범위내에 있다. 본 발명은 예들들면, 20nm 정도의 두꺼운 터널 산화물을 사용하여 기존의 값에 필적하는 터널링 전류 값을 얻을 수 있게 한다. 본 발명에 따르면, 무겁고 높은 에너지의 이온, 예를 들면, As를 비교적 얇은 산화물 다결정층으로 주입하여 터널 효과를 증배시킨다. 이러한 공정동안, Si 원자는 다결정층에서 산화물속으로 밀려 들어가 산화물의 실리콘 함량이 증대되게 함으로써 터널링 특성상 상당한 변화를 가져온다. 다른 경우에 게이트 산화물로서의 기능을하는 산화물을 터널 산화물로서 사용할 수도 있다. 본 발명의 중요한 잇점은 제조공정상에서 필수적인 터널 산화물과 포토레지스트층의 직접적인 접촉이 없어 터널 산화물의 특성이 포토레지스트에 의해 전혀 또는 거의 손상되지 않게 된다는 것이다.

Description

반도체 장치 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 방법에 의해 제조한 반도체 장치의 단면도이다.
제2내지 제5도는 제1도 장치의 여러 제조단계를 도시한 단면도이다.

Claims (10)

  1. 반도체 몸체 표면에 부유 게이트 전극을 갖는 MOS 트랜지스터 형태의 비휘발성 기억소자를 제공하고, 상기 트랜지스터는 실리콘함량이 많은 터널 산화물에 의해 상기 반도체 몸체의 기저 표면 영역으로부터 격리되게 한 반도체 장치 제조 방법에 있어서, 상기 터널 산화물 위에 실리콘층을 칩적한 다음에, 비교적 무거운 이온을 상기 실리콘층으로 이온주입시키되 주어진 실리콘층 두께에서 상기 이온 주입에 의해 실리콘 원자가 상기 실리콘층으로부터 상기 터널 산화물로 들어갈 수 있을 정도의 에너지로 이온 주입시킴으로써 상기 터널 산화물의 실리콘 함량이 많아지게 하는 것을 특징으로 하는 반도체 장치 제조방법.
  2. 제1항에 있어서, 상기 터널 산화물과 같은 두께, 또는 최소한 거의 같은 두께의 게이트 산화물을 상기 부유게이트 전극과 상기 MOS 트랜지스터의 채널 영역 사이에 제공하는 것을 특징으로 하는 반도체 장치 제조방법.
  3. 제1 또는 제2항에 있어서, 상기 부유 게이트 전극을 최소한 상기 실리콘층으로부터 부분적으로 형성하는것을 특징으로 하는반도체 장치 제조방법.
  4. 선행항들 중의 어느 한 항에 있어서, 상기 실리콘층을 25~200nm의 두께로 제조하는 것을 특징으로 하는 반도체 장치 제조방법.
  5. 제4항에 있어서, 상기 실리콘층을 최소한 대략100nm의 두께로 제공하는 것을 특징으로 하는 반도체 장치 제조방법.
  6. 선행항들 중의 어느 한 항에 있어서, 상기 이온 주입 공정후 상기 실리콘 층위에 다결정 실리콘 층을 침적하고, 상기 실리콘층과 다결정 실리콘층의 조합 층으로 부터 상기 부유 게이트 전극을 규정하는 것을 특징으로 하는 반도체 장치 제조방법.
  7. 선행항들 중의 어느 한 항에 있어서, 상기 실리콘층으로 주입하는 비교적 무거운 이온으로서 As 이온을 사용하는 것을 특징으로 하는 반도체 장치 제조방법.
  8. 선행항들 중의 어느한 항에 있어서, 50~150KeV 범위의 에너지로 상기 이온들을 상기 실리콘층으로 주입하는 것을 특징으로 하는 반도체 장치 제조방법.
  9. 제8항에 있어서, 최소한 대략 80KeV의 에너지로 상기 이온들을 상기 실리콘층으로 주입하는 것을 특징으로 하는 반도체 장치 제조방법.
  10. 선행항들 중의 어느 한 항에 있어서, 상기 이온 주입과는 별개의 도핑 공정에서, 상기 산화물 아래에 있는 상기 반도체 몸체내에 도핑된 표면영역이 제공되며, 상기 표면 영역은 기록 및 삭제중 상기 부유 게이트 전극으로 터널링되는 전하 패리어의 주입영역(injector region)을 형성하는것을 특징으로 하는 반도체 장치 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930003510A 1992-03-12 1993-03-09 반도체장치제조방법 KR100262830B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP92200707.5 1992-03-12
EP92200707 1992-03-12
NL92200707.5 1992-03-12

Publications (2)

Publication Number Publication Date
KR930020733A true KR930020733A (ko) 1993-10-20
KR100262830B1 KR100262830B1 (ko) 2000-08-01

Family

ID=8210476

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930003510A KR100262830B1 (ko) 1992-03-12 1993-03-09 반도체장치제조방법

Country Status (8)

Country Link
US (1) US5371027A (ko)
EP (1) EP0560435B1 (ko)
JP (1) JPH0629544A (ko)
KR (1) KR100262830B1 (ko)
AT (1) ATE167756T1 (ko)
CA (1) CA2091332C (ko)
DE (1) DE69319267T2 (ko)
TW (1) TW220007B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100383083B1 (ko) * 2000-09-05 2003-05-12 아남반도체 주식회사 저전압 구동 플래쉬 메모리 및 그 제조 방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE1007475A3 (nl) * 1993-09-06 1995-07-11 Philips Electronics Nv Halfgeleiderinrichting met een niet-vluchtig geheugen en werkwijze ter vervaardiging van een dergelijke halfgeleiderinrichting.
KR0149527B1 (ko) * 1994-06-15 1998-10-01 김주용 반도체 소자의 고전압용 트랜지스터 및 그 제조방법
US5554551A (en) * 1994-11-23 1996-09-10 United Microelectronics Corporation Method of manufacture of an EEPROM cell with self-aligned thin dielectric area
US5460991A (en) * 1995-03-16 1995-10-24 United Microelectronics Corporation Method of making high coupling ratio flash EEPROM device
US5726070A (en) * 1995-09-06 1998-03-10 United Microelectronics Corporation Silicon-rich tunnel oxide formed by oxygen implantation for flash EEPROM
JP3383140B2 (ja) * 1995-10-02 2003-03-04 株式会社東芝 不揮発性半導体記憶装置の製造方法
EP0833393B1 (en) 1996-09-30 2011-12-14 STMicroelectronics Srl Floating gate non-volatile memory cell with low erasing voltage and manufacturing method
US6072720A (en) * 1998-12-04 2000-06-06 Gatefield Corporation Nonvolatile reprogrammable interconnect cell with programmable buried bitline
US6232630B1 (en) 1999-07-07 2001-05-15 Advanced Micro Devices, Inc. Light floating gate doping to improve tunnel oxide reliability
JP2003023113A (ja) * 2001-07-05 2003-01-24 Mitsubishi Electric Corp 半導体装置およびその製造方法
US20050156228A1 (en) * 2004-01-16 2005-07-21 Jeng Erik S. Manufacture method and structure of a nonvolatile memory
KR100564629B1 (ko) * 2004-07-06 2006-03-28 삼성전자주식회사 이이피롬 소자 및 그 제조 방법
KR102446409B1 (ko) * 2015-09-18 2022-09-22 삼성전자주식회사 시냅스 메모리 소자의 제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS497870B1 (ko) * 1969-06-06 1974-02-22
GB1596184A (en) * 1976-11-27 1981-08-19 Fujitsu Ltd Method of manufacturing semiconductor devices
JPS583290A (ja) * 1981-06-29 1983-01-10 インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン メモリ・アレイ
US5210042A (en) * 1983-09-26 1993-05-11 Fujitsu Limited Method of producing semiconductor device
US4717943A (en) * 1984-06-25 1988-01-05 International Business Machines Charge storage structure for nonvolatile memories
JPH0750693B2 (ja) * 1985-12-02 1995-05-31 日本テキサス・インスツルメンツ株式会社 酸化シリコン膜の製造方法
CA1276314C (en) * 1988-03-24 1990-11-13 Alexander Kalnitsky Silicon ion implanted semiconductor device
US5236851A (en) * 1988-07-14 1993-08-17 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor devices
US5250455A (en) * 1990-04-10 1993-10-05 Matsushita Electric Industrial Co., Ltd. Method of making a nonvolatile semiconductor memory device by implanting into the gate insulating film
US5147813A (en) * 1990-08-15 1992-09-15 Intel Corporation Erase performance improvement via dual floating gate processing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100383083B1 (ko) * 2000-09-05 2003-05-12 아남반도체 주식회사 저전압 구동 플래쉬 메모리 및 그 제조 방법

Also Published As

Publication number Publication date
DE69319267D1 (de) 1998-07-30
KR100262830B1 (ko) 2000-08-01
US5371027A (en) 1994-12-06
EP0560435B1 (en) 1998-06-24
EP0560435A3 (en) 1994-08-24
CA2091332C (en) 2002-01-29
EP0560435A2 (en) 1993-09-15
DE69319267T2 (de) 1999-03-04
ATE167756T1 (de) 1998-07-15
CA2091332A1 (en) 1993-09-13
TW220007B (ko) 1994-02-01
JPH0629544A (ja) 1994-02-04

Similar Documents

Publication Publication Date Title
US4404577A (en) Electrically alterable read only memory cell
EP0513923B1 (en) Protected programmable transistor with reduced parasitic capacitances and method of fabrication
US6760258B2 (en) Means to erase a low voltage programmable and erasable flash EEPROM
US7709875B2 (en) Memory cell comprising one MOS transistor with an isolated body having an improved read sensitivity
JPH0581072B2 (ko)
US4257056A (en) Electrically erasable read only memory
JPS606111B2 (ja) 不揮発性電界効果半導体メモリ素子の製造方法
KR930020733A (ko) 반도체 장치 제조방법
JPH05508262A (ja) Ｍｏｓ　ｅｅｐｒｏｍトランジスタセル及びその製造方法
US4454524A (en) Device having implantation for controlling gate parasitic action
GB1575960A (en) Electrically erasable non-volatile semiconductor memory
EP0389721A3 (en) Flash eprom cell and method of making such cell
US20060202254A1 (en) Multi-level flash memory cell capable of fast programming
JPS649741B2 (ko)
WO1996027904A1 (en) Eeprom on insulator
JPS63271973A (ja) 電気的にプログラム可能で電気的に消去可能なメモリ゜セルおよびその製造方法
US4330850A (en) MNOS Memory cell
US4253106A (en) Gate injected floating gate memory device
JPS5690556A (en) Semiconductor memory storage
JPH02308571A (ja) 半導体記憶装置
JPS6255710B2 (ko)
CA1247740A (en) Floating gate device using a composite dielectric
JPS55111173A (en) Semiconductor memory device
EP0069233A2 (en) Memory array and methods of making same
JPS62229982A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19930309

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19970830

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19930309

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20000229

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20000508

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20000509

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20040210