KR930009594B1 - 고집적 반도체 메모리장치 및 그 제조방법 - Google Patents
고집적 반도체 메모리장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR930009594B1 KR930009594B1 KR1019910001590A KR910001590A KR930009594B1 KR 930009594 B1 KR930009594 B1 KR 930009594B1 KR 1019910001590 A KR1019910001590 A KR 1019910001590A KR 910001590 A KR910001590 A KR 910001590A KR 930009594 B1 KR930009594 B1 KR 930009594B1
- Authority
- KR
- South Korea
- Prior art keywords
- conductive layer
- etching
- memory device
- semiconductor memory
- highly integrated
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 75
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000000463 material Substances 0.000 claims description 130
- 238000000034 method Methods 0.000 claims description 91
- 238000005530 etching Methods 0.000 claims description 84
- 238000003860 storage Methods 0.000 claims description 54
- 125000006850 spacer group Chemical group 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 23
- 239000003990 capacitor Substances 0.000 claims description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 19
- 150000004767 nitrides Chemical class 0.000 claims description 10
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 66
- 229920005591 polysilicon Polymers 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 210000000988 bone and bone Anatomy 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/01—Manufacture or treatment
- H10D1/041—Manufacture or treatment of capacitors having no potential barriers
- H10D1/043—Manufacture or treatment of capacitors having no potential barriers using patterning processes to form electrode extensions, e.g. etching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
- H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
- H10D1/712—Electrodes having non-planar surfaces, e.g. formed by texturisation being rough surfaces, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
- H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
- H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
내용 없음.
Description
제 1a 도 내지 제 1g 도는 종래의 고집적 반도체 메모리장치의 공정순서를 나타낸 단면도.
제 1h 도는 제 1a 도 내지 제 1g 도에 도시된 제조공정에 따라 제조된 반도체 메모리장치에 있어서 웨이퍼 전체적으로 에칭이 불균일하게 이루어졌을 경우의 효과를 나타낸 단면도.
제 2 도는 본 발명에 의한 고집적 반도체 메모리장치의 개략적인 사시도.
제 3 도는 본 발명에 의한 고집적 반도체 메모리장치의 레이아웃도.
제 4a 도 내지 제 4g 도는 상기 제 3 도의 AA'선 단면구조를 통하여 본 발명에 의한 고집적 반도체 메모리장치의 제조방법의 바람직한 일 실시예를 나타낸 단면도.
제 5a 도 내지 제 5e 도는 제 4a 도 내지 제 4g 도의 상기 일 실시예의 공정중 일부공정을 달리한 본 발명에 의한 고집적 반도체 메모리장치 제조방법의 다른 실시예를 나타낸 단면도.
제 6 도는 제 4a 도 내지 제 4g 도의 상기 일 실시예의 공정중 일부공정을 달리한 본 발명에 의한 반도체 메모리장치 제조방법의 또 다른 실시예를 나타낸 단면도.
제 7 도는 본 발명에 의한 고집적 반도체 메모리장치 제조방법의 또 다른 실시예를 나타낸 수직단면도.
제 8 도는 본 발명에 의한 고집적 반도체 메모리장치 제조방법의 또 다른 실시예를 나타낸 수직단면도.
제 9 도는 본 발명에 의한 고집적 반도체 메모리장치 제조방법의 또 다른 실시예를 나타낸 수직단면도.
제 10 도는 본 발명에 의한 고집적 반도체 메모리장치의 또 다른 실시예에 의한 개략적인 사시도.
제 11 도는 본 발명에 의한 고집적 반도체 메모리장치의 또 다른 실시예에 의한 개략적인 사시도.
* 도면의 주요부분에 대한 부호의 설명
T1,T2 : 트랜지스터 S1,S2 : 스토리지전극
C1,C2 : 커패시터 100a : 외곽전극부
100b : 기둥전극부 100c : 밑판전극부
10 : 반도체기판 20 : 비트라인
50 : 제 1 도전층 50b : 스토리지전극
52 : 제 1 물질 54 : 제 2 물질
56 : 측벽스페이서 58 : 포트레지스트패턴
60 : 유전체막 62 : 플레이트전극
80 : 제 4 물질 82 : 제 5 물질
90 : 평탄화층 92 : 식각저지층
94 : 절연증
본 발명은 반도체 메모리장치 및 그 제조방법에 관한 것으로, 특히 고신뢰도 및 고용량의 커패시터를 구비하는 고집적 반도체 메모리장치 및 그 제조방법에 관한 것이다.
메모리셀 면적의 감소에 따른 셀커패시턴스 감소는 DRAM(Dynamic Random Access Memory)의 집적도 증가에 심각한 장애요인이 되는데, 이는 메모리셀의 독출능력을 저하시키고 스프트 에라율을 증가시킬뿐만 아니라, 저전압에서의 소자동작을 어렵게 하여 작동시 전력소모를 과다하게 하기 때문에 반도체 메모리장치의 고집적화를 위해서는 반드시 해결해야 할 과제이다.
통상, 약 1.5㎛2의 메모리셀 면적을 가지는 64Mb급 DRAM에 있어서는, 일반적인 2차원적인 스택형 메모리셀을 사용한다면 Ta2O5와 같은 고유전율의 물질을 사용하더라도 충분한 셀커패시턴스를 얻기가 힘들기 때문에 3차원적 구조의 스택형 커패시터를 제안하여 커패시턴스 향상을 도모하고 있다. 이중스택(Double stack)구조, 핀(Fin)구조, 원통형전극(Cylindrical electrode)구조, 스프레드 스택(Spread stack)구조, 및 박스(Box)구조는 메모리셀의 셀커패시턴스 증가를 위해 제안된 3차원적 구조의 스토리지전극들이다.
3차원적 스택형 구조 커패시터에 있어서, 특히 원통구조는 원통의 외면뿐만 아니라 내면까지 유효커패시터 영역으로 이용할 수 있어 64Mb급 메모리셀이나 그 이상급으로 고집적되는 메모리셀에 적합한 구조로 채택되고 있는데, 현재는 단순한 원통구조에서 더욱 더 개선하여 원통내부에 원기둥을 첨가함으로써 원통의 외면 및 내면뿐만 아니라 원통의 내부에 포함되는 원기둥의 외면까지 유효커패시터 영역으로 이용할 수 있게 한 링구조를 구비한 스택형 커패시터(A Stacked Capacitor Cell With Ring Structure ; 1990, 22nd conference on SSDM, Part Ⅱ, Page 833~836 참조)가 제안되고 있다.
제 1a 도 내지 제 1g 도는 그 내부에 한개의 원기둥전극을 포함하는 원통형 스토리지전극 형성을 위한 공정 순서를 나타낸 단면도들이다.
소오스(14), 드레인(16) 및 게이트전극(18)을 구비한 트랜지스터와 상기 트랜지스터의 드레인영역과 접촉하는 매몰형 비트라인(20)이 형성되어 있는 반도체기판 상에 층간절연막(19) 및 질화막(22)을 순차적층한후(제 1a 도), 상기 소오스영역 상에 침전된 상기 층간절연막 및 질화막을 식각에 의해 부분적으로 제거하여 콘택홀(24)를 형성한다(제 1b 도). 이어서 상기 콘택홀(24)의 구멍을 메우면서 상기 질화막(22) 상에 소정의 두께를 가지도록 제 1 다결정실리콘층(26)을 침적하고, 그 위에 산화막을 적층하여 원통내부에 형성되는 기둥을 만들기 위해 상기 산화막을 패터닝하므로 산화막패턴(28)을 만들고(제 1c 도), 상기 산화막패턴(28)을 마스크로 하여 제 1 다결정실리콘층(26)을 소정 깊이까지 에치백하여 제거함으로써 기둥전극(26a)을 형성한 후, 상기 제 1 다결정실리콘층 상에 상기 산화막패턴(28)과 그 식각선택비가 다른 절연층을 적층한다. 이어서 상기 절연층을 이방성식각에 의해 제거하는데, 이때 상기 산화막패턴(28) 및 기둥전극(26a)의 측벽에는 상기 절연층의 일부가 제거되지 않고 남아 스페이서(30)를 형성한다(제 1d 도). 산화막패턴(28), 스페이서(30) 및 기둥전극(26a)이 형성된 상기 반도체기판 전면에 제 2 다결정실리콘층을 도포한후, 상기 제 1 및 제 2 다결정실리콘층에 이방성식각을 행하여 상기 스페이서(30) 측벽에 제 2 다결정실리콘층으로 구성된 또 다른 스페이서를 형성함으로써 원통전극(32)을 완성하고(제 1e 도), 습식식각을 하여 상기 산화막패턴(28) 및 스페이서(30)를 제거함으로써 기둥전극(26b)과 원통전극(32)을 구비한 스토리지전극(S1,S2)을 완성한다(제 1f 도).
이어서, 상기 스토리지전극 전면에 유전체막(34)을 도포하고, 제 3 다결정실리콘을 상기 반도체기판 전면에 침적함으로써 링구조를 구비한 스택형 커패시터를 완성한다(제 16 도).
상술한 종래의 고집적 반도체 메모리장치는 원통전극 내부에 기둥전극을 형성하므로서, 원통전극의 외면 및 내면뿐만 아니라 기둥전극의 외면까지 유효커패시터 영역으로 이용할 수 있어 64Mb급 DRAM셀을 실현하는 유력한 모델로 채택되고 있다. 그러나, 원통전극과 기둥전극으로 형성되는 상기 메모리장치는 상기 원통전극 및 기둥전극이 동일층의 도전물질로 구성되지 않고 각각의 전극을 구성하는 도전물질이 층을 달리하여 형성되기때문에 공정에 불편함이 있다는 문제점과, 상기 원통전극은 제 2 다결정실리콘층에 이방성식각을 하여 상기 스패이서(30)의 측벽에 이중의 스페이서를 만들어 형성하는데, 이는 다결정실리콘의 식각정도가 웨이퍼내에서 균일하게 나타나지 않아, 상기 웨이퍼 가장자리부와 중앙부에서의 상기 원통전극(32)의 높이가 다르게 나타나기 때문에 동일한 웨이퍼내에서도 셀커패시턴스의 값이 다르게 나타날 수가 있다. 통상 식각대상물이 다결정실리콘일 경우에는 식각율이 웨이퍼의 가장자리부와 중앙부에서 다르기 때문에 상기 웨이퍼의 중앙부에서의 스토리지전극은 제 1h 도의 단면도와 같이 나타날 수가 있어 예상하는 셀커패시턴스 값보다 더 낮은 값을 얻게 되는 문제점이 있다. 그리고 상기 원통전극(32)은 상기 스페이서(30)의 측벽에 또 다른 스페이서를 형성하여 만들어지므로 이중의 이방성식각에 의해 상기 원통전극의 끝(top) 부분이 뾰족하게 형성되어 상기 끝부분에 도포되는 유전체막이 브레이크다운(Breakdown)되는 현상을 일으키기 쉬우므로 소정의 전기적 특성, 수율 및 신뢰성을 저하시키게 된다.
본 발명의 목적은 상술한 종래 기술의 여러가지 문제점들을 해결하여 64Mb급 이상의 DRAM에서 요구되는 셀커패시턴스를 충분히 만족시킬 수 있는 스토리지전극 구조를 가진 고집적 반도체 메모리장치를 제공하는데 있다.
본 발명의 다른 목적은 신뢰성있는 고집적 반도체 메모리장치를 제공하는데 있다.
본 발명의 또 다른 목적은 상기 고집적 반도체 메모리장치를 제조하는데 있어서 적합한 그 제조방법을 제공하는데 있다.
본 발명의 상기 목적 및 다른 목적은, 하나의 트랜지스터와 하나의 커패시터로 이루어진 메모리셀들을 매트리스 모양으로 반도체기판에 구비한 고집적 반도체 메모리장치에 있어서, 상기 커패시터는, 하나 이상의 막대들로 구성된 기둥전극부, 이들을 완전히 둘러싸는 외곽전극부, 및 상기 외곽전극부 및 기둥전극부를 연결하는 밑판전극부로 이루어지고 상기 트랜지스터의 소오스영역과 접하는 스토리지전극, 상기 스토리지전극 전면에 도포된 유전체막, 및 상기 유전체막 상에 형성되는 플레이트전극을 구비하는 것을 특징으로 하는 고집적 반도체 메모리장치에 의해 달성된다.
본 발명의 상기 또 다른 목적은, 반도체기판 상에 제 1 도전층을 형성하는 공정, 상기 제 1 도전층 상에 제 2 물질로 된 제 2 패턴을 형성하는 공정, 결과물 상에 제 3 물질로 된 측벽 스페이서를 형성하는 공정, 상기 측벽 스페이서를 식각마스크로 하여 상기 제 1 도전층을 식각함으로써 스토리지전극을 형성하는 공정, 상기 스토리지전극 상에 유전체막을 형성하는 공정, 및 상기 유전체막이 형성되어 있는 반도체기판 상에 제 2 도 전층을 침적하여 플레이트전극을 형성하는 공정을 포함하는 고집적 반도체 메모리장치의 제조방법에 의해 달성된다.
이하, 첨부한 도면을 참조하여 본 발명을 더욱 더 자세하게 설명하고자 한다.
제 2 도는 본 발명에 의한 고집적 반도체 메모리장치 제조방법의 일실시예에 의해 제조된 반도체 메모리장치를 보여주는 개략적인 사시도이다.
상기 제 2 도에서 반도체기판(10) 상의 필드산화막(12) 사이에는 한쌍의 트랜지스터(T1,T2)가 형성되는데, 상기 한쌍의 트랜지스터는 드레인영역(16)을 서로 공유하고, 각각이 하나씩의 소오스영역(14) 및 게이트전극(18)을 구비한다. 이때 상기 게이트전극들은 워드라인(Word line)으로 제공되고, 상기 드레인영역(16)에는 비트라인(20)이 연결되며, 상기 트랜지스터(T1,T2)의 각 소오스영역(14)에는 스토리지전극(S1,S2)이 각각 연결된다.
상기 각 스토리지전극은 밑판전극부(100c), 외곽전극부(100a) 및 기둥전극부(100b)로 이루어지는데, 이때 상기 밑판전극부는 각각의 메모리셀 영역으로 고립되고 각 메모리셀을 구성하는 트랜지스터의 소오스영역(14)과 연결되며 일측 횡방향으로는 필드산화막(12) 위끼지 확장되고 타측 횡방향으로는 비트라인(20) 위까지 확장되고, 상기 기둥전극부(100b)는 상기 밑판전극부의 중앙 부분에서 상기 밑판전극부와 수직으로 연결되며 적어도 하나 이상의 막대들로 구성되며, 상기 외곽전극부(100a)는 상기 밑판전극부 수직으로 연결되고 기둥전극부를 완전히 감싸는 모양으로 형성된다.
따라서, 상기 스토리지전극(S1,S2)은 한정된 메모리셀 영역내에서 외곽전극부(100a)의 외면 및 내면, 기둥전극부(100b)의 외면, 그리고 밑반전극부의 외면에 의해 전하를 축적할 수 있는 표면적을 확장시킬 수 있으므로, 셀커패시턴스는 상기 외곽전극부 및 기둥전극부의 높이와 상기 기둥전극부를 구성하고 있는 막대들의 갯수를 조절함으로써 원하는 값으로 얻을 수 있다.
제 3 도는 본 발명에 따른 고집적 반도체 메모리장치의 평면도로서, 짧은 파선으로 한정되고 횡방향으로 달리는 영역은 활성영역을 한정하기 위한 마스크팬턴(P1)이고, 긴 파선으로 한정되고 대칭된 부분은 워드라인을 형성하기 위한 마스크패턴(P2)이며, 실선으로 한정되고 그 내부에 두개의 대각선이 그어진 것은 콘택홀을 형성하기 위한 마스크패턴(P3)이고, 일점쇄선으로 한정되고 횡방향으로 달리며 상기 마스크패턴(P3)을 포함하도록 그 중앙부가 돌출된 영역은 비트라인 형성을 위한 마스크패턴(P4)이며, 실선으로 한정되고 그 내부가 사선으로 그어지며 두개씩 쌍으로 형성된 영역은 스토리지전극의 기둥전극부를 형성하기 위한 마스크패턴(P5)이고, 이점쇄선으로 한정되고 그 내부에 상기 마스크팬턴(P5)과 상반되는 방향으로 사선이 그어지며 상기 마스크패턴(P5)을 포함하는 영역은 스토리지전극을 한정하기 위한 마스크패턴(P6)이다.
상기 제 3 도의 AA'선을 자른 수직단면 구조에 따라 그 제조공정 순서를 도시한 제 4a 도 내지 제 4g 도를 참조하여, 본 발명에 의한 고집적 반도체 메모리장치의 일 실시예의 제조공정을 더욱 더 자세하게 설명하고자 한다.
먼저, 제 4a 도를 참조하면, 반도체기판(10) 상에 트랜지스터 및 비트라인(20)을 형성한 후 제 1 도전층(50)을 침적하는 공정을 도시한 것으로서, 반도체기판(10) 상에 상기 마스크팬턴(P1)을 적용하여 소자가 만들어질 영역을 한정하기 위한 필드산화막(12)을 형성하고, 상기 필드산화막에 의해 정의되어진 반도체기판의 활성영역에 소오스영역(14), 드레인영역(16) 및 게이트 산화막을 게재한 게이트전극(18)을 형성한후 기판 전면에 층간절연층을 형성하고, 소오스영역(14) 및 드레인영역(16) 상에 스토리지전극(이후 공정에 의해 형성됨) 및 비트라인(20)을 전기적으로 연결하기 위한 콘택홀을 형성한다.
이어서, 결과물 전면에 예컨대 불순물이 도우프된 다결정실리콘이나 상기 다결정실리콘과 실리사이드가 적층된 형태의 도전물질을 증착한후 상기 마스크패턴(P4)을 이용한 사진식각 공정을 행함으로써 상기 드레인영역(16)과 접촉하는 비트라인(20)을 형성하고, 기판 전면에 스토리지전극 형성을 위하여 소정두께로 제 1 도전층(50)을 침적한다. 이때, 상기 제 1 도전층(50)은, 예컨대 불순물이 도우프된 다결정실리콘과 같은 도전물질을 사용하여 형성하는데, 상기 제 1 도전층의 두께는 스토리지전극의 최종 높이를 결정하므로 원하는 셀커패시턴스를 계산하여 상기 두께를 결정한다. 본 발명의 상기 일실시예에서는 상기 두께를 5000Å 정도로 하여 실시한다.
제 4b 도를 참조하면, 제 1 도전층 상에 제 1 물질(52)을 도포한후 패터닝하여 제 1 패턴을 형성하는 공정을 도시한 것으로서, 상기 제 1 물질(52)로, 임의의 이방성식각에 대해 상기 제 1 도전층을 구성하는 물질과는 그 식각율(Etch Rate)이 다른(통상, 임의의 식각공정에 대해 A물질의 식각율을 1로 했을때, B물질의 식각율은 4~5 이상이다.) 물질, 예컨대 산화물(SiO2등을 사용) 및 질화물(Si3N4등을 사용)중 어느 한 물질을 사용한다. 이때, 상기 제 1 패턴을 하나 이상의 패턴들이 서로 결리되게 형성되어 상기 기둥전극부를 구성하는 막대들의 모양 및 갯수를 결정한다. 상기 제 1 패턴에 의해 만들어지는 막대의 수에 비례하여 셀커패시턴스가 증가한다는 것은 본 발명이 속한 기술분야에서 통상의 지식을 가진자에 의해 명백하다.
제 4c 도를 참조하면, 상기 제 1 물질(52)이 형성된 기판 전면에 제 2 물질(54)을 도포하는 공정을 도시한 것으로서, 상기 제 2 물질로, 임의의 이방성식각에 대해 상기 제 1 도전층과는 그 식각율이 같고(통상, 임의의 식각공정에 대해 A물질의 식각율을 1로 했을때 B물질의 식각율은 4~5이하이다.) 상기 제 1 물질과는 그 식각율이 다른 물질, 예컨대 상기 제 1 도전층을 구성하는 물질과 같은 물질(본 발명에서는 다결정실리콘을 사용)을 사용한다. 이때 상기 제 2 물질의 두께는 상기 스토리지전극의 기둥전극부와 외곽전극부 사이의 간격을 결정하는 요인이 되며, 상기 제 2 물질로 불순물이 도우프된 다결정실리콘을 사용할 경우엔 스토리지 전극의 외곽전극부 높이는 상기 제 2 물질의 두께를 포함하게 되므로(제 7 도 참조) 상기 제 2 물질에 의한 셀커패시턴스의 증가를 꾀할 수도 있다.
그 표면이 평탄한 물질층 위에 상기 제 2 물질을 도포하면 상기 제 2 물질 또한 그 표면이 평탄한 모양으로 형성되지만, 본 발명에서는 제 1 패턴(52)이 형성되어 있는 상태에서 제 2 물질을 도포함으로써 상기 제 2 물질은 상기 제 1 패턴의 모양을 본 뜬 모양으로 형성되고 이 모양을 제 2 패턴(제 1 패턴에 의해 볼록하게 솟은 부분)이라 칭한다.
상기 제 2 패턴은 본 발명의 실시예(제 4b 도 및 제 4c 도)에서 처럼 상기 제 1 패턴에 의해 자연적으로 형성될 수도 있으나 상기 제 1 패턴이 없을 경우엔 소정의 사진식각공정을 행하여 임의로 형성할 수도 있음은 물론이다.
제 4d 도를 참조하면, 제 2 물질(54) 전면에 제 3 물질을 도포한후 이방성식각 공정을 행함으로써 상기 제 2 패턴의 측벽에 측벽 스페이서(56)를 형성하는 공정을 도시한 것으로서, 상기 제 3 물질로 임의의 이방성식각에 대해 상기 제 2 물질과는 그 식각율이 다른 물질, 예컨대 상기 제 1 물질과 같은 물질(산화물 및 질화물)을 사용한다. 상기 스페이서(56)의 두께는 스토리지전극의 외곽전극부(원통모양으로 형성된다.)의 두께를 결정하므로 상기 두께를 변화시켜 셀커패시턴스를 조절할 수도 있다. 예컨대, 상기 두께가 얇아질수록 셀커패시턴스는 증가한다. 이때 제 2 패턴이 제 2 물질로만 형성되었을 경우 측벽 스페이서는 상기 제 2 물질로 된 제 2 패턴의 측벽에 형성된다.
제 4e 도를 참조하면, 측벽 스페이서(56) 및 제 1 패턴(52)을 식각마스크로 하여 제 1 도전층을 식각함으로써 외곽전극부 및 기둥전극부를 형성하는 공정을 도시한 것으로서, 측벽 스페이서가 형성되어 있는 결과물 전면에 상기 제 2 물질을 식각대상물로 하고 제 1 도전층의 표면을 식각종료점으로 한 1차 이방성식각을 행하여 제 1 도전층 상에 상기 측벽 스페이서 및 제 1 패턴을 남긴후, 상기 제 1 도전층을 식각 대상물로 한 2차 이방성식각을 결과물 전면에 행함으로써 상기 측벽 스페이서에 의해서는 외곽전극부를 형성하고 상기 제 1 패턴에 의해서는 기둥전극부를 형성한다. 이때, 셀커패시턴스는 상기 제 1 도전층의 식각깊이를 조절하는 것에 의해 변화시킬 수 있다.
1차 및 2차 이방성식각 공정을 행하여 외곽 및 기둥전극부를 형성하는 상술한 경우는, 임의의 이방성식각 공정에 대해 상기 제 2 물질과 제 1 도전층을 구성하는 물질의 식각율이 서로 다른 경우의 방법이고, 본 발명에서는, 상기 제 2 물질과 제 1 도전층을 구성하는 물질로 상기 이방성식각 공정에 대해 같은 식각율을 갖는 물질(다결정실리콘)을 사용하였기 때문에 상술한 경우처럼 1차 및 2차에 걸친 이방성식각 공정이 필요하지 않고 상기 제 2 물질 및 제 1 도전층을 식각대상물로 한 한번의 이방성식각 공정만 행한다. 이때, 제 1 패턴을 형성하지 않은 경우(제 4c 도에서 설명), 상기 기둥전극부 또한 형성되지 않는다는 것은 본 발명이 속한 기술분야에서 통상의 지식을 가진자는 명백하게 알 수 있다.
제 4f 도를 참조하면, 상기 외곽전극부 및 기둥전극부를 각 메모리셀 단위로 한정하여 스토리지전극패턴(50a)를 형성하는 공정을 도시한 것으로서, 외곽전극부 및 기둥전극부들이 형성된 소자 전면에 포토레지스트를 도포한후 상기 마스크패턴(P6)을 이용하여 제 1 도전층을 부분적으로 제거함으로써 외곽전극부, 기둥전극부 및 밑판전극부를 구비하는 스토리지전극패턴(50a)을 완성한다.
스토리지전극을 각 셀 단위로 한정하는 상기 공정은, 반도체기판 전면에 평탄화층을 형성한후 상기 제 1 도전층을 형성하는 경우에는(제 6 도 참조) 필요하지 않은데, 이는 측벽 스페이서 및 제 1 패턴을 식각마스크로 하여 제 1 도전층을 식각하는 공정 시(제 4e 도 참조) 상기 평탄화층의 표면을 식각종료점으로 하여 상기 이방성식각을 행하면 자연적으로 각 셀 단위로 스토리지전극이 한정되기 때문이다.
또한, 제 1 패턴을 형성하지 않고 상기 공정들(제 4d 도 및 제 4e 도)을 진행할 경우, 제 2 패턴을 제거한후 제 1 도전층을 식각하는 제 1 방법, 제 2 패턴을 제거하지 않을 상태에서 상기 제 1 도전층을 식각하는 제 2 방법, 제 2 물질과 제 1 도전층을 구성하는 물질이 같은 상태에서 상기 제 2 방법을 행하는 경우, 및 제 2 물질과 제 1 도전층을 구성하는 물질이 다른 상태에서 상기 제 2 방법을 행하는 경우등 여러가지 방법으로 상기 스토리지전극을 형성할 수도 있는데, 이는 소정의 패턴 측벽에 측벽 스페이서를 형성한후, 상기 측벽 스페이서를 식각마스크로 이용한 식각공정을 행하여 스토리지전극을 형성하는 본 발명의 주된 공정이 포함된 이상, 그 외의 모든 공정은 임의로 변형하여 실시할 수 있음을 의미한다.
제 4g 도를 참조하면, 상기 스토리지전극 전면에 유전체막(60) 및 플레이트전극(62)을 형성하는 공정을 도시한 것으로서, 측벽 스페이서, 제 1 패턴 및 상기 측벽 스페이서 하부에 남겨진 제 2 물질을 제거한후(제 2 물질이 제 1 도전층을 구성하는 물질과 같은 물질일 경우엔 상기 제 2 물질은 제거하지 않는다(제 7 도 참조)) 상기 스토리지전극(50b) 전면에, 예컨대 O/N/O(SiO2/Si3N4/SiO2) 또는 Ta2O5와 같은 유전물질을 도포하여 유전체막(60)을 형성하고, 이어서 결과물 전면에, 예컨대 불순물이 도우프된 다결정실리콘과 같은 제 2 도전층을 침적하여 플레이트전극(62)을 형성함으로써 스토리지전극(50b), 유전체막(60) 및 플레이트전극(62)을 구비하는 고집적 반도체 메모리장치의 커패시터를 완성한다.
제 5a 도 내지 제 5e 도는 본 발명에 의한 다른 실시예의 일부 공정만을 도시한 것으로서, 제 1 물질, 제 2 물질 및 제 3 물질을 마스크로 하여 상기 제 1 도전층을 식각한후(제 4e 도 참조), 기판 전면에 제 4 물질을 도포하고(제 5a 도), 이방성식각을 행하여 상기 제 4 물질이 각 메모리셀 단위로 분리되어 형성되게 한다(제 5b 도). 이때, 상기 제 4 물질로, 임의의 식각공정에 대해 상기 제 1 도전층을 구성하는 물질과는 그 식각율이 다른 물질을 사용하며, 상기 이방성식각(제 5b 도에서 실시)에 의해 외곽전극부의 외측벽에 스페이서가 형성되고 상기 외곽전극부 및 기둥전극부 등을 덮는 모양으로 형성된다.
이어서, 상기 제 4 물질을 식각마스크로 하여 상기 제 1 도전층을 부분적으로 제거하는데, 상기 식각공정은 이방성식각과 등방성식각을 혼합하여 진행하며, 통상 이방성식각을 먼저 행한후 등방성식각을 행한다. 이는 고집적화될수록 메모리셀 사이의 간격이 좁아져 셀 사이를 구분하는 골을 형성하기 위한 식각공정시, 상기 골에서 제거되지 않고 남겨지는 물질들을 완벽하게 제거함으로써 소자의 전기적 특성 향상을 도모하기 위해서이다. 이어서, 상기 제 4 물질과 상기 혼합식각공정에 의해 제 1 도전층이 부분적으로 제거된 부분에 제 5 물질을 채워넣는데, 이는 상기 제1, 2, 3 및 4물질을 제거하기 위한 후속 공정에서 상기 비트라인 상부에 형성된 절연막의 손상을 방지하기 위해서이며, 통상 상기 제 5 물질로서 포토레지스트를 사용한다(제 5c 도).
상기 제 5 물질을 격리벽으로 하여 상기 제1, 2, 3 및 4물질을 습식식각에 의해 제거한후 상기 제 5 물질을 제거하여 스토리지전극(50b)을 완성하고(제 5d 도), 상기 스토리지전극 전면에 유전체막(60)을 도포하고 플레이트전극을 형성함으로써 커패시터를 완성한다(제 5e 도).
상술한 다른 실시예는, 상기 스토리지전극을 각각의 메모리셀 단위로 한정하기 위하여 제 4 물질 및 제 5 물질을 사용하여 실시하는데, 이는 메모리셀의 사이즈가 줄어들수록 사진식각 공정을 위해 패터닝된 포토레지스트 패턴들 사이의 간격이 좁아져서 상기 패턴들의 일부분이 건조가 덜 된 포토레지스트에 의해 붙어버리게 되는 현상을 방지하기 위한 것이다. 이때, 상기 제 4 물질은 스토리지전극을 각 셀 단위로 한정하는 역활을 하고, 상기 제 5 물질은 스토리지전극 한정후에 나머지 물질들을 제거하는데 있어서 상기 제 4 물질 사이로 드러나는 기판의 최상부가 상기 제거공정에 의해 손상되는 것을 방지하는 역활을 한다.
제 6 도는 본 발명에 의한 또 다른 실시예에 의해 제조된 반도체 메모리장치를 도시한 수직단면도로서, 스토리지전극의 밑판전극부의 하면까지 커패시터의 유효면적으로 확보하기 위한 것으로 상술한 일 실시예보다 약간 더 큰 케테시턴스를 확보할 수 있다.
상기 또 다른 실시예는, 트랜지스터가 형성되어 있는 반도체기판의 전면에 평탄화층(90), 식각저지층(92) 및 절연층(도시되지 않음)을 차례대로 적층하고, 상기 제 4a 도 내지 제 4e 도에서 설명한 공정을 진행한후, 상기 절연층을 제거하는 공정으로 진행된다.
상기 또 다른 실시예에 의해 제조된 반도체 메모리장치에 의하면, 밑판전극부 하부까지 셀커패시턴스 증가를 위한 유효면적으로 이용할 수 있기 때문에 상기 제 4a 도 내지 제 4g 도의 방법보다 약간 더 큰 셀커패시턴스를 얻을 수 있을뿐만 아니라, 밑판전극부를 평탄한 모양으로 형성할 수 있기 때문에 스토리지전극을 각 셀 단위로 한정하는 공정이 별도로 필요하지 않다(제 4f 도의 설명 참조).
제 7 도는 본 발명에 의한 또 다른 실시예에 의해 제조된 반도체 메모리장치를 도시한 수직단면도로서, 상기 일 실시예에서 제 1 도전층으로만 스토리지전극을 형성하던 것을 제 2 물질의 종류를 상기 제 1 도전층을 구성하는 물질(예컨대, 본 발명에서는 다결정실리콘)과 같게 하여 공정을 진행함으로써 상기 제 2 물질의 두께에 해당하는 만큼의 셀커패시턴스 증가를 꾀할 수 있다.
제 8 도는 본 발명에 의한 또 다른 실시예에 의해 제조된 반도체 메모리장치를 도시한 수직단면도로서, 비트라인을 평탄한 모양으로 형성함으로써 상기 비트라인의 저항을 줄일 수 있어 소자동작 특성을 개선하였다.
제 9 도는 본 발명에 의한 또 다른 실시예에 의해 제조된 반도체 메모리장치를 도시한 수직단면도로서, 스토리지전극의 밑판전극이 그 하부구조물의 굴곡을 따라 형성되는 것을 특징으로 하는데, 이는 평탄화층(제 6 도의 도면부호 90)을 형성하지 않고 상기 제 6 도에서 설명한 공정을 행하여 얻어지며, 상기 제 6 도의 반도체 메모리장치의 커패시터보다 약간 더 큰 셀커패시턴스를 얻을 수 있다.
제 10 도 및 제 11 도는 본 발명에 의한 또 다른 실시예에 의해 제조된 반도체 메모리장치의 개략적인 사시도로서, 스토리지전극의 기둥전극부를 구성하는 막대들의 수가 한개 혹은 세개일때를 구분하여 도시한 것으로서, 본 발명에 의하면 상기 기둥전극의 갯수를 자유롭게 조절할 수 있다는 것을 보여준다. 이때 상기 막대들의 갯수 및 모양은 제 1 물질을 패터닝하는 방법에 따라 달리할 수 있다.
따라서, 임의의 패턴 측벽에 측벽 스페이서를 형성한후 상기 측벽 스페이서를 식각마스크로 이용한 식각공정을 행하여 형성된 본 발명에 의한 고집적 반도체 메모리장치 및 그 제조방법에 의하면, 스페이서 자체가 스토리지전극을 구성하기 때문에 상기 스페이서의 날카로운 끝부분에서 누설전류가 발생하여 메모리특성을 저하시키던 종래 발명의 문제점을 방지할 수 있으며, 스토리지전극이 하나의 도전층으로 만들어지므로 종래의 식각 불균일에 의한 동일 웨이퍼에서의 셀커패시턴스 불균일성을 줄일 수 있을뿐만 아니라, 하나의 도전층으로 전극을 구성함으로써 다층의 연결에서 오는 공정의 번거로움을 피할 수 있고 기둥전극의 갯수를 제 1 패턴에 의해 조절할 수 있으므로 셀커패시턴스 증가를 꾀할 수 있어 64Mb급 및 그 이상급의 DRAM셀에 적합한 셀커패시턴스를 확보할 수 있다.
본 발명이 상기 실시예에 한정되지 않으며 많은 변형이 본 발명의 기술적 사상내에서 당분야에서 통상의 지식을 가진자에 의하여 가능함은 명백하다.
Claims (34)
- 하나의 트랜지스터와 하나의 커패시터로 이루어진 메모리셀들을 매트리스 모양으로 반도체기판에 구비한 고집적 반도체 메모리장치에 있어서, 상기 커패시터는, 복수개의 막대들로 구성된 기둥전극부, 이들을 완전히 둘러싸는 외곽전극부, 및 상기 외곽전극부 및 기둥전극부를 연결하는 밑판전극부로 이루어지고 상기 트랜지스터의 소오스영역과 접하는 스토리지전극, 상기 스토리지전극 전면에 도포된 유전체막, 및 상기 유전체막 상에 형성되는 플레이트전극을 구비하는 것을 특징으로 하는 고집적 반도체 메모리장치.
- 제 1 항에 있어서, 상기 외곽전극부는 실리던 모양인 것을 특징으로 하는 고집적 반도체 메모리장치.
- 제 1 항에 있어서, 상기 스토리지전극은 한 층 혹은 한 층 이상의 도전층으로 구성된 것을 특징으로 하는 고집적 반도체 메모리장치.
- 제 1 항에 있어서, 상기 밑판전극부는 평탄하게 형성된 것을 특징으로 하는 고집적 반도체 메모리장치.
- 제 1 항에 있어서, 상기 밑판전극부는 그 하부구조물의 굴곡을 따른 모양으로 형성된 것을 특징으로 하는 고집적 반도체 메모리장치.
- 제 1 항에 있어서, 상기 밑판전극부의 하면에도 상기 유전체막을 개재하여 상기 플레이트전극이 형성된 것을 특징으로 하는 고집적 반도체 메모리장치.
- 제 1 항에 있어서, 상기 고집적 반도체 메모리장치의 비트라인은 상기 커패시터 하부에 형성된 것을 특징으로 하는 고집적 반도체 메모리장치.
- 제 1 항에 있어서, 상기 비트라인은 그 표면이 평탄하도록 형성된 것을 특징으로 하는 고집적 반도체 메모리장치.
- 제 1 항에 있어서, 상기 고집적 반도체 메모리장치의 비트라인은 상기 커패시터 상부에 형성된 것을 특징으로 하는 고집적 반도체 메모리장치.
- 반도체기판 상에 제 1 도전층을 형성하는 공정, 상기 제 1 도전층 상에 제 2 물질로 된 제 2 패턴을 형성하는 공정, 결과물 상에 제 3 물질로 된 측벽 스페이서를 형성하는 공정, 상기 측벽 스페이서를 식각마스크로 하여 상기 제 1 도전층을 식각함으로써 스토리지전극을 형성하는 공정, 상기 스토리지전극 상에 유전체막을 형성하는 공정, 및 상기 스토리지전극이 형성된 반도체기판 상에 제 2 도전층을 침적하여 플레이트전극을 형성하는 공정을 포함하는 고집적 반도체 메모리장치의 제조방법.
- 제 10 항에 있어서, 상기 측벽 스페이서는 상기 제 2 패턴의 측벽에 형성되는 것을 특징으로 하는 고집적 반도체 메모리장치의 제조방법.
- 제 10 항에 있어서, 상기 제 3 물질로, 임의의 이방성식각에 대해 상기 제 1 도전층을 구성하는 물질과는 그 식각율이 다른 물질을 사용하는 것을 특징으로 하는 고집적 반도체 메모리장치의 제조방법.
- 제 12 항에 있어서, 상기 제 2 물질로, 임의의 이방성식각에 대해 상기 제 1 도전층을 구성하는 물질과는 그 식각율이 다른 물질을 사용하는 것을 특징으로 하는 고집적 반도체 메모리장치의 제조방법.
- 제 13 항에 있어서, 상기 측벽 스페이서를 형성하는 공정 이후에, 상기 제 2 패턴을 제거하는 공정을 추가하는 것을 특징으로 하는 고집적 반도체 메모리장치의 제조방법.
- 제 12 항에 있어서, 상기 제 2 물질로, 상기 임의의 이방성식각에 대해 상기 제 1 도전층을 구성하는 물질과는 그 식각율이 같은 물질을 사용하는 것을 특징으로 하는 고집적 반도체 메모리장치의 제조방법.
- 제 15 항에 있어서, 상기 제 2 물질 및 제 1 도전층을 구성하는 물질로 다결정실리콘을 사용하고 상기 제 3 물질로 산화물 및 질화물중 어느 한 물질을 사용하는 것을 특징으로 하는 고집적 반도체 메모리장치의 제조방법.
- 제 16 항에 있어서, 상기 산화물로 SiO2을 사용하고, 상기 질화물로 Si3N4을 사용하는 것을 특징으로 하는 고집적 반도체 메모리장치의 제조방법.
- 제 10 항에 있어서, 상기 제 2 패턴은, 상기 제 1 도전층 상에 제 1 물질을 도포하는 제 1 공정, 상기 제 1 물질을 패터닝하여 제 1 패턴을 형성하는 제 2 공정, 및 제 1 패턴이 형성되어 있는 결과물 전면에 제 2 물질을 도포하는 제 3 공정에 의해 형성되는 것을 특징으로 하는 고집적 반도체 메모리장치의 제조방법.
- 제 18 항에 있어서, 상기 제 1 물질 및 제 3 물질로 임의의 이방성식각에 대해 상기 제 1 도전층을 구성하는 물질과는 그 식각율이 다른 물질을 사용하는 것을 특징으로 하는 고집적 반도체 메모리장치의 제조방법.
- 제 19 항에 있어서, 제 2 물질은 상기 임의의 이방성식각에 대해 상기 제 1 도전층을 구성하는 물질과는 그 식각율이 같은 물질을 사용하는 것을 특징으로 하는 고집적 반도체 메모리장치의 제조방법.
- 제 20 항에 있어서 상기 제 1 도전층 및 제 2 물질로 다결정실리콘을 사용하고, 상기 제 1 물질 및 제 3 물질로 산화물 및 질화물중 어느 한 물질을 사용하는 것을 특징으로 하는 고집적 반도체 메모리장치의 제조방법.
- 제 21 항에 있어서, 상기 산화물로 SiO2을 사용하고, 상기 질화물로 Si3N4을 사용하는 것을 특징으로 하는 고집적 반도체 메모리장치의 제조방법.
- 제 20 항에 있어서, 제 1 도전층을 식각하여 스토리지전극을 형성하는 상기 공정은, 상기 제 2 물질 및 제 1 도전층을 식각대상물로 하는 한번의 식각공정으로 진행되는 것을 특징으로 하는 고집적 반도체 메모리장치의 제조방법.
- 제 19 항에 있어서, 상기 제 2 물질로 임의의 이방성식각에 대해 상기 제 1 도전층을 구성하는 물질과 다른 식각율을 갖는 물질을 사용하는 것을 특징으로 하는 고집적 반도체 메모리장치의 제조방법.
- 제 24 항에 있어서, 제 1 도전층을 식각하여 스토리지전극을 형성하는 상기 공정은, 상기 제 2 물질을 식각대상물로 하는 제 1 이방성식각공정과 상기 제 1 도전층을 식각대상물로 하는 제 2 이방성식각 공정으로 진행되는 것을 특징으로 하는 고집적 반도체 메모리장치의 제조방법.
- 제 18 항에 있어서, 상기 제 1 패턴은, 하나 이상의 패턴들이 서로 격리되도록 형성되는 것을 특징으로 하는 고집적 반도체 메모리장치의 제조방법.
- 제 10 항에 있어서, 상기 측벽 스페이서를 식각마스크로 하여 제 1 도전층을 식각함으로써 스토리지전극을 형성하는 상기 공정은, 상기 측벽 스페이스를 식각마스크로 하여 제 1 도전층을 소정깊이까지 식각하는 제 1 공정, 결과물 전면에 제 4 물질을 도포하는 제 2 공정, 상기 제 4 물질을 식각하여 각 셀 단위로 상기 제 4 물질을 한정하는 제 3 공정, 각 셀 단위로 한정된 상기 제 4 물질을 식각마스크로 하여 제 1 도전층을 식각함으로써 각 셀 단위로 상기 스토리지전극을 한정하는 제 4 공정, 상기 제 1 도전층이 부분적으로 제거된 공간에 제 5 물질을 채우는 제 5 공정, 및 상기 제 5 물질을 보호막으로 하여 스토리지전극 상에 남겨진 물질들을 제거한후 제 5 물질을 제거하는 제 6 공정으로 진행하는 것을 특징으로 하는 고집적 반도체 메모리의 제조방법.
- 제 27 항에 있어서, 상기 제 4 물질로 임의의 식각공정에 대해 상기 제 1 도전층을 구성하는 물질과는 그 식각율이 다른 물질을 사용하는 것을 특징으로 하는 고집적 반도체 메모리장치의 제조방법.
- 제 27 항에 있어서, 상기 제 5 물질로, 임의의 식각공정에 대해 제 1 도전층 및 상기 제 1 도전층 상에 적층되어 있는 물질들과는 그 식각율이 다른 물질을 사용하는 것을 특징으로 하는 고집적 반도체 메모리장치의 제조방법.
- 제 29 항에 있어서, 상기 제 5 물질로 포토레지스트를 사용하는 것을 특징으로 하는 고집적 반도체 메모리장치의 제조방법.
- 제 10 항에 있어서, 제 1 도전층을 형성하기 전에 상기 반도체기판 상에 식각저지층 및 절연층을 순차적으로 적층하는 공정을 진행하고, 측벽 스페이서를 식각마스크로 하여 상기 제 1 도전층을 식각한후 상기 절연층을 부분적으로 제거하는 공정을 진행하는 것을 특징으로 하는 고집적 반도체 메모리장치의 제조방법.
- 제 31 항에 있어서, 상기 식각저지층을 구성하는 물질로, 질화물을 사용하는 것을 특징으로 하는 고집적 반도체 메모리장치의 제조방법.
- 제 31 항에 있어서, 상기 식각저지층 하부에 그 표면이 평탄한 평탄화층을 추가로 형성하는 것을 특징으로 하는 고집적 반도체 메모리장치의 제조방법.
- 제 31 항에 있어서, 상기 절연층은 이방성식각 공정을 행하여 제거되는 것을 특징으로 하는 고집적 반도체 메모리장치의 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910001590A KR930009594B1 (ko) | 1991-01-30 | 1991-01-30 | 고집적 반도체 메모리장치 및 그 제조방법 |
| JP3129636A JP2617049B2 (ja) | 1991-01-30 | 1991-05-31 | 高集積半導体メモリ装置の製造方法 |
| US07/715,913 US5274258A (en) | 1991-01-30 | 1991-06-14 | High density semiconductor memory device (MBC cell) |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910001590A KR930009594B1 (ko) | 1991-01-30 | 1991-01-30 | 고집적 반도체 메모리장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920015576A KR920015576A (ko) | 1992-08-27 |
| KR930009594B1 true KR930009594B1 (ko) | 1993-10-07 |
Family
ID=19310503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910001590A KR930009594B1 (ko) | 1991-01-30 | 1991-01-30 | 고집적 반도체 메모리장치 및 그 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5274258A (ko) |
| JP (1) | JP2617049B2 (ko) |
| KR (1) | KR930009594B1 (ko) |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5434742A (en) * | 1991-12-25 | 1995-07-18 | Hitachi, Ltd. | Capacitor for semiconductor integrated circuit and method of manufacturing the same |
| KR960003498B1 (ko) * | 1992-06-18 | 1996-03-14 | 금성일렉트론주식회사 | 반도체장치의 캐패시터 제조방법 |
| US5539612A (en) * | 1992-09-08 | 1996-07-23 | Texas Instruments Incorporated | Intermediate structure for forming a storage capacitor |
| KR960011655B1 (en) * | 1993-04-20 | 1996-08-24 | Hyundai Electronics Ind | Dram cell capacitor and the method |
| KR960011664B1 (ko) * | 1993-05-21 | 1996-08-24 | 현대전자산업 주식회사 | 반도체 장치의 캐패시터 형성방법 |
| KR0140644B1 (ko) * | 1994-01-12 | 1998-06-01 | 문정환 | 반도체 메모리장치 및 그 제조방법 |
| JP2956482B2 (ja) * | 1994-07-29 | 1999-10-04 | 日本電気株式会社 | 半導体記憶装置及びその製造方法 |
| US5959319A (en) * | 1995-04-18 | 1999-09-28 | Nippon Steel Corporation | Semiconductor memory device having word line conductors provided at lower level than memory cell capacitor and method of manufacturing same |
| JPH09199680A (ja) * | 1996-01-17 | 1997-07-31 | Nec Corp | 半導体装置およびその製造方法 |
| TW373320B (en) * | 1996-05-27 | 1999-11-01 | United Microelectronics Corporaiton | Structure and production method of capacitor of dynamic RAM |
| US5604146A (en) * | 1996-06-10 | 1997-02-18 | Vanguard International Semiconductor Corporation | Method to fabricate a semiconductor memory device having an E-shaped storage node |
| EP0821412B1 (en) * | 1996-06-17 | 2006-09-13 | United Microelectronics Corporation | Hemispherical-grained silicon top-gate electrode for improved soft-error immunity in SRAMs |
| US5807775A (en) * | 1996-06-24 | 1998-09-15 | Vanguard International Semiconductor Corporation | Method for forming a double walled cylindrical capacitor for a DRAM |
| TW312831B (en) | 1996-08-16 | 1997-08-11 | United Microelectronics Corp | Manufacturing method of semiconductor memory device with capacitor(3) |
| TW312037B (en) | 1996-08-07 | 1997-08-01 | United Microelectronics Corp | Manufacturing method of capacitor of dynamic random access memory |
| TW297948B (en) * | 1996-08-16 | 1997-02-11 | United Microelectronics Corp | Memory cell structure of DRAM |
| TW304290B (en) * | 1996-08-16 | 1997-05-01 | United Microelectronics Corp | The manufacturing method for semiconductor memory device with capacitor |
| TW312828B (en) * | 1996-08-16 | 1997-08-11 | United Microelectronics Corp | Manufacturing method of semiconductor memory device with capacitor(5) |
| TW302524B (en) * | 1996-08-16 | 1997-04-11 | United Microelectronics Corp | Memory cell structure of dynamic random access memory and manufacturing method thereof |
| US5759890A (en) * | 1996-08-16 | 1998-06-02 | United Microelectronics Corporation | Method for fabricating a tree-type capacitor structure for a semiconductor memory device |
| TW304288B (en) * | 1996-08-16 | 1997-05-01 | United Microelectronics Corp | Manufacturing method of semiconductor memory device with capacitor |
| TW427012B (en) * | 1996-08-16 | 2001-03-21 | United Microelectronics Corp | The manufacturing method of double-combined capacitor DRAM cells |
| TW366592B (en) * | 1996-08-16 | 1999-08-11 | United Microelectronics Corp | DRAM memory and the manufacturing method for the memory cells |
| TW308727B (en) * | 1996-08-16 | 1997-06-21 | United Microelectronics Corp | Semiconductor memory device with capacitor (4) |
| TW306036B (en) * | 1996-08-16 | 1997-05-21 | United Microelectronics Corp | Semiconductor memory device with capacitor (part 2) |
| TW312829B (en) * | 1996-08-16 | 1997-08-11 | United Microelectronics Corp | Semiconductor memory device with capacitor(6) |
| US5796138A (en) * | 1996-08-16 | 1998-08-18 | United Microelectronics Corporation | Semiconductor memory device having a tree type capacitor |
| US5739060A (en) * | 1996-08-16 | 1998-04-14 | United Microelecrtronics Corporation | Method of fabricating a capacitor structure for a semiconductor memory device |
| TW306064B (en) * | 1996-08-16 | 1997-05-21 | United Microelectronics Corp | Semiconductor memory device with capacitor (part 6) |
| TW308729B (en) * | 1996-08-16 | 1997-06-21 | United Microelectronics Corp | Semiconductor memory device with capacitor (3) |
| US5744833A (en) * | 1996-08-16 | 1998-04-28 | United Microelectronics Corporation | Semiconductor memory device having tree-type capacitor |
| TW351846B (en) * | 1996-08-16 | 1999-02-01 | United Microelectronics Corp | Method for fabricating memory cell for DRAM |
| US6010932A (en) * | 1996-12-05 | 2000-01-04 | Micron Technology, Inc. | Fork-like memory structure for ULSI DRAM and method of fabrication |
| GB2323705B (en) * | 1997-03-27 | 2002-02-20 | Nec Corp | Semiconductor device with memory cell and fabrication method thereof |
| US6258662B1 (en) * | 1997-05-06 | 2001-07-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming cylindrical DRAM capacitors |
| US6384446B2 (en) * | 1998-02-17 | 2002-05-07 | Agere Systems Guardian Corp. | Grooved capacitor structure for integrated circuits |
| US6005269A (en) * | 1998-02-19 | 1999-12-21 | Texas Instruments - Acer Incorporated | DRAM cell with a double-crown shaped capacitor |
| KR100268421B1 (ko) * | 1998-04-18 | 2000-10-16 | 윤종용 | 커패시터 및 그의 제조 방법 |
| KR100546395B1 (ko) * | 2003-11-17 | 2006-01-26 | 삼성전자주식회사 | 반도체소자의 커패시터 및 그 제조방법 |
| KR20050052076A (ko) * | 2003-11-29 | 2005-06-02 | 삼성전자주식회사 | 반도체 장치의 캐패시터 및 그 제조 방법 |
| KR101306294B1 (ko) * | 2012-03-09 | 2013-09-09 | 주식회사 오토산업 | Ｃｎｔ 압력센서 제조방법 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62286270A (ja) * | 1986-06-05 | 1987-12-12 | Sony Corp | 半導体メモリ装置 |
| JP2621181B2 (ja) * | 1987-06-12 | 1997-06-18 | 日本電気株式会社 | Ｍｉｓ型半導体記憶装置 |
| DE3856143T2 (de) * | 1987-06-17 | 1998-10-29 | Fujitsu Ltd | Verfahren zum Herstellen einer dynamischen Speicherzelle mit wahlfreiem Zugriff |
| KR910009805B1 (ko) * | 1987-11-25 | 1991-11-30 | 후지쓰 가부시끼가이샤 | 다이나믹 랜덤 액세스 메모리 장치와 그의 제조방법 |
| US5140389A (en) * | 1988-01-08 | 1992-08-18 | Hitachi, Ltd. | Semiconductor memory device having stacked capacitor cells |
| JP2838412B2 (ja) * | 1988-06-10 | 1998-12-16 | 三菱電機株式会社 | 半導体記憶装置のキャパシタおよびその製造方法 |
| JP2724209B2 (ja) * | 1989-06-20 | 1998-03-09 | シャープ株式会社 | 半導体メモリ素子の製造方法 |
| JPH0338061A (ja) * | 1989-07-05 | 1991-02-19 | Fujitsu Ltd | 半導体記憶装置 |
| JPH088341B2 (ja) * | 1989-10-06 | 1996-01-29 | 三菱電機株式会社 | 半導体記憶装置 |
| US5164337A (en) * | 1989-11-01 | 1992-11-17 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating a semiconductor device having a capacitor in a stacked memory cell |
| DD299990A5 (de) * | 1990-02-23 | 1992-05-14 | Dresden Forschzentr Mikroelek | Ein-Transistor-Speicherzellenanordnung und Verfahren zu deren Herstellung |
| KR930000581B1 (ko) * | 1990-04-04 | 1993-01-25 | 금성일렉트론 주식회사 | 자기 정렬된 캐패시터 콘택을 갖는 셀 제조방법 및 구조 |
| JP3120462B2 (ja) * | 1990-04-10 | 2000-12-25 | 松下電器産業株式会社 | 半導体集積回路装置及びその製造方法 |
| KR930002292B1 (ko) * | 1990-06-02 | 1993-03-29 | 삼성전자 주식회사 | 반도체 장치 및 그 제조방법 |
| JP2644908B2 (ja) * | 1990-06-25 | 1997-08-25 | 松下電子工業株式会社 | 半導体装置の製造方法 |
| JP2886280B2 (ja) * | 1990-06-29 | 1999-04-26 | 宮城沖電気株式会社 | 半導体記憶装置の製造方法 |
| JPH0499373A (ja) * | 1990-08-18 | 1992-03-31 | Mitsubishi Electric Corp | 半導体記憶素子 |
| JP3079558B2 (ja) * | 1990-11-05 | 2000-08-21 | 日本電気株式会社 | 半導体メモリセルの形成方法 |
| KR930009583B1 (ko) * | 1990-11-29 | 1993-10-07 | 삼성전자 주식회사 | 융모모양의 커패시터구조를 가진 반도체 메모리장치의 제조방법 |
| JP2644381B2 (ja) * | 1990-12-14 | 1997-08-25 | シャープ株式会社 | 半導体メモリ素子の製造方法 |
| US5061650A (en) * | 1991-01-17 | 1991-10-29 | Micron Technology, Inc. | Method for formation of a stacked capacitor |
| KR930009593B1 (ko) * | 1991-01-30 | 1993-10-07 | 삼성전자 주식회사 | 고집적 반도체 메모리장치 및 그 제조방법(HCC Cell) |
-
1991
- 1991-01-30 KR KR1019910001590A patent/KR930009594B1/ko not_active IP Right Cessation
- 1991-05-31 JP JP3129636A patent/JP2617049B2/ja not_active Expired - Fee Related
- 1991-06-14 US US07/715,913 patent/US5274258A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04249363A (ja) | 1992-09-04 |
| JP2617049B2 (ja) | 1997-06-04 |
| US5274258A (en) | 1993-12-28 |
| KR920015576A (ko) | 1992-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930009594B1 (ko) | 고집적 반도체 메모리장치 및 그 제조방법 | |
| KR940006682B1 (ko) | 반도체 메모리장치의 제조방법 | |
| KR970000229B1 (ko) | 디램 캐패시터의 제조방법 | |
| KR960005251B1 (ko) | 반도체 메모리장치의 제조방법 | |
| KR960010002B1 (ko) | 고집적 반도체 메모리장치의 커패시터 제조방법 | |
| TW441038B (en) | Manufacturing method of ETOX flash memory | |
| KR960009998B1 (ko) | 반도체 메모리장치의 제조방법 | |
| US6271555B1 (en) | Borderless wordline for DRAM cell | |
| US6291293B1 (en) | Method for fabricating an open can-type stacked capacitor on an uneven surface | |
| CN1236993A (zh) | 动态随机存取存储器单元电容器及其制造方法 | |
| KR960001331B1 (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR0168335B1 (ko) | 사진공정을 최소화한 반도체 메모리장치 및 그 제조방법 | |
| KR0155790B1 (ko) | 반도체 메모리장치의 커패시터 제조방법 | |
| KR100369484B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR940009619B1 (ko) | 반도체장치의 커패시터 제조방법 | |
| KR0140476B1 (ko) | 반도체 소자의 저장전극 제조방법 | |
| US6204118B1 (en) | Method for fabrication an open can-type stacked capacitor on local topology | |
| KR940009610B1 (ko) | 고집적 반도체 메모리장치의 커패시터 제조방법 | |
| KR940009611B1 (ko) | 산화막식각마스크를 이용하여 패터닝된 고집적 반도체장치의 커패시터 제조방법(poem 셀) | |
| KR100546112B1 (ko) | 반도체소자의 제조방법 | |
| KR960013644B1 (ko) | 캐패시터 제조방법 | |
| KR100233560B1 (ko) | 디램 소자 및 그 제조방법 | |
| KR0126624B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960003499B1 (ko) | 반도체메모리장치 및 그 제조방법 | |
| KR100287165B1 (ko) | 반도체 메모리 장치의 커패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19910130 |
|
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19910130 Comment text: Request for Examination of Application |
|
| PG1501 | Laying open of application | ||
| G160 | Decision to publish patent application | ||
| PG1605 | Publication of application before grant of patent |
Comment text: Decision on Publication of Application Patent event code: PG16051S01I Patent event date: 19930914 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 19931230 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 19940214 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 19940214 End annual number: 3 Start annual number: 1 |
|
| PR1001 | Payment of annual fee |
Payment date: 19960925 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 19970828 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 19980911 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 19990914 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20000915 Start annual number: 8 End annual number: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20010906 Start annual number: 9 End annual number: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20020906 Start annual number: 10 End annual number: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20030904 Start annual number: 11 End annual number: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20040331 Start annual number: 12 End annual number: 12 |
|
| PR1001 | Payment of annual fee |
Payment date: 20050909 Start annual number: 13 End annual number: 13 |
|
| PR1001 | Payment of annual fee |
Payment date: 20060928 Start annual number: 14 End annual number: 14 |
|
| PR1001 | Payment of annual fee |
Payment date: 20071001 Start annual number: 15 End annual number: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20081001 Year of fee payment: 16 |
|
| PR1001 | Payment of annual fee |
Payment date: 20081001 Start annual number: 16 End annual number: 16 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |