KR930005339B1

KR930005339B1 - 더블 어지뮤즈 4헤드 vtr에서 변속재생시 에러 보정회로

Info

Publication number: KR930005339B1
Application number: KR1019900021408A
Authority: KR
Inventors: 전진수
Original assignee: 주식회사 금성사; 이헌조
Priority date: 1990-12-22
Filing date: 1990-12-22
Publication date: 1993-06-17
Anticipated expiration: 2010-12-22
Also published as: KR920013266A; US5309291A; JPH04324780A

Abstract

내용 없음.

Description

더블 어지뮤즈 4헤드 VTR에서 변속재생시 에러 보정회로

제1도는 본 발명의 블록구성도.

제2도는 본 발명에서 수직에러 보정회로의 1실시예를 나타낸 회로도.

제3도는 본 발명에서 수직에러 보정회로의 다른 실시예를 나타낸 회로도.

제4도는 본 발명에서 수평에러 보정회로의 실시예를 나타낸 회로도.

제5도의 (a) 내지 (i)는 본 발명에서 기록계와 해독계의 수평에러 보정과정을 설명하기 위한 신호파형도.

제6도는 본 발명에서 기록계와 해독계의 어드레스 리세트 과정을 설명하기 위한 도면.

제7도는 제4도에서 기준클록발생기의 블록구성도.

제8도는 본 발명에서 더블 어지뮤즈 4헤드 고주파 엔벨로프 및 전환신호 파형도.

제9도는 종래의 프리앰프 회로의 블록구성도.

제10도는 종래의 더블 어지뮤즈 4헤드 장착위치를 설명하는 헤드드럼의 개략평면도.

제11도는 화면상에 나타나는 수직 스큐 파형도.

* 도면의 주요부분에 대한 부호의 설명

10 : 수직에러 보정회로 20 : 데이타 멀티플렉서

30 : 프리앰프 고주파 출력단 40 : 수평에러 보정회로

101-104 : 디플립플롭 401 : 동기신호 분리회로

402 : 기준 클록발생기 403 : 위상비교기

404 : 기록신호 클록발생기 405 : A/D변환기

406 : 필드메모리 407 : D/A변환기

408 : 동기신호 발생기 409 : 동기신호 혼합기

402A : 주파수(fsc)분리기 402B : n분주기

402C : 위상비교기 402D : 전압제어 발진기(VCO)

본 발명은 더블 어지뮤즈(Double Azimuth) 4헤드 VTR에서 변속재생시 SP, EP헤드간의 2H차이에 의한 스큐 에러 보정회로에 관한 것으로, 특히 수직 및 수평 스큐(Skew)가 없는 깨끗한 화면을 재현시키기에 적합하도록 한 것이다. 종래에 있어서, 수직 스큐 에러보정을 위한 프리앰프 회로는 제9도에 나타낸 바와같이 더블 어즈뮤즈(이하, D/A라 약칭함) 4헤드(HSP1, HSP2, HEP1, HEP2)는 표준속도(SP)헤드와 특정 장시간(EP)헤드에서 EP헤드가 앞서고, 대략 회전속도에서 이동량이 2H(H는 TV주사선임) 시간간격의 D/A헤드로 구성되어 있다. 한쌍의 D/A2헤드간의 공간적 간격이 제10도에서와 같이 드럼 회전속도에서 보면 2H±α의 거리를 유지하고 있다.

이와같이 구성된 4헤드(HSP1, HSP2, HEP1, HEP2)에 각각 증폭기(A1, A2, A1´, A2´)를 통해 헤드 스위칭 펄스(H.SW30)에 의해 제어되는 스위치(S1, S2)를 연결하고 상기 스위치(S1, S2)를 공통단자에는 비교기(OP1)를 연결하며, 상기 스위치(S1)의 공통단자에는 상기 비교기(OP1)의 출력단 신호가 헤드 전환펄스(SP/)를 입력받아 데이타 전송을 행하는 데이타 멀티플렉서(20)에 의해 제어되는 스위치(S3)를 연결한 후 스위치(S3)를 공통단자에는 프리앰프 고주파단을 연결하고, 비교기(OP1)의 출력단에는 헤드 비교스위칭 신호를 출력하도록 구성되어져 있다.

그러나 이와같은 종래의 장치는 변속시에는 제8도의 (a)(b)(c)에 나타낸 파형과 같은 헤드 출력 및 프리앰프 고주파 출력이 나타나게 되어 그 결과 제11도에 나타낸 바와같이 SP헤드에서 EP헤드로 전환시 삼각형이 수직방향으로 2H분만큼 어긋나서 상, 하방향으로 이동한 화면이 나타나게 된다.

이와는 반대로 EP헤드에서 SP헤드로 전환시에는 2H분이 화면상에서 아래로 이동한 화면이 나타나게 되는 동시에 수평방향으로 D/A 4헤드의 2H간의 공간적 치수의 정확성에 한계가 있으므로 SP헤드에서 EP헤드로 또는 EP헤드에서 SP헤드로 전환되는 부위에서 헤드간 수평방향 스큐현성이 발생한다.

즉, D/A 4헤드의 공간적 간격이 2H때문에 헤드전환 부위에서 수직방향으로 상 또는 하방향으로 화상이 이동되는 수직방향 스큐가 발생되고, 또한 D/A 4헤드의 공간적 간격이 테이프간의 기구적 구성으로 인한 단차, 테이프와의 마찰력으로 인한 α만큼의 수평방향 스큐가 발생되어 변속시 화질저하의 원인이 되는 문제점이 있었다.

본 발명은 이러한 종래의 문제점을 해소시키기 위하여 제안된 것으로, 기존의 4헤드 스위칭 신호를 비교하는 비교기의 출력신호와 헤드스위칭 펄스(H.SW30)를 받아 수직스큐 에러를 보정하는 회로를 개재하고, 또한 기존의 프리앰프 고주파 출력단에는 영상입력신호를 받아 수평스큐 에러를 보정하는 회로를 연결하여 D/A 4헤드 VTR변속시 보다 깨끗한 화면을 제공할 수 있도록 함을 목적으로 한 것으로, 이하 본 발명을 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.

제1도에 나타낸 바와같이 본 발명은 4헤드(HSP1, HSP2, HEP1, HEP2)에 각각 증폭기(A1, A2, A1´, A2´)를 통해 헤드스위칭 펄스(H.SW30)에 의해 제어되는 스위치(S1, S2)를 연결하고, 상기 스위치(S1, S2)의 공통단자에는 상기 스위치(S1, S2)의 출력신호를 비교하는 비교기(OP1)의 출력단 신호와 헤드전환 펄스(SP/EP)를 입력받아 데이타를 전송하는 데이타 멀티플렉서(20)에 의해 제어되는 스위치(S3)를 연결하며, 상기 스위치(S3)의 공통단자에는 프리앰프 고주파 출력단(30)을 연결한 것에 있어서, 상기 비교기(OP1)로부터 출력되는 헤드 비교 스위칭 신호와 헤드 스위칭 신호(H.SW30)를 입력받아 상기 헤드 스위칭 신호(H.SW30)에 의해 교번적 필드간에 헤드앰프 스위칭 타임이 2H분만큼 증, 감되도록 하여 영상신호의 기록시에 메모리 열 어드레스의 2H분 감소 및 증가처리를 행하여 수직방향의 헤드 전환점에서 발생하는 수직스큐를 제거시키는 수직에러 보정회로(10)와, 상기 프리앰프 고주파 출력단(30)으로부터 출력되는 영상재생신호를 입력받아 α분에 의한 수평방향 스큐를 제거시키기 위해 기록계 클록과 해독계 클록을 독립적으로 동작시키되 이전 1H분을 필드메모리에서 읽어내어 치환시키므로 상기 헤드(HSP1, HSP2, HEP1, HEP2) 전환점에서 발생하는 수평스큐를 제거시키는 수평에러 보정회로(40)를 구비하여서 된 것이다.

또한 상기한 수직에러 보정회로(10)는 제2도에서와 같이 헤드 비교 스위칭 신호를 적절히 적분하는 적분회로(R10, C10, D10)와, 상기 적분회로의 출력을 소정값으로 증폭하는 버퍼(B10)로 이루어진 교번적 지연부(10A)와, 상기 지연된 헤드 비교 스위칭 신호를 헤드 스위칭 펄스(H.SW30)에 의하여 선택적으로 출력하는 멀티플렉서(10B)로 구성되고, 또한 상기한 수직에러 보정회로(10)는 다른 실시예에서 제3도에서와 같이 수평동기신호를 클록으로 하여 헤드 비교 스위칭 신호를 지연시키는 다수개의 디플립플롭(101-104)으로 구성된 교번적 지연부(10C)와, 2H만큼 지연된 헤드 비교 스위칭 신호를 헤드 스위칭 신호(H.SW30)에 따라 한 필드동안에는 상승 및 하강 모두 2H지연된 헤드앰프 스위칭 신호로 출력하고 나머지 한 필드동안에는 2H지연되지 않은 수평동기신호에 고정된 신호가 출력되도록 하는 멀티플렉서(10D)로 구성된 것을 특징으로 하는 것이다.

또한 상기한 수평에러 보정회로(40)는 제5도에서와 같이 영상신호 입력중 동기신호를 분리하는 동기신호 분리회로(401)와, 의사 수평동기신호를 출력하는 기준클록발생기(402)와, 상기 동기신호 분리회로(401)로부터 분리된 동기신호와 기준클록발생기(402)로부터 발생되는 의사 수평동기신호의 위상을 비교하는 위상비교기(403)와, 상기 위상비교기(403)의 출력신호중 기록신호 클럭펄스를 발생시키는 기록신호 클록발생기(404)와, 상기 기록신호 클록발생기(404)로부터 발생되는 기록제어신호에 의해 영상신호를 디지탈 신호로 변환되는 A/D변환기(405)와, 상기 기록신호 클록발생기(404)로부터의 기록제어신호와 기준클록발생기(402)로부터의 메모리 제어신호를 받아 매필드간 정보신호를 저장하는 필드메모리(406)와, 상기 필드메모리(406)의 출력신호를 아날로그 신호로 변환하는 D/A변환기(407)와, 상기 기준클럭발생기(402)로부터 출력되는 의사 수평동기신호를 받아 동기신호를 발생시키는 동기신호 발생기(408)와, 상기 D/A변환기(407)와 동기신호 발생기(408)의 출력을 혼합하는 동기신호 혼합기(409)를 구비하여서 된 것이다.

이와같이 구성된 본 발명의 작용효과를 설명하면 다음과 같다.

먼저, 수직에러 보정회로(10)는 교번적 지연회로로서, 지연된 헤드 스위칭 펄스(H.SW30)를 이용하여 필드메모리에 영상데이타를 기록시 지연된 2H데이타를 사용하므로서 수직에러를 보정하는 것으로, 이 실시예는 크게 나누면 2가지로 나눌 수가 있다.

첫째로, 제2도에서와 같이 증폭기(A1, A2, A1´, A2´)로부터의 헤드 비교 스위칭 신호를 저항(R10) 및 콘덴서(C10)를 통해 적절히 적분하여 2H이상 하강에지로 지연된 신호와 원래의 헤드 비교 스위칭 출력이 헤드 스위칭 펄스(H.SW30)에 의해 교번적으로 출력되는 아날로그 방식이 있다.

둘째로, 제3도에서와 같이 헤드 비교 스위칭 신호를 2H지연시키기 위해 디플립플롭(101)(102)에 의해 수평동기신호에 따라 고정된 전환이 이루어지도록한 후 디플립플롭(103)(104)에 의해 2H만큼 지연시키고, 이를 헤드 스위칭 펄스(H.SW30)에 의해 신호 선택되는 데이타 멀티플렉서(20)에 의해 어느 한 필드동안에는 상승 및 하강에지 모두가 2H지연된 헤드앰프 스위칭 신호를 출력하고, 나머지 한 필드동안에는 2H지연은 없지만 수평동기신호에 고정된 신호를 출력하는 디지탈 방식이 있다.

즉, 수직방향의 화상 불연속성은 앞서가는 헤드(EP)에서 뒤따라오는 헤드(SP)전환이 이루어지는 경우에는 2H분의 기록 열 어드레스를 감소시켜서 메모리에 저장되는 화상위에서는 2H분의 불연속 요인을 보정하게 된다.

이와는 반대로 뒤진 헤드(SP)에서 앞서가는 헤드(EP)로 전환하는 경우에는 다시 원래대로 복귀하기 위해 기록 열 어드레스를 증가시켜 기록을 행한 후 역시 화상의 수직방향 불연속 요인을 보정하게 된다.

한편, D/A 4헤드 한쌍간의 공간이 녹화, 재생시의 상대속도변동 및 헤드 어셈블리 조립시의 공간 한계성으로 2H±α의 헤드간 시간차가 발생하여 α분의 수평스큐가 발생하게 된다. 이 수평스큐는 영상신호가 화면에 출력되지 않는 구간에서 에러신호를 위치시켜 보정한다.

즉, 기록시에는 입력되는 영상신호의 동기신호를 기준으로 기록하고, 해독시에는 제7도에 나타낸 바와같이 기준신호 클록발생기(402)에서 표준동기 및 해독신호 클록을 생성하게 된다. 제5도의 (a)는 D/A한쌍의 헤드의 엔벨로프 비교에 의한 전환점을 나타내고, (b)는 이때의 재생신호(I)의 1H화면중간에서의 불연속점을 나타내며, (c)는 이때에 분리된 동기신호를 나타낸다.

또한 (d)는 제6도에서와 같이 기록신호클록을 매 H마다 발진을 중단시켰다가 다시 발진시키므로 PLL을 이용한 클록으로 기록할 경우에 발생하는 1클록분의 에러까지도 보정할수가 있다. (e)는 해독처리를 위한 수평동기 기준신호를 나타낸다. (f)는 수평동기 보정화면(I)를, (g)는 스큐보정 영상신호를, (h)는 재생영상신호(II)를, (I)는 수평동기 보정화면(II)을 나타낸다.

또한 제4도에서와 같이 기록계와 해독계의 상관관계를 기록된 신호가 즉시 읽어내면서 기록될때의 에러발생을 인식하여 처리할 수 있는 시간간격으로 해독/기록체를 처리한다. 즉, 동기신호 분리회로(401)는 영상신호 입력중 동기신호를 분리하고, 기준클록발생기(402)에서 출력된 의사 수평동기신호의 위상을 위상비교기(403)에서 위상비교하여 기록신호 클록발생기(404)에 공급한다.

상기 위상비교기(403)의 출력신호를 입력받아 기록신호 클록펄스를 발생시키는 기록신호 클록 발생기(404)로부터 발생되는 기록제어신호에 의해 A/D변환기(405)는 영상신호를 디지탈 신호로 변환한다.

그리고 필드메모리(406)는 상기 기록신호 클록발생기(404)로부터의 기록제어신호와 기준신호 클록발생기(402)로부터의 메모리 제어신호를 받아 매 필드간 정보신호를 저장하고 D/A변환기(407)는 상기 필드메모리(406)의 출력신호를 아날로그 신호로 변환하여 출력한다. 한편, 동기신호 발생기(408)는 상기 기준클록발생기(402)로부터 출력되는 의사 수평동기신호를 받아 동기신호를 발생시켜 동기신호 혼합기(409)는 공급하고, 동기신호 혼합기(409)는 상기 D/A변환기(407)와 동기신호 발생기(408)의 출력을 혼합하여 수평스큐가 보정된 합성영상신호를 최종적으로 출력한다.

이와같은 일련의 신호처리는 TBC(Time Base Correction)처리과정이며, 이 과정을 통해 수평스큐를 보정하게 되는 기본동작 원리는 다음과 같다. 즉, 입력영상신호의 V-블랭크 영역이 끝난 첫번째 수평동기신호에서 기록계(405, 406)의 어드레서를 리세트하고, 이보다 1H 늦게 해독계(406, 407)의 어드레스를 리세트한다. 그 결과 해독되는 신호로 V-블랭크의 종료점에서 1필드 시간내에 필드메모리(406)에 기록되는 비표준 영상신호와 해독계의 표준 영상신호간의 차이만큼 수평방향 스큐가 존재하게 된다. 이는 V-블랭크 이후의 TV화면 오버스캔(Overscan)영역인 10H-19H기간내에서의 모니터에서 보이지 않도록 제6도에서와 같이 보정된다.

즉, 이와같이 V-블랭크가 종료된 후 어드레스 리세트 처리를 행하면 헤드 전환점의 스큐가 해제(수직동기신호보다 6.5H±1.5H앞에서 헤드 스위칭됨)되고, D/A한쌍 헤드의 전환신호(헤드앰프 스위칭신호)에 의해 제5도의 (f) 및 (i)에 나타낸 바와같이 스큐가 있는 1H는 해독하지 않고 이전의 H분을 메모리(406)에서 반복하여 읽어내는 것으로 치환하는 메모리 해독제어가 가능하다. 만일 입력되는 비표준 영상신호와 메모리(406)로부터 해독되는 표준 영상신호간의 누적에러에 의한 V-블랭크후의 스큐를 감안하지 않는다면 해독처리되는 기준클록 및 표준 동기신호와 입력되는 비표준 영상신호와의 누적된 에러량으로 스큐정보가 있는 1H치환에러를 발생하게 된다.

이를 보정하기 위해서는 기준클럭발생기(402)로서 제7도에서와 같이 해독된 영상신호의 컬러 부반송파(fsc)와 입력되는 영상신호의 주파수(fsc)간의 위상비교로서 기준신호클럭을 생성하는 PLL루프를 설정하면 누적에러가 제거되므로 V-블랭크의 종료점에서의 누적된 에러분을 최대로 감소시켜 거의 스큐에러를 방지할 수가 있다.

이상에서와 같이 본 발명에 의하면 D/A 4헤드의 한쌍의 헤드간의 공간간격(2H)에 의한 수직 방향의 스큐량을 정확히 보정할 수가 있고 또한 홀수 배속변속시의 헤드전환 부위가 필드간에 일정하게 되므로 발생하는 정보량 부족분에 대해 매 필드간 프리앰프의 헤드앰프 스위칭 전환점을 2H정도 교번적으로 이동시켜 정보량 부족분을 보상할 수가 있다.

또한 D/A 4헤드에서의 한쌍의 헤드간의 공간간격(α)에 의한 수평스큐분도 기록계와 해독계 별개의 동작과 1H간의 간격유지로 스큐가 있는 1H를 그 이전의 1H화상으로 치환하여 제거함으로써 더블 어지뮤즈 4헤드 VTR에서 변속재생시의 수직 및 수평스큐 현상을 제거할 수가 있어 보다 양질의 화면을 제공할 수가 있는 것이다.

Claims

4헤드(HSP1, HSP2, HEP1, HEP2)에 각각 증폭기(A1, A2, A1´, A2´)를 통해 헤드 스위칭 펄스(H.SW30)에 의해 제어되는 스위치(S1, S2)를 연결하고, 상기 스위치(S1, S2)를 공통단자에는 상기 스위치(S1, S2)의 출력신호를 비교하는 비교기(OP1)의 출력단 신호와 헤드전환펄스(SP/)를 입력받아 데이타를 전송하는 데이타 멀티플렉서(20)에 의해 제어되는 스위치(S3)를 연결하며, 상기 스위치(S3)의 공통단자에는 프리앰프 고주파 출력단(30)을 연결한 것에 있어서, 상기 비교기(OP1)로부터 출력되는 헤드 비교 스위칭 신호와 헤드 스위칭 신호(H.SW30)을 입력받아 상기 헤드 스위칭 신호(H.SW30)에 의해 교번적 필드간에 헤드앰프 스위칭 타임이 2H분만큼 증, 감되도록 하여 영상신호의 기록시에 메모리 열 어드레스의 2H분 감소 및 증가처리를 행하여 수직방향의 헤드 전환점에서 발생하는 수직스큐를 제거시키는 수직에러 보정회로(10)를 포함하는 더블 어지뮤즈 4헤드 VTR에서 변속재생시 에러 보정회로.
제1항에 있어서, 상기한 수직에러 보정회로(10)는 헤드 비교 스위칭 신호를 적절히 적분하는 적분회로(R10, C10, D10)와, 상기 적분회로의 출력을 소정값으로 증폭하는 버퍼(B10)로 이루어진 교번적 지연부(10A)와, 상기 지연된 헤드 비교 스위칭 신호를 헤드 스위칭 펄스(H.SW30)에 의하여 선택적으로 출력하는 멀티플렉서(10B)로 구성된 더블 어지뮤즈 4헤드 VTR에서 변속재생시 에러 보정회로.
제1항에 있어서, 상기한 수직에러 보정회로(10)는 수평동기신호를 클록으로 하여 헤드 비교스위칭 신호를 지연시키는 다수개의 디플립플롭(101-104)으로 구성된 교번적 지연부(10C)와, 2H만큼 지연된 헤드 비교 스위칭 신호를 헤드 스위칭 신호(H.SW30)에 따라 한 필드동안에는 상승 및 하강 모두 2H지연된 헤드앰프 스위칭 신호로 출력하고 나머지 한 필드동안에는 2H지연되지 않은 수평동기신호에 고정된 신호가 출력되도록 하는 멀티플렉서(10D)로 구성된 더블 어지뮤즈 4헤드 VTR에서 변속재생시 에러 보정회로.
4헤드(HSP1, HSP2, HEP1, HEP2)에 각각 증폭기(A1, A2, A1´, A2´)를 통해 헤드 스위칭 펄스(H.SW30)에 의해 제어되는 스위치(S1, S2)를 연결하고, 상기 스위치(S1, S2)의 공통단자에는 상기 스위치(S1, S2)의 출력신호를 비교하는 비교기(OP1)의 출력단 신호와 헤드전환펄스(SP/EP)를 입력받아 데이타를 전송하는 데이타 멀티플렉서(20)에 의해 제어되는 스위치(S3)를 연결하며, 상기 스위치(S3)의 공통단자에는 프리앰프 고주파 출력단(30)을 연결한 것에 있어서, 상기 프리앰프 고주파 출력단(30)으로부터 출력되는 영상재생신호를 입력받아 2H±α중 α분에 의한 수평방향 스큐를 제거시키기 위해 기록계 클록과 해독계 클록을 독립적으로 동작시키되 이전 1H분을 필드메모리에서 읽어내어 치환시키므로 상기 헤드(HSP1, HSP2, HEP1, HEP2) 전환점에서 발생하는 수평스큐를 제거시키는 수평에러 보정회로(40)를 구비하여서 된 더블 어지뮤즈 4헤드 VTR에서 변속재생시 에러 보정회로.
제4항에 있어서, 상기 수평에러 보정회로(40)는 영상신호 입력중 동기신호를 분리하는 동기신호 분리회로(401)와, 의사 수평동기신호를 출력하는 기준클록발생기(402)와, 상기 동기신호 분리회로(401)로부터 분리된 동기신호와 기준클록발생기(402)로부터 발생되는 의사 수평동기신호의 위상을 비교하는 위상비교기(403)와, 상기 위상비교기(403)의 출력신호중 기록신호 클록펄스를 발생시키는 기록신호 클록발생기(404)와, 상기 기록신호 클록발생기(404)로부터 발생되는 기록제어신호에 의해 영상신호를 디지탈 신호로 변환하는 A/D변환기(405)와, 상기 기록신호 클록발생기(404)로부터의 기록제어신호와 기준신호 클록발생기(402)로 부터의 메모리 제어신호를 받아 매 필드간 정보신호를 저장하는 필드메모리(406)와, 상기 필드메모리(406)의 출력신호를 아날로그 신호로 변환하는 D/A변환기(407)와, 상기 기준클록발생기(402)로부터 출력되는 의사 수평동기신호를 받아 동기신호를 발생시키는 동기신호 발생기(408)와, 상기 D/A변환기(407)와 동기신호 발생기(408)의 출력을 혼합하는 동기신호 혼합기(409)를 구비하여서 된 더블 어지뮤즈 4헤드 VTR에서 변속재생시 에러 보정회로.