KR930000294B1 - 고성능 횡방향 바이폴라 트랜지스터(bipolar transistor)의 제조방법 - Google Patents
고성능 횡방향 바이폴라 트랜지스터(bipolar transistor)의 제조방법 Download PDFInfo
- Publication number
- KR930000294B1 KR930000294B1 KR1019890005930A KR890005930A KR930000294B1 KR 930000294 B1 KR930000294 B1 KR 930000294B1 KR 1019890005930 A KR1019890005930 A KR 1019890005930A KR 890005930 A KR890005930 A KR 890005930A KR 930000294 B1 KR930000294 B1 KR 930000294B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- bipolar transistor
- conductivity type
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/60—Lateral BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0112—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs
Landscapes
- Bipolar Transistors (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 횡방향 바이폴라 트랜지스터의 수직 단면도.
제2도는 이 발명에 의한 횡방향 바이폴라 트랜지스터의 수직 단면도.
제3도는 이 발명에 의한 횡방향 바이폴라 트랜지스터의 일실시예를 나타내는 공정도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘기판 2 : 매몰층
3 : N형 에피텍셜층 4 : 패드 산화막
5 : 질화막 6 : 격리층
7 : 고농도 N형 확산층 8 : 고농도 P형 확산층
10 : 다결정 실리콘 11 : 산화막
13 : 산화막 15 : 에미터전극
16 : 콜렉터전극 17 : 베이스전극
18 : 저농도 P형 확산층
이 발명은 바이폴라 엔피엔 트랜지스터(Bipolar NPN Transistor)와 횡방향 피엔피 트랜지스터(lateral PNP Transistor)를 집적시키는 고성능 횡방향 바이폴라 트랜지스터의 제조방법에 관한 것이다.
일반적으로, 횡방향 바이폴라 트랜지스터의 제조기술에서 전류 이득을 증가시키기 위해서는 에미터의 측면 부위를 통하여 많은 효율이 베이스로 주입되어 대부분 콜렉터로 접속되어야 한다.
그러나 종래의 제조기술에서는 에미터 밑부분의 확산영역이 에미터 측면의 확산영역보다 너무나 크기 때문에 호울들이 에미터의 아래부분의 확산영역을 통하여 베이스로 주입(inject)되어 축적되어진다. 그리고 대부분의 전자전류는 에미터의 아래부분의 확산영역을 통하여 플로우(flow)되어져 베이스전류 증가의 원인이 되므로 전류 이득(c urrentgain)을 감소시킨 원인이 된다.
또한, hFE(에이터 접지의 전류 증폭률)의 개선 및 전류 밀도를 증가시키기 위해 에미터와 콜렉터의 확산영역을 고농도로 도핑(doping)할 경우 내압의 감소가 발생한다.
이 결과로서 발생되는 내압 및 hFE 등을 동시에 만족시키는 어려운 문제점이 있었다.
이 발명은, 이와같은 문제점을 해결하기 위한 것으로, 이 발명의 목적은 에미터와 콜렉터의 영역을 일정한 경사를 갖기위하여 실리콘을 경사식각하여서 P형 이온을 주입(inplant)하거나 또는 P형 도핑된 산화막을 이용하여 고농도 P형 확산층을 용이하게 형성하여 확산전류밀도 및 집적도를 크게 증가시킬 수 있는, 고성능 횡방향 바이폴라 트랜지스터의 제조방법을 제공하고자 하는 것이다.
다른 목적은, 실리콘의 식각된 프로파일(profile)형태를 유지하도록함으로서 조정이 양호한 동시에 수직적으로 큰접합길이를 가질수 있는 방법을 제공하고자 하는 것이다.
이 발명의 특징은 바이폴라 NPN 트랜지스터와 횡방향 PNP 트랜지스터를 집적시키는 공정과, 상기 트랜지스터에서 에미터와 콜렉터의 실리콘이 일정한 경사를 갖도록 식각하는 공정과, 상기 식각된 실리콘에서 P형 도핑된 폴리실리콘과 P형 도핑된 산화막의 침적으로 확산층이 형성되는 자기정합공정과, 산화막과 확산층의 이중형태의 격리층을 형성하는 제조방법에 있다.
이하, 이 발명에 의한 횡방향 바이폴라 트랜지스터의 실시예에 대하여 첨부도면에 따라서 상세하게 설명하면 다음과 같다.
제2도는 이 발명의 횡방향 바이폴라 트랜지스터의 수직구조도이다.
상기 횡방향 바이폴라 트랜지스터의 실시예인 제3도에서는 (A)부터 (G)까지 상세히 설명하면 다음과 같다.
제3도의 도면(a)에서 비저항이 5-20Ωcm이고, 결정격자의 방향이 ＜100＞인 P형의 단결정 실리콘 기판(1)을 시작물질로하여 N형 메몰층(2)과 비저항이 0.1-1cm인 N형 에피층(3)을 형성하고, 500-1500Å정도의 제1차 패드(PAD) 산화막(4)을 형성한다. 다음에 바이폴라 NPN 트랜지스터의 콜렉터(collector)의 직렬저항과 횡방향 PNP 트랜지스터의 베이스의 직렬저항을 감소시키기 위하여, 상기 제1차 패드산화막( 4)상의 일측이 노출되도록 포토레지스트(photo-resist)를 형성한후, 상기 에피층(3)내에 N형 불순물을 주입(7)하고 상기 포토레지스트를 제거한다. 그다음 상기 제1차 패드 산화막(4)상에 능동소자의 격리를 위하여 포토레지스트층을 형성한후 P형 불순물 이온을 주입(6)하고 상기 포토레지스트층을 제거한다. 다음에 화학기상 증착(CVD : C hemical vapor deposition)방법으로 800-1500Å정도의 질화막(Si3
N4; 5)을 침적시킨후, 상기 이온주입된 불순물들을 확산시켜 소자분리영역(6)과 베이스영역(7)을 형성한다.
제3(b)도와 같이 소자영역과 필드영역을 구분하기 위하여 상기 질화막(5)상에 보통의 사진 공정방법으로 포토레지스트를 형성하고, 상기 노출된 질화막(5)을 제거한다.
그다음 제3(c)도와 같이 상기 포토레지스트를 제거한후, 상기 질화막(5)에 의해 노출된 에피층(3)을 약 7000Å정도 산화시켜 필드산화막(13)을 형성한다. 그 다음 통상의 식각 방법으로 상기 질화막(5)과 제1차 패드 산화막(4)을 제거하고, 상기 구조의 전표면에 600Å정도의 제2차 패즈 산화막(4')과 1000Å 정도의 제2차 질화막(5')을 형성한후, CVD 방법으로 5000Å 정도 두께의 산화막(24)을 침적한다. 그 다음 보통의 사진공정을 진행하여 횡방향 PNP 소자의 에미터 및 콜렉터가 되는 부분이 노출되도록 포토레지스트를 형성한후, 상기 산화막(24)과 제2차 질화막(5') 및 제2차 패드산화막( 4')을 순차적으로 통상의 건식식각 방법으로 이방성 식각한다.
다음에 제3(d)도와 같이 상기 포토레지스트를 제거한후, 상기 산화막(24)을 마스크로하여 노출된 부분의 에피층(3)을 일정한 경사를 갖도록 통상의 HBR 또는 Cl2를 주로하는 반응기스로 건식식각하여 0.1-1㎛정도의 깊이로 등방성 식각한후, 상기 구조의 전표면에 P+형 불순물을 주입하고, 상기 산화막(24)을 2000Å 정도 제거하면 노출된 에피층(3)에 P+형 불순물층(8)을 형성한다.
다음에 제3(e)도와 같이 상기 구조의 전표면에 폴리실리콘층(10)을 형성한후, 상기 폴리실리콘층(10)에 P-형 불순물을 주입한다. 그다음 상기 폴리실리콘층(10)상에 산화막을 형성하고, 열처리 방법으로 확산시켜 횡방향 PNP 소자의 고농도 P형 확산층인 에미터 및 콜렉터 영역(8)과 저농도 P형 확산층(18)을 형성한다. 그 다음 상기 고농도 P형 확산층(8)들 상의 폴리실리콘층(10)이 보호되도록 포토레지스트층을 형성한다.
그 다음 제3(f)도와 같이 상기 포토레지스트에 의해 노출된 폴리실리콘층(10)을 제거한후, 상기 구조의 전표면에 산화막(25)을 화학기상증착(CVD)방법으로 5000Å 정도 전체면에 침적한 후, 상기 횡방향 바이폴라트랜지스터의 에미터 및 콜랙터영역 (8)과 베이스영역(8), (7)상의 산화막(25)을 제거하여 접촉(contact)영역을 형성한후, 전표면에 금속(metal)층을 침적 또는 스퍼트방법으로 형성한다.
이후 포토레지스트를 도포하여 일반적인 사진공정을 진행하여 전극이 형성될 부분의 포토레지스트를 남기고 다른 부분의 포토레지스트를 제거하고, 상기 금속층을 식각하여 콜랙터전극(15), 이미터전극(16) 및 베이스전극(17)을 형성한후 상기 포토레지스트를 제거하여 고성능 횡방향 바이폴라 트랜지스터가 완성된다.
이상에서와같이, 본 발명은 횡방향 트랜지스터의 에미터와 콜렉터의 실리콘기판을 경사지게 식각하여서 그 경사 식각된 실리콘 면을 이용하므로 그폭이 좁고 접합( junction)길이가 긴 확산 농도의 프로필(profile)을 쉽게 얻을 수 있으며, 전류 밀도 및 집적도를 증가시킬 수 있게된다.
또한, 에미터가 콜렉터의 실리콘을 경사식각된 면에 폴리실리콘을 이용한 낮은 농도의 P형층을 만들수 있기 때문에 베이스폭 등의 증가 없이 내압을 개선시킬 수 있으며, 전류 이득을 증가시킬 수 있는 효과가 있는 것이다.
Claims (1)
- 제1도전형의 반도체 기판상에 제2도전형의 불순물로 매몰층을 형성한후, 상기 매몰층상에 제2도전형의 불순물을 포함하는 에피택셜층을 형성하는 공정과, 상기 에피택셜층의 일측에 제2도전형의 불순물로 바이폴라 트랜지스터의 베이스를 형성하는 공정과, 상기 에피층의 타측에 제1도전형의 불순물로 에미터 및 콜랙터를 형성하는 공정을 구비하는 고성능 횡방향 바이폴라 트랜지스터의 제조방법에 있어서, 상기 바이폴라 트랜지스터의 에미터와 콜랙터가 형성될 에피택셜층의 타측을 경사가 지도록 건식식각하여 홈들을 형성하는 공정과, 상기 홈들에 제1도전형의 불순물 이온을 고농도로 주입하여 제1도전형 불순물의 고농도 확산층을 형성하는 공정과, 상기 구조의 전표면에 저농도의 제1도전형 불순물을 포함하는 폴리 실리콘층을 형성하는 공정과, 상기 홈들 이외의 부분의 폴리실리콘층을 제거하여 상기 홈들을 메우는 공정과, 상기 폴리실리콘내의 제1도전형의 저농도 불순물이 상기 고농도 확산층상의 에피택셜층 주변에 확산되어 제1도전형의 저농도 확산층을 자기정합적으로 형성하는 공정을 포함하는 고성능 횡방향 바이폴라 트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890005930A KR930000294B1 (ko) | 1989-05-02 | 1989-05-02 | 고성능 횡방향 바이폴라 트랜지스터(bipolar transistor)의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890005930A KR930000294B1 (ko) | 1989-05-02 | 1989-05-02 | 고성능 횡방향 바이폴라 트랜지스터(bipolar transistor)의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR900019139A KR900019139A (ko) | 1990-12-24 |
| KR930000294B1 true KR930000294B1 (ko) | 1993-01-15 |
Family
ID=19285875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890005930A Expired - Lifetime KR930000294B1 (ko) | 1989-05-02 | 1989-05-02 | 고성능 횡방향 바이폴라 트랜지스터(bipolar transistor)의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930000294B1 (ko) |
-
1989
- 1989-05-02 KR KR1019890005930A patent/KR930000294B1/ko not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR900019139A (ko) | 1990-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6700175B1 (en) | Vertical semiconductor device having alternating conductivity semiconductor regions | |
| US7855413B2 (en) | Diode with low resistance and high breakdown voltage | |
| US4546536A (en) | Fabrication methods for high performance lateral bipolar transistors | |
| JP2503460B2 (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| US6750526B2 (en) | Semiconductor device with trench isolation having reduced leak current | |
| JPH0644568B2 (ja) | 横型トランジスタの製造方法 | |
| US6218725B1 (en) | Bipolar transistors with isolation trenches to reduce collector resistance | |
| KR950012749A (ko) | 반도체 장치와 그 제조방법 | |
| KR970011641B1 (ko) | 반도체 장치 및 제조방법 | |
| US7091578B2 (en) | Bipolar junction transistors and methods of manufacturing the same | |
| JPH05235014A (ja) | 半導体装置 | |
| US5096842A (en) | Method of fabricating bipolar transistor using self-aligned polysilicon technology | |
| US7368361B2 (en) | Bipolar junction transistors and method of manufacturing the same | |
| KR950001146B1 (ko) | 폴리실리콘 자체 정렬 바이폴라 장치 및 이의 제조 방법 | |
| KR930000294B1 (ko) | 고성능 횡방향 바이폴라 트랜지스터(bipolar transistor)의 제조방법 | |
| KR19990024988A (ko) | 반절연 폴리실리콘막을 이용한 전력 반도체장치의 제조방법 | |
| KR20030023356A (ko) | 폴리실리콘 전극을 가지는 반도체 소자의 제조 방법 | |
| US5244822A (en) | Method of fabricating bipolar transistor using self-aligned polysilicon technology | |
| JP3255916B2 (ja) | バイポーラトランジスタ構造及びその製造方法 | |
| KR100194691B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100246653B1 (ko) | Cmos 구조의 제조 방법 | |
| KR950000137B1 (ko) | 반도체 장치의 제조방법 | |
| KR0137949B1 (ko) | 실리콘 식각방법을 이용한 자기정렬 방식의 소자 제조방법 | |
| KR910009740B1 (ko) | 산화막을 이용하여 자기 정합된 바이폴라 트랜지스터의 제조방법 | |
| KR100200058B1 (ko) | 반전 주입물을 분리시키는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19890502 |
|
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19890502 Comment text: Request for Examination of Application |
|
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 19920618 Patent event code: PE09021S01D |
|
| G160 | Decision to publish patent application | ||
| PG1605 | Publication of application before grant of patent |
Comment text: Decision on Publication of Application Patent event code: PG16051S01I Patent event date: 19921215 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 19930407 |
|
| NORF | Unpaid initial registration fee | ||
| PC1904 | Unpaid initial registration fee |