[go: up one dir, main page]

KR930000096Y1 - 수평발진 주파수 변화에 따른 고압 안정화 회로 - Google Patents

수평발진 주파수 변화에 따른 고압 안정화 회로 Download PDF

Info

Publication number
KR930000096Y1
KR930000096Y1 KR2019890019199U KR890019199U KR930000096Y1 KR 930000096 Y1 KR930000096 Y1 KR 930000096Y1 KR 2019890019199 U KR2019890019199 U KR 2019890019199U KR 890019199 U KR890019199 U KR 890019199U KR 930000096 Y1 KR930000096 Y1 KR 930000096Y1
Authority
KR
South Korea
Prior art keywords
transistor
horizontal
voltage
collector
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR2019890019199U
Other languages
English (en)
Inventor
오창석
Original Assignee
삼성전관 주식회사
김정배
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전관 주식회사, 김정배 filed Critical 삼성전관 주식회사
Priority to KR2019890019199U priority Critical patent/KR930000096Y1/ko
Priority to DE4015461A priority patent/DE4015461C2/de
Priority to US07/536,784 priority patent/US5049792A/en
Priority to JP129029U priority patent/JPH067363U/ja
Application granted granted Critical
Publication of KR930000096Y1 publication Critical patent/KR930000096Y1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
    • H04N3/185—Maintaining DC voltage constant
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/27—Circuits special to multi-standard receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Details Of Television Scanning (AREA)

Abstract

내용 없음.

Description

수평발진 주파수 변화에 따른 고압 안정화 회로
제1도는 본 고안의 고압 안정화 회로도.
제2도는 종래의 고압 안정화 회로도이다.
* 도면의 주요부분에 대한 부호의 설명
TR1-TR5 : 트랜지스터 R1-R6 : 저항
VR : 가변저항 C1-C5 : 콘덴서
D1-D3 : 다이오드 T1 : 트랜스
FBT : 플라이백 트랜스
본 고안은 수평발진 주파수 변화에 따른 고압 안정화 회로에 관한 것으로서, 더욱 상세하게는 음극선관(Cathod Ray Tube)에 가해지는 2개 이상의 수평발진 주파수의 변화에 대응하여 항상 일정한 고압을 얻을 수 있도록 한 수평발진 주파수 변화에 따른 고압 안정화 회로에 관한 것이다.
일반적으로 음극선관의 고압 발생회로에 있어서는 수평 주파수 변화 및 비임 전류변화에 따라 항시 일정한 고압을 유지시키고 있고, 단일 주파수의 수평주파수로써 수평출력단을 구동시켰으나, 현재 컴퓨터 등의 기능이 다양해짐에 따라 수평주파수가 2개 이상의 주파수에서 동작되도록 할 필요가 있는데 이때 수평 주파수가 변화하더라도 항시 일정한 고압을 얻을 수 있게 하는 것이 필요하다.
이러한 종래의 기술 가운데는 실용신안출원공고 제89-5450호(89년 8월 18일)로 제시된 바 있다.
제2도는 상기한 실용신안공고 제89-5450호의 수평 주파수변화에 따른 고압안정화회로를 나타낸 것으로서, 직류전원(1)이 전압 제어용 트랜지스터(TR1)의 콜렉터에 연결되고, 트랜지스터(TR1)의 콜렉터와 베이스 사이에 저항(R1)이 연결되며, 이 트랜지스터(TR1)의 에미터가 플라이백트랜스(FBT)의 1차코일에 접속되고, 상기 플라이백트랜스(FBT) 2차측의 고압정류 다이오드(D1)의 캐소우드가 저항(R3)를 통해 가변저항(R4)에 연결되며, 이 저항(R4)의 중간단자를 연산증폭기(OP1)의 비반전단자(+)에 접속시키고, 연산증폭기(OP1)의 반전단자(-)를 출력단에 접속하며, 상기 연산증폭기(OP1)의 출력단이 트랜지스터(TR2)의 베이스에 연결되고, 이 트랜지스터(TR2)의 콜렉터가 상기 트랜지스터(TR1)의 베이스에 연결되며, 수평발진회로(3)에 연결된 수평 드라이브 트랜지스터(TR3)와 상기 플라이백트랜스(FBT)의 1차측 코일의 다른 일단에 연결된 수평출력트랜지스터(TR4)가 트랜스(T1)을 통해 결합되고 상기 수평발진회로(3)에 연결된 트랜지스터(TR5)와 편향요크코일(DY)에 연결된 톱니파 발생회로의 트랜지스터(TR6)가 트랜스(T2)를 통해 결합되어 구성되고, 상기 플라이백트랜스(FBT)의 고압정류 다이오드(D2)에 발생된 고압 변동분을 저항(R3)을 통해 검출하고, 이에 따른 연산증폭기(OP1)의 출력전압 변동에 따라 전압 제어용 트랜지스터(TR1)의 베이스전압을 변화시켜 수평 출력 트랜지스터(TR4)의 콜렉터에 발생되는 플라이백펄스전압(Vcp)을 일정하게 고압안정화 회로이다.
그러나, 상기와 같은 고압안정화회로는 수평주파수가 바뀌어 고압이 변동하는 것을 브라운관의 애노드단자에 검출하므로써 플라이백트랜스(FBT)를 특수 제작하여야 한다.
즉, 애노드단에 걸리는 전압이 25KV이상이므로 플라이백트랜스를 특수 제작하는 것이다.
이와 같이 검출전압이 매우 큰 고압이므로 이 고압에 견딜 수 있는 소자가 필요하게 되고, 실제 기판에 설계할 때에도 고압으로 인하여 설계가 어려운 문제점이 있다.
본 고안은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, 본 고안의 목적은 수평주파수가 바뀌어 변화되는 고압을 검출하여 브라운관의 애노드 단자에 항상 일정하게 해주는 고압 안정화 회로로 플라이백 트랜스에서 유기되는 고압이 높아지면 직류전원을 낮게 해주어 플라이백 트랜스에 유기되는 고압을 낮게 해주고, 고압이 낮아지면 직류전원을 높게 해주어 고압을 높여줌으로써 수평주파수가 변화되어도 항상 일정하게 브라운관의 애노드 단자에 공급하는 수평발진 주파수 변화에 따른 고압안정화회로를 제공하는 데 있다.
상기한 바와 같은 목적을 달성하기 위하여 본 고안은, 플라이백 트랜스의 중간단자에 다이오드의 캐소우드가 연결되고, 다이오드의 애노드에는 저항과 가변저항을 연결하며, 가변저항의 중간단자에 트랜지스터의 베이스를 연결하고, 트랜지스터의 콜렉터에는 접지된 저항을 통하여 트랜지스터의 베이스에 연결되며, 트랜지스터의 콜렉터에는 트랜지스터의 베이스를 연결하고, 트랜지스터의 콜렉터는 직류전원에 연결되며, 트랜지스터의 에미터는 플라이백 트랜스의 1차측 코일을 통해 트랜지스터의 콜렉터에 연결되고, 트랜지스터의 베이스에는 수평 발진회로를 연결하여 구성된 수평발진주파수 변화에 따른 고압안정화 회로를 제공한다.
이하 본 고안의 바람직한 실시예 첨부된 도면을 참조하여 상세히 설명한다.
제1도는 본 고안의 고압 안정화회로도를 나타낸 것으로서, 직류전원이 트랜지스터(TR1)의 에미터와 트랜지스터(TR2)의 콜렉터에 연결되고, 상기 트랜지스터(TR2)의 콜렉터와 베이스 사이에 저항(R3)가 접속되며, 트 랜지스터(TR2)의 베이스와 트랜지스터(TR3)의 콜렉터가 접속되고, 트랜지스터(TR3)의 베이스에 저항(R2)가 접속된 트랜지스터(TR1)의 콜렉터에 연결되며, 트랜지스터(TR3)의 에미터는 저항(R4)을 통해 접지된다.
트랜지스터(TR1)의 베이스는 가변저항(VR)의 중간단자에 접속되어 있고, 가변저항(VR)의 일단은 접지되어 있으며, 그 다른 일단은 저항(R1)을 통해 플라이백트랜스(FBT)의 2차측 고압단의 중간단자(AFC), 즉 다이오드(D2)의 애노드단자에 연결되어 있다.
플라이백트랜스(FBT) 2차측의 중간단자(AFC)에는 접지된 콘덴서(C5)와 접지된 저항(R6)을 통해 다이오드(D2)의 캐소우드에 연결되어 있다.
또한, 트랜지스터(TR2)의 에미터 단자는 플라이백트랜스(FBT)의 1차측의 한 단자에 연결되고, 동시에 저항(R)을 통해 트랜스(T1)의 1차 코일을 통해 트랜지스터(TR4)의 콜렉터에 접속된다. 상기 트랜지스터(TR4)의 베이스에는 수평발진회로가 연결되고, 에미터는 접지되어 있다.
트랜스(T1)의 2차코일은 콘덴서(C1)을 통해 트랜지스터(TR5)의 베이스에 연결되고, 트랜지스터(TR5)의 콜렉터는 각각 접지되어 있는 댐핑 다이오드(D1), 콘덴서(C2), 수평편향코일(DY) 및 플라이백 트랜스(FBT)의 1차코일을 통해 트랜지스터(TR2)의 에미터에 연결되며, 플라이백 트랜스(FBT)의 2차측 고압단자에는 고압 다이오드(D3)로 고압을 정류하여 고압을 브라운관의 애노드단에 인가되도록 연결되어 구성된다.
상기와 같은 회로의 동작 설명에 앞서 일반적으로 브라운관을 동작시키기 위한 고압은 수평귀선 기간에 수평 출력 트랜지스터의 콜렉터에서 발생되는 플라이백 펄스를 플라이백트랜스(FBT)의 코압코일을 승압시켜 그 승압된 전압을 3-8배의 배압 정류로서 얻고 있다.
수평 플라이백 펄스(Vcp)는 다음과 같은 식으로 나타낼 수 있다.
Vcp : 수평 플라이백 펄스, Vcc : 수평출력 트랜지스터에 공급되는 전압, Th : 수평주사 주기(=1/수평발진 주파수), Tr : 수평귀선 기간(=π√ LC), L : 플라이백 트랜스의 1차코일 인덕턴스, C : 튜닝 콘덴서, 상기 식(1)에서 수평 주파수의 변화에 따라 수평주기(Th)가 변화되고, 수평 플라이백펄스(Vcp)가 변화되어 브라운관에 가해지는 고압이 변화하게 된다.
수평출력 트랜지스터(TR5)에 공급되는 직류전압을 수평주파수가 변화함에 따라 즉, 수평발진 주파수가 높아졌을 때는(Th가 짧아졌을때) 직류전압을 높여서 수평 플라이백펄스(Vcp)를 높여주게하고, 수평발진 주파수가 낮아졌을 때는 수평주기 (Th)가 길어졌을 때 직류전압을 낮추어 수평플라이백펄스(Vcp)를 낮추어주는 방향으로 동작시켜 항상 일정한 플락이백펄스(Vcp)를 유지시키게 하고 있으며, 수평출력 트랜지스터(TR5)에 공급하는 전압을 제어할 수 있는 전압 제어회로로서 고압 변동분을 고압 출력단에서 검출하여 트랜지스터(TR1)에 공급하고, 트랜지스터(TR1)는 전압 제어용 트랜지스터(TR2)의 베이스에 전압을 변화시켜 수평출력 트랜지스터(TR5)에 공급되는 직류전압을 변화시키므로써 수평출력 트랜지스터(TR5)의 콜렉터에서 발생되는 수평 플라이백펄스(Vcp)를 일정하게 유지시켜 고압을 안정화시키므로 플라이백 트랜스(FBT)의 2차측 고압전자는 고압 다이오드(D3)로 고압을 정류하여 브라운관의 애노드단자에 고압을 공급한다.
제1도에서, 직류전원이 전압제어용 트랜지스터(TR2)의 콜렉터에 인가되므로, 고압 발생용 수평출력 트랜지스터(TR5)의 콜렉터는 플라이백 트랜스(FBT)를 통해 직류전원이 공급된다.
이때, 수평발진회로에서 수평 드라이브 펄스신호가 트랜지스터(TR4)의 베이스에 인가되면, 트랜지스터(TR4)에서 반전 증폭된 수평 드라이브신호가 수평 발진트랜스(T1)를 통하여 트랜지스터(TR5)의 베이스에 인가되어 트랜지스터(TR5)가 온/오프 동작을 반복한다.
그러므로, 트랜지스터(TR5)에는 플라이백 펄스가 발생되므로 플라이백 트랜스(FBT)의 2차측에 플라이백 펄스가 유기된다. 이 유기된 전압은 고압 다이오드(D3)을 통하여 정류되어 고압으로 발생된다.
이때 플라이백 트랜스(FBT) 2차측 중간단자(AFC)에서 발생되는 전압은 저항(R1)과 가변저항(VR)에 의해 분류된 전압으로 검출되어 트랜지스터(TR1)의 베이스에 인가된다.
트랜지스터(TR1)의 베이스에 인가된 전압을 증폭하여 트랜지스터(TR3)의 베이스에 공급하고, 이 바이어스 전압에 의해 트랜지스터(TR3)는 콜렉터 전류가 흐르게 된다.
결국, 트랜지스터(TR3)의 베이스전압을 변화시켜 주면 트랜지스터(TR3)의 콜렉터 전류가 변화되고, 따라서, 트랜지스터(TR2)의 베이스 전위가 변화되어 트랜지스터(TR2)의 에미터 전위 즉, 트랜지스터(TR5)에 공급되는 전압이 변하게 된다.
즉, 수평발진 회로에서 고압발생용 트랜지스터(TR5)에 공급되는 전압(Vcc)가 가장 낮은 상태의 주파수, 15.75KHz일 때 수평 드라이브 펄스를 출력시켜 트랜지스터(TR4)의 베이스에 인가하면 트랜지스터(TR4)는 수평 드라이브 펄스를 증폭하여 트랜스(T1)을 통하여 트랜지스터(TR5)의 베이스에 공급함에 따라 트랜지스터(TR5) 가 스위칭된다.
여기서, 트랜지스터(TR5)가 턴오프되는 기간, 즉 수평귀선 기간에 트랜지스터(TR5)의 콜렉터에는 플라이백 펄스(Vcp1)는의 전압이 발생되고, 수평드라이브 펄스가 31.5KHz의 주파수로 인가되면의 플라이백 펄스가 발생되어 수평주파수가 2배로 바뀔때 Vcp는 1/2배로 떨어진다.
따라서, 플라이백 트랜스(FBT)에서 유기되는 고압도 1/2로 감소하므로, 중간단자(AFC)에 유기되는 전압도 동일하게 감소한다. 이 플라이백트랜스(FBT)의 중간단자(AFC)에서 유기되는 전압을 다이오드(D2)로 정류하여 저항(R1)과 가변저항(VR)로 분압시켜 트랜지스터(TR1)의 베이스에 공급된다. 즉 유기전압이 1/2로 감소하였으므로 트랜지스터(TR1)의 베이스의 바이어스 전압이 낮아져 저항(R2)에 유기되는 콜렉터전압은 떨어지게 되며, 트랜지스터(TR3)의 바이스전압도 낮아져 트랜지스터(TE3)의 콜렉터 전류가 감소된다.
그러므로, 트랜지스터(TR2)의 베이스 전압을 높여주므로 수평출력 트랜지스터(TR5)의 전압(Vcc)을 높여주게 되어 항상 일정한 플라이백펄스(Vcp)의 전압을 얻게하여 일정한 고압을 유지할 수 있다.
본 회로에서, 가변저항(VR)은 상기 검출감도를 조정하도록 하는 것이다.
상기한 바와 같이 본 고안에 의하면, 수평주파수의 변화(15.7KHz-32KHz)에 따라 모니터를 교체할 필요가 없고, 2모드 이상을 하나의 모니터로 동작시킬 수 있으며, 수평주파수가 바뀌어 고압이 변동하는 것을 브라운관의 애노드단에서 검출하는 것이 아니라 플라이백트랜스의 중간단자에서 검출하므로써 소자를 특수제작할 필요가 없는 이점이 있다.

Claims (1)

  1. 수평발진 주파수 변화에 따른 고압 안정화 회로에 있어서, 캐소드가 플라이백 트랜스(FBT)의 2차측 중간단자(AFC)에 접속되고 애노드가 제1저항(R1)과 가변저항(VR)에 접속된 다이오드(D1)와, 베이스가 상기 가변저항(VR)의 중간단자에 접속되고 콜렉터가 접지저항에 접속되며 에미터에 직류전원이 인가되는 제1트랜지스터 (TR1)와, 베이스가 상기 제1트랜지스터(TR1)의 콜렉터에 접속된 제3트랜지스터(TR3)와, 베이스가 상기 제3트랜지스터(TR3)의 콜렉터에 접속되고 콜렉터가 상기 직류전원에 접속된 제2트랜지스터(TR2)와, 수평 드라이브 펄스의 출력 트랜스(T1)의 2차측에 베이스가 접속되며 콜렉터가 수평편향 코일(DY)과 상기 플라이백 트랜스(FBT)의 1차측 코일의 타단에 접속된 제5트랜지스터(TR5)로 구성되는 것을 특징으로 하는 수평발진 주파수 변화에 따른 고압 안정화회로.
KR2019890019199U 1989-12-18 1989-12-18 수평발진 주파수 변화에 따른 고압 안정화 회로 Expired - Fee Related KR930000096Y1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR2019890019199U KR930000096Y1 (ko) 1989-12-18 1989-12-18 수평발진 주파수 변화에 따른 고압 안정화 회로
DE4015461A DE4015461C2 (de) 1989-12-18 1990-05-14 Schaltung zum Stabilisieren der Hochspannung einer Hochspannungsgeneratorschaltung einer Kathodenstrahlröhre
US07/536,784 US5049792A (en) 1989-12-18 1990-06-12 Circuit for stabilizing high voltage according to the change of horizontal oscillating frequency
JP129029U JPH067363U (ja) 1989-12-18 1990-11-29 水平発振周波数の変化による高圧安定化回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019890019199U KR930000096Y1 (ko) 1989-12-18 1989-12-18 수평발진 주파수 변화에 따른 고압 안정화 회로

Publications (1)

Publication Number Publication Date
KR930000096Y1 true KR930000096Y1 (ko) 1993-01-09

Family

ID=19293380

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019890019199U Expired - Fee Related KR930000096Y1 (ko) 1989-12-18 1989-12-18 수평발진 주파수 변화에 따른 고압 안정화 회로

Country Status (4)

Country Link
US (1) US5049792A (ko)
JP (1) JPH067363U (ko)
KR (1) KR930000096Y1 (ko)
DE (1) DE4015461C2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5317495A (en) * 1991-06-26 1994-05-31 Toshihiko Furukawa Stabilized high voltage power supply circuit
US5189599A (en) * 1991-08-14 1993-02-23 Zenith Electronics Corporation High voltage regulator for an integrated horizontal sweep system
GB2269080B (en) * 1992-07-25 1996-01-17 Ibm Deflection apparatus for raster scanned CRT displays
US5614794A (en) * 1995-04-24 1997-03-25 Shamrock Technology Company Limited Horizontal deflection circuit for a multisync monitor
JP3271581B2 (ja) * 1998-04-24 2002-04-02 株式会社村田製作所 偏向高圧一体型電源装置
DE19912627A1 (de) * 1999-03-20 2000-09-28 Thomson Brandt Gmbh Schaltung zur Stabilisierung einer Hochspannung
KR100985243B1 (ko) * 2003-04-10 2010-10-04 파나소닉 주식회사 정보기록매체, 정보기록매체에 정보를 기록하는 장치 및 방법
US7742320B2 (en) * 2007-05-07 2010-06-22 Infineon Technologies Ag Method and apparatus for regulating power in a flyback converter

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3744556C2 (de) * 1986-12-31 1993-11-11 Gold Star Co Hochspannung-Stabilisierschaltung für Überhitzungsschutz
JPS63189050A (ja) * 1987-01-31 1988-08-04 Nec Home Electronics Ltd Ｃｒｔデイスプレイ装置
FR2621100A1 (fr) * 1987-09-30 1989-03-31 Koito Mfg Co Ltd Feu avant de type a double faisceau pour vehicule automobile
JPH02202272A (ja) * 1989-01-31 1990-08-10 Matsushita Electric Ind Co Ltd テレビジョン受信機

Also Published As

Publication number Publication date
US5049792A (en) 1991-09-17
JPH067363U (ja) 1994-01-28
DE4015461C2 (de) 1997-12-18
DE4015461A1 (de) 1991-06-20

Similar Documents

Publication Publication Date Title
US4254365A (en) Side pincushion correction modulator circuit
KR930000096Y1 (ko) 수평발진 주파수 변화에 따른 고압 안정화 회로
CA2040253C (en) High voltage stabilization circuit for video display apparatus
KR970009847B1 (ko) 다이내믹 포커스 회로
US5016156A (en) High voltage stabilizing circuit
US5420483A (en) Television deflection distortion correcting circuit
KR100294733B1 (ko) 편향 고압 일체형 전원장치
JPH03184479A (ja) フォーカス電圧発生装置
EP0530809B1 (en) Deflection current generating circuits
GB2278985A (en) Deflection apparatus for raster scanned CRT displays
US5945791A (en) High voltage system
MXPA02004612A (es) Circuito de correccion de distorsion de trama.
US4885510A (en) Beam current compensated vertical size control
KR20040064723A (ko) 승압 단권변압기를 구비한 동적 초점 증폭기 출력
KR890005450Y1 (ko) 수평발진 주파수 변화에 따른 고압안정화 회로
KR100261797B1 (ko) 플레트형 음극선관
JP2829943B2 (ja) 水平偏向高圧発生回路
US6605909B2 (en) Dynamic horizontal linearity correction
JPH0352453A (ja) 水平振幅補正回路
KR910002945Y1 (ko) Tv 수상기등의 crt 전원공급회로
KR0113917Y1 (ko) 수평 라스터 센터링 회로
JPH0535647Y2 (ko)
KR0125389Y1 (ko) 컬러모니터의 다이나믹 포커스 안정화회로
JPH06261221A (ja) 高圧回路
JP3442800B2 (ja) フラット形ｃｒｔ

Legal Events

Date Code Title Description
A201 Request for examination
UA0108 Application for utility model registration

Comment text: Application for Utility Model Registration

Patent event code: UA01011R08D

Patent event date: 19891218

UA0201 Request for examination

Patent event date: 19891218

Patent event code: UA02012R01D

Comment text: Request for Examination of Application

UG1501 Laying open of application
E601 Decision to refuse application
E902 Notification of reason for refusal
UE0601 Decision on rejection of utility model registration

Comment text: Decision to Refuse Application

Patent event code: UE06011S01D

Patent event date: 19920529

UE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event code: UE09021S01D

Patent event date: 19920529

J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

UJ2001 Appeal

Decision date: 19930331

Appeal identifier: 1992201002190

Request date: 19921015

Appeal kind category: Appeal against decision to decline refusal

UG1604 Publication of application

Patent event code: UG16041S01I

Comment text: Decision on Publication of Application

Patent event date: 19921209

E701 Decision to grant or registration of patent right
UE0701 Decision of registration

Patent event date: 19930331

Comment text: Decision to Grant Registration

Patent event code: UE07011S01D

REGI Registration of establishment
UR0701 Registration of establishment

Patent event date: 19930514

Patent event code: UR07011E01D

Comment text: Registration of Establishment

UR1002 Payment of registration fee

Start annual number: 1

End annual number: 3

Payment date: 19930514

UR1001 Payment of annual fee

Payment date: 19960109

Start annual number: 4

End annual number: 4

UR1001 Payment of annual fee

Payment date: 19961220

Start annual number: 5

End annual number: 5

UR1001 Payment of annual fee

Payment date: 19971219

Start annual number: 6

End annual number: 6

UR1001 Payment of annual fee

Payment date: 19981231

Start annual number: 7

End annual number: 7

UR1001 Payment of annual fee

Payment date: 19991229

Start annual number: 8

End annual number: 8

UR1001 Payment of annual fee

Payment date: 20001228

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20011228

Year of fee payment: 10

UR1001 Payment of annual fee

Payment date: 20011228

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
UC1903 Unpaid annual fee