[go: up one dir, main page]

KR920018753A - 멀티포트 메모리(Multiport Memory) - Google Patents

멀티포트 메모리(Multiport Memory) Download PDF

Info

Publication number
KR920018753A
KR920018753A KR1019920004514A KR920004514A KR920018753A KR 920018753 A KR920018753 A KR 920018753A KR 1019920004514 A KR1019920004514 A KR 1019920004514A KR 920004514 A KR920004514 A KR 920004514A KR 920018753 A KR920018753 A KR 920018753A
Authority
KR
South Korea
Prior art keywords
bit lines
ports
same
multiport memory
port
Prior art date
Application number
KR1019920004514A
Other languages
English (en)
Other versions
KR960004735B1 (ko
Inventor
게이쪼 아오야마
Original Assignee
세끼자와 다다시
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼자와 다다시, 후지쓰 가부시끼가이샤 filed Critical 세끼자와 다다시
Publication of KR920018753A publication Critical patent/KR920018753A/ko
Application granted granted Critical
Publication of KR960004735B1 publication Critical patent/KR960004735B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음

Description

멀티포트 메모리(Multiport Memory)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제6도는 본 발명의 2-포트 메모리의 구조적 개통도,
제7도는 본 발명의 제-포트 메모리의 메모리 셀 어레이의 주변회로의 부분개략도.

Claims (30)

  1. 스태틱 메모리셀들에 또는 그로부터 데이타를 기입 또는 독출하기 위해 구비되는 복수의 포트들과, 상기 복수의 포트들에 상응하여 구비되는 복수의 비트라인들 및 복수의 워드라인들과, 상기 워드라인들의 레벨들에 따라 동일 포트를 통해 상기 워드라인들에 상응하는 상기 비트라인들을 상기 스태틱 메모리셀들에 전기적으로 접속하는 스위치들과, 기입 또는 독출 동작을 위해 복수의 포트들로부터 동일 로우에 속하는 복수의 워드라인들이 선택될 경우에, 복수의 선택된 포트들에 상응하는 비트라인들 중에서 기입동작을 위해 선택된 포트에 상응하는 비트라인들과 선택된 다른 임의의 비트라인들을 단락시키는 단락 회로들을 포함하는 것이 특징인 멀티포트 메모리.
  2. 제1항에 있어서, 상기 스위치는 MIS형 트랜지스터로 형성되는 것이 특징인 멀티포트 메모리.
  3. 제2항에 있어서, 상기 스위치중에서 동일 셀에 접속된 스위치들은 거의 동일 사이즈로 형성되는 것이 특징인 멀티포트 메모리.
  4. 제1~3항중 임의의 한 항에 있어서. 상기 단락회로들은 복수의 선택된 포트들에 상응하는 비트라인들중에서 기입동작을 위해 선택된 포트들에 상응하는 비트라인들과 다른 모든 비트라인들간에서 발생되는 것이 특징인 멀티포트 메모리.
  5. 스태틱 메모리셀들에 또는 그로부터 데이타를 기입 또는 독출하기 위해 구비되는 복수의 포트들과, 상기 복수의 포트들에 상응하여 구비되는 복수의 비트라인들 및 복수의 워드라인들과, 상기 워드라인들의 레벨들에 따라 동일 포트를 통해 상기 워드라인들에 상응하는 상기 비트라인들을 상기 스태틱 메모리셀들에 전기적으로 접속하는 스위치들과, 기입 또는 독출 동작을 위해 복수의 포트들로부터 동일 로우에 속하는 복수이 워드라인들이 선택될 경우에, 복수의 선택된 포트들에 상응하는 비트라인들 중에서 기입동작을 위해 선택된 포트에 상응하는 비트라인들과 선택된 다른 임의의 비트라인들을 단락시키는 단락회로들을 포함하며, 상기 단락회로는 각 포트들에 입력될 로우 어드레스들을 비교하여 가입동작을 위해 선택된 것들을 포함하는 복수의 포트들의 로우어드레스들이 일치할 때 신호를 출력하는 로우 어드레스 일치 검출회로와, 상기 로우어드레스일치 검출회로로부터의 출력신호를 수신하여 관련포트들에 상응하는 비트라인들중에서 기입동작을 위해 선택된 상기 포트들에 상응하는 비트라인들과 다른 선택된 비트라인들을 단락시키는 단락회로 스위치를 포함하는 것이 특징인 멀티포트 메모리.
  6. 제5항에 있어서, 상기 스위치는 MIS형 트랜지스터로 형성되는 것이 특징인 멀티포트 메모리.
  7. 제6항에 있어서, 상기 스위치들중에서 동일 셀에 접속된 스위치들은 거의 동일 사이즈로 형성되는 것이 특징인 멀티포트 메모리.
  8. 제5~7항중 임의의 한 항에 있어서. 상기 단락회로들은 복수의 선택된 포트들에 상응하는 비트라인들중에서 기입동작을 위해 선택된 포트들에 상응하는 비트라인들과 다른 모든 비트라인들간에서 발생되는 것이 특징인 멀티포트 메모리.
  9. 제5항에 있어서, 상기 단락회로 스위치는 상기 복수의 스태틱 메모리들로 구성되는 셀영역의 외부에 위치되는 각 비트라인의 단부에 구비되는 것이 특징인 멀티포트 메모리.
  10. 제5항에 있어서, 상기 단락회로 스위치는 MIS형 트랜지스터로 형성되는 것이 특징인 멀티포트 메모리.
  11. 제10항에 있어서, 상기 단락회로 스위치를 형성하는 MIS형 트랜지스터의 상호콘덕턴스 Gm은 입력게이트를 형성하는 MIS;형 트랜지스터의 것과 거의 동일한 것이 특징인 멀티포트 메모리.
  12. 스태틱 메모리셀들에 또는 그로부터 데이터를 기입 또는 독출하기 위해 구비되는 제1 및 제2포트들과, 상기 제1 및 제2포트들에 상응하여 구비되는 제1 및 제2 비트라인들과 제1 및 제2 워드라인들과, 상기 제1 및 제2워드라인들의 레벨들에 따라 동일 포트를 통해 상기 제1 및 제2 워드라인들에 상응하는 상기 비트라인들을 상기 스태틱 메모리셀들에 전기적으로 접속하는 스위치들과, 기입 또는 독출 동작을 위해 동일 로우에 속하는 제1 및 제2 워드라인들이 선택될 경우에, 기입동작을 위해 선택된 포트에 상응하는 비트라인들과 제1 및 제2비트라인들 중에서 선택된 다른 임의의 비트라인들을 단락시키는 단락 회로들을 포함하는 것이 특징인 멀티포트 메모리.
  13. 제12항에 있어서, 상기 스위치는 MIS형 트랜지스터로 형성되는 것이 특징인 멀티포트 메모리.
  14. 제13항에 있어서, 상기 스위치들중에서 동일 셀에 접속된 스위치들은 거의 동일 사이즈로 형성되는 것이 특징인 멀티포트 메모리.
  15. 제12항에 있어서, 상기 단락회로 스위치는 상기 복수의 스태틱 메모리들로 구성되는 셀영역의 외부에 위치되는 각 비트라인의 단부에 구비되는 것이 특징인 멀티포트 메모리.
  16. 제12항에 있어서, 상기 단락회로 스위치는 MIS형 트랜지스터로 형성되는 것이 특징인 멀티포트 메모리.
  17. 제16항에 있어서, 상기 단락회로 스위치를 형성하는 MIS형 트랜지스터의 상호콘덕턴스 Gm은 입력게이트를 형성하는 MIS형 트랜지스터의 것과 거의 동일한 것이 특징인 멀티포트 메모리.
  18. 스태틱 메모리셀들에 또는 그로부터 데이타를 기입 또는 독출하기 위해 구비되는 제2 및 제2포트들과, 상기제1 및 제2포트들에 상응하여 구비되는 제1 및 제2 비트라인들과 제1 및 제2 워드라인들과, 상기 제1 및 제2 워드라인들의 레벨들에 따라 동일 포트를 통해 상기 제1 및 제2 워드라인들에 상응하는 상기 비트라인들을 상기 스태틱 메모리셀들에 전기적으로 접속하는 스위치들과, 기입 또는 독출 동작을 위해 동일 로우에 속하는 제1 및 제2 워드라인들이 선택될 경우에, 기입동작을 위해 선택된 포트에 상응하는 비트라인들과 제1 및 제2 비트라인들중에서 선택된 다른 임의의 비트라인들을 단락시키는 단락회로들을 포함하며, 상기 단락회로는 각 포트들에 입력될 로우어드레스들을 서로 비교하여 기입동작을 위해 선택된 것들을 초함하는 복수의 포트들의 로우어드레스들이 일치할때 신호를 출력하는 로우 어드레스 일치 검출회로와, 상기 로우어드레스 일치 검출회로로부터의 출력 신호를 수신하여 관련 포트들에 상응하는 비트 라인들중에서 기입동작을 위해 선택된 상기 포트들에 상응하는 비트라인들과 다른 선택된 비트라인들을 단락시키는 단락회로 스위치를 포함하는 것이 특징인 멀티포트 메모리.
  19. 제18항에 있어서, 상기 스위치는 MIS형 트랜지스터로 형성되는 것이 특징인 멀티 포트 메모리.
  20. 제19항에 있어서, 상기 스위치들 중에서 동일 셀에 접속된 스위치들은 거의 동일 사이즈로 형성되는 것이 특징인 멀티포트 메모리.
  21. 제18항에 있어서, 상기 단락회로 스위치는 상기 복수의 스태틱 메모리들로 구성되는 셀영역의 외부에 위치되는 각 비트라인의 단부에 구비되는 것이 특징인 멀티포트 메모리.
  22. 제18항에 있어서, 상기 단락회로 스위치는 MIS형 트랜지스터로 형성되는 것이 특징인 멀티포트 메모리.
  23. 제22항에 있어서, 상기 단락회로 스위치를 형성하는 MIS형 트랜지스터의 상호콘덕턴스 Gm은 입력게이트를 형성하는 MIS형 트랜지스터의 것과 거의 동일한 것이 특징인 멀티포트 메모리.
  24. 스태틱 메모리셀들에 또는 그로부터 데이타를 기입 또는 독출하기 위해 구비되는 제1 및 제2포트들과, 상기 제1 및 제2 포트들에 상응하여 구비되는 제1 및 제2 비트라인들과 제1 및 제2 워드라인들과, 상기 제1 및 제2 워드라인들의 레벨들에 따라 동일 포트를 통해 상기 제1 및 제2 워드라인들에 상응하는 상기 비트라인들을 상기 스태틱 메모리셀들에 전기적으로 접속하는 스위치들과, 기입 또는 독축 동작을 위해 동일 로우에 속하는 제1 및 제2 워드라인들이 선택될 경우에, 복수의 선택된 포트들에 사응하는 비트라인들중에서 기입동작을 위해 선택된 포트에 상응하는 비트라인들과 제1 및 제2 비트라인들 중에서 선택된 다른 임의의 비트라인들을 단락시키는 단락 회로들을 포함하며, 또한 각 포트들에 입력될 로우어드레스들을 서로 비교하여 기입을 위해 선택된 것들을 포함하는 복수의 포트들의 로우 어드레스들이 일치할 때 신호를 출력하는 로우어드레스일치 검출회로와, 상기 셀 영역내의 상기 워드라인들을 거의 두 영역으로 분할하여 형성될 수 있는 제1 및 제2셀 영역과, 상기 제1 및 제2셀 영역 사이에 상기 오측포트에 상응하여 구비되는 우측 로우 디코더와, 상기 제1 및 제2셀 영역 사이에 상기 좌측 포트에 상응하여 구비되는 좌측로우 디코더를 더 포함하며, 상기 단락회로는 상기 로우 어드레스 일치검출회로의 출력을 수신하여, 시입 동작을 위해 선택되는 포트들에 상응하는 비트라인들과 관련 포트들에 상응하는비트라인들중에서 다른 선택된 비트라인들을 회로 단락하는 것이 특징인 멀티포트 메모리.
  25. 제24항에 있어서, 상기 스위치는 MIS형 트랜지스터로 형성되는 것이 특징인 멀티포트 메모리.
  26. 제19항에 있어서, 상기 스위치들 중에서 동일 셀에 접속된 스위치들은 거의 동일 사이즈로 형성되는 것이 특징인 멀티포트 메모리.
  27. 제1, 5, 12, 18 또는 24항중 임의의 한항에 있어서, 각 포트에 상응하여 구비되는 데이타 버스라인과, 상기 데이타 버스 역시 상응하는 동일 포트에 상응하는 비트라인들과 전기접속을 형성해주는 컬럼 선택 트랜지스터와, 상기 비트라인을 소정전압에 유지하도록 해주는 제1부하회로와, 상기 데이타 버스라인을 소정전압에 유지하도록 해주는 제2부하회로를 포함하는 것이 특징인 멀티포트 메모리.
  28. 제24항에 있어서, 상기 단락회로 스위치는 상기 복수의 스태틱 메모리들로 구성되는 셀영역의 외부에 위치되는 각 비트라인의 단부에 구비되는 것이 특징인 멀티포트 메모리.
  29. 제24항에 있어서, 상기 단락회로 스위치는 MIS형 트랜지스터로 형성되는 것이 특징인 멀티포트 메모리.
  30. 제29항에 있어서, 상기 단락회로 스위치를 형성하는 MIS형 트랜지스터의 상호콘덕턴스 Gm은 입력게이트를 형성하는 MIS형 트랜지스터의 것과 거의 동일한 것이 특징인 멀티포트 메모리.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920004514A 1991-03-19 1992-03-19 멀티포트 메모리(Multiport Memory) KR960004735B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP91-55044 1991-03-19
JP5504491 1991-03-19

Publications (2)

Publication Number Publication Date
KR920018753A true KR920018753A (ko) 1992-10-22
KR960004735B1 KR960004735B1 (ko) 1996-04-12

Family

ID=12987671

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920004514A KR960004735B1 (ko) 1991-03-19 1992-03-19 멀티포트 메모리(Multiport Memory)

Country Status (4)

Country Link
US (1) US5335199A (ko)
EP (1) EP0505926B1 (ko)
KR (1) KR960004735B1 (ko)
DE (1) DE69216267T2 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994007200A1 (en) * 1992-09-21 1994-03-31 Unisys Corporation Multiported buffer memory system for disk drive complex
US5710742A (en) * 1995-05-12 1998-01-20 International Business Machines Corporation High density two port SRAM cell for low voltage CMOS applications
US5719890A (en) * 1995-06-01 1998-02-17 Micron Technology, Inc. Method and circuit for transferring data with dynamic parity generation and checking scheme in multi-port DRAM
US5836007A (en) * 1995-09-14 1998-11-10 International Business Machines Corporation Methods and systems for improving memory component size and access speed including splitting bit lines and alternate pre-charge/access cycles
US5642325A (en) * 1995-09-27 1997-06-24 Philips Electronics North America Corporation Register file read/write cell
US5828623A (en) * 1996-02-23 1998-10-27 Integrated Device Technology, Inc. Parallel write logic for multi-port memory arrays
US6487207B1 (en) 1997-02-26 2002-11-26 Micron Technology, Inc. Shared buffer memory architecture for asynchronous transfer mode switching and multiplexing technology
US5978889A (en) * 1997-11-05 1999-11-02 Timeplex, Inc. Multiple device data transfer utilizing a multiport memory with opposite oriented memory page rotation for transmission and reception
US6198684B1 (en) * 1999-12-23 2001-03-06 Intel Corporation Word line decoder for dual-port cache memory
US6594194B2 (en) * 2001-07-11 2003-07-15 Sun Microsystems, Inc. Memory array with common word line
US6938111B2 (en) * 2002-04-19 2005-08-30 Siemens Aktiengesellschaft Method for operating automation control equipment applications
JP2006134379A (ja) * 2004-11-02 2006-05-25 Matsushita Electric Ind Co Ltd 半導体記憶装置
KR100655081B1 (ko) * 2005-12-22 2006-12-08 삼성전자주식회사 가변적 액세스 경로를 가지는 멀티 포트 반도체 메모리장치 및 그에 따른 방법
KR100745374B1 (ko) * 2006-02-21 2007-08-02 삼성전자주식회사 멀티포트 반도체 메모리 장치 및 그에 따른 신호 입출력방법
US7564735B2 (en) * 2006-07-05 2009-07-21 Qimonda Ag Memory device, and method for operating a memory device
KR101475346B1 (ko) * 2008-07-02 2014-12-23 삼성전자주식회사 비트라인 쌍의 디벨롭 레벨을 클립핑하는 디벨롭 레벨클리핑 회로, 이를 포함하는 컬럼 경로 회로 및 멀티 포트반도체 메모리 장치
JP2011258270A (ja) 2010-06-09 2011-12-22 Renesas Electronics Corp 半導体記憶装置
US9171594B2 (en) * 2012-07-19 2015-10-27 Arm Limited Handling collisions between accesses in multiport memories
US8867263B2 (en) * 2013-01-14 2014-10-21 Freescale Semiconductor, Inc. Multiport memory with matching address and data line control
US8861289B2 (en) * 2013-01-14 2014-10-14 Freescale Semiconductor, Inc. Multiport memory with matching address control
US10885973B2 (en) * 2018-07-31 2021-01-05 Taiwan Semiconductor Manufacturing Company Ltd. Memory device and method of controlling memory device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07111822B2 (ja) * 1986-03-07 1995-11-29 株式会社日立製作所 半導体記憶装置
JPH07107792B2 (ja) * 1988-01-19 1995-11-15 株式会社東芝 マルチポートメモリ
US5053652A (en) * 1988-01-28 1991-10-01 Hitachi, Ltd. High speed sensor system using a level shift circuit
KR0141494B1 (ko) * 1988-01-28 1998-07-15 미다 가쓰시게 레벨시프트회로를 사용한 고속센스 방식의 반도체장치
JP2613257B2 (ja) * 1988-05-24 1997-05-21 株式会社日立製作所 多ポートｒａｍ
JPH023164A (ja) * 1988-06-16 1990-01-08 Sharp Corp デュアル・ポート・メモリ
JP2600304B2 (ja) * 1988-06-30 1997-04-16 三菱電機株式会社 半導体記憶装置とこれを用いたデータパス
JP2891504B2 (ja) * 1990-03-13 1999-05-17 三菱電機株式会社 マルチポートメモリ

Also Published As

Publication number Publication date
KR960004735B1 (ko) 1996-04-12
DE69216267D1 (de) 1997-02-13
EP0505926A1 (en) 1992-09-30
DE69216267T2 (de) 1997-09-25
US5335199A (en) 1994-08-02
EP0505926B1 (en) 1997-01-02

Similar Documents

Publication Publication Date Title
KR920018753A (ko) 멀티포트 메모리(Multiport Memory)
US4542486A (en) Semiconductor memory device
US6754114B2 (en) Semiconductor device having redundancy circuit
US4044340A (en) Semiconductor memory
US4768172A (en) Memory cell
KR100207941B1 (ko) 공유 BiCMOS 감지 증폭기
US5062081A (en) Multiport memory collision/detection circuitry
KR890012312A (ko) 반도체 기억장치
KR920013474A (ko) 용장 기억 소자를 포함하는 메모리를 가진 집적회로 및 메모리의 동작 방법
EP0264929B1 (en) Semiconductor memory device with improved bit line arrangement
US4897817A (en) Semiconductor memory device with a built-in test circuit
KR900000904A (ko) 반도체기억장치와 이것을 이용한 데이터패스(data path)
KR870000708A (ko) 동작검사를 행하는 반도체 메모리 장치
US7580317B2 (en) Semiconductor memory device
KR980700664A (ko) 레지스터 파일 판독/기록 셀(Register file read/write cell)
KR920022291A (ko) 프리챠지된 비트선을 갖는 멀티 포트 메모리 장치
US7385866B2 (en) Load-balanced apparatus of memory
US4823313A (en) Memory device with comparison function
US5166608A (en) Arrangement for high speed testing of field-effect transistors and memory cells employing the same
US5898611A (en) SRAM with high speed read/write operation
KR970012778A (ko) 반도체기억장치
KR860006875A (ko) 반도체 장치
US5305258A (en) Semiconductor memory and memory cell
US4903239A (en) Semiconductor memory having a parallel input/output circuit
US4209851A (en) Semiconductor memory cell with clocked voltage supply from data lines

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19920319

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19920319

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19950518

Patent event code: PE09021S01D

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19960320

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19960708

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19960906

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19960906

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19990402

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20000408

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20010404

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20020403

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20030410

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20040323

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20050408

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20060410

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20070411

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20080411

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20090410

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20090410

Start annual number: 14

End annual number: 14

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee