[go: up one dir, main page]

KR920005167A - 테스트 모드 진입을 위한 복수의 클럭킹을 가진 반도체 메모리 - Google Patents

테스트 모드 진입을 위한 복수의 클럭킹을 가진 반도체 메모리 Download PDF

Info

Publication number
KR920005167A
KR920005167A KR1019910014157A KR910014157A KR920005167A KR 920005167 A KR920005167 A KR 920005167A KR 1019910014157 A KR1019910014157 A KR 1019910014157A KR 910014157 A KR910014157 A KR 910014157A KR 920005167 A KR920005167 A KR 920005167A
Authority
KR
South Korea
Prior art keywords
circuit
signal
terminal
mode
response
Prior art date
Application number
KR1019910014157A
Other languages
English (en)
Other versions
KR100205445B1 (ko
Inventor
챨스 멕쿠루우 데비드
알렌 쿠커 토마스
Original Assignee
원본 미기재
에스지에스-톰슨 마이크로일렉트로닉스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 원본 미기재, 에스지에스-톰슨 마이크로일렉트로닉스, 인코포레이티드 filed Critical 원본 미기재
Publication of KR920005167A publication Critical patent/KR920005167A/ko
Application granted granted Critical
Publication of KR100205445B1 publication Critical patent/KR100205445B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Dram (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

내용 없음

Description

테스트 모드 진입을 위한 복수의 클럭킹을 가진 반도체 메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예를 포함하는 메모리 소자의 블럭도.
제2도는 제1도의 메모리 소자내의 테스트 모드 동작 회로를 나타낸 블록도.
제2a도 및 제2b도는 제1도의 테스트 모드 동작 회로의 다른 실시예를 나타낸 블록도.

Claims (21)

  1. 정상 동작 모드와, 동작 신호에 동작되는 특별 동작 모드를 가진 집적회로로서 ; 특별 동작 모드의 진입을 나타내는 모드 시동 신호를 수신하기 위한 제1단자와 ; 상기한 제1단자에 결합되는 입력을 구비하고, 상기한 제1단자에 복수의 상기한 모드 시동 신호들의 수신에 응답하여 상기한 동작 신호를 제공는 출력을 구비하는 한편, 상기한 제1단자에 단일의 모드 시동 신호의 수신시에는 상기한 동작 신호가 제공되지 않도록 되어 있는 동작 회로로 구성됨을 특징으로 하는 집적회로.
  2. 제1항에 있어서, 상기한 동작 회로는 상기한 모드 시동 신호들의 수신에 응답하여 클럭킹되는 복수의 래치회로들로 이루어지며, 상기한 래치 회로들중에서 최종 래치 회로의 출력이 상기한 동작 신호를 제공하게 되며, 복수의 상기한 모드 시동 신호의 수신에 응답하여 상기한 동작 신호가 상기한 최종 래치 회로에서 제공되도록 상기한 복수의 래치 회로들이 직렬로 접속되어 있는 것을 특징으로 하는 집적회로.
  3. 제2항에 있어서, 상기한 복수의 래치 회로들은 각각 상기한 모드 시동 신호를 전혀 수신하지 않은 것을 나타낼 수 있도록 회로의 전력 상승시 우선 상태를 가지고 있음을 특징으로 하는 집적회로.
  4. 제1항에 있어서, 상기 회로는, 하나의 모드 선택 신호를 수신하기 위한 제2단자와 ; 상기한 제1단자 및 제2단자에 결합되는 입력을 구비하고 상기한 동작회로의 입력에 결합되는 출력을 구비하는 것에 의해 상기한 제1 및 제2단자를 상기한 동작 회로에 결합하는 한편, 상기한 모드 선택 신호와 함께 상기한 모드 시동 신호의 수신에 응답하여 상기한 동작회로에 정합 신호를 제공하는 평가 회로를 부가적으로 포함한 것을 특징으로 하는 집적회로.
  5. 제4항에 있어서, 상기한 제2단자는 제1 및 제2특별 동작 모드를 선택하기 위하여 제1 및 제2모드 선택 신호를 수신하며, 상기한 평가 회로는, 각각 상기한 제1 및 제2모드 선택 신호와 함께 상기한 모드 시도 신호의 수신에 응답하여, 그의 출력에 제1 및 제2 정합 신호를 제공하는 것을 특징으로 하는 집적회로.
  6. 제5항에 있어서, 상기한 동작 회로는, 상기한 평가 회로의 출력을 결합되는 입력을 구비하고, 상기한 복수의 제1정합 신호의 수신에 응답하여 제1동작 신호를 제공하는 출력을 구비하는 한편, 상기한 제1정합 신호의 수신시에는 출력에 상기한 제1동작 신호가 제공되지 않도록 되어 있는 제1동작 회로와, 상기한 평가 회로의 출력에 결합되는 입력을 구비하고, 상기한 복수의 제2정합 신호의 수신에 응답하여 제2동작 신호를 제공하는 출력을 구비하는 한편, 상기한 제2정합 신호의 수신시에는 그의 출력에 상기한 제2동작 신호가 제공되지 않도록 되어 있는 제2동작 회로로 구성됨을 특징으로 하는 집적회로.
  7. 제6항에 있어서, 상기한 제1동작 회로는 상기한 제1정합 신호들의 수신에 응답하여 클럭킹되는 복수의 래치회로들로 이루어지며, 상기한 래치회로들 중에서 최종 래치회로의 출력이 상기한 제1동작 신호를 제공하게 되며, 복수의 상기한 제1정합 신호의 수신에 응답하여 상기한 제1동작 신호가 상기한 최종 래치회로에서 제공되도록 복수의 래치회로들이 직력로 접속되어 있는 한편, 상기한 제2동작 회로는 상기한 제2정합 신호들의 수신에 응답하여 클럭킹되는 복수의 래치 회로들로 이루어지며, 상기한 래치회로들 중에서 최종래치 회로의 출력이 상기한 제2동작 신호를 제공하게 되며, 복수의 상기한 제2정합 신호의 수신에 응답하여 상기한 제2동작 신호가 상기한 최종래치 회로에서 제공되도록 복수의 래치회로들이 직렬로 접속되어 있는 것을 특징으로 하는 집적회로.
  8. 제7항에 있어서, 상기 회로는 상기한 제1단자에 결합되는 기능 회로를 부가적으로 포함하고 있으며, 상기한 기능 회로는, 정상 동작 모드하에 있을때에는, 제1 및 제2한계 사이의 범위에 있는 크기를 갖는 신호에 응답하고, 상기한 제1단자에 수신되는 상기한 모드 시동 신호는 상기한 범위 밖에 있는 크기를 갖는 것을 특징으로 하는 집적회로.
  9. 제8항에 있어서, 상기 회로는 상기한 제1단자에 상기한 모드 신호의 수신을 검출하기 위하여, 상기한 제1단자와 상기한 평가 회로 사이에 결합되는 과전압 검출 회로를 부가적으로 포함함을 특징으로 하는 집적회로.
  10. 제1항에 있어서, 상기 회로는 상기한 제1단자에 결합되는 기능 회로를 부가적으로 포함하고 있으며, 상기한 기능 회로는, 정상 동작 모드하에 있을때에는, 제1 및 제2한계 사이의 범위에 있는 크기를 갖는 신호에 응답하고, 상기한 제1단자에 수신되는 상기한 모드 시동 신호는 상기한 범위 밖에 있는 크기를 갖는 것을 특징으로 하는 집적회로.
  11. 제10항에 있어서, 상기 회로는 상기한 제1단자에 상기한 모드 시동 신호의 수신을 검출하기 위하여, 상기한 제1단자와 상기한 동작 회로 사이에 결합되는 과전압 검출 회로를 부가적으로 포함한 것을 특징으로 하는 집적회로.
  12. 회로의 특별 동작 모드를 동작시키기 위한 방법으로서, 상기한 회로의 제1단자에 복수의 모드 시동 펄스를 수신하는 단계와 ; 상기한 복수의 모드시동 펄스들의 수신에 응답하여 특별 모드 동작 신호를 발생하도록 하되, 상기한 복수의 모드 시동 펄스중의 제1펄스의 수신시에는 상기한 특별 모드 동작 신호가 발생되지 않게 하는 단계를 포함함을 특징으로 하는 특별 동작 모드를 동작시키기 위한 방법.
  13. 제12항에 있어서, 정상 동작 모드하에서는, 상기한 회로는 제1 및 제2한계 사이의 범위에 있는 크기를 가진 상기한 제1단자에 수신되는 신호에 응답함을 특징으로 하는 특별 동작 모드를 동작시키기 위한 방법.
  14. 제13항에 있어서, 상기한 복수의 모드 시동 펄스들의 각각은 상기한 범위 밖에 있는 크기를 가진 신호로 이루어진 것을 특징으로 하는 특별 동작 모드를 동작시키기 위한 방법.
  15. 제12항에 있어서, 상기한 특별 모드 동작 신호를 발생하는 단계는 상기한 각각의 모드 시동 펄스의 수신에 응답하여 직렬 래치들을 클럭킹하는 것으로 이루어짐을 특징으로 하는 특별 동작 모드를 동작시키기 위한 방법.
  16. 제15항에 있어서, 상기한 특별 모드 동작 신호를 발생하는 단계는 또한 상기한 직렬 래치들의 제1래치에 데이터 상태를 제공하는 것으로 이루어져, 상기한 제1모드 시동 신호의 수신에 응답하여 상기한 데이터 상태는 상기한 직렬 래치들중의 제1래치에 클럭입력으로 가해지며, 상기한 복수의 모드 시동 신호들에 대하여 상기한 클럭킹 단계는 수행된 이후에 상기한 직렬 재치들 중의 최종 래치가 특별 모드 동작 신호를 제공하도록 상기한 복수의 래치들이 직렬로 접속된 것을 특징으로 하는 특별 동작 모드를 동작시키기 위한 방법.
  17. 특별 동작 모드를 동작시키기 위한 회로로서, 제1단자와, 서로 직렬로 접속되는 복수의 래치들중의 최초 래치는 그의 데이터 입력에 접속되는 기지(旣知)의 논리 상태를 가지며, 상기한 복수의 래치들중의 최종 래치는 그 출력에 동작 신호를 발생하도록 되어 있는 복수의 래치 회로들과, 상기한 제1단자에 모드 시동 신호의 수신에 응답하여 상기한 복수의 레치회로들에게 클럭 회로로 구성됨을 특징으로 하는 특별 동작 모드를 동작시키기 위한 회로.
  18. 제17항에 있어서, 상기 회로는 상기한 제1단자와 상기한 클럭킹 회로 사이에 결합되는 과전압 검출 회로를 부가적으로 포함하며, 상기한 과전압 검출 회로가 상기한 제1단자에서 과전압 조건을 검출하는 것에 응답하여, 상기한 클럭킹 회로가 신호를 제공하는 것을 특징으로 하는 특별 동작 모드를 동작시키기 위한 회로.
  19. 제18항에 있어서, 상기한 제1단자에는 하나의 기능 회로가 접속되는데, 이 기능 회로는 제1 및 제2한계 사이의 범위에 있는 크기를 가진 상기한 제1단자와 신호에 응답하여, 상기한 범위에 있는 상기한 제1단자의 신호는 상기한 과전압 검출 회로에서 검출될 수 있는 과전압 조건을 제공하지 않게 되는 것을 특징으로 하는 특별 동작 모드를 동작시키기 위한 방법.
  20. 제18항에 있어서, 상기 회로는 제2단자를 부가적으로 포함하고 있으며, 상기한 클럭킹 회로는 상기한 제2단자에 결합되며, 상기한 모드 시동 신호와 함께 상기한 제2단자에 제1코드 신호를 수신하는 것에 응답하여 상기한 복수의 래치들에게 클력 신호를 제공하도록 된 것을 특징으로 하는 특별 동작 모드를 동작시키기 위한 회로.
  21. 제17항에 있어서, 상기한 복수의 래치들의 각각은 아무런 모드 시동 신호가 수신되지 않았음을 나타내도록 회로의 전력 상승시 우선 상태를 갖는 것을 특징으로 하는 특별 동작 모드를 동작시키기 위한 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910014157A 1990-08-17 1991-08-13 테스트 모드 진입을 위해 복수의 클럭킹을 가진 반도체 메모리 KR100205445B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/568,968 US5161159A (en) 1990-08-17 1990-08-17 Semiconductor memory with multiple clocking for test mode entry
US7/568,968 1990-08-17
US07/568,968 1990-08-17

Publications (2)

Publication Number Publication Date
KR920005167A true KR920005167A (ko) 1992-03-28
KR100205445B1 KR100205445B1 (ko) 1999-07-01

Family

ID=24273523

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910014157A KR100205445B1 (ko) 1990-08-17 1991-08-13 테스트 모드 진입을 위해 복수의 클럭킹을 가진 반도체 메모리

Country Status (5)

Country Link
US (1) US5161159A (ko)
EP (1) EP0471541B1 (ko)
JP (2) JP3167359B2 (ko)
KR (1) KR100205445B1 (ko)
DE (1) DE69125225T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230131255A (ko) * 2021-01-14 2023-09-12 션전 마이크로비티 일렉트로닉스 테크놀로지 컴퍼니 리미티드 테스트 회로, 테스트 방법 및 테스트 회로를 포함하는계산 시스템

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0455778A (ja) * 1990-06-26 1992-02-24 Toshiba Corp 半導体装置のテスト方法
US5072138A (en) 1990-08-17 1991-12-10 Sgs-Thomson Microelectronics, Inc. Semiconductor memory with sequential clocked access codes for test mode entry
JP2643585B2 (ja) * 1990-11-05 1997-08-20 日本電気株式会社 集積回路
US5315598A (en) * 1991-04-04 1994-05-24 Texas Instruments Incorporated Method to reduce burn-in time and inducing infant failure
US5331571A (en) * 1992-07-22 1994-07-19 Nec Electronics, Inc. Testing and emulation of integrated circuits
US5294882A (en) * 1992-07-28 1994-03-15 Sharp Kabushiki Kaisha Integrated circuit capable of testing reliability
KR0132756B1 (ko) * 1993-03-15 1998-04-16 원본미기재 이씨엘(ecl) 회로의 번인 방법 및 장치
JP2639319B2 (ja) * 1993-09-22 1997-08-13 日本電気株式会社 半導体装置
US5982188A (en) * 1994-07-29 1999-11-09 Stmicroelectronics, Inc. Test mode control circuit of an integrated circuit device
KR0130028B1 (ko) * 1994-09-01 1998-04-06 김광호 반도체 집적장치
JP3753190B2 (ja) * 1995-04-26 2006-03-08 三菱電機株式会社 半導体装置
US5627478A (en) 1995-07-06 1997-05-06 Micron Technology, Inc. Apparatus for disabling and re-enabling access to IC test functions
US5691950A (en) * 1996-01-19 1997-11-25 Sgs-Thomson Microelectronics, Inc. Device and method for isolating bit lines from a data line
US5802004A (en) * 1996-01-19 1998-09-01 Sgs-Thomson Microelectronics, Inc. Clocked sense amplifier with wordline tracking
US5848018A (en) * 1996-01-19 1998-12-08 Stmicroelectronics, Inc. Memory-row selector having a test function
US5845059A (en) * 1996-01-19 1998-12-01 Stmicroelectronics, Inc. Data-input device for generating test signals on bit and bit-complement lines
US5883838A (en) * 1996-01-19 1999-03-16 Stmicroelectronics, Inc. Device and method for driving a conductive path with a signal
US5619466A (en) * 1996-01-19 1997-04-08 Sgs-Thomson Microelectronics, Inc. Low-power read circuit and method for controlling a sense amplifier
US5745432A (en) * 1996-01-19 1998-04-28 Sgs-Thomson Microelectronics, Inc. Write driver having a test function
US6144594A (en) 1996-01-19 2000-11-07 Stmicroelectronics, Inc. Test mode activation and data override
US5982815A (en) * 1996-07-01 1999-11-09 Advanced Micro Devices Inc. Circuit for setting a device into a test mode by changing a first port to a fixed clock and a second port to a non-fixed clock
US5900739A (en) * 1996-09-24 1999-05-04 Advanced Micro Devices Inc. Method and apparatus for entering a test mode of an externally non-programmable device
US6075742A (en) * 1997-12-31 2000-06-13 Stmicroelectronics, Inc. Integrated circuit for switching from power supply to battery, integrated latch lock, and associated method for same
US6040712A (en) * 1998-11-30 2000-03-21 Altera Corporation Apparatus and method for protecting a circuit during a hot socket condition
US6060919A (en) * 1998-12-04 2000-05-09 Ramtron International Corporation CMOS preferred state power-up latch
DE10005161A1 (de) * 1999-04-30 2000-11-02 Fujitsu Ltd Halbleiter-Speicheranordnung, Leiterplatte, auf welcher eine Halbleiter-Speicheranordnung montiert ist, und Verfahren zum Testen der Zwischenverbindung zwischen einer Halbleiter-Speicheranordnung und einer Leiterplatte
AU6929300A (en) 1999-08-23 2001-03-19 Micron Technology, Inc. Externally triggered leakage detection and repair
KR100742406B1 (ko) * 1999-11-29 2007-07-24 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 전자 테스트 패턴 입력 방법 및 집적 회로
US6522589B1 (en) 2000-09-27 2003-02-18 Kabushiki Kaisha Toshiba Semiconductor apparatus and mode setting method for semiconductor apparatus
JP4712183B2 (ja) * 2000-11-30 2011-06-29 富士通セミコンダクター株式会社 同期型半導体装置、及び試験システム
US20030212932A1 (en) * 2002-05-09 2003-11-13 Sauber William F. Remote diagnostic packets
US7315585B2 (en) * 2004-02-11 2008-01-01 Micrel, Inc. Clock-less serial data interface using a single pin
US7584384B2 (en) * 2004-09-07 2009-09-01 Russell Robert J Method and apparatus for enabling and disabling a test mode of operation of an electronic memory device without additional interconnects or commands
US7304530B2 (en) * 2005-06-30 2007-12-04 Silicon Laboratories Inc. Utilization of device types having different threshold voltages
US7199641B2 (en) * 2005-06-30 2007-04-03 Silicon Laboratories Inc. Selectably boosted control signal based on supply voltage
US8461880B2 (en) * 2009-04-02 2013-06-11 Silicon Labs Spectra, Inc. Buffer with an output swing created using an over-supply voltage
US9437670B2 (en) 2012-11-29 2016-09-06 Globalfoundries Inc. Light activated test connections

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4148099A (en) * 1978-04-11 1979-04-03 Ncr Corporation Memory device having a minimum number of pins
DE2944149C2 (de) * 1979-11-02 1985-02-21 Philips Patentverwaltung Gmbh, 2000 Hamburg Integrierte Schaltungsanordnung in MOS-Technik
US4654849B1 (en) * 1984-08-31 1999-06-22 Texas Instruments Inc High speed concurrent testing of dynamic read/write memory array
JPS61247984A (ja) * 1985-04-26 1986-11-05 Toshiba Corp テスト回路
JPS61292755A (ja) * 1985-06-20 1986-12-23 Fujitsu Ltd 半導体集積回路
GB8518859D0 (en) * 1985-07-25 1985-08-29 Int Computers Ltd Digital integrated circuits
JPS62170094A (ja) * 1986-01-21 1987-07-27 Mitsubishi Electric Corp 半導体記憶回路
JPS6337269A (ja) * 1986-08-01 1988-02-17 Fujitsu Ltd モ−ド選定回路
JPH081760B2 (ja) * 1987-11-17 1996-01-10 三菱電機株式会社 半導体記憶装置
FR2623652A1 (fr) * 1987-11-20 1989-05-26 Philips Nv Unite de memoire statique a plusieurs modes de test et ordinateur muni de telles unites
KR910005615B1 (ko) * 1988-07-18 1991-07-31 삼성전자 주식회사 프로그래머블 순차코오드 인식회로
KR910006241B1 (ko) * 1988-12-14 1991-08-17 삼성전자 주식회사 복수 테스트모드 선택회로
US5019772A (en) * 1989-05-23 1991-05-28 International Business Machines Corporation Test selection techniques

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230131255A (ko) * 2021-01-14 2023-09-12 션전 마이크로비티 일렉트로닉스 테크놀로지 컴퍼니 리미티드 테스트 회로, 테스트 방법 및 테스트 회로를 포함하는계산 시스템

Also Published As

Publication number Publication date
US5161159A (en) 1992-11-03
JP2001155499A (ja) 2001-06-08
EP0471541A2 (en) 1992-02-19
EP0471541A3 (en) 1992-12-23
KR100205445B1 (ko) 1999-07-01
JP3616564B2 (ja) 2005-02-02
EP0471541B1 (en) 1997-03-19
DE69125225D1 (de) 1997-04-24
DE69125225T2 (de) 1997-10-09
JPH06119797A (ja) 1994-04-28
JP3167359B2 (ja) 2001-05-21

Similar Documents

Publication Publication Date Title
KR920005167A (ko) 테스트 모드 진입을 위한 복수의 클럭킹을 가진 반도체 메모리
KR920005172A (ko) 테스트 모드 진입을 위한 클럭된 호출 코드를 가지는 반도체 메모리
KR920005170A (ko) 전력 상승동안 금지된 테스트 모드의 진입을 가지는 반도체 메모리
DE69126073D1 (de) Halbleiterspeicher mit einer Sequenz getakteter Zugriffskode zum Eintritt in den Prüfmodus
KR920001518A (ko) 반도체 집적회로
KR960703289A (ko) 이중 래치 클럭 레벨-민감성 스캔 디자인 및 그 제어방법 (dual latch clocked lssd and method)
KR980007258A (ko) 범용 마이컴을 이용한 아이 스퀘어 씨(i²c)통신 장치
KR970071268A (ko) 전자제어장치용 감시시스템
EP0337684B1 (en) Clock signal switching device of an IC card
KR920005173A (ko) 칩 동작상에 자동 테스트 모드의 이탈을 가진 반도체 메모리
KR930003551A (ko) 순간 테스트 모드 지정회로
KR920005169A (ko) 테스트 모드를 지시하기 위한 플래그를 가지는 반도체 메모리
KR920005168A (ko) 테스트 모드 동안의 출력 동작으로부터 칩 동작 제어를 가진 반도체 메모리
JPS60140834A (ja) テスト回路内蔵型半導体集積回路
US5987120A (en) Device for identifying line reversal/ringing signal of a telephone set
KR900013609A (ko) 집적 회로용 이벤트 제한 검사 구조물
KR910014785A (ko) 집적회로장치(integrated circuit device)
JPH04115634A (ja) 電源ノイズ検出回路
KR970053279A (ko) 집적 회로 장치
JPS6222874Y2 (ko)
SU1337838A1 (ru) Устройство дл функционального контрол цифровых интегральных схем
KR910013276A (ko) 반도체 집적 회로 장치
US6072330A (en) Ring effect improvement for high speed transmission of digital data
RU2244344C2 (ru) Устройство формирования команд управления двухпозиционными объектами
KR960017353A (ko) 폭주검지회로의 진단회로

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19910813

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19960810

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19910813

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19990125

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990402

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990403

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20020327

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20020327

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20040110