KR920002269B1 - 채널속도 변환 및 채널집선 회로 - Google Patents

Abstract

내용 없음.

Description

채널속도 변환 및 채널집선 회로

제1도는 본 발명의 구성을 개략적으로 나타낸 블록도.

제2도는 본 발명에서의 속도변환을 위한 제어신호의 타이밍도.

* 도면의 주요부분에 대한 부호의 설명

1 : 집선부 2 : 직렬/병렬 변환부

3 : 병렬/직렬 및 속도 변환부 4 : 마이크로 프로세서부

본 발명은 IMUX(Intermediate Rate Multiplexer) 시스템의 채널속도 변환 및 채널분리 회로에 관한 것이다.

종합정보통신망(ISDN)에서 고품질의 음성 및 비음성 서비스를 제공하기 위해서는 기존의 가입자 선로를 포함한 전체 통신망의 디지틀화 및 서비스 통합을 위한 디지틀 신호 방식인 D채널 프로토콜을 실현시켜아 한다.

IMUX(Intermediate Rate Multiplexer) 시스템은 이러한 서비스를 충족시키기 위한 소규모 가입자 집선장치로서 기존의 메탈릭 케이블(Metallic Cable)을 이용하여 400Kbps의 전송속도로 4개의 기본 엑세스(Basic Access)를 수용하여야 한다.

이러한 IMUX시스템은 협대역 가입자 접속장치의 거리 확장 기능을 수행할 수 있고 동시에 S 인터페이스를 직접 수용할 수도 있으며, ISDN 교환기와의 범용 인터페이스로서 COT(Centre Office Terminal)/RT(Remote Terminal) 방식으로도 운용이 가능하다.

본 발명은 상기 IMUX 시스템의 일부를 이루는 것으로서, 2048Kbps의 전송속도를 갖는 4개의 입력 신호데이타들로부터 유효 채널 부분만을 추출하는 기법으로 집선하고, 기존의 메탈릭 케이블을 이용하여 원활하게 전송할 수 있도록 400Kbps의 전송속도를 갖는 하나의 직렬 데이타로 변환시켜 출력하는 채널속도 변환 및 채널 집선 회로를 제공함에 그 목적을 두고 있다.

본 발명은 상기 목적을 달성하기 위하여 하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.

제1도는 본 발명의 구성을 개략적으로 나타낸 블록도이며, 제2도는 상기 제1도의 각 구성부에 가해지는 제어 신호의 타이밍도이다.

도면에서 1은 집선부, 2는 직렬/병렬 변환부, 3은 병렬/직렬 및 속도 변환부, 4는 마이크로프로세서부를 각각 나타내며, FO는 상기 마이크로 프로세서부(4)에 인가되는 8KHz의 시스템 클럭이고, BCKX는 상기 직렬/병렬 변환부(2)에 가해지는 클럭이며, PE는 상기 병렬/직렬 및 속도 변환부(3)에 가해지는 클럭으로서 입력되는 8비트의 병렬 데이터를 래치시키기 위한 제어 신호이다.

제1도의 도면에 도시한 바와 같이 본 발명의 채널 속도 변환 및 채널 집선 회로는 2048Kbps의 시스템버스에 연결되어 4 기본엑세스를 수용, 집선하는 집선부(1)와; 상기 집선부의 출력단에 연결되어 하나의 라인으로 입력되는 2048Kbps의 직렬 데이터를 상기 BCKX 클럭 신호에 따라 8비트 병렬 데이터로 변환하여 출력하는 직렬/병렬 변환부(2)와; 상기 직렬/병렬 변환부의 데이터 출력단에 연결되어 상기 PE 제어신호에 따라 입력되는 8비트의 병렬 데이타를 래치시키고, 400KHz의 데이타와 출력용 제어 클럭에 따라 400KHz의 데이터를 출력하는 직렬/병렬 및 속도 변환부(4)와; 8KHz의 시스템클럭 신호(FO)를 받아 상기 집선부(1)를 제어하는 마이크로프로세서부(4)로 구성된다.

집선부(1)는 상용화된 공지의 타임 할당 칩으로 구성되며, 2048Kbps의 전송 속도를 갖는 시스템 버스상의 네 개의 입력 신호를 집선하여 상기 마이크로 프로세서부(4)의 제어에 따라 2048Kbps의 전송 속도를 갖는 하나의 출력 데이터로 추출하여 출력한다.

이를 더욱 상세히 설명하면, 유럽 방식의 프레임당 비트수는 256비트(32채널 ×8비트)이다. 따라서 상기 시스템 버스의 각 라인에는 256비트 ×8KHZ(표본화 주파수)=2048Kbps의 속도로 데이터가 전송되는데, 한 라인이 하나의 기본 엑세스(2B+D+리던런시)를 수용하기 때문에 실질적으로는 데이터가 실리지 않은 상태가 대부분이다.

더구나 본 발명에서는 네입력(A, B, C, D)을 집선하도록 하였는데, 한 라인당 각각 두 개의 B채널씩 모두 8개의 B채널을 입력할 수 있는 구조이다. 항상 B채널이 사용되는 것이 아니라 확률적으로 최대 5개까지만 사용된다는 통계에 따라 전송 효율을 극대화시키는데 주안점을 두고, 동시에 5개 이상의 B채널이 인가되면 블록킹하여, 2048Kbps의 출력 라인에는 최대로 32채널까지 실릴 수 있지만 본 발명에서는 실질적으로 5개의 채널만 실려지도록 하였다.

왜냐하면, 8개의 B채널만을 단순 다중화한다고 가정하더라도 D채널 및 리던던시 비트를 염두하지 않고도 64Kbps×8=512Kbps의 전송 속도를 요하게 되어 기존의 메탈릭 케이블을 이용할 수 없게 되기 때문이다.

직렬/병렬 변환부(2)는 상기 BCKX 클럭만 인가하면 변환기능을 수행하는 범용의 칩으로 구성되며, 상기 집선부(1)에서 출력된 2048Kbps의 입력 신호 중 네입력(A, B, C, D)에 대해 할당된 위치에 따라 BCKX클럭을 이용하여 입력 신호를 8비트의 병렬 데이터로 변환시켜 출력한다.

여기에서 BCKX클럭은 상기 집선부(1)에서 집선, 추출된 2048Kbps 전송 속도상의 5개의 B채널을 차례로 래치시키는 클럭 신호이다(제2도 참조). 따라서, 상기 직렬/병렬 변환부(2)의 8비트 병렬 출력은 상기 네입력단(A, B, C, D)중 어느 하나의 데이터로만 구성된다.

병렬/직렬 및 속도 변환부(3)는 상용화된 칩으로 구성되며, PE 클럭(제2도참조)을 이용하여 상기 직렬/병렬 변환부(2)로부터 출력되는 8비트 병렬 출력을 순서대로 래치시키고, 데이타 출력용 400KHz클럭을 이용하여 래치된 데이터들을 한 비트씩 쉬프트 시킴으로써 400Kbps의 직렬 데이터가 출력되도록 한다.

여기에서, 상기 400KHz 클럭은 비트 클럭으로서 시스템 클럭과 동기되도록 하여 또 다른 래치기능을 요하지 않음으로서 하드웨어의 구성을 간단화한다.

그리고, 상기 400Kbps의 전송 속도를 갖는 출력 데이터의 일실시예 구성은 다음과 같다.

5×B채널+4×D채널+ 신호비트(프레임비트, 스타트비트)

= 320+64+16

= 400비트

따라서 기존의 메탈릭 케이블을 이용하더라도 원활하게 데이터의 전송을 수행할 수 있다.

상기한 바와 같이 구성되어 동작하는 본 발명은 다음과 같은 효과를 갖는다.

집선 기능으로 전송 채널의 다중화를 가능하게 하며, 전송 효율을 극대화시켜 400Kbps의 전송 속도를 갖는 기존의 메탈릭 케이블을 이용하여 4개의 기본 엑세스를 수용 가능하게 한다.

Claims (1)

1. IMUX(Intermediate Rate Multiplexer) 시스템의 채널 집선 및 변환을 위한 회로에 있어서, 4개의 라인을 통해 들어오는 2048Kbps의 데이터 입력 신호중 유효 채널 부분만을 집선, 추출하여 최대 5개의 B채널을 1라인의 2048Kbps의 속도로 출력하는 집선수단(1); 상기 집선 수단(1)으로부터의 2048Kbps 직렬데이타 출력을 BCKX 클럭으로 래치하여 8비트의 병렬 데이터로 변환하여 출력하는 직렬/병렬 변환수단(2); 상기 직렬/병렬 변환수단(2)으로부터의 8비트 병렬 데이터 출력을 PE클럭으로 순서대로 래치하고, 400KHz비트클럭으로 쉬프트시켜 400Kbps의 직렬 데이터로 송출하는 병렬/직렬 및 속도 변환수단(3): 및8KHz의 시스템 클럭을 받아 상기 집선 수단을 제어하는 제어수단(4)을 구비하고 있는 것을 특징으로 하는 채널속도변환 및 채널집선회로.

Images