[go: up one dir, main page]

KR910013736A - 반도체 집적회로 및 그의 프로그램 가능한 논리 장치 - Google Patents

반도체 집적회로 및 그의 프로그램 가능한 논리 장치 Download PDF

Info

Publication number
KR910013736A
KR910013736A KR1019900022049A KR900022049A KR910013736A KR 910013736 A KR910013736 A KR 910013736A KR 1019900022049 A KR1019900022049 A KR 1019900022049A KR 900022049 A KR900022049 A KR 900022049A KR 910013736 A KR910013736 A KR 910013736A
Authority
KR
South Korea
Prior art keywords
logic device
programmable logic
data
input
configuration
Prior art date
Application number
KR1019900022049A
Other languages
English (en)
Inventor
마사토 요네다
Original Assignee
나미자키 시노부
가와사끼 세이데쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 나미자키 시노부, 가와사끼 세이데쯔 가부시끼가이샤 filed Critical 나미자키 시노부
Publication of KR910013736A publication Critical patent/KR910013736A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1735—Controllable logic circuits by wiring, e.g. uncommitted logic arrays
    • H03K19/1736—Controllable logic circuits by wiring, e.g. uncommitted logic arrays in which the wiring can be modified

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음.

Description

반도체 집적회로 및 그의 프로그램 가능한 논리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는, 본 발명의 제1실시예로서의 다수개의 프로그램 가능한 논리장치를 포하하는 반도체 집적회로를 예시하는 블록 다이어그램;
제2도는, 제1실시예에서 사용하기 위한 구성 데이타의 그룹의 시퀀스를 예시하는 다이어그램;
제3도는, 제1실시예의 데이타 탐지 회로의 작동타이밍을 예시적으로 나타내는 타이밍 챠아트도.

Claims (16)

  1. 하나의 주 모우드 프로그램 가능한 논리장치와, 상기 주모우드 논리장치의 하류에 위치하며 데이타 라인을 통하여 상기 주모우드 논리장치 또는 상류의 종속 모우드 논리장치로부터 입력된 구성 데이타에 의하여 그의 논리기능이 정의되는 적어도 하나의 종속 모우드 프로그램 가능한 논리장치를 포함하며, 상류 종속 모우드 논리 장치들은 상기 데이타 라인을 통하여 각 종속 모우드 논리장치에 대한 구성의 완료를 차례로 보고 받으며; 마지막으로 상기 주모우드 논리 장치는 모든 종속 모우드 논리장치에 대한 구성의 완료를 보고받는 것을 특징으로 하는 반도체 집적회로.
  2. 제1항에 있어서, 모든 종속 모우드 논리장치의구성완료를 각 종속 모우드 논리장치에 알리기 위하여, 모든 종속 모우드 논리회로의 구성이 완료 되었을 때 상기 주 모우드 논리소자로부터 각 종속 모우드 논리장치로 공급되는 펄스의 주기가 일시적으로 변경되는 반도체 집적회로.
  3. 제1항에 있어서, 종속 모우드 논리장치가 그의 작동시에 안정되도록 대기하기 위하여 주 모우드 논리장치에 대한 구성이 먼저 수행되는 반도체 집적회로.
  4. 외부로부터 입력되는 구성 데이타에 의하여 결정되는 논리 기능을 가지는 프로그램 가능한 논리장치로서; 외부로부터 입력되는 클록과 동기하여, 상기 각 구성데이타의 식별을 위하여 하나의 논리장치에 대응하는 각 구성데이타에 경제탐지 코우드가 더해지는 구성 데이타의 다수 그룹의 적어도 일부를 입력하는 입력수단과; 상기 입력 수단을 통하여 입력되는 데이타를 일시적으로 유지하는 유지수단과; 상기 클록과 동기하여, 하류의 프로그램 가능한 논리장치가 접속되는 출력단자로 상기 유지수단에 의하여 유지된 데이타를 출력하기 위한 출력수단과; 상기 입력수단을 통하여 입력된 구성데이타 군의 적어도 일부에 의하여 그의 논리기능이 결정되는 프로그램 가능한 논리블록과; 상기 하류의 논리장치내의 데이타 저장의 완료를 탐지하기 위하여 상기 유지수단에 의하여 일시적으로 유지된 데이타와 상기 출력수단의 출력 단자 모우드를 비료하는 하류데이타 저장/탐지 수단과; 상기 하류 데이타 저장/탐지수단으로 부터의 출력에 근거하여 상기 출력수단으로부터 상기 구성데이타를 분리하고 그를 상기 프로그램 가능한 논리 블록에 입력하기 위한 데이타 스위칭 수단 및; 상기 프로그램 가능한 논리 블록내에 데이타 저장이 완료함에 따라 상기 입력 수단의 입력단자 노우드를 일시적으로 고정하고 상기 프로그램 가능한 논리장치내의 데이타 저장완료를 상류 프로그램 가능한 논리장치로 전달하기 위한 입력 고정수단을 포함하여 구성되는 프로그램 가능한 논리장치.
  5. 제4항에 있어서, 상기 경계 탐지 코우드는 그의 머리에서부터 그의 다수개의 수로 연속적으로 배열된 동일 논리 레벨로 구성된 신호와, 구성의 개시를 알리기 위하여 상기 동일 논리레벨신호 다음에 배열되는 반대논리 레벨 신호로 구성되는 프로그램 가능한 논리장치.
  6. 제4항에 있어서, 상기 입력 고정수단이 오프로 되었을 때 데이타를 유지하기 위하여 상기 입력수단에 래치수단이 마련되는 프로그램 가능한 논리장치.
  7. 제4항에 있어서, 상기 유지수단은 다수개의 플립플롭을 포함하여 구성되는 프로그램 가능한 논리장치.
  8. 제4항에 있어서, 상기 상류 데이타 저장/탐지 수단은, 상기 출력단자 노우드와 상기 유지수단 노우드 사이에 배타적 OR를 취함으로써 구성데이타의 그룹의 수의 상기 경계 탐지코우드를 탐지하기 위하여 불일치 탐지 회로를 포함하는 프로그램 가능한 논리 장치.
  9. 제8항에 있어서, 상기 탐지회로는 플립플롭과 배타적 OR 게이트를 포함하여 구성되는 프로그램 가능한 논리장치.
  10. 제8항에 있어서, 상기 불일치 탐지회로에 대한 작동 신호의 온타임은 대웅 클록과 비교할 때 짧은 프로그램 가능한 논리장치.
  11. 제4항에 있어서, 상기 데이타 스위칭 수단은 상호 보족적인 관계로 만들어지는 2개의 OR 게이트를 포함하는 프로그램 가능한 논리장치.
  12. 제4항에 있어서, 상기 데이타 스위칭 수단은, 전원공급이 턴온된후 작동의 초기 단계에서 상기 출력수단에 상기 유지수단의 출력을 접속하는 프로그램 가능한 논리장치.
  13. 제4항에 있어서, 상기 데이타 스위칭 수단은, 전원공급이 턴온된후 작용의 초기단계에서 그 자체 내에서 프로그램 가능한 논리 블록의 내로, 주모우드 논리장치에 따라 상기 유지수단의 출력의 구성데이타를 처음 도입하는 프로그램 가능한 논리장치.
  14. 제4항에 있어서, 상기 입력고정수단은, 구성 데이타의 하류쪽으로 전송을 위하여 그의 자체 내에서 구성이 완료된 후에도, 주모우드논리장치에 관하여 입력단자의 노우드를 고정하지 않는 프로그램 가능한 논리장치.
  15. 제4항에 있어서, 주모우드 프로그램 가능한 논리장치로부터 하류 종속 모우드 프로그램 가능한 논리장치로 공급되는 동기 클록이, 하류 데이타 저장/ 탐지 수단으로부터의 출력에 의하여 차단되는 프로그램 가능한 논리 장치.
  16. 제4항에 있어서, 적어도 구성중에 가장 하류의 프로그램 가능한 논리장치의 출력단자의 노우드를 고정하기 위한 출력고정 수단이 접속되는 프로그램 가능한 논리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900022049A 1989-12-27 1990-12-27 반도체 집적회로 및 그의 프로그램 가능한 논리 장치 KR910013736A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP33979489 1989-12-27
JP339794 1989-12-27

Publications (1)

Publication Number Publication Date
KR910013736A true KR910013736A (ko) 1991-08-08

Family

ID=18330871

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900022049A KR910013736A (ko) 1989-12-27 1990-12-27 반도체 집적회로 및 그의 프로그램 가능한 논리 장치

Country Status (5)

Country Link
US (1) US5084636A (ko)
EP (1) EP0435665B1 (ko)
KR (1) KR910013736A (ko)
CA (1) CA2033220A1 (ko)
DE (1) DE69011070T2 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5857109A (en) * 1992-11-05 1999-01-05 Giga Operations Corporation Programmable logic device for real time video processing
US5497498A (en) * 1992-11-05 1996-03-05 Giga Operations Corporation Video processing module using a second programmable logic device which reconfigures a first programmable logic device for data transformation
US5603043A (en) * 1992-11-05 1997-02-11 Giga Operations Corporation System for compiling algorithmic language source code for implementation in programmable hardware
DE4404962C2 (de) * 1994-02-17 1999-12-16 Heidelberger Druckmasch Ag Verfahren und Anordnung zum Konfigurieren von Funktionseinheiten in einer Master-Slave-Anordnung
GB9508931D0 (en) * 1995-05-02 1995-06-21 Xilinx Inc Programmable switch for FPGA input/output signals
US6172520B1 (en) 1997-12-30 2001-01-09 Xilinx, Inc. FPGA system with user-programmable configuration ports and method for reconfiguring the FPGA
US6028445A (en) * 1997-12-30 2000-02-22 Xilinx, Inc. Decoder structure and method for FPGA configuration
US6160418A (en) * 1999-01-14 2000-12-12 Xilinx, Inc. Integrated circuit with selectively disabled logic blocks
US6301695B1 (en) 1999-01-14 2001-10-09 Xilinx, Inc. Methods to securely configure an FPGA using macro markers
US6324676B1 (en) 1999-01-14 2001-11-27 Xilinx, Inc. FPGA customizable to accept selected macros
US6357037B1 (en) 1999-01-14 2002-03-12 Xilinx, Inc. Methods to securely configure an FPGA to accept selected macros
US6305005B1 (en) 1999-01-14 2001-10-16 Xilinx, Inc. Methods to securely configure an FPGA using encrypted macros
US6654889B1 (en) 1999-02-19 2003-11-25 Xilinx, Inc. Method and apparatus for protecting proprietary configuration data for programmable logic devices
US6996713B1 (en) 2002-03-29 2006-02-07 Xilinx, Inc. Method and apparatus for protecting proprietary decryption keys for programmable logic devices
US7162644B1 (en) 2002-03-29 2007-01-09 Xilinx, Inc. Methods and circuits for protecting proprietary configuration data for programmable logic devices
TWM276282U (en) * 2004-12-03 2005-09-21 C One Technology Corp USB accessing device with mode-switching function
US20070260790A1 (en) * 2006-04-03 2007-11-08 Jerry Chen Embedded controller and method for updating the firmware thereof
KR100783758B1 (ko) 2006-04-17 2007-12-07 엘에스산전 주식회사 증설 모듈의 통신 방법
WO2021112708A1 (ru) * 2019-12-05 2021-06-10 Общество С Ограниченной Ответственностью "Научно-Технический Центр Мзта" Контроллер с процессорным субмодулем

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4272829A (en) * 1977-12-29 1981-06-09 Ncr Corporation Reconfigurable register and logic circuitry device for selective connection to external buses
DD153457A1 (de) * 1980-10-08 1982-01-06 Hartmut Bunzel Multistabiler zustandsspeicher
US4506341A (en) * 1982-06-10 1985-03-19 International Business Machines Corporation Interlaced programmable logic array having shared elements
US4504904A (en) * 1982-06-15 1985-03-12 International Business Machines Corporation Binary logic structure employing programmable logic arrays and useful in microword generation apparatus
US4661922A (en) * 1982-12-08 1987-04-28 American Telephone And Telegraph Company Programmed logic array with two-level control timing
US4525641A (en) * 1982-12-10 1985-06-25 International Business Machines Corporation Flip-flop programmer using cascaded logic arrays
US4524430A (en) * 1983-01-11 1985-06-18 Burroughs Corporation Dynamic data re-programmable PLA
US4772811A (en) * 1986-07-04 1988-09-20 Ricoh Company, Ltd. Programmable logic device
US4796229A (en) * 1986-07-08 1989-01-03 Texas Instruments Incorporated Writable logic array
DD252491A1 (de) * 1986-08-07 1987-12-16 Mikroelektronik Zt Forsch Tech Master-slave-flip-flop schaltung mit mehreren schaltungsmaessig und elektronisch programmierbaren betriebsarten
JP2541248B2 (ja) * 1987-11-20 1996-10-09 三菱電機株式会社 プログラマブル・ロジック・アレイ
DD268793A1 (de) * 1988-02-22 1989-06-07 Ilmenau Tech Hochschule Schaltungsanordnung zur rechnerkopplung
US4931946A (en) * 1988-03-10 1990-06-05 Cirrus Logic, Inc. Programmable tiles

Also Published As

Publication number Publication date
DE69011070T2 (de) 1994-11-17
EP0435665B1 (en) 1994-07-27
EP0435665A1 (en) 1991-07-03
US5084636A (en) 1992-01-28
DE69011070D1 (de) 1994-09-01
CA2033220A1 (en) 1991-06-28

Similar Documents

Publication Publication Date Title
KR910013736A (ko) 반도체 집적회로 및 그의 프로그램 가능한 논리 장치
US6420907B1 (en) Method and apparatus for asynchronously controlling state information within a circuit
KR880003247A (ko) 반도체 집적회로장치
KR100214239B1 (ko) 부분 스캔 패스 회로를 갖는 집적 논리 회로와 부분 스캔 패스 설계 방법
KR880014475A (ko) 반도체 집적회로장치
US5870411A (en) Method and system for testing self-timed circuitry
KR100394841B1 (ko) 데이터 래치 회로와 그 구동 방법
KR900014970A (ko) 동기 회로
JP3057814B2 (ja) 半導体集積回路
US5406216A (en) Technique and method for asynchronous scan design
US6356117B1 (en) Asynchronously controlling data transfers within a circuit
KR910005064A (ko) 제어신호 발생 방법 및 장치
KR880009381A (ko) 반도체 집적회로장치
KR910002119A (ko) 신호발생기
JPS5877099A (ja) シフト・レジスタ・ラツチ回路
JPH0772220A (ja) 集積回路
KR920015260A (ko) 구동회로
EP0631391A1 (en) Decoded counter with error check and self-correction
KR910001964A (ko) 상관 슬리버 래치
KR880003248A (ko) 반도체 집적회로장치
KR960009092A (ko) 테스트가능한 블록을 갖는 반도체 집적회로
US5440569A (en) Flip-flop circuits for testing LSI gate arrays
KR920001083B1 (ko) 논리회로의 테스트용이화회로
US10454457B1 (en) Self-gating flip-flop
US4926445A (en) External asynchronous input tester for bit slice machines

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19901227

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid