[go: up one dir, main page]

KR910006700B1 - Mos형 반도체장치의 제조방법 - Google Patents

Mos형 반도체장치의 제조방법 Download PDF

Info

Publication number
KR910006700B1
KR910006700B1 KR1019880008689A KR880008689A KR910006700B1 KR 910006700 B1 KR910006700 B1 KR 910006700B1 KR 1019880008689 A KR1019880008689 A KR 1019880008689A KR 880008689 A KR880008689 A KR 880008689A KR 910006700 B1 KR910006700 B1 KR 910006700B1
Authority
KR
South Korea
Prior art keywords
forming
layer
melting point
high melting
point metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
KR1019880008689A
Other languages
English (en)
Other versions
KR890003048A (ko
Inventor
히데키 시바타
미츠치카 사이토
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR890003048A publication Critical patent/KR890003048A/ko
Application granted granted Critical
Publication of KR910006700B1 publication Critical patent/KR910006700B1/ko
Expired legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
    • H10D30/0275—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs forming single crystalline semiconductor source or drain regions resulting in recessed gates, e.g. forming raised source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

내용 없음.

Description

MOS형 반도체장치의 제조방법
제1도는 종래의 제조방법으로 제조된 MOS형 반도체 장치를 도시한 단면도.
제2a도 내지 제2h도는 본 발명의 일실시예에 따른 MOS형 반도체장치의 제조공정을 도시한 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 게이트전극 2 : 소오스영역
3 : 드레인영역 4, 5, 26, 27 : 접촉구멍
6 : 소자분리영역 7, 8 : 접촉전극
11 : 실리콘기판 12 : 필드산화막
13 : 게이트산화막 13' : 산화막
14 : 다결정실리콘층(금속실리사이드층) 15, 24, 30 : CVD 산화막
15A : 산화막 16, 18 : 실리콘질화막(Si3N4)
17 : 게이트전극부 19, 20 : 불순물영역
21, 22 : 실리콘층 23 : 제1고융점금속층
25, 31 : BPSG 막 28, 29 : 제2고융점금속층
32, 33 : 알루미늄배선
본 발명은 MOS형 반도체장치의 제조방법에 관한 것으로, 특히 접촉전극을 자기정합적으로 형성시키는 자기정합접촉기술(self alignment contact 技術)에 관한 것이다.
최근 소자의 미세화가 추진되는 한편으로 MOS 트랜지스터에서는 정합여유(整合餘裕)가 미세화의 방해요소로 되고 있는바, 이것은 노광장치의 마스크정합정밀도나 가공정밀도를 고려할 필요가 있기 때문에 발생하는 것이다.
제1도는 이와 같은 정합여유를 설명하기 위한 MOS 트랜지스터의 단면구조를 도시한 것으로서, MOS 트랜지스터의 소오스 및 드레인영역(2, 3)에 대해 각각 마련되어 있는 접촉구멍(4, 5)과 게이트전극(1)사이에는 거리(L1)가, 또 접촉구멍(4, 5)과 소자분리영역(6)사이에는 거리(L2)가 각각 정합여유로서 필요하게 된다.
이와 같은 정합여유를 미리 설정하지 않고 접촉구멍(4, 5)을 형성시키면, 마스크의 어긋남에 의해서 접촉구멍(4, 5)에 형성되는 접촉전극(7, 8)과 게이트전극(1)이 단락되어 버리거나, 접촉구멍(4, 5)이 소자분리영역(6)상에 열리게 되어 기판과의 전기적단락이 야기되는 수가 있다.
본 발명은 상기한 실정을 고려하여 발명된 것으로, 게이트전극과 접촉구멍사이 및 접촉구멍과 소자분리영역사이에 정합여유를 설정하지 않아도 원재료에 대한 제품비율이 양호한 접촉전극을 형성시킬 수 있는 MOS형 반도체장치의 제조방법을 제공함에 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명에 의하면, 반도체기판상에 산화막을 통해서 형성되어 그 윗면 및 측면이 산화막으로 절연피복되어 있는 게이트전극의 윗면 및 측면에 내산화성막을 형성시키는 공정과, 상기 내산화성막을 마스크로 사용하여 열산화시키는 공정, 상기 내산화성막 및 그 바로아래의 산화막을 제거하여 상기 반도체기판의 표면을 노출시키는 공정, 상기 반도체기판의 노출표면에 불순물을 주입하여 소오스 또는 드레인으로 되는 반도체영역을 형성시키는 공정, 상기 반도체기판의 노출표면에 반도체층을 성장형성시키는 공정, 전표면에 제1고융점금속층을 형성시키는 공정, 이 제1고융점금속층상에 절연막을 형성시키는 공정, 이 절연막을 선택적으로 제거하여 접촉구멍을 형성시키는 공정, 이 접촉구멍내에 제2고융점금속층을 퇴적 형성시키는 공정, 상기 절연막과 상기 제2고융점금속층 바로아래 이외의 상기 제1고융점금속층을 제거시키는 공정 및, 전표면에 층간절연막을 퇴적형성시킨 다음 이 층간절연막표면의 평탄화처리를 한 다음에 엣칭으로 상기 제2고융점금속층의 표면을 노출시키는 공정을 구비하여 이루어진 MOS형 반도체장치의 제조 방법이 제공된다.
이하 제2a도 내지 제2h도를 참조하여 본 발명의 1실시예를 설명한다.
먼저 제2a도에 도시한 바와 같이 실리콘기판(11)에 소자분리영역으로서 필드산화막(12)을 형성시킨 다음 열산화시켜서 막두께가 100∼160Å정도인 게이트산화막(13)을 형성시킨다. 이어 인이 도핑된 다결정실리콘층(14; 또는 금속실리사이드층)을 2500Å정도로 퇴적형성시키고, 그 윗층에 CVD 산화막(15)을 1000∼2000Å정도의 두께로, 내산화성막, 예컨대 실리콘질화막(16; Si3N4)을 1000∼15000Å정도의 두께로 각각 퇴적형성시킨 다음, 계속해서 도시한 바와 같은 게이트전극부(17)를 형성시킨다.
다음에 제2b도에 도시한 바와 같이 열산화를 실시하여 다결정실리콘층(14)의 측벽에서는 막두께가 300Å정도이고, Si 기판상에서는 막두께가 100Å 정도인 산화막(15A)을 형성시켜 게이트전극으로 되는 실리콘층(14)의 주위를 막(15, 15A) 및 막(13)으로 절연피복시킨다. 그리고 3500Å 정도인 실리콘질화막을 전표면에 형성시킨 다음에 RIE 등 이방성엣칭을 실시하여 제2c도에 도시한 바와 같이 게이트전극부(17)의 윗면 및 측벽에 실리콘 질화막(18)을 남긴다. 이어 900∼950℃, H2+O2분위기의 조건에서 실리콘질화막(18)을 마스크로 사용하여 다시 열산화시켜서 실리콘질화막(18) 바로아래의 산화막보다도 다른 부분의 산화막(12, 13')을 두껍게 형성시킨 다음, 실리콘질화막(18) 및 그 바로아래의 산화막을 엣칭제거하여 제2d도에 도시한 바와 같이 실리콘질화막(18) 바로 아랫부분의 실리콘기판(11)표면을 노출시킨다. 이 경우 상기한 바와 같이 실리콘질화막(18) 바로아래의 산화막보다도 다른 부분의 산화막(12, 13')의 막두께가 두껍기 때문에, 다결정실리콘층(14)표면이 노출된다거나 실리콘질화막(18) 바로아래 이외의 부분에서 실리콘기판(11)이 노출되는 일은 없게 된다. 계속해서 산화막(12, 13')을 마스크로하여 실리콘기판(11)표면이 노출된 영역에 불순물을 이온주입시킴으로써 소오스 또는 드레인으로 되는 불순물영역(19, 20)을 형성시킨다.
다음에 제2e도에 도시한 바와 같이 선택에피택셜 성장법을 이용해서 실리콘기판(11)의 노출표면에 실리콘층(21, 22)을 2000Å정도로 성장형성시킨다. 그리고 실리콘층(21, 22)으로 평탄화된 기판표면에 티탄(Ti) 및 질화티탄(TiN)을 스퍼터링(sputtering)법으로 각각 100∼200Å와 500∼1000Å정도로 퇴적시켜 제1고융점 금속층(23)을 형성시킨다.
이어 제2f도에 도시한 바와 같이 CVD 산화막(24) 및 BPSG 막(25)을 각각 2000Å과 8000Å정도로 형성시키고 600∼800℃전도인 저온리플로우공정(低溫 reflow 工程)으로 표면을 평탄화한 다음, CVD 산화막(24) 및 BPSG 막(25)을 선택적으로 엣칭제거시켜 접촉구멍(26, 27)을 형성시킨다. 이 경우, 제1고융점금속층(23)이 엣칭스톱퍼재로서 작용하기 때문에 게이트전극으로 되는 다결정실리콘(14)이나 필드산화막(12)에까지 접촉구멍(26, 27)이 형성되지 않는다.
그 후 제2g도에 도시한 바와 같이 CVD 법에 의해 텅스텐(W)을 접촉구멍(26, 27)내에만 선택적으로 성장 형성시켜 제2고용점금속층(28, 29)을 형성시킨 다음, BPSG 막(25)과 CVD 산화막(24) 및 제1고융점금속층(23)을 RIE에 의해 제거시켜 제2고융점금속(28, 29) 바로아래에만 제1고융점금속층(23)을 남긴다.
다음에 제2h도에 도시한 바와 같이 CVD 산화막(30)과 BPSG 막(31)을 각각 2000Å, 8000Å정도로 형성시키고 600∼800℃의 저온리플로우공정으로 표면을 평탄화 및 엣칭시킴으로써 상기 제2고융점금속층(28, 29)의 표면을 노출시킨 다음, 이 제2고융점금속층(28, 29)상에 알루미늄배선(32, 33)을 형성시킨다.
상기한 본 실시예에서는 불순물영역(19, 20)을 형성시키기 위해 실리콘층(21, 22)을 형성시키기전에 이온주입을 하였지만, 실리콘층(21, 22)을 형성시킨후에 이온주입을 할 수도 있다. 또 LDD 구조로 하기 위해 실리콘층(21, 22)의 형성전에 저농도의 불순물을 주입시켜 놓고 실리콘층(21, 22)의 형성후에 더욱 농도가 높은 불순물을 주입시켜도 된다.
또한 기판(11)상에 형성된 얇은 산화막(13)이 나중의 열산화공정에 의해 제2d도에 도시한 바와 같이 두껍게 형성되므로, 막두께가 두꺼운 필드산화막(12)을 미리 형성시켜 놓지 않고도 소자분리를 할 수 있게 된다.
상기한 바와 같이 본 발명의 제조방법에 의하면, 게이트전극위 및 소자분리영역위에 접촉구멍형성시의 스톱퍼재를 설치함으로써 접촉구멍이 정합에러를 가진채 뚤려져도 게이트전극과 접촉전극의 단락이 초래되지 않는다. 따라서 게이트전극과 접촉구멍사이 및 접촉구멍과 소자분리영역사이에 각각 정합여유를 설정하지 않고도 원재료에 대한 제품의 비율이 양호한 상태에서 접촉전극을 형성시킬 수 있게 되어 미세한 MOS 트랜지스터를 제조할 수 있게 된다. 또, 소오스, 드레인부의 확산층면적이 적으므로 접합용량을 줄일 수 있게 되어 트랜지스터의 고속동작이 가능하게 된다.

Claims (6)

  1. 반도체기판(11)상에 산화막을 매개하여 형성되어 그 윗면 및 측면이 산화막으로 절연피복되어 있는 게이트전극(14)의 측면에 내산화성막(15A)을 형성시키는 공정과, 이 내산화성막(15A)을 마스크로하여 열산화시키는 공정, 상기 내산화성막(15A) 및 그 바로아래의 산화막을 제거해서 상기 반도체기판(11)의 표면을 노출시키는 공정, 상기 반도체기판(11)의 노출표면에 불순물을 주입시켜 소오스 또는 드레인으로 되는 반도체영역(19, 20)을 형성시키는 공정, 상기 반도체기판(11)의 노출표면상에 반도체층(21, 22)을 성장형성시키는 공정, 전표면에 제1고융점금속층(23)을 형성시키는 공정, 상기 제1고융점금속층(23)상에 절연층(24, 25)을 형성시키는 공정, 상기 절연층(24, 25)을 선택적으로 제거해서 접촉구멍(26, 27)을 형성시키는 공정, 상기 접촉구멍(26, 27)내에 제2고융점금속층(28, 29)을 채워넣는 공정, 제2고융점금속층(28, 29) 바로아래 이외의 상기 제1고융점금속층(23)과 상기 절연층을 제거시키는 공정, 전표면에 층간절연막(30, 31)을 형성시킨 다음 이 층간절연막(30, 31) 표면의 평탄화처리를 하여 제2고융점금속층(28, 29)의 표면을 노출시키는 공정 및 상기 고융점금속층(28, 29)의 노출표면상에 금속배선층(32, 33)을 형성시키는 공정이 구비되어 이루어진 MOS형 반도체장치의 제조방법.
  2. 제1항에 있어서, 상기 반도체영역(19, 20)을 형성시키는 공정이 상기 반도체층(21, 22)의 형성공정 이전에 실시되는 것을 특징으로 하는 MOS형 반도체장치의 제조방법.
  3. 제1항에 있어서, 상기 반도체영역(19, 20)을 형성시키는 공정이 상기 반도체층(21, 22)의 형성공정이후에 실시되는 것을 특징으로 하는 MOS형 반도체장치의 제조방법.
  4. 제1항에 있어서, 상기 제1고융점금속층(23)이 티탄층과 질화티탄층의 2층으로 이루어지는 것을 특징으로 하는 MOS형 반도체장치의 제조방법.
  5. 제1항에 있어서, 상기 제2고융점금속층(28, 29)이 텅스텐층으로 이루어지는 것을 특징으로 하는 MOS형 반도체장치의 제조방법.
  6. 제1항에 있어서, 상기 반도체층(21, 22)이 실리콘층이고, 이 실리콘층을 선택 에피택셜성장법으로 성장형성시키는 것을 특징으로 하는 MOS형 반도체장치의 제조방법.
KR1019880008689A 1987-07-13 1988-07-13 Mos형 반도체장치의 제조방법 Expired KR910006700B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP62-174119 1987-07-13
JP62174119A JPH063812B2 (ja) 1987-07-13 1987-07-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR890003048A KR890003048A (ko) 1989-04-12
KR910006700B1 true KR910006700B1 (ko) 1991-08-31

Family

ID=15972972

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880008689A Expired KR910006700B1 (ko) 1987-07-13 1988-07-13 Mos형 반도체장치의 제조방법

Country Status (3)

Country Link
US (1) US4916084A (ko)
JP (1) JPH063812B2 (ko)
KR (1) KR910006700B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017131385A1 (ko) * 2016-01-27 2017-08-03 주식회사 에이런 막힘이 없는 금속필터 및 이 금속필터를 내장한 영구필터조립체

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5240851A (en) * 1988-02-22 1993-08-31 Fina Research, S.A. Lipase-producing Pseudomonas aeruginosa strain
US5358902A (en) * 1989-06-26 1994-10-25 U.S. Philips Corporation Method of producing conductive pillars in semiconductor device
JP2598328B2 (ja) * 1989-10-17 1997-04-09 三菱電機株式会社 半導体装置およびその製造方法
JP2752222B2 (ja) * 1990-03-19 1998-05-18 株式会社東芝 Ｍｏｓ型半導体装置及びその製造方法
US5316976A (en) * 1992-07-08 1994-05-31 National Semiconductor Corporation Crater prevention technique for semiconductor processing
JP2526476B2 (ja) * 1993-02-22 1996-08-21 日本電気株式会社 半導体装置の製造方法
US5830798A (en) * 1996-01-05 1998-11-03 Micron Technology, Inc. Method for forming a field effect transistor
FR2771854B1 (fr) * 1997-11-28 2001-06-15 Sgs Thomson Microelectronics Procede de realisation d'interconnexions metalliques dans des circuits integres
TW441128B (en) * 1998-06-30 2001-06-16 Sharp Kk Semiconductor device and method for producing the same
EP1100128B1 (en) * 1998-06-30 2009-04-15 Sharp Kabushiki Kaisha Method of manufacture of a semiconductor device
US6541327B1 (en) 2001-01-16 2003-04-01 Chartered Semiconductor Manufacturing Ltd. Method to form self-aligned source/drain CMOS device on insulated staircase oxide
US11121025B2 (en) * 2018-09-27 2021-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. Layer for side wall passivation

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5688339A (en) * 1979-12-21 1981-07-17 Hitachi Ltd Dhd-sealed semiconductor device
US4378628A (en) * 1981-08-27 1983-04-05 Bell Telephone Laboratories, Incorporated Cobalt silicide metallization for semiconductor integrated circuits
US4488348A (en) * 1983-06-15 1984-12-18 Hewlett-Packard Company Method for making a self-aligned vertically stacked gate MOS device
IT1213192B (it) * 1984-07-19 1989-12-14 Ates Componenti Elettron Processo per la fabbricazione di transistori ad effetto di campo agate isolato (igfet) ad elevata velocita' di risposta in circuiti integrati ad alta densita'.
JPS61183942A (ja) * 1985-02-08 1986-08-16 Fujitsu Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017131385A1 (ko) * 2016-01-27 2017-08-03 주식회사 에이런 막힘이 없는 금속필터 및 이 금속필터를 내장한 영구필터조립체

Also Published As

Publication number Publication date
US4916084A (en) 1990-04-10
KR890003048A (ko) 1989-04-12
JPS6417473A (en) 1989-01-20
JPH063812B2 (ja) 1994-01-12

Similar Documents

Publication Publication Date Title
US5093273A (en) Method of manufacturing a semiconductor device
US4453306A (en) Fabrication of FETs
KR960001602B1 (ko) 집적회로 제조방법
JP2848299B2 (ja) 半導体装置及びその製造方法
US4306915A (en) Method of making electrode wiring regions and impurity doped regions self-aligned therefrom
US4419813A (en) Method for fabricating semiconductor device
US5198378A (en) Process of fabricating elevated source/drain transistor
KR910006700B1 (ko) Mos형 반도체장치의 제조방법
US4939154A (en) Method of fabricating an insulated gate semiconductor device having a self-aligned gate
JPH05206451A (ja) Ｍｏｓｆｅｔおよびその製造方法
US5213990A (en) Method for forming a stacked semiconductor structure
US5231046A (en) Method for fabricating an interconnection pattern on a BPSG-filled trench isolation structure
EP0197454B1 (en) Method for making semiconductor devices comprising insulating regions
US5241207A (en) Semiconductor device having an interconnected film with tapered edge
US5569947A (en) Insulated-gate field-effect transistor in a semiconductor device in which source/drain electrodes are defined by formation of silicide on a gate electrode and a field-effect transistor
US5396099A (en) MOS type semiconductor device having a high ON current/OFF current ratio
JPH0786579A (ja) 半導体装置
KR950001950B1 (ko) 집적회로내의 mos전계효과 트랜지스터 제조방법
US5352617A (en) Method for manufacturing Bi-CMOS transistor devices
US5115296A (en) Preferential oxidization self-aligned contact technology
JP2907133B2 (ja) 半導体装置の製造方法
JPH0581051B2 (ko)
KR0171958B1 (ko) 반도체 장치 제조방법
JPH0127589B2 (ko)
JP2870757B2 (ja) Ｍｉｓ型トランジスタの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

FPAY Annual fee payment

Payment date: 20030801

Year of fee payment: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20040901

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20040901

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000