KR910006159B1

KR910006159B1 - 멀티화면 발생회로

Info

Publication number: KR910006159B1
Application number: KR1019880009677A
Authority: KR
Inventors: 최훈순
Original assignee: 삼성전자 주식회사; 안시환
Priority date: 1988-07-30
Filing date: 1988-07-30
Publication date: 1991-08-16
Also published as: JPH0281581A; GB8917477D0; KR900002635A; GB2222343B; JPH0546147B2; GB2222343A

Abstract

내용 없음.

Description

멀티화면 발생회로

제1도는 본 발명에 적용되는 시스템도.

제2도는 본 발명에 따른 블럭도.

제3도는 본 발명에 따른 제2도의 아나로그/디지탈 변환 클럭발생부(188)의 구체회로도.

제4도는 본 발명에 따른 제3도의 동작타이밍도.

제5도는 본 발명에 따른 제3도의 카운팅상태 천이도.

제6도는 본 발명에 따른 제2도의 기입화면 제어부(140)의 구체회로도.

제7도는 본 발명에 따른 제6도의 동작파형도.

제8도는 본 발명에 따른 멀티화면 실제 구성예시도.

* 도면의 주요부분에 대한 부호의 설명

1 : 동기발생부 10 : 코맨드디코딩부

20 : 어드레스 신호 발생부 30 : 기입기준신호발생회로

188 : 아나로그/디지탈변환 클럭 발생부 50 : 직/병렬변환부

60 : 제1멀티플렉서 70 : 라이트 타이밍발생부

80 : 리드 타이밍 발생회로 90 : 래치부

100 : 데이타멀티플렉셔

본 발명은 칼라 텔레비젼 수상기 및 비디오 테이프 레코더에 있어서 디지탈 비디오 신호 처리회로에 관한 것으로, 특히 모니터의 사이즈에 따라 사용자의 선택으로 4-16화상소스를 한 모니터상에 멀티화면으로 표시할 수 있으며, 멀티 채널에 이용시 지역에 따라 방송 채널수가 다르더라도 선택을 자유롭게 할 수 있는 멀티화면 발생회로에 관한 것이다.

일반적으로 칼라 텔레비젼(CTV) 및 비디오 테이프 레코더(VTR)의 고기능 추세의 일환으로 최근 구미 및 일본등지에서 멀티화면을 한 모니터에 디스플레이 하도록 하는 새로운 기술이 제품상에 발표되고 있다. 상기 기술상에서 나타나는 멀티화면은 4화면 또는 9화면, 12화면, 16화면등으로 각 사의 사양에 따라 상기한 하나 또는 2개종류 이상의 멀티화면을 디스플레이 시킬 수 있는 기능을 가지고 있다. 그러나, 종래는 4화면 또는 9화면, 12화면, 16화면의 모드별로 한 디스플레이상에 하나 및 두종류로 고정되어 있어서 모니터의 크기에 따라 선택폭이 좁으며, 화면스크롤 처리는 불가능하였다.

따라서 본 발명의 목적은 모니터의 사이즈에 따라 4화면, 9화면, 13화면, 16화면에 해당하는 다중 화면소스를 사용자의 선택에 의해 한 모니터상에 자유자재로 디스플레이 할 수 있는 회로를 제공함에 있다.

본 발명의 다른 목적은 멀티 채널 이용시 지역에 따라 방송채널의 수가 다를시 상기 채널수에 따라 선택을 자유롭게 할 수 있는 회로를 제공함에 있다.

이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.

제1도는 본 발명에 적용되는 시스템 블럭도로서, 비디오 신호를 복조부에서 R-Y, B-Y, Y신호를 분리하고 색자 신호트랩부에서 fsc를 트랩하여 콘트롤러는 마이콤으로 부터 화면선택에 따른 제어신호와 클럭신호를 받아 아나로그/디지탈 변환부의 변환에 따른 샘플링 클럭신호(ADCLK, DACLK)를 발생한다. 상기 아나로그/디지탈 변환부의 디지탈화된 데이타를 콘트롤러를 통해 처리하여 듀얼포트메모리(DM1-DM4)에 화면 선택정보에 따라 저장하고 상기 듀얼포트메모리(DM1-DM4)에 저장된 멀티화면용 비디오 신호를 리드하여 디지탈/아나로그 변환부(DA1-DA3)에서 아나로그화 하여 상기 콘트롤러의 버스게이트 펄스에 동기시켜 엔코더에서 엔코딩하여 합성 비디오 신호를 멀티화면으로 구성되도록 한다.

제2도는 본 발명에 따른 블럭도로서, 동기발생부(1)로 부터 수직동기 신호와 제1도 마이콤으로 부터 멀티화면 모드 코멘드 데이타 및 제어신호를 라인(11-14)을 통해 받아 디코딩하여 화면선택 정부(4P,9P,13P,16P)신호를 발생하는 코멘드디코딩부(10)와, 여러종류의 멀티화면 표시용 화상디지탈 데이타를 각각의 화면별 영역으로 나누어 상기 제1도의 듀얼포트메모리(DM1-DM4)에 기입 및 독출하도록 기입/독출 어드레스 신호를 발생하는 기입 로우/칼럼 및 독출 로우/칼럼 어드레스 신호 발생회로(21-24)로 구성된 어드레스 신호 발생부(20)와, 상기 동기발생부(1)로 분리된 수직 및 수평동기신호와 상기 코멘드디코딩부(10)의화면선택정보를 받아 라이트에 따른 기준신호를 발생하는 기입기준신호발생회로(30)와, 상기 기입기준신호 발생회로(30)의 수직 샘플링 구간신호와 코멘드디코딩부(10)의 화면선택정보를 받아 화면선택정보와 함께 기입될 상기 어드레스 신호 발생부(20)의 기입 로우/칼럼 어드레스 신호 발생회로(21,22)를 지정하여 기입할 데이타의 어드레스 발생을 제어하는 기입화면 제어부(140)와, 상기 동기발생부(1)의 비디오 신호에서 분리된 수평도기 신호 및 기본 클럭단(4fsc)의 4×3.58MHZ의 신호와 상기 코멘드디코딩부(10)의 화면선택 정보를 받아 상기 1,4,9,13,16화면(P,4P,9P,13P,16P)선택에 의한 상기 4s3.58MHZ을 각각 분주하여 제1도의 아나로그/디지탈 변환부의 클럭신호를 발생하는 아나로그/디지탈 변환 클럭발생부(188)와, 상기 어드레스 신호 발생부(20)에서 발생된 기입 및 독출에 따른 어드레스 신호를 제어에 따라 멀티플렉싱하여 상기 제1도의 듀얼포트메모리(DM1-DM4)의 어드레스 신호로 공급하는 제1멀티플렉셔(60)와, 상기 듀얼포트메모리(DM1-DM4)로 상기 비디오 신호의 디지탈로 변환된 신호(A/D)및 직렬 휘도 및 칼라 데이타를 제어에 의해 제1,2휘도(YA,YB) 및 칼라(C)단으로 병렬로 변환하여 출력하는 직/병렬 변환부(50)와, 상기 아나로그/디지탈 변환 클럭발생부(188)의 화면 선택에 따른 비디오 신호의 디지탈 데이타 변환용 샘플링 클럭신호와 상기 기입기준신호발생회로(30)의 듀얼포트메모리 기입 인에이블 및 기입시작 신호를 받아 상기 직/병렬 변환부(50)의 제1,2휘도 및 칼라신호 선택 제어신호와 제1멀티플렉셔(60)의 어드레스 스위칭 및 데이타 전송신호를 발생하고 듀얼포트메모리의 R/CAS(Row/Column Address Storbe), WE(Write Enable), 시리얼포트의 레지스터에의 전송 제어를 실행하는 DT 신호를 발생하는 라이트 타이밍발생부(70)와, 상기 동기발생부(1)의 수평동기 신호와 기준 클럭단(4fsc)의 신호를 받아 제1도의 버스트(Burst)게이트 펄스와 디지탈/아나로그 변환부의 클럭신호를 발생하고 상기 듀얼포트메모리(CM1-CM4)의 직렬 클럭신호를 발생하며 데이타 리드에 따른 제어 타이밍 신호를 발생하는 리드타이밍 발생회로(80)와, 상기 어드레스 신호 발생부(20)의 리드 로우/칼럼 어드레스 발생회로(23,24)의 발생에 따라 지정된 번지의 다중화면 데이타를 리드타이밍 발생회로(80)의 직력 클럭단(sc)의 신호에 의해 출력되어 클럭신호에 따라 제1,2휘도(YA,YB)및 칼라(C)별로 래치하는 래치부(90)와, 상기 리드타이밍 발생회로(80)의 제어 클럭에 따라 상기 래치부(90)의 데이타를 먹싱(Muxing)하여 제1도의 디지탈/아나로그 변환부로 출력하는 데이타멀티플렉셔(100)로 구성된다.

제3도는 본 발명에 따른 제1도의 아나로그/디지탈 변환 클럭 발생부(188)의 구체 회로도로서, 상기 코멘드디코딩부(10)에 리세트(RESET)단(41), 기준클럭(4fsc)단(42), 수평동기단(43), 제1-3화면선택(9P,4P,16P)단(44,45,46)이 연결되고 상기 리세트단(41)으로 부터 인버터(N11,N12)를 지난 출력과 수평동기단(43)의 출력이 앤드게이트(AN11)로 입력되면 상기 앤드게이트(AN11)의 출력이 드플립플롭(DF11-DF12)에 입력되어 전 시스템을 초기화하도록 하고 상기 제1화면선택단(11)을 낸드게이트(NA11)의 입력단과 인터(N13)을 통해 낸드게이트(NA12)의 입력단에 연결하며, 상기 낸드게이트(NA11-NA12)의 각 출력단을 낸드게이트(NA13)의 입력단에 연결하고 상기 낸드게이트(NA13)의 출력단을 디플립플롭(DF11)의 데이타단(D)에 연결되고 상기 디플립플롭(DF11)의 출력단(Q)을 낸드게이트(NA15)와 익스클루시브오아게이트(EX011)의 입력단에 연결되며 상기 디플립플롭(DF11)을 출력단(

)을 상기 낸드게이트(NA11,NA12)의 입력단에 연결하고, 상기 익스클루시브오아게이트(EX011)의 출력단이 인버터(N13)를 통해 디플립플롭(DF12)의 데이타단(D)에 연결하여 상기 디플립플롭(DF12)의 출력단(Q)이 상기 익스클루시브오아게이트(EX011)와 낸드게이트(NA14)의 입력단에 연결하고 DF12의, 출력단(

)이 상기 낸드게이트(NA11)의 입력단에 연결하며 상기 제1,2화면선택단(44,45)이 오아게이트(OR11)의 입력단에 연결하고 상기 오아게이트(OR11)의 출력단과 제3화면선택단(46)을 노아게이트(NOR12)의 입력단에 연결하며 상기 오아게이트(OR11) 및 노아게이트(NOR12)의 출력단을 낸드게이트(NA15,NA16)의 입력단에 각각 연결하며 상기 낸드게이트(NA14-NA16)출력이 낸드게이트(NA17)을 통해 멀티화면선택에 따라 아나로그 비디오신호를 디지탈 신호로 전환하는데 따른 신호를 클럭출력단(47)으로 발생한다.

제4도는 본 발명에 따른 제3도의 동작 타이밍도로서, (4a)파형은 기준클럭단(42) 입력신호(4fsc)이고, (4b)형은 리세트단(41) 또는 수평동기단(43)의 입력신호이고, (4c)파형은 제1-3화면선택단(44,45,46)의 논리가 하이, 로우, 로우일경우 9화면 기입시 낸드게이트(NA17)의 출력신호이며, (4d)파형은 제1-3화면 선택단(44,45,46)의 입력논리에서 45단이 ＂하이＂, 44, 46단이 ＂로우＂일 경우 4화면이거나 13화면의 13번째 화면 기입시 낸드게이트(NA17)의 출력신호이고, (4e)파형은 제1-3화면 선택단(44,45,46)의 입력논리에서 46단이 ＂하이＂, 44,45단이 ＂로우＂일 경우 16화면이거나 13화면의 1,2번째 화면기입시 낸드게이트(NA17)의 출력신호이다.

제5도는 본 발명에 따른 제3도의 디플립플롭(DF11,DF12) 출력단(Q)에서 발생되는 카운팅의 상태 천이도이다.

제6도는 본 발명에 따른 제1도의 기입화면 제어부(140)의 구체회로도로서, 제2도의 코멘드디코딩부(10)의 제1-4화면선택신호(4P,9P,13P,16P)단(114-144)의 앤드게이트(AN1-AN4)의 입력단에 연결되며 상기 앤드게이트(AN1-AN4)의 출력단을 노아게이트(NOR1)의 입력단에 연결하고 상기 노아게이트(NOR1)의 출력단을 디플립프롭(DF1)의 데이타단(D)과 카운터(CNT1)의 인에이블단(EN)이 연결되며, 상기 디플립플롭(DF1)의 출력단(Q)이 인버터(A140)의 출력과 함께 오아게이트(OR1)에 입력되어 오아게이트(OR1)의 출력은 앤드게이트(AN5)의 입력단에 리세트단(145), 멀티화면 전환신호단(146)과 같이 연결되고 상기 앤드게이트(AN5)의 출력단이 상기 카운터(CNT1)의 리세(R)신호를 입력하며 리세트단(147)과 수직동기신호단(148)을 카운(CNT2, CNT3)의 리세트(R)와 클럭단(CK)의 신호로 입력하고 상기 카운터(CNT2,CNT3)의 출력단(QC,QD)또는 QA-QC)를 멀티플렉서(MUX1)의 입력단에 연결하며 상기 멀티플렉서(MUX1)의 출력단(Q)의 출력신호를 카운터(CNT1)의 클럭단(CK)과 인버터(N140)을 지나 디플립플롭(DF)의 클럭단(CK)과 상기 오아게이트(OR1)의 입력단에 연결된다.

상기 카운터(CNT1)의 출력(QA-QD)이 기입 제어단(WC0-WC3)을 통해 기입 제어신호를 발생하며 상기 기입제어단(WC0-WC3)의 출력이 상기 앤드게이트(AN1-AN4)로 입력되도록 구성된다.

제7도는 본 발명에 따른 제6도의 동작 타이밍도로서, (7a)는 멀티플렉셔(MUX1)의 출력단(Q)의 출력신호이고, (7b)는 제3화면선택(13P)단의 ＂하이＂파형으로, 제1-2화면선택(4P,9P)단(141-142)과 제4화면선택(16P)단(144)은 ＂로우＂가 된다. (7c)는 리세트단(145), 멀티화면 전환신호단(146) 입력신호이고, (7d)는 카운터(CNT1)의 출력단(QA-QD)의 출력으로 기입제어단(WC0-WC3)의 제어데이타 파형이고, (7e)는 노아게이트(NOR1)의 출력 카운터(CNT1)의 인에블 신호이고, (7f)는 디플립플롭(DF1) 출력단(Q)의 출력신호이다.

제8도는 본 발명에 따른 멀티화면의 실제 구성예시도로서, (8A)는 4화면의 예이고, (8B)는 9화면 예이며, (8C)는 13화면의 예이고, (8D)는 16화면의 예이다.

따라서 본 발명의 구체적인 일실시예를 상술한 제1-8도를 참조하여 상세히 설명하면, 필드화면을 제1도의 듀얼포트메모리(DM1-DM4)에 라이트하기 위해 1화면을 수직 : 240라인, 수평 : 372도트의 기준으로 설정할때 휘도신호(Y)와 색차신호(C)와의 대역폭은 약 4 : 1이므로 듀얼포트메모리(DM1-DM4)중 3개의 Y(YA,YB)로 사용하고 상기 듀얼포트메모리(DM1-DM4)중 메모리 2개를 C(B-Y,R-Y)로 할당한다. 상기 듀얼포트메모리(DM1-DM4)를 다음 표1과 같이 영역을 구성할 수 있다.

[표 1]

비디오 신호로 부터 동기발생부(1)에서 분리된 수직,수평동기신호와 기준 클럭단(4fsc)의 4×3.58MHZ가 아나로그/디지탈 변환클럭 발생부(188) 및 기입기준신호발생회로(30)에 입력하고, 마이콤을 통해 제8도(8A)-(8D)와 같은 화면을 선택하기 위한 데이타가 코멘드디코딩부(10)의 입력된다. 이때 화면선택 코멘드에 의해 발생된 코멘드디코딩부(10)의 화면선택 정보(4P,9P,13P,16P)를 상기 아나로그/디지탈 변환 클럭발생부(188) 및 기준신호발생회로(30)에 입력되며, 이때 아나로그/디지탈 변환클럭 발생부(40)에서 비디오신호의 디지탈 신호로 변환에 따른 클럭신호를 발생된다. 이를 제2도에서 구체적으로 살펴보면 제2도의 4fsc단과 동일한 (4a)신호를 제3도의 기준클럭단(42)을 통해 디플립플롭(DF11-DF12)의 클럭신호로 인가되고 리세트단(41)과 수평동기단(41,43)의 입력신호(4b)에 따라 상기의 디플립플롭(DF11-DF12)이 리세트되므로 초기화된다. 이때 제1,2,3화면선택(9P,4P,16P)단(44,45,46)의 입력신호에 따라 멀티화면의 선택에 따른 아나로그/디지탈 변환(이하 ＂A/D＂라 칭함) 클럭신호가 발생된다.

예를 들어 1화면의 기준클럭이 상기 4fsc라 볼때 제8도(8A)의 4화면은 수평동기신호를 기준으로 하여 볼때 클럭을 반씩 잃어버리게 되므로 2분주한 경우가 되어 (4d)와 같이 발생되며, 제8도(8B)의 PIP나 9화면은 수평동기를 1/3 축소시킨 경우가 되므로 (4c)와 발생되어 상기 4fsc를 1/3분주시키고, 제8도(8D)의 16화면 수평동기가 4개로 나누는 경우가 되므로 4fsc를 1/4분주한 경우가 되어 (4e)와 같이 발생되고, 제8도(8C)의 13화면은 16화면과 4화면이 선택적으로 발생되도록 해당 수평라인에서 분주를 달리하도록 할 수 있다. 4P,9P-13P,16P를 발생시키기 위한 발생클럭은 제1-3화면 선택단(44,45,46)의 입력논리에 따라 변환된다. 즉, 9P기입식 낸드게이트(NA17)의 출력은 4fsc의 3분주로 제1화면선택단(44)이 ＂하이＂이고, 제2,3화면선택단(45,46)이 ＂로우＂일때 (4c)와 같이 발생되고 4P이거나 13P의 13번째 화면기입시 제2화면선택단(45)이 ＂하이＂이고 제1,3화면단(44,46)이 ＂로우＂일때 (4d)와 같이 발생되며, 16P이거나 13P의 1-12번째 화면기입시 제3화면선택단(46)이 ＂하이＂이고 제1,2화면선택단(44,45)이 ＂로우＂가 되어 (4e)와 같이 발생된다.따라서 제2도에서 앤드게이트(AN11)의 수평동기신호단(43)의 입력에 따라 기준클럭단(42)의 4fsc신호를 제1-3화면선택신호단(44-46)의 신호에 따라 소정 분주되는데 디플립프롭(DF1)의 출력단(Q)을 Q1, 디프립플롭(DF2)의 출력단(Q)을 Q2라 할때 Q1는 2분주를 얻어내고 Q2는 4분주를 얻어내므로 45단이 ＂하이＂일때 4화면을 만들수 있는 클럭을 발생하고 46단이 ＂하이＂일때 16화면을 만들 수 있는 해당 클럭을 낸드게이트(NA14-NA17)를 통해 출력된다. 즉, Q1과 Q2의 출력이 00→11→10→01으로 제5도와 같이 천이될때 제1화면선택신호단(44)가 ＂하이＂이면 10에서 0,0으로 되돌아가므로 3분주의 경우가 된다. 그러나 0.1이면 44가 ＂로우＂이므로 9화면이 아닌 경우가 된다. 따라서 제2도의 카운터는 제1화면선택신호단(44)의 상태에따라 카운터의 출력이 과도적으로 바꿔지면 이때 4fsc를 3분주시켜 출력하므로 9화면에 해당하는 A/D클럭을 공급한다.

상기와 같이 13 및 16화면도 4fsc를 분주시켜 제1도의 아나로그/디지탈 변환부의 A/D클럭(ADCLK)신호로 공급되며 라이트 타이밍발생부(70)에 인가된다. 또한 기입기준신호발생회로(30)도 상기 화면선택정보와 동기발생부(1)의 수직,수평동기신호에 의해 기입시작 제어신호 및 메모리 기입인에이블 신호를 상기 라이트 타이밍발생부(70)로 인가되며 동시에 기입화면 제어부(140)로 수직 샘플링구간 신호로 입력된다. 이때 상기 라이트 타이밍발생부(70)에서는 제1도의 복조부로 부터 출력되는 R-Y,B-Y,Y신호를 순차적으로 선택하여 아나로그/디지탈 변환부에서 A/D클럭에 따라 샘플링한 후 디지탈 신호로 변환되어 직/병렬변환부(50)으로 입력된다.

상기 직/병렬 변환부(50)로 입력된 신호는 상기 라이트 타이밍발생부(70)의 제어클럭에 따라 제1,2휘도(YA,YB) 및 칼라신호별로 분리하여 듀얼포트메모리(DM1-DM2)로 입력된다.

한편 기입화면 제어부(140)는 화면선택 정보와 함게 라이트할 로우 및 칼럼 어드레스를 지정할 수 있도록 윈도우 제어(WC0-WC3)신호를 발생한다. 기입화면제어부(140)를 제6도에서 구체적으로 살펴보면 제1-4화면 선택신호(4P,9P,13P,16P)단(141-144)으로 입력되어 이전의 카운터(CNT1)의 출력단(QA-QD)의 출력과 리플캐리단(RCD)의 출력을 앤드게이트(AN1-AN4)에서 논리화하고 노아게이트(NOR1)를 통해 해당 정보를 발생하는데 상기 노아게이트(NOR1)의 출력이 (7e)와 같이 발생되어 디플립플롭(DF1)의 출력단(Q)의 출력은 (7f)와 같이 발생된다. 이때 물론 리세트단(145,147)에 의해 초기 상태에서는 모두 리세트 되지만 리세트가 끝나고 또한 멀티변환펄스단(146)으로 변환신호(7e)가 들어오면 카운터(CNT1)는 리세트 상태로 들어가서 다른 모드 화면으로 점프되도록 리세트한다. 이러서, 수직동기신호단(148)의 동기신호를 클럭신호로 받아 카운터(CNT1,CNT3)에서 카운트하여 멀티플렉셔(MUX1)으로 입력하면 멀티프렉셔(MUX1)는 마이콤으로 부터 받은 코멘드디코딩신호에 의해 스트로브 셀렉터단(150)의 제어로 상기 카운터(CNT1,CNT3)의 소정 출력값을 선택하여 카운터(CNT1)에서 카운트하여 출력단(QA-QB)으로 해당 윈도우 제어신호(WC3-WC0)를 (7d)와 같이 발생한 후 기입로우/칼럼 어드레서 발생회로(21,22)로 입력되어 화면선택을 지정할 수 있도록 하고 상기 제1-4화면선택신호단(141-144)가 해당값을 카운트 했을때는 앤드게이트(AN1-AN4), 노아게이트(NOR1)및 디플립플롭(DF1)에 의해 리세트된다.

CNT2, CNT3,MUX1은 스트로브 타임 가변을 목적으로 150은 마이콤으로 부터 제어를 받는데 초기상태는 MUX1의 4를 출력타임가변 업,다운에 따라 (1-6)까지 입력값을 선택하도록 한다. 상기 제7도는 143=＂하이＂ 즉 13P일 경우에 대해 나타낸 것으로 (WC3-WC0)가 12(즉 13Pc의 13번째화면)에서는 CNT1이 디스에이블된다. DF1의 Q는 NOR1의 출력을 1클럭 DLY시켜 CNT1을 리세트시킴으로서 13화면에 나타날 수 있도록 기입화면제어신호를 연속적으로 발생시킨다. 4P,9P,16P에 대해서도 마찬가지 방법으로 동작된다.

또한 한번만 라이트하고 마지막 화면만 계속 바뀌는 상태(0-12가지 라이트하고 12에서 계속 멈추어 있는 상태)가 되도록 하기 위해서는 DF1의 세트단자를 이용하여 세트시킴으로서 NOR1의 0출력이 AN5의 입력에 인가되어 않도록 활용할 수 있다.

따라서 상기 직/병렬 변환부(50)의 발생 디지탈 비디오 신호를 라이트 타이밍발생부(70)의 타이밍 신호(

)에 따라 어드레스 신호 발생부(20)의 라이트 로우/칼럼 어드레스 발생회로(21,22)에서 발생되어 제1멀티플렉셔(60)에서 선택된 듀얼포트메모리(DM1-DM4)의 어드레스의 해당번지에 화면선택윈도우별로 다중화면을 사용자의 원하는대로 라이트한다.

리드시는 코멘드 디코드(10)에서 발생된 리드제어신호에 의해 메인의 수평,수직동기신호에 의해 메인의 수평동기신호에 의해 듀얼포트메모리(DM1-DM4)어드레스를 리드 로우/칼럼 어드레스 발생회로(23,24)에서 발생하여 제1멀티플렉서(60)에서 선택하면 해당번지의 멀티화면의 데이타가 리드되어 리드타이밍 발생회로(80)의 직렬 클럭에 따라 출력된다. 이때 출력된 데이타가 래치부(90)에서 래치되어 리드타이밍 발생회로(80)에서 발생된 제어클럭에 의해 데이타 멀티플렉서(100)에서 멀티플렉싱된다. 상기 멀티플렉싱된 데이타가 디지탈/아나로그(D/A)에 상기 리드타이밍 발생회로(80)의 D/A의 클럭에 아나로그 신호로 변환되며 상기 변환된 아나로그 신호를 엔코더에서 버스게이트 펄스에 따라 엔코딩하여 멀티 합성비디오 신호로 출력된다.

상기 본 발명의 실시예는 1,4,9,13,16 멀티화면을 기준하여 기술하였지만 본 발명의 기본사상을 벗어나지 않는한 통상의 지식을 가진자라면 화면선택신호에 2화면 및 PIP도 인가하면 멀티화면뿐만 아니라 하기와 같이 2화면 스크롤기능 및 PIP기능 까지도 쉽게 이용이 가능하다. 2화면 스크롤은 기본적으로 1화면 디지탈 비디오 신호와 마찬가지인데 아나로그 비디오수직으로 나누어 아나로그 비디오 소스 2가지를 한꺼번에 디스플레이가 가능하며, 그 PIP의 경우에는 기본적으로 9화면과 같은 A/D클럭과 수직 스킵(Vertical Skip)(3H중에 1H만 Write함)구조로 이용되며 리드시 화면위치만 지정해주면 스크롤과 마찬가지로 아나로그 비디오가 믹싱시키면 기존의 PIP까지도 실현할 수 있다.

상술한 바와 같이 화면선택정보를 받아들여 그에따라 A/D클럭은 변환시키고 윈도우제어신호를 제어하며 윈도우 제어신호에 따라 메모리의 영역을 구분한 어드레스 값을 로딩시켜 여러종류의 화면(1화면,4화면,9화면,13화면,16화면)을 자유로이 선택하여 디스플레이시킬 수 있는 장점과 디지탈 비디오 출력에 아나로그 비디오를 믹싱함으로써 2화면과 PIP기능을 가능하게 하며 그 화면시에는 수직으로 2개의 화면소스를 볼수 있어서 수직라인을 수평으로 이동시킴으로써 스크롤 기능까지 가능한 이점이 있다.

Claims

듀얼포트메모리(DM1-DM4)와, 동기발생부(1), 마이콤 아나로그/디지탈 변환부를 구비한 디지탈 칼라 텔레비젼 및 비디오 테이프 레코더의 멀티화면 처리회로에 있어서, 상기 동기발생부(1)로 부터 수직동기신호와 상기 마이콤으로 부터 멀티화면 모드 코멘드 데이타 및 제어신호를 받아 디코딩하여 화면선택 정보(4P,9P,13P,16P)신호를 발생하는 코멘드디코딩부(10)와, 상기 여러종류의 멀티화면 표시용 화상디지탈 데이타를 각각 화면의 영역으로 나누어 상기 듀얼포트메모리(DM1-DM4)에 기입 및 독출하도록 기입/독출 어드레스 신호를 발생하는 기입 로우/칼럼 및 독출 로우/칼럼 어드레스 신호 발생회로(21-24)로 구성된 어드레스 신호 발생부(20)와, 상기 동기발생부(1)로 분리된 수직 및 수평동기신호와 상기 코멘드디코딩부(10)의 화면선택 정보를 받아 라이트에 따른 기준신호를 발생하는 기입기준신호발생회로(30)와, 상기 기입기준 신호발생회로(30)의 수직 샘플링 구간신호와 코멘드디코딩부(10)의 화면선택정보를 받아 화면선택정보와 함께 기입될 상기 어드레스 신호 발생부(20)의 기입 로우/칼럼 어드레스 신호 발생회로(21,22)를 지정하여 어드레스 신호발생을 제어하는 기입화면 제어부(140)와, 상기 동기발생부(1)의 비디오 신호에서 분리된 수평동기 신호 및 기본 클럭단(4fsc)의 4×3.5MHZ의 신호와 상기 코멘드디코딩부(10)의 화면선택정보를 받아 상기 1,4,9,13,16화면선택에 의한 상기 4×3.58MMZ을 각각 분주하여 상기 아나로그/디지탈 변환부 클럭신호를 발생하는 상기 아나로그/디지탈 변환 클럭발생부(188)와, 상기 어드레스 신호 발생부(20)에서 발생된 기입 및 독출에 따른 어드레스 신호를 제어에 따라 멀티플렉싱하여 상기 듀얼포트메모리(DM1-DM4)의 어드레스 신호로 공급하는 제1멀티플렉셔(60)와, 상기 듀얼포트메모리(DM1-DM4)로 상기 비디오 신호의 디지탈 신호로 변환된 신호(A/D) 및 직렬 휘도 및 칼라 데이타를 제어에 의해 제1,2휘도 (YA,YB) 및 칼라(C)단으로 병렬로 변환하여 출력하는 직/병렬 변환부(50)와, 상기 아나로그/디지탈 변환 클럭발생부(40)의 화면 선택에 따른 비디오 신호의 디지탈 데이타 변환용 샘플링 클럭신호와 상기 기입기준신호발생회로(30)의 듀얼포트메모리 기입 인에이블 및 기입시작 신호를 받아 상기 직/병렬 변환부(50)의 제1,2휘도 및 칼라신호 선택제어신호와 제1멀티플렉셔(60)의 어드레스 스위칭 및 데이타 전송신호를 발생하고 듀얼포트메모리의 R/CAS, WE, 시리얼포트의 레지스터에의 전송 제어를 실행하는 DT신호를 발생하는 라이트 타이밍발생부(70)와, 상기 동기발생부(1)의 수평동기 신호와 기준 클럭단(4fsc)의 신호를 받아 상기 버스트게이트 펄스와 디지탈/아나로그 변환부의 직렬신호를 발생하고 상기 듀얼포트메모리(DM1-DM4)의 직렬 클럭신호를 발생하며 데이타 리드에 따른 제어 타이밍 신호를 발생하는 리드타이밍 발생회로(80)와, 상기 어드레스 신호 발생부(20)의 리드 로우/칼럼 어드레스 발생회로(23,24)의 발생에 따라 지정된 번지의 다중화면 데이타를 리드타이밍 발생회로(80)의 직렬 클럭단(sc)의 신호에 의해 출력되어 클럭신호에 따라 제1,2휘도(YA,YB)및 칼라(C)별로 래치하는 래치부(90)와, 상기 리드타이밍 발생회로(80)의 제어클럭에 따라 상기 래치부(90)의 테이타를 먹싱하여 상기 디지탈/아나로그 변환부로 출력하는 데이타 멀티플렉셔(100)로 구성됨을 특징으로 하는 멀티화면 발생회로.