KR910005316B1 - 유도 과반수 검출방법에 의한 디지탈 전화기와 데이타 터미날간의 데이타 통신회로 - Google Patents

Abstract

내용 없음.

Description

유도 과반수 검출방법에 의한 디지탈 전화기와 데이타 터미널간의 데이타 통신회로

제1도는 디지탈 전화기와 데이타 터미널구성 예시도.

제2도는 본 발명에 따른 회로도.

제3도는 본 발명에 따른 제2도의 쉬프트레지스터(2) 및 검출회로(3)의 구체회로도.

제4도는 본 발명에 따른 동작 타이밍도.

제5도는 본 발명에 따른 동기전송의 유도과반수 결정 검출흐름도.

제6도는 본 발명에 따른 비동기 전송의 유도과반수 결정 검출흐름도.

* 도면의 주요부분에 대한 부호의 설명

1 : 쉬프트레지스터 2, 10 : 제1,2클럭리커버리

3 : 검출회로 4 : 제어부

5 : 카운터 11, 12 : 제1,2디플립플롭

700 : 클럭발생부 SW1, SW2 : 제1,2스위치

본 발명은 디지탈 전화기(Digital phone)와 데이타 터미널간의 데이타 통신회로에 관한 것으로, 특히 유동 과반수 검출(RMVD : Running Majority Voting Detection)방법을 이용한 디지탈 전화기와 데이타 터미널간의 테이타 통신회로에 관한 것이다.

일반적으로 음성을 디지탈 부호로 바꾸어 송수신하는 디지탈 전화기는 상기 음성 송수신 기능 외에도 데이타 터미널을 위하여 데이타를 송수신하는 기능을 가진다.

제1도와 같이 어느 한 데이타 터미널(TE1)에서 다른 데이타 터미널(TE2)로 데이타를 전송하는 방법을 먼저 두 디지탈 전화기((DP1,DP2)사이에서 채널을 형성시켜 놓고, 이 채널을 통하여 데이타를 전송하도록 되어 있다.

상기한 데이타 전송시 데이타 전송속도(fd bps)가 디지탈 전화기간(DP1,DP2)의 채널속도(fc bps)와 같은 경우에는 송신측 디지탈 전화기(DP1)가 송신데이타 터미널(TE1)로부터 받은 데이타를 2대 채널에 실어보내고 수신측 디지탈 전화기(DP2)는 상기 송신 데이타를 받아 데이타 터미널(TE2)로 보내기만 하면 된다.

그러나, 데이타 터미널(TE1,TE2)간에 디지탈 전화기간(DP1,DP2)의 채널속도 보다 훨씬 낮은속도(fc〉10fd)로 동기 및 비동기통신을 행하는 경우 송신측 디지탈 전화기(DP1)는 송신측 데이타 터미날(TE1)로부터 받은 데이타를 채널속으로 오우버 샘플링(over sampling)하여 송신할 수 있다.

이때 수신측 디지탈 전화기(DP2)는 상기 오우버 샘플링 데이타를 받아 소위 유동 과반수 결정 검출법(RMVD : Running Majority Voting detection)에 의해 원래의 데이타 전송속도(fd bps)를 갖는 데이타를 정제해 내는 방법이 발표되고 있으나 아직 구체적으로 실현되는 예는 없었다.

그리고, 종래의 데이타 전송속도(fd)가 디지탈 전화기(DP1,DP2)간의 채널속도(fc)보다 훨씬 느리고, 전송로 상태가 나빠 비트에러율(BET : Bit Error Rate)이 높은 경우 이를 해결할만한 뚜렷한 데이타전송 기술을 요구하여 왔었다.

따라서 본 발명의 목적은 송신측 디지탈 전화기에서 오우버 샘플링하고 수신측 전화기에서 유동 과반수결정검출(RMVD)방법으로 원래 데이타를 추출하여 채널상에서 에러 발생율을 줄일 수 있는 데이타 통신회로를 제공함에 있다.

이하 본 발명에 첨부된 도면을 참조하여 상세히 설명한다.

제2도는 본 발명에 따른 회로도로서, 수신데이타 단(R×D)의 입력데이타를 N비트로 쉬프트하는 쉬프트레지스터(2)와, 상기 수신데이타 단(R×D)의 입력데이타로부터 전송 채널속도(fc)에 해당하는 클럭을 복구하는 제1클럭리커버리(1)와, 상기 수신데이타(T×D)의 수신데이타로부터 데이타 전송속도(fd)에 해당하는 클럭을 복구하여 인터럽트 및 RMVD 래치클럭과 전송데이타 송수신 클럭(T×C, R×C)을 발생하는 제2클럭리커버리(10)와, 상기 쉬프트레지스터(2)의 출력데이타에서 네가티브 에지(Edge)상태를 검출하는 검출회로(3)와, 상기 제1클럭리커버리(1)의 출력클럭을 인버터(9)에서 반전하고 쉬프트레지스터(2)에서 출력되는 n비트 지연데이타 신호를 후술하는 제어부(4) 컨트롤신호(CNTL0)에 의해 3-스테이트버퍼(7)의 게이트를 제어하여 이를 통해 출력하는 n비트 지연된 수신데이타 출력과 상기 제2클럭리커버리(10) 발생신호를 수신한 상기 인버터(9)의 출력과 앤드게이트(8)에서 논리화하여 클럭신호를 발생하는 클럭발생부(700)와, 상기 클럭발생부(700)의 발생 클럭입력에 따라 소정기간 동안 ＂하이＂상태를 카운트하는 카운터(5)와, 상기 제1클럭리커버리(1)의출력 신호에 의해 상대편으로 전송할 데이타를 래치하는 제1디플립플롭(11)과, 상기 디스크럭발생부(700)의 3-스테이트버퍼(7)와 제2클럭리커버리(10)를 인에이블하도록 제어하고 상기 카운터(5)를 제어하며 상기 검출회로(3)와 제2클럭리커버리(10)의 출력신호에 의해 발생되는 제1,2인터럽트(

) 신호로 상기 카운터(5)의 출력수신 데이타를 받아 RMVD된 데이타를 발생하는 제어부(4)와, 상기 제어부(4)의 RMVD된 데이타를 동기 및 비동기 전송 모드별로 선택하는 제1,2스위치(SW1,SW2)와, 상기 제2클럭리커버리(10)의 출력신호에 따라 상기 제1스위치(SW1)의 스위칭에 의해 동기 전송의 RMVD된 데이타를 래치하는 제2디플립플롭(12)으로 구성된다.

제3도는 본 발명에 따른 제2도의 쉬프트레지스터(2) 및 검출회로(3)의 구체회로도로서, n(10)비트 쉬프트레지스터(SR)의 클럭단(CK)으로 제2도의 제1클럭리커버리(1)의 채널속도(fc) 타이밍신호가 입력되고 데이타단(D)은 수신데이타를 받아 들이도록 수신 데이타단(R×D)이 연결된다.

상기 쉬프트레지스터(SR1)의 출력단(Q0,Q2,Q4,Q6,Q9)의 출력이 오아게이트(OR1)의 입력단에 연결되고, 쉬프트레지스터(SR1)의 출력단(Q1,Q3,Q5,Q7,Q9)의 출력이 오아게이트(OR2)의 입력단에 연결된다.

상기 오아게이트(OR1,OR2)의 출력단의 출력일 앤드게이트(AND)의 입력단에 연결되어 앤드게이트(AND)의 출력단이 제2도의 제어부(4)의 인터럽트단(

)에 연결된다.

그리고 출력단(Q9)로 10비트 지연된 수신데이타가 발생된다.

제4도는 본 발명에 따른 제2도의 동작 파형도로써, (4a)는 동기식 통신시 송신측 데이타 터미날에서 출력되는 파형도이고, (4b)는 비동기식 통신시 송신축 데이타 터미날에서 출력되는 파형도이며, 상기(4a)(4b)에서 데이타 전송속도가 fd bps일때 한 비트시간 간격을 fd^-1초이다.

(4c)는 수신측 전화기에서 유동 과반수 결정 검출(RMVD)법을 적용하기 전단계에서의 데이타 시이퀀스를 나타낸 것으로 fc=10fd인 경우를 예로 나타내었다.

제5도는 본 발명에 따라 동기 전송의 유도과반수 결정검출 동기전송의 흐름도이고, 제6도는 본 발명에 따른 비동기 전송의 유도과반수 결정검출(이하＂RMVD＂이라 칭함) 흐름도이다.

따라서 본 발명의 구체적 일 실시예를 제1-6도를 참조하여 상세히 설명하면, 수신데이타단(R×D)을 통해 데이타가 수신되는데 그러나 제1,2클럭리커버리(1,10)은 수신데이타 유무에 관계없이 채널속도(fc)에 해당하는 클럭을 제1클럭리커버리(1)에서 추출한다.

상기 제1클럭리커버리(1)의 출력 클럭인 채널속도(fc)의 타이밍신호는 쉬프트레지스터(2), 인버터(9), 제1디플립플롭(11)에 입력된다.

제2클럭리커버리(10)의 출력 클럭인 데이타 전송속도(fd)의 타이밍신호는 제어부(4)의 인터럽트단(

)과 제2디플립플롭(12)와 데이타 터미널(TE2)을 위한 타이밍신호(R×C,T×C)로 공급된다. 그러나 제어부(4)의 인터럽트단(

)에 인터럽트신호가 인가되기 전까지는 데이타 전송(fd) 타이밍신호가 추출되지 않는다.

비동기 통신을 할 때 데이타 터미널(TE1)로 송신 타이밍 기준송신클럭(T×C)나 수신타이밍 기준수신클럭(R×C)를 보낼 필요가 없고, 동기 통신때만 이 기준신호들을 데이타 터미널(TE2)에서 필요로 한다.

T×C,R×C의 주파수는 제2클럭리커버리(10)에서 발생되는 데이타 전송속도와 같은 fd Hz이므로 데이타 전송시에는 데이타 터미널(TE2)에서 온 송신데이타 T×D(동기, 비동기에 무관)를 제1클럭리커버리(1)에서 발생되는 채널속도(fc)와 같은 타이밍 기준신호의 클럭에 맞추어 송신한다(제1디플릴플롭).

데이타 수신시에는 앞에서 설명했듯이 쉬프트레지스터(2), 검출회로(3)에 의해 ＂하이＂에서 ＂로우＂의 에지변화를 체크하여 제어부(4)에 인터럽트(

)를 가한다.

제3도에서와 같이 N비트 쉬프트레지스터(SR1)의 클럭단(CK)에는 채널속도(fc)와 같은 상기 타이밍신호가 가해져서 수신데이타단(R×D)의 데이타를 쉬프트하여 출력단(Q0-Q9)을 통해 출력하여 오아게이트(OR1-OR2)와 앤드게이트(AND)에서 한 바이트의 데이타를 받을 때 프레임 시작의 ＂하이＂에서 ＂로우＂로 변화하는 에지의 상태를 검출한다. 상기 검출된 신호가 제어부(4)의 인터럽트(

)로 인가된다.

제4도(4b)의 비동기 통신방식에서는 ＂하이＂에서 ＂로우＂의 에지변화체크를 한 바이트의 데이타를 받을 때마다 수행하는데, 제4도(4a)의 동기 통신방식에서는 그것을 처음에 한 번 수행한다는 점과 다르다.

본 발명의 검출회로(3)에서는 두 방식을 모두 구현할 수 있다.

제4도(4c)에서와 같이 수신측 디지탈 전화기(DP2)에서 유동 과반수 결정검출(RMVD)을 적용하기 전단계에서의 데이타 시이퀀스로 나타낼 때, (4c)에서 채널속도(fc bps)가 데이타 전송속도(fd bps)의 열배이고, BER(비트 에러율)이 1/10인 경우를 예로 들 수 있다.

동기식, 비동기식 공히 데이타 시이퀀스의 맨 첫비트는 ＂0＂이므로[휴지상태(Idle state)에는 ＂1＂]＂1＂에서 ＂0＂으로 변할때(에지)를 유동 과반수 결정검출(RMVD)을 수행하기 시작하는 시점으로 삼는다.

이 시점부터 fd^-1초 동안에 ''1''의 수를 세어(이때 한 비트시간 간격은 채널속도 fc bps의 역인 fc^-1초이다).

이 개수가 10의 반인 5이상이면 fd^-1초 동안을 대표하는 이진수는 ＂1＂이고, 그렇지 않으면 ＂0＂이 된다.

위에서 말한 RMVD법을 수행하여 비트에러율(Bit Error rate)을 채널의 비트에러율인 1/10보다 훨씬 작게 만들어 줄 수 있도록 한다.

따라서 제어부(4)에서는 인터럽트단(

)의 입력이 있을 때 상기와 같이 RMVD 수행을 위해

를 ＂하이＂로 출력하여 3-스테이터버퍼(7)의 게이트단과 제2클럭리커버리(10)의 인에이블(EN)에 인가된다.

이때 제2클럭리커버리(10)는 수신데이타단(R×D)의 데이타로부터 데이타 전송속도의 타이밍신호(fd Hz)를 추출하기 시작한다.

그리고 제1리커버리(1)의 채널속도(fc)의 타이밍신호가 인버터(9)를 통해 상기 열려진 3-스테이트버퍼(7)의 출력신호인 10비트로 지연된 수신데이타와 함께 앤드게이트(8)에서 논리곱된후 카운터(5)의 클럭단으로 인가된다.

그리고 제2클럭리커버리(10)에서 발생된 데이타 전송속도와 같은 타이밍신호(fd Hz)는 fd^-1초마다 인터럽트(

)를 발생시켜 fd^-1초 동안 ＂1＂의 수(fc bps)를 카운터(5)에서 세고 이 개수가 fc/fd의 반이 되느냐 못되느냐에 따라 제어부(4)는 RMVD된 출력데이타 출력을 ＂1＂로 혹은 ＂0＂으로 하게 된다.

라이징에지카운터(5)는 fd^-1초 동안 ＂1＂의 수를 세는 기능을 하며, 제어부(4)는 이 값을 읽고난 후 즉시 라이징에지카운터(5)를 클리어시킨다.

제2클럭리커버리(10)는 fd=75×2ⁿHz(n=0,…,6)의 주파수를 갖는 타이밍 기준신호를 발생하여 유동 과반수 결정 검출법을 수행할 수 있게 한다.

제어부(4)에서 동기 전송 방식인 경우 (5a)과정에서 제어부(4) 언터럽트단(

)를 인에이블하고, (5b)과정에서 인터럽트단(INT0)의 신호가 발생했는가를 체킹한다. 상기 인터럽트(

)가 발생하면

를 디스에이블하고

를 ＂로우＂로 한다.

이어서 (5c)과정에서 제2클럭리커버리(10)가 인에이블 되었으므로

가 발생되었는가를 체킹한다. 상기 (5d)과정에서

이 있을때(5e)과정에서 라이징에지카운터(5)의 카운팅된 수신데이타의 값을 읽고(5f)과정에서 상기 카운터(5)의 값이

보다 큰지를 체킹한다.

상기 (5f)과정에서 작을 때 (5i)과정에서 제어부(4)의 RMVD된 출력단의 출력을 ＂로우＂로 하고, 클 때 (5g)과정에서 제어부(4)의 RMVD된 출력단의 출력을 ＂하이＂로 한다.

이어서 (5j)과정에서 카운터(5)를 클리어하고 데이타 수신종료인지를 (5k)과정에서 체킹한다.

상기 (5k)과정에서 데이타 수신 종료일 때 INT1이 디스에이블 되도록 한다.

제6도는 제어부(4)에서 비동기 전송시 RMVD에 의한 데이타를 검출하는 것으로 비동기 전송에선 한 바이크의 수신이 끝나면 다시 스타트 비트를 새로이 체크하기위해 인터럽트(INT0)를 인에이블 시켜주어야 한다.

J의 한계치는 한 바이트를 이루는 데이타 비트수와 패리티 비트의 첨가 유무에 따라 달라질 수 있다.

상기 그림에서는 일 예로 J=10인 때를 한계치로 하였다.

상기 제어부(4)에서 처리하는 RMVD방법은 이미 널리 알려진 공지기술로서 더 이상 상세한 명령을 생략하기로 한다.

상술한 바와 같이 RMVD 방식에 의해 전송 채널의 에러율을 개선시켜 신뢰성이 높은 전송이 가능한 장점이 있다.

Claims (1)

1. 디지탈 전화기와 데이타 터미널간의 데이타 통신회로에 있어서, 상기 디지탈 전화기와 데이타 터미널간의 수신데이타단(R×D)의 입력데이타를 N비트로 쉬프트하는 쉬프트레지스터(2)와, 상기 수신데이타단(R×D)의 입력데이타로부터 전송 채널속도(fc)bps 해당하는 클럭을 복구하는 제1클럭리커버리(1)와, 상기 수신데이타(R×D)의 수신데이타로부터 데이타 전송속도(fd)bps에 해당하는 클럭을 복구하며 인터럽트 및 RMVD 래치클럭과 전송데이타 송수신 클럭(T×C,R×C)을 발생하는 제2클럭리커버리(10)와, 상기 쉬프트래지스터(2)의 출력데이타에서 네가티브 에지상태를 검출하는 검출회로(3)와, 상기 제1클럭리커버리(1)의 출력클럭을 인버터(9)에서 반전하고 쉬프트레지스터(2)에서 출력되는 n비트 지연데이타신호를 상기 제어부(4)의 인에이블신호에 의해 3-스테이트버퍼(7)를 통해 출력하는 상기 인버터(9)의 출력과 앤드게이트(8)에서 논리화하여 클럭신호를 발생하는 클럭발생부(700)와, 상기 클럭발생부(700)의 발생 클럭 입력에 따라 소정기간 동안 ＂하이＂상태를 카운트하는 카운터(5)와, 상기 제1클럭리커버리(1)의 출력신호에 의해 상대편으로 전송할 데이타를 오우버 샘플링하여 전송하는 제1디플립플롭(11)과, 상기 클럭발생부(700)의 3-스테이트버퍼(7)와 제2클럭피커버리(10)를 인에이블하도록 제어하고 상기 카운터(5)를 제어하며 상기 검출회로(3)와 제2클럭리커버리(10)의 출력신호에 의해 발생되는 제1,2인터럽트(INT0,INT1) 신호로 상기 카운터(5)의 출력수신데이타를 받아 RMVD된 데이타를 발생하는 제어부(4)와, 상기 제어부(4)의 RMVD된 데이타를 동기 및 비동기 전송 모드별로 선택하는 제1,2스위치(SW1,SW2)와, 상기 제2클럭리커버리(10)의 출력신호에 따라 상기 제1스위치(SW1)의 스위칭에 의해 동기 전송이 RMVD된 데이타를 래치하는 제2디플립플롭(12)으로 구성됨을 특징으로 하는 유동 관반수 검출방법에 의한 디지탈 전화기와 데이타 터미널 간의 데이타 통신회로.

Images