[go: up one dir, main page]

KR900013571A - Ttl 병립 출력회로 - Google Patents

Ttl 병립 출력회로 Download PDF

Info

Publication number
KR900013571A
KR900013571A KR1019900002078A KR900002078A KR900013571A KR 900013571 A KR900013571 A KR 900013571A KR 1019900002078 A KR1019900002078 A KR 1019900002078A KR 900002078 A KR900002078 A KR 900002078A KR 900013571 A KR900013571 A KR 900013571A
Authority
KR
South Korea
Prior art keywords
transistor
terminal
anode
power supply
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1019900002078A
Other languages
English (en)
Inventor
무레 미셸
Original Assignee
삐에르 올리비에
에스지에스-톰슨 마이크로일렉트로닉스 에스. 에이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삐에르 올리비에, 에스지에스-톰슨 마이크로일렉트로닉스 에스. 에이. filed Critical 삐에르 올리비에
Publication of KR900013571A publication Critical patent/KR900013571A/ko
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/001—Arrangements for reducing power consumption in bipolar transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/088—Transistor-transistor logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음

Description

TTL 병립 출력회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 출력회로임,
제3도는 제2도의 출력회로의 일부분을 도시한 것임.

Claims (7)

  1. 쇼트키 소자를 사용하지 않고 입력단자(A1)와 출력단자(S)를 구비하고, 제1 전원 공급단자(13)가 제2 전원 공급단자(14)보다 높은 전압을 공급하는 전원과 연결된 중간단(11)과 출력단(12)으로 구성된 TTL-형회로에 적합한 출력회로에 있어서, 출력단이 -제1저항(R1)과 제2저항(R2)을 통해 제1 전원단자에 각각 베이스와 콜렉터가 연결된 제1 트랜지스터(Q1), -애노드(9)가 제1 트랜지스터의 에미터(E1)에 연결되고 캐소드(10)가 출력단자에 연결된 제1 다이오드(D1), -콜렉터(C2)가 출력단자에 연결되고 에미터(E2)가 제2전원단자에 연결되고 베이스(B2)는 그 1단이 제2 전원 단자에 연결된 제3저항(R3)과 연결된 제2 트랜지스터(Q2), -에미터(E3)가 제4저항(R4)을 통해 제2 트랜지스터의 베이스에 연결되고 콜렉터(C3)는 제1전원 공급단자에 연결되고 베이스는 입력단자에 연결된 제3 트랜지스터(Q3), -애노드(17)가 입력단자에 연결되고 캐소드(18)는 제1 트랜지스터의 에미터에 연결된 제2 다이오드(D2)로 구성되고, 중간단은 제1 트랜지스터를 제2 트랜지스터의 제어에 대하여 역위상으로 제어하는 인버터로 구성됨을 특징으로 하는 TTL 병립 출력회로.
  2. 제1항에 있어서 인버터의 출력전압이 TTL 회로의 최소병립 가능전압보다 항상 높은 것을 특징으로 하는 TTL 병립 출력회로.
  3. 제1항에 있어서, 역변환 장치가 -콜렉터(C4)는 제1전원 공급단자(13)에 연결되고, 에미터(E4)는 제5저항(R5)을 통해 제2전원 공급단자(14)에 연결되고 베이스(B4)는 입력단자(A1)에 연결된 제4트랜지스터(Q4), -베이스(B5)는 제4트랜지스터의 에미터에 연결되고 에미터(E5)는 제2전원 공급단자에 연결되고 콜렉터(C5)는 제1 트랜지스터(Q1)의 베이트(B1)에 연결한 제5트랜지스터(Q5), 및 -애노드(23)는 입력단자에 연결되고 캐소드(23)는 제5트랜지스터의 콜렉터에 연결된 제3 다이오드(D3)로 구성됨을 특징으로 하는 TTL 병립 출력회로.
  4. 제3항에 있어서, 출력단(12)이 애노드(15)가 트랜지스터(Q3)의 베이스(B3)에 연결되고 캐소드(16)는 입력단자(A1)에 연결된 제4 다이오드가 추가로 구성되고, 인버터가 애노드(20)는 제4트랜지스터의 베이스(B4)에 연결되고, 캐소드(21)는 입력단자(A1)에 연결된 다이오드(D5)가 추가로 구성됨을 특징으로 하는 TTL 병립 출력회로.
  5. 제4항에 있어서, 최소한 제1 입력단자(A1)과 애노드(31)를 제4다이오드(D4)의 애노드(15)에 연결시킨 제6다이오드(D4-1)의 캐소드(30)에 연결됨과 동시에 애노드(33)를 제5 다이오드(D5)의 애노드(20)에 연결시킨 제7 다이오드(D5-1)의 캐소드(32)에 연결된 제2 입력단자로 구성됨을 특징으로 하는 TTL 병립 출력회로.
  6. 제1항에 있어서, 커패시터(C)가 제4저항(R4)의 양단에 추가됨을 특징으로 하는 TTL 병립 출력회로.
  7. 제3항에 있어서, 제3, 제4, 제5 트랜지스터(Q3,Q4,Q5)의 크기는 도통상태에서 제4, 제5 트랜지스터(Q4,Q5)의 베이스-에미터 전압이 도통상태에서 제3 트랜지스터(Q3)의 베이스-에미터 전압보다 낮아지도록 함을 특징으로 하는 TTL 병립 출력회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900002078A 1989-02-24 1990-02-20 Ttl 병립 출력회로 Withdrawn KR900013571A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR898902859A FR2643761B1 (fr) 1989-02-24 1989-02-24 Circuit de sortie compatible ttl a vitesse de commutation elevee
FR89/02859 1989-02-24

Publications (1)

Publication Number Publication Date
KR900013571A true KR900013571A (ko) 1990-09-06

Family

ID=9379375

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900002078A Withdrawn KR900013571A (ko) 1989-02-24 1990-02-20 Ttl 병립 출력회로

Country Status (6)

Country Link
US (1) US5034631A (ko)
EP (1) EP0384863B1 (ko)
JP (1) JPH02248117A (ko)
KR (1) KR900013571A (ko)
DE (1) DE69008893T2 (ko)
FR (1) FR2643761B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100517547B1 (ko) * 2001-06-27 2005-09-28 삼성전자주식회사 포토레지스트 도포 장비 및 이 장비를 사용한포토레지스트 도포 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088484B2 (ja) * 1989-07-27 1996-01-29 日本電気株式会社 エミッタフォロワ回路
US4939393A (en) * 1989-10-02 1990-07-03 Motorola Inc. ECL to TTL/CMOS translator using a single power supply
JP2821714B2 (ja) * 1991-07-09 1998-11-05 マイクロ・リニア・コーポレーション 交差導通電流を減少させる電力用ｍｏｓｆｅｔ駆動回路
US5168176A (en) * 1991-07-23 1992-12-01 Standard Microsystems Corporation Apparatus and method to prevent the unsettling of a quiescent, low output channel caused by ground bounce induced by neighboring output channels
JPH10326131A (ja) * 1997-05-26 1998-12-08 Nec Corp バスドライバ
US7345611B2 (en) * 2003-09-10 2008-03-18 Catalyst Semiconductor, Inc. Digital potentiometer including plural bulk impedance devices
CN106411128B (zh) * 2016-11-24 2018-08-03 乌鲁木齐市英格科技开发有限公司 一种开关电源控制电路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5560339A (en) * 1978-10-31 1980-05-07 Fujitsu Ltd Logic circuit
JPS5592038A (en) * 1978-12-29 1980-07-12 Matsushita Electric Works Ltd Light receiving switch
JPS5592040A (en) * 1978-12-29 1980-07-12 Fujitsu Ltd Ttl gate circuit
US4339676A (en) * 1979-08-13 1982-07-13 Texas Instruments Incorporated Logic circuit having a selectable output mode
EP0076099B1 (en) * 1981-09-26 1987-03-25 Fujitsu Limited A ttl circuit
US4912344A (en) * 1983-03-16 1990-03-27 Fairchild Camera And Instrument Corporation TTL output stage having auxiliary drive to pull-down transistor
US4661727A (en) * 1984-07-19 1987-04-28 Fairchild Semiconductor Corporation Multiple phase-splitter TTL output circuit with improved drive characteristics
JPS6190518A (ja) * 1984-10-09 1986-05-08 Fujitsu Ltd ト−テムポ−ル型出力回路
JPS61224727A (ja) * 1985-03-29 1986-10-06 Fujitsu Ltd 出力回路
JPH0681038B2 (ja) * 1985-06-19 1994-10-12 株式会社日立マイコンシステム 論理回路
JP2535813B2 (ja) * 1985-06-20 1996-09-18 ソニー株式会社 Ｅｃｌ−ｔｔｌ変換出力回路
JPS63128814A (ja) * 1986-11-19 1988-06-01 Hitachi Ltd レベル変換回路
JPS6457821A (en) * 1987-08-28 1989-03-06 Matsushita Electric Ind Co Ltd Ttl circuit
US4958090A (en) * 1989-03-06 1990-09-18 National Semiconductor Corporation Non-current hogging dual phase splitter TTL circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100517547B1 (ko) * 2001-06-27 2005-09-28 삼성전자주식회사 포토레지스트 도포 장비 및 이 장비를 사용한포토레지스트 도포 방법

Also Published As

Publication number Publication date
JPH02248117A (ja) 1990-10-03
FR2643761B1 (fr) 1994-09-09
EP0384863A1 (fr) 1990-08-29
DE69008893D1 (de) 1994-06-23
EP0384863B1 (fr) 1994-05-18
US5034631A (en) 1991-07-23
FR2643761A1 (fr) 1990-08-31
DE69008893T2 (de) 1994-12-15

Similar Documents

Publication Publication Date Title
KR920020847A (ko) 샘플밴드-갭 전압 기준 회로
KR950020014A (ko) 기준 전류 발생 회로
KR840002176A (ko) 반도체 집적회로 장치
KR900003711A (ko) 전압- 전류 변환기
KR890001274A (ko) 전류미러회로
KR940015786A (ko) 낮은 공급 전압에서 동작가능한 아날로그 곱셈기
KR910007240A (ko) 전류 미러 회로
KR900013571A (ko) Ttl 병립 출력회로
KR870009478A (ko) 입력회로
KR890001287A (ko) 논리 레벨 변환기 회로
KR910021008A (ko) 전류전달회로
KR920013863A (ko) 기준 회로 및 안정 회로를 구비한 전원 장치
KR960009360A (ko) 전압/전류 변환회로
KR840008216A (ko) 버퍼와 샘플 및 홀드회로
KR970012689A (ko) 바이폴라 트랜지스터 정전압원 회로
KR900702642A (ko) 광대역 증폭기
KR910021022A (ko) 히스테리시스회로
KR910015123A (ko) Ecl논리회로
KR880008528A (ko) 일체로 집적할 수 있는 극단전류 펄스 발생회로
KR900016848A (ko) 전압 조정회로
KR910008959A (ko) 출력회로
KR920019084A (ko) 소스전극 결합형 논리회로
KR910006819A (ko) 전류 미러
KR960032715A (ko) 피드백에 의해 트랜지스터의 동작전류를 안정화하기 위한 접적가능한 회로
KR970063907A (ko) 가변 이득 증폭 회로

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19900220

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid