[go: up one dir, main page]

KR900010178Y1 - 램 출력 보호회로 - Google Patents

램 출력 보호회로 Download PDF

Info

Publication number
KR900010178Y1
KR900010178Y1 KR2019880003490U KR880003490U KR900010178Y1 KR 900010178 Y1 KR900010178 Y1 KR 900010178Y1 KR 2019880003490 U KR2019880003490 U KR 2019880003490U KR 880003490 U KR880003490 U KR 880003490U KR 900010178 Y1 KR900010178 Y1 KR 900010178Y1
Authority
KR
South Korea
Prior art keywords
signal
output
memory
ram
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
KR2019880003490U
Other languages
English (en)
Other versions
KR890019780U (ko
Inventor
전우진
Original Assignee
삼성전자 주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 안시환 filed Critical 삼성전자 주식회사
Priority to KR2019880003490U priority Critical patent/KR900010178Y1/ko
Publication of KR890019780U publication Critical patent/KR890019780U/ko
Application granted granted Critical
Publication of KR900010178Y1 publication Critical patent/KR900010178Y1/ko
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Storage Device Security (AREA)

Abstract

내용 없음.

Description

램 출력 보호회로
제1도는 본 고안의 회로도.
제2도는 본 고안에 따른 동작파형도.
* 도면의 주요부분에 대한 부호의 설명
10 : 중앙처리장치 11 : 램
12 : 롬 13 : 어드레스 디코우더
14 : 입출력전포트 15 : 노아게이트
16 : 오아게이트 17 : 디멀티플렉서
본 고안은 램을 이용한 디지털 시스템에 있어서 램 출력 보호회로에 관한 것으로, 특히 중앙처리장치의 메모리 출력신호에 따라 램의 특정영역에 있는 데이터가 지워지는 것을 방지하기 위한 램 출력 보호회로에 관한 것이다.
일반적으로 컴퓨터에는 하드웨어를 직접 제어하는 프로로램에 있으며 상기 프로그램은 주로 롬(ROOM)에 들어있게 된다. 그런데 상기 롬의 속도보다 현저하게 늦으므로 데이터 처리를 하는 중앙처리장치의 능률을 크게 떨어뜨렸다. 이를 개선하기 위한 종래의 방법은 전원 "온"시 롬에 있는 프로그램을 램으로 옳겨놓고 상기 롬을 억세스(Access)할 필요가 있는 경우 램을 억세서하도록 함으로서 메모리 억세스 시간이 빨라지도록 하는 방법이 많이 사용되었다. 그러나 상기 램은 데이터의 축력이 가능한 소자이므로 상기 램으로 프로그램을 뎄겨 사용할 경우 램의 데이터가 지워질 가능성이 있다는 문제점이 있었다.
따라서 본 고안의 목적은 램을 이용한 디지털 시스템에서 사용자가 보호하기를 원하는 데이터가 중앙처리장치의 메모리 출력신호에 의해 지워지는 것을 방지하는 램 출력 보호회로를 제공함에 있다.
이하 첨부한 도면을 참조하여 본 고안을 상세히 설명한다.
제1도는 본 고안의 회로도로소 10은 메모리출력신호선(21), 메모리기입신호선(20), 어드레스버스(18)로 각각 메모리출력신호(MW), 메모리기입신호(MR), 어드레스신호를 출력하고 데이터버스(19)를 통해 데이터를 입출력하는 램이고 12는 상기 어드레스버스(18)를 통해 어드레스 신호를 입력하고 데이터버스(19)를 통해 데이터를 출력하는 롬이며 13은 상기 어드레스버스(18)를 통해 어드레스신호를 입력하고 데이터버스(19)를 통해 데이터를 입력하여, 상기 램(11)에서 보호해야할 영역을 지정하는 보호영역지정신호(PS)와 상기 중앙처리장치(10)가 램(11) 또는 롬(12)을 억세스하기 위한 칩선택신호(US)를 생성하는 어드레스디코우더이고 14는 상기 어드레스버스(18)를 통해 어드레스신호를 입력하고 데이터버스(19)를 통해 데이터를 입력하여 상기 램(11)의 메모리 부분중 특정지역을 보호하기 위한 메모리 보호신호(PROT)와 상기 어드레스디코우더(13)의 칩 선택신호(CS)를 인에이블시키는 선택신호(SEL)를 생성하는 입출력포트이며 15는 상기 어드레스디코우더(13)의 보호영역 지정신호(PS)와 상기 입출력포트(14)의 메모리 보호신호(PROT)를 입력하여 지정된 영역의 출력보호를 판단하기 위해 출력보호 판단신호를 생성하는 노아게이트이고 16은 상기 노아게이트(15)의 메모리 출력보호판단 신호에 따라 상기 중앙처리장치(10)의 메모리 출력신호선(21)을 통한 메모리 출력신호를 상기 램(11)으로 전달한 것인가를 판단하기 위해 메모리 출력판단신호를 생성하는 오아게이트이며 17은 상기 어드레스디코우더(13)의 칩선택신호(CS)를 상기 입출력단자(14)의 선택신호(SEL)에 의해 입력하여 상기 중앙처리장치(10)의 메모리 출력신호(MW), 메모리기입신호(MR)를 상기 램(11)이 입력 가능하게 하거나 또는 상기 중앙처리장치(10)의 메모리 기입신호(MR)를 상기 롬(12)이 입력가능하게 하는 디멀티플렉서이다.
제2도는 상기 제1도에 따른 동작파형도로서, 제2(a)도는 메모리 보호신호(PROT)가 걸린 경우 (PROT="로우")(A)는 입출력단자(14)의 메모리 보호신호(PROT)의파형이며 (B)는 어드레스코우더(13)의 보호 영역 지정신호(PS)의 파형이고 (C)는 중앙처리장치(10)의 메모리기입신호(MR)의 파형이며 (D)는 오아게이트(16)의 메모리 출력 판단신호의 파형이다.
제2(b)도는 메모리 보호신호(PROT)가 걸리지 않은 경우 (PROT="하이")(A)는 입출력포트(14)의 메모리 보호신호(PROT)의 파형이며 (B)는 어드레스코우더(13)의 보호 영역 지정신호(PS)의 파형이고 (C)는 중앙처리장치(10)의 메모리기입신호(MR)의 파형이며 (D)는 오아게이트(16)의 메모리 출력 판단신호의 파형이다.
이하, 제1, 제2도를 참조하여 본 고안을 상세히 설명하면 중앙처리장치(10)는 메모리출력신호선(21), 메모리기입신호선(20), 어드레스버스(18)로 각각 메모리출력신호(MW), 메모리기입신호(MR), 어드레스신호를 출력하고 데이터버스(19)로 데이터를 입출력한다.
그러므로 어드레스코우더(13)는 상기 어드레서 버스를 통해 어드레스신호를 입력하고 데이터버스(19)를 통해 데이터를 입력하여 램(11)에서 보호해야할 영역을 지정하는 보호영역정지신호(PS)를 생성하여 제2도 가의 (B)파형과 같이 같이 노아게이트의 한단자로 입력하고 또한 상기 램(11)또는 롬(12)를 억세스하기 위한 칩선택신호를 생성하여 디멀티플렉서(17)의 입력단(I)으로 입력한다.
한편 입출력포트(!4)는 상기 어드레스버스(18)를 통해 어드레스신호를 입력하고 데이터버스(19)를 통해 데이터를 입력하여 램(11)의 메모리부분중 특정지역을 보호하기 위한 메모리 보호신호(PROT)를 제2도 가의 (A)파형과 같이 상기 노아게이트(15)의 다른 단자로 입력하고 또한 상기 어드레스디코우더(13)의 칩선택신호(CS)가 상기 램(11) 또는 름(12)을 선택할 수 있도록 하는 선택신호(SEL)를 생성하여 상기 디멀티플렉서(17)의 선택단자(S)로 입력한다. 결과적으로 상기 노아게이트(15)는 지정된 지역의 출력보호를 판단하는 제2도(C)파형과 같은 출력보호판단신호를 오아게이트(16)의 한단자로 입력하고 상기 오아게이트(16)는 다른 단자로 상기 중앙처리장치(10)의 메모리 출력신호(MW)를 입력하여 제2도 (D)파형과 같이 메모리 출력보호가 결정되었다는 "하이" 메모리 출력판단신호를 발생한다. 그러나 상기 입출력포트(14)가 제2도 (나)의 (A)파형과 같은 신호를 노아게이트(15)의 한단자로 입력하면 상기 노아게이트(15)는메모리보호신호(PROT)를 상기 오아게이트(!6)로 출력하지 않고 상기 오아게이트(16)는 제2도 (나)의 (D)파형과 같이 메모리 출력보호가 디제이블되거나 어드레스가 지정된 영역이 아닌 다른 영역을 지정하였다는 "로우"메로리 출력판단신호를 발생한다.
상술한 바와같이 본 고안은 램을 이용한 디지털시스템에서 사용자가 선택한 램의 데이터가 중앙처리장치(10)의 메모리 출력신호에 의해 지워지는 것을 방지할 수 있는 이점이 있다.

Claims (3)

  1. 램 출력 보호회로에 있어서. 메모리출력신호선(21), 메모리기입신호선(20), 어드레스버스(18)로 각각 메모리출력신호(MW), 메모리기입신호(MR), 어드레스신호를 출력하고 데이터버스(19)를 통해 데이터를 입출력하여 시스템을 총괄적으로 제어하는 중앙처리자치(10)와,상기 어드레스버스(18)를 통해 어드레스 신호를 입력하고 상기 데이터버스(19)를 통해 데이터를 입출력하는 램(11)과, 상기 어드레스버스(18)를 통해 어드레스신호를 입력하고 데이터버스(19)를 통해 데이터를 출력하는 름(12)과, 상기 어드레스버그(18)를 통해 어드레스 신호를 입력하고 상기 데이터버스(19)를 통해 데이터를 입력하여 상기 램(11)에서 보호해야할 영역을 지정하는 보호영역장치(PS)와 상기 램(11) 또는 름(12)을 억세스하기 위한 칩선택신호(CS)를 생성하는 어드레스디코우더(13)와, 상기 어드레스버스(18)를 통해 어드레스신호를 입력하고 상기 데이터버스(19)를 통해 데이터를 입력하여 상기 램(11)의 메모리부분중 특정지역을 보호하기 위한 메모리 보호신호(PROT)와 상기 어드레스디코우더(13)의 칩선택신호(CS)를 인에이블시키는 선택신호(SEL)을 생성하는 입출력포트(14)와 상기 어드레스디코우더(13)의 보호영역 지정회로(PS)와 상기 입출력포트(14)의 메모리보호신호(PROT)를 입력하여 지정된 영역의 출력보호를 판단하는 출력보호판단 수단과, 상기 출력보호판단수단의 출력보호판단신호에 따라 상기 중앙처리장치(10)의 메모리출력신호선(21)을 통한 메모리출력신호를 상기 램(11)으로 전달할 것인가를 판단하는 메모리출력판단수단과, 상기 어드레스디코우더1!3)의 칩선택신호(CS)를 상기 입출력포트(14)의 선택신호(SEL)에 따라 입력하여 상기 중앙처리장치(10)의 메모리출력신호(MW), 메모리기입신호(MR)를 상기 램(11)이 입력가능하게 하거나 또는 상기 중앙처리장치(10)의 메모리기입신호(MR)를 상기 롬(12)이 입력가능하게 하는 디멀티 플렉서(17)로 구성됨을 특징으로 하는 램 출력 보호회로.
  2. 제1항에 있어서, 상기 출력보호판단수단이 노아게이트로 구성됨을 특징으로 하는 램 출력 보호회로.
  3. 제1항에 있어서, 상기 메모리 출력판단 수단이 노아게이트로 구성됨을 특징으로 하는 램 출력 보호회로.
KR2019880003490U 1988-03-16 1988-03-16 램 출력 보호회로 Expired KR900010178Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019880003490U KR900010178Y1 (ko) 1988-03-16 1988-03-16 램 출력 보호회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019880003490U KR900010178Y1 (ko) 1988-03-16 1988-03-16 램 출력 보호회로

Publications (2)

Publication Number Publication Date
KR890019780U KR890019780U (ko) 1989-10-05
KR900010178Y1 true KR900010178Y1 (ko) 1990-11-03

Family

ID=19273250

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019880003490U Expired KR900010178Y1 (ko) 1988-03-16 1988-03-16 램 출력 보호회로

Country Status (1)

Country Link
KR (1) KR900010178Y1 (ko)

Also Published As

Publication number Publication date
KR890019780U (ko) 1989-10-05

Similar Documents

Publication Publication Date Title
EP0979456B1 (en) Memory access protection
JP3023425B2 (ja) データ処理装置
US20090271861A1 (en) Data processing apparatus and access control method therefor
KR860007589A (ko) 데이터 처리장치
EP0085755A2 (en) Storage fetch protect override controls
EP0109504A2 (en) Protection system for storage and input/output facilities and the like
US5339402A (en) System for connecting an IC memory card to a central processing unit of a computer
US5127096A (en) Information processor operative both in direct mapping and in bank mapping, and the method of switching the mapping schemes
KR900010178Y1 (ko) 램 출력 보호회로
EP0864983A2 (en) Computer system including memory adress management circuit for protecting memory from illegal writing
JPH01123342A (ja) メモリの書込保護回路
US4388707A (en) Memory selecting system
JPS6362778B2 (ko)
JPS6074059A (ja) 記憶装置アクセス制御方式
KR920003271B1 (ko) 마이컴의 제어에 의한 메모리 라이트 방지회로
JPH0227596A (ja) 半導体メモリ
JP2944080B2 (ja) メモリ内容保護回路
JPS5663652A (en) Information processing unit
KR900008240Y1 (ko) 메모리 데이터 보호 회로
KR900015005A (ko) 링 축소 로직 매카니즘
JPH08185360A (ja) 内蔵ｒｏｍ読み出し禁止装置
KR950003384Y1 (ko) 소프트 웨어 보호장치
JPH0689348A (ja) シングルチップ・マイクロコンピュータ
JPH0348954A (ja) キー記憶制御方式
JPS61143852A (ja) 割込みベクトル保護方法

Legal Events

Date Code Title Description
A201 Request for examination
UA0108 Application for utility model registration

Comment text: Application for Utility Model Registration

Patent event code: UA01011R08D

Patent event date: 19880316

UA0201 Request for examination

Patent event date: 19880316

Patent event code: UA02012R01D

Comment text: Request for Examination of Application

UG1501 Laying open of application
UG1604 Publication of application

Patent event code: UG16041S01I

Comment text: Decision on Publication of Application

Patent event date: 19900929

E701 Decision to grant or registration of patent right
UE0701 Decision of registration

Patent event date: 19910118

Comment text: Decision to Grant Registration

Patent event code: UE07011S01D

REGI Registration of establishment
UR0701 Registration of establishment

Patent event date: 19910305

Patent event code: UR07011E01D

Comment text: Registration of Establishment

UR1002 Payment of registration fee

Start annual number: 1

End annual number: 3

Payment date: 19910305

UR1001 Payment of annual fee

Payment date: 19930330

Start annual number: 4

End annual number: 4

UR1001 Payment of annual fee

Payment date: 19941102

Start annual number: 5

End annual number: 5

UR1001 Payment of annual fee

Payment date: 19951026

Start annual number: 6

End annual number: 6

UR1001 Payment of annual fee

Payment date: 19961029

Start annual number: 7

End annual number: 7

UR1001 Payment of annual fee

Payment date: 19971028

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 19981029

Year of fee payment: 9

UR1001 Payment of annual fee

Payment date: 19981029

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
UC1903 Unpaid annual fee