KR900000170B1 - 다이내믹형 메모리셀과 그 제조방법 - Google Patents

Abstract

내용 없음.

Description

다이내믹형 메모리셀과 그 제조방법

제1도는 본 발명의 일실시예를 나타내는 패턴평면도.

제2도는 제1도의 Ⅱ-Ⅱ선 단면도.

제3도는 일실시예의 제작공정 설명도

제4도와 제5도는 본 발명의 다른실시예를 설명하기 위한 단면도.

제6도와 제7도는 종래의 메모리셀을 설명하기 위한 단면도.

* 도면의 주요부분에 대한 부호의 설명

10 : 절연막 11 : P^-형기판

12 : P⁺층 13 : P^-

14 : P형기판 21, 22 : N⁺층

23 : 접촉부 31 : SiN막

32 : 산화막 33 : PSG막

40 : 케이트산화막 50 : 제1다결정실리콘층

60 : 제2다결정실리콘층(게이트 전극)

70 : 비트선 81, 82 : 웰

90 : 반전방지용P층 C : 캐패시터형성영역

TR : 트랜지스터형성영역

본 발명은 반도체기억장치의 다이내믹형 메모리셀과 그 제조방법에 관한 것이다.

최근에는 반도체기억장치의 제조기술이 현저하게 발전하고, 특히 다이내믹램 부문에 있어서는 메모리셀의 고집적화가 실현됨에 따라 이미 256K비트급의 다이내믹램까지 실용화되고 있는 한편 1M비트급 다이내믹램의 연구 실현단계에 와 있다.

1984년 ISSCC에서는 기판에다 깊숙히 도랑을 형성시켜 그 도랑속에 메모리셀 캐패시터를 마련한 구조로된 메모리셀(Co-rrugated Capacitor Cell로써 CCC셀이라 칭한다)을 이용한 1M비트 다이내믹램을 발표하였던바, 이러한 메모리셀에서는 원리적으로는 메모리셀의 규격을 넓히지 않고서도 축적용량을 크게 할 수가 있게 된다. 이때 한층 더 고밀도화 시키려면 소자사이와 소자사이를 분리시키는 필드산화막의 폭과 알루미늄이나 다결정실리콘의 배선폭 및 간격을 좁게 해야 할 필요가 있게 되는데. 이들 요소들의 최소치는 대개 LSI를 제조하는 경우의 마스크배열(mask aligner)의 해상도에 따라 결정되는 것이다.

제6도는 상기한 CCC셀의 단면도를 나타낸 것이고 제7도는 고집적화한 경우의 문제점을 나타낸 것, 즉 양도면은 캐패시터를 구성하고 있는 도랑과 도랑사이의 간격이 좁아졌을 경우를 도시한 것으로서 여기서 제6도의 미설명 부호 14는 p형기판, 21,22는 N⁺층, 31은 소자와 소자사이를 분리시키는 필드산화막, 32는 캐패시터용 산화막, 40은 게이트산화막, 50은 제1다결정실리콘층, 60은 제2다결정실리콘층, 10은 산화막, 70은 비트선(알루미늄), 81,82는 도랑, 90은 반전방지용 p층 c는 캐패시터 형성영역, TR은 트랜지스터 형성영역이다.

상기한 예에서는 각각의 캐패시터 사이를 분리시키는 필드산화막(31)의 폭에 의해 도랑(81)과 도랑(82)사이의 간격이 결정되어지며, 이때 도랑은 필드산화막(31)에 대하여 자체의 정합(自己整合)이 되도록 열려져 있어야 하기 때문에, 제7도에서 알 수 있듯이 산화막(31)부근에서는 N⁺층(22)이 매우 얇아지게 된다. 더우기 RIE(이온 반응형 에칭장치)등을 사용하여 도량을 열면 N+층(22)이 손상을 입거나 오버행(overhang; 역단차)이 발생되게 되는바, 이때 도랑에 캐패시터(C)를 형성시켰을 경우 누설전류가 많아지게 되므로 기억특성이 감소하게 된다. 또 캐패시터 측면간의 거리가 줄어들면 셀과 셀사이의 누설전류가 문제시되며, 특히 소자와 소자사이를 분리시키는 필드 산화막(31)아래에서 캐패시터의 공핍층이 늘어나 각각의 셀사이에 공핍층이 접속되게 되는 현상이 발생하기 쉬워(펀치드루 : punch through), 이로 말미암아 셀 사이에서 간섭현상이 발생되어 기억데이터 파괴가 초래되게 된다.

본 발명은 상기한 문제점을 개선하기 위해서 종래의 소자와 소자사이를 분리하는 필드산화막(절연막)을 제거시킨 구조를 갖게하므로서 캐패시터용의 도랑과 도랑사이의 간격을 마스크배열의 해상도 한계까지 고집적화에 적합하게 근접시킬 수 있도록 되어있는 다이내믹형 메모리셀과 그 제조방법을 제공하고자 함에 목적이 있는 것이다.

상기한 취지로 된 본 발명의 개요는 다음과 같다.

본 발명은 종래의 소자와 소자사이를 분리하는 필드산화막 대신에 캐패시터의 도랑깊이 보다 깊게 형성시키는 고불순물 농도층과 상기 고불순물 농도층위에 정전차폐 되어 있는 도전체층으로 소자사이를 분리시키게 되어 있다.

또한 상기 도전체층을 캐패시터의 한쪽 전극으로 하므로써 고집적화된 다이내믹형 메모리셀을 구현하도록 되어 있다.

이하 도면을 참고하여 본 발명의 일실시예를 상세히 설명하면 다음과 같다.

제1도는 본 발명의 일실시예를 나타내는 패턴평면도이고, 제2도는 제1도의 Ⅱ-Ⅱ선을 따라 절단한 단면도이다. 상기 도면은 제6도의 것에 대응하는 것으로서 대응되는 각부분에는 동일 기호를 표기하였다.

제1도의 평면도 중에는 약 4비트분의 메모리셀이 표시되어 있고, 제2도는 대표적인 1비트에 대해서만 트랜지스터부(TR)와 캐패시터부(C)가 표시되어 있으며, 또한 워드선(WL선) 및 판독/기입선(비트선)이 표시되어 있는데, 상기 워드선은 제2층의 다결정실리콘층으로 만들어져 있는 한편, 비트선은 알루미늄으로 만들어져 있다.

본 실시예는 메모리셀어레이의 구성에 관하여 비트선을 요소요소마다 접어넣는 방식을 이용하고 있으나(close방식), 본 발명은 이에 한정된 것이 아니라 비트선을 평평하게 펴는 오픈(open)방식에도 적용될 수가 있다.

제2도의 구성을 개관하여 보자면, P^-기판(11)위에 두껍게 형성된 P⁺층(붕소가 도우프된 고농도층 1×10¹⁶cm^-3)(12)내에 다 도랑(81,82)을 형성시키고, 상기 도랑 주위에 N⁺(22)을 형성시켜서 MOS캐패시터의 임계전압을 부(負)가 되도록 하고, 이렇게 하여 P⁺-N⁺접합용량을 형성시킨다.

캐패시터(C)의 한쪽 전극은 제1다결정실리콘층(50)으로 형성시키며, 이 전극과 다른쪽 전극이 되는 N⁺층(22)과의 사이에는 100Å정도의 얇은 절연막(32)을 도포한다. 또한 상기 제1다결정실리콘층(50)을 적당히 연장시켜서 적당한 곳에서 접지전위에 접속시킨다. 상기 제1다결정실리콘층(50)은 캐패시터(C)의 게이트전극으로됨과 동시에 이는 트랜지스터(TR)나 접촉부(23)로부터 분리되어 있으므로 서로 이웃한 소자와 소자사이의 정전차폐판으로서도 작용한다. 제2다결정실리콘층(60)은 길게 연장되어 워드선으로 동작하며, 한편으로는 메모리셀의 스위칭 트랜지스터(TR)를 형성하고 있다.

비트선(70)과 메모리셀의 접촉부에는 2비트에 대하여 1개의 비율로 접촉부(23)가 형성되어 있고, 트랜지스터형성부에는 P형의 불순물농도를 낮게 한 p^-층(13)이 형성되어 있다.

제3도에 의해 상기 구성의 제조방법을 설명하면 다음과 같다.

우선 제3a도에 나타낸 바와 같이 P^-형 기판(11)상에 P⁺층(12)을 성장시키고, 제3b도처럼 P⁺층(12)상에 SiN₄막(31)을 도포시킨 후, 캐패시터용 도랑을 마련하기 위하여 사전식각을 행하고 나서 RIE방법으로 도랑(81,82)을 형성시킨다.

이어 계속해서 전면에 비로소 도우핑된 다결정실리콘층(32)을 디포지션(deposition)방법으로 형성시키고, 상기 다결정실리콘층(32)을 가열하여 도랑(81,82)의 주위에 N^-층(22)을 형성시킨다.

그후 제3c도에 나타난 바와 같이 SiN₄막(31)과 다결정실리콘층(32)을 모두 벗겨낸 다음, 트랜지스터와의 경계영역의 접속을 위해 선택적으로 비소를 이온주입시킴에 따라 N^-층(22)을 P^-층(12)상으로 연장시킨다. 이어 계속해서 캐패시터의 절연물이 되는 100Å정도의 SiO₂막(32)을 열산화방식으로 형성시키고, 전면에 제1다결정실리콘층(50)을 디포지션 방법으로 형성시킨다. 그 후 상기 제1다결정실리콘층(50)을 선택적으로 제거하여서 잔여 실리콘층(50)을 캐패시터 및 소자와 소자사이를 분리시키는 정전차폐판으로 하고, 상기 차례판이 없는 부분에 제3c도에 나타낸 것과 같은 해당 차폐용 제1다결정실리콘층(50)을 마스크로하여 N형의 불순물인 비소 또는 인을 이온주입법으로 주입한다.

그 주입 깊이는 약 0.8∼1μ정도이다.

상기영역의 P⁺을 N형의 불순물로 보상했으므로 P^-층(13)이 형성되고, 이어서 제3d도에 나타낸 바와 같이 P^-층(13)과 제1다결정실리콘층(50)상을 산화시켜서 상기 공정에서 형성된 산화물을 게이트산화막(40)으로 한다. 그위에 다시 제1다결정실리콘층(60)을 디포지션방법으로 형성시키고, 트랜지스터가 형성되도록 사진식각을 실시한 후 소오스, 드레인 확산을 행하여 확산영역(21)을 형성시킨다. 다음으로, 제3e도에 나타낸 바와 같이 두꺼운 SiO₂막(10)을 전면에 디포지션방법으로 형성시키고, 접촉부(21)를 마련하여 알루미늄선(70)을 형성시키고, 최후로 보호용의 PSG(Phospho Silicate Glass)막(33)을 디포지션방법으로 형성시켜서 트랜지스터부와 캐패시터가 완성되는 것이다.

상기한 다아내믹형 메모리셀에 있어서는 다음과 같은 이점이 있다.

첫째, 상기한 바와 같이 제6도와 같은 소자와 소자사이를 분리시키는 필드산화막(31)을 필요로 하지 않고도 소자와 소자사이를 분리시킬 수 있기 때문에 공정이 간단해진다. 일반적으로 폭이 좁고 두꺼운 산화막을 형성시키는 기술은 매우 복잡하며 공정도 길어지지만 본 발명은 이런 문제를 해결하였다.

둘째, 상기 두꺼운 산화막(31)을 필요로 하지 않으므로 도랑(81,82)부분에서 오버행이 발생하지 않는다. 따라서 데이터 유지특성이 좋은 메모리셀이 얻어진다.

셋째, 소자간의 간격을 마스크배열 해상도의 한계치로 만들 수 있으므로 종래보다 고밀도화된 다이내믹 메모리를 만들 수 있다. 따라서 동일 칩크기에서 보다 대용량의 메모리를 축적할 수 있으므로 원가를 절감할 수 있다.

넷째, 메모리셀을 P⁺층(12)내에 만들어 넣게 되므로 메모리의 신속성을 향상시킬 수 있다. 결국 실리콘 기판내에는 매우 근소하기는 하나 결정(結晶)이 산란하게 되므로 이렇게 산란하는 통상 소수캐리어의 발생원으로 되고, 소수캐리어는 기판내를 이동하여 메모리셀에 포획되어 셀내의 정공(hole)과 재결합하게 되는바, 이는 패키지(package)밖에 포함되어 있는 높은 에너지 입자에 의한 소수캐리어의 경우에도 마찬가지다. 전자는 유지특성인 하드에러(hard error)가, 후자는 소프트에러(soft error)가 되므로 이들 소수캐리어를 정공과 재결합시키는 확률을 높게할 수 있으므로 에러를 감소시킬 수 있다. 따라서 본 발명은 메모리셀을 P⁺층(12)에 형성하므로써 이들 불량에 대한 내성(耐性)을 대폭적으로 향상시킬 수 있다.

다섯째, 도랑(81)과 도랑(82)사이에 P⁺층(12)의 일부가 존재하므로 종래와 같이 공핍층이 늘어나지 않음에 따라 셀 사이에서의 데이터의 간섭(펀치드루)이 일어나는 일은 없다. 역으로 메모리셀 기판측에 공핍층이 늘어나지 않으므로 상기 부분의 PN접합용량이 커지고 효과적으로 축적량을 크게할 수가 있다.

여섯째, 본 발명의 메모리셀에서는 제1다결정실리콘층(50)의 개구부를 통하여 자체정합적으로 P⁺형(12)에 N형 불순물을 카운터 도우프(counter dope)시켜서 트랜지스터부와의 접촉부를 P^-로 만드므로 이로부터 스위칭트랜지스터의 임계전압이 높아져 통과하는 것을 방지할 수 있다.

또한 접촉부(21)에서의 PN접합용량을 적게하는 것이 가능하며, 비트선의 용량을 대폭적으로 감소시킬 수 있으므로 P⁺-N⁺접합용량에 비해 상기 부분의 용량을 1/10정도로 감소시키는 것도 가능하다. 이에따라 전비트선의 충방전에 따라 소비되는 전력을 적게하는 것이 가능하므로, 저소비전력화에 기여하는 것이다.

본 발명은 상기 실시예만에 국한 하는 것이 아니라 여러가지로 응용할 수 있는 것이다. 예를 들면, 상기 실시예에 있어서는 캐패시터의 절연물로서 SiO₂막(32)을 이용하고 있으나 SiN이자 SiN과 SiO₂와의 적층구조를 갖는 것을 이용해도 좋다. 또한 실시예에서는 캐패시터의 제1다결정실리콘층(50)이 구멍을 완전히 메우고 있지는 않으나, 제4도에 나타난 바와 같이 다결정실리콘층(50)에서 도랑를 완전히 메우도록 해도 좋다. 또한 제5도에 나타난 바와 같이 제2도의 캐패시터(C)와 스위칭트랜지스터(TR)사이에 N⁺층(21)을 제거하고 제1다결정실리콘층(50)상에 절연물(101)을 매개하여 제2다결정실리콘층(60)을 도포시킨 구성으로해도 좋다. 이 경우 트랜지스터의 챈널길이는 마스크배열에 의해 변화하지만 마스크배열 정도가 개선된다면 다시 고집적화할 수 있다.

상기한 바와 같이 본 발명은 종래의 구조에서 소자와 소자사이를 분리하는 산화막을 제거한 구조로 되어 있기 때문에 캐패시터용 도랑과 도랑간격을 마스크배열의 해상도 한계에까지 접근시킬 수 있다. 이에 따라 고집적화에 적합한 것이면서 특성이 우수한 다이나믹형 메모리셀을 구현할 수가 있다.

Claims (3)

1개의 MOS 캐패시터와 1개의 MOS 트랜지스터로 1비트를 형성시킨 다이내믹형 메모리셀 본체를 구비하고 있으면서 상기 MOS 캐패시터를 상기 반도체기판에 형성시킨 도랑부분에 설치해서 이루어진 다이내믹형 메모리셀에 있어서, 상기 MOS 캐패시터는 제1도전형 반도체기판상에 설치되는 한편 제1도전형불순물을 고농도로 포함하는 제1도전형의 제1반도체층에 도랑을 형성시킨 것으로 되고, 상기 도랑의 주위에는 제2도 전형의 제1반도체층이 형성되어 있으며, 상기 제1, 제2반도체층상에는 절연막을 매개한 도전체층이 형성되어 있고, 인접한 다른 메모리셀과 상기 제2반도체층의 사이는 상기 제1의 반도체층으로 인하여 전기적으로 분리되는 한편, 제1, 제2반도체층 상에는 소자를 분리시키는 필드절연막이 설치되어 있지 않는 것을 특징으로 하는 다이내믹형 메모리셀.

제1항에 있어서, 상기 MOS 트랜지스터는 각 트랜지스터를 형성하는 제1도전형의 제3반도체층을 상기 제1반도체층상에 설치하고, 상기 제3반도체층의 제1도전형 불순물 농도를 상기 제1반도체층의 제1도전형 불순물 농도보다 낮게 하여서 만들어진 것임을 특징으로 하는 다이내믹형 메모리셀.

반도체기판상에다 1개의 MOS 캐패시터가 1개의 MOS 트랜지스터로 1비트를 형성시켜서 되는 다이내믹 메로리셀을 복수개 형성시키되, 상기 반도체기판상에 도랑을 마련하여 상기 MOS 캐패시터를 상기 도랑에다 형성시키는 다이내믹형 메모리셀의 제조방법에 있어서, 상기 MOS 캐패시터는 제1도전형 반도체기판상에 해당기판보다 고농도인 제1도전형 불순물을 포함하는 제1반도체층을 형성시키는 공정과, 상기 제1반도체층에 도랑을 만드는 공정, 상기 각 도랑을 만들때 이용한 마스크로 제2도전형의 제2반도체층을 형성시키는 공정, 상기 도랑 및 그 주변에 절연막을 형성시켜서 그 절연막의 상부에 캐패시터 전극을 형성시키는 공정, 상기 MOS 트랜지스터는 상기 캐패시터 전극을 마스크로 해서 상기 제1반도체층에서 제2도전형 불순물을 도우핑하여 상기 제1반도체층의 일부를 저농도화 한 제1도전형의 제3반도체층을 형성시키는 공정, 상기 제3반도체층에 상기 MOS 트랜지스터와 데이터선의 접촉부를 형성시키는 공정 등을 통해서 만들어지는 것임을 특징으로 하는 다이내믹형 메모리셀의 제조방법.

Images