[go: up one dir, main page]

KR890004566B1 - 반도체 제조공정중의 패턴의 씨디변화를 모니타링하기 위한 테스트 패턴 - Google Patents

반도체 제조공정중의 패턴의 씨디변화를 모니타링하기 위한 테스트 패턴 Download PDF

Info

Publication number
KR890004566B1
KR890004566B1 KR1019870002613A KR870002613A KR890004566B1 KR 890004566 B1 KR890004566 B1 KR 890004566B1 KR 1019870002613 A KR1019870002613 A KR 1019870002613A KR 870002613 A KR870002613 A KR 870002613A KR 890004566 B1 KR890004566 B1 KR 890004566B1
Authority
KR
South Korea
Prior art keywords
pattern
line
current layer
layer
patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
KR1019870002613A
Other languages
English (en)
Other versions
KR880011882A (ko
Inventor
이원식
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR1019870002613A priority Critical patent/KR890004566B1/ko
Priority to US07/170,428 priority patent/US4863548A/en
Priority to JP63065597A priority patent/JPS63253201A/ja
Publication of KR880011882A publication Critical patent/KR880011882A/ko
Application granted granted Critical
Publication of KR890004566B1 publication Critical patent/KR890004566B1/ko
Expired legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70625Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Length-Measuring Instruments Using Mechanical Means (AREA)

Abstract

내용 없음.

Description

반도체 제조공정중의 패턴의 씨디변화를 모니타링하기 위한 테스트 패턴
제1도는 종래 간단한 구조의 목측용 씨디바아.
제2도는 종래의 목측용 Murray Dagger씨디바아.
제3도는 본 발명의 씨디바아중 기판층과 현재층의 정렬 오차가 없고 기판층의 씨디변화가 없는 경우의 실시예.
제4도는 본 발명의 씨디바아중 기판층과 현재층의 정렬 오차가 없고 기판층의 씨디만 변화하는 경우의 실시예.
제5도는 본 발명의 씨디바아중 기판층과 현재층의 씨디는 변화가 없고 정렬 오차만 있는 경우의 실시예.
본 발명은 반도체 장치 제조공정에서 각층의 씨디(CD ; Critical Dimension)변화 측정을 위한 테스트 패턴인 씨디바아(CD Bar)에 관한 것으로, 특히 목측이 가능한 씨디바아에 관한 것이다.
통상적으로, 반도체소자의 제조공정은 반도체 기판상에 4-5개에서 20여기 가지의 서로 다른 층을 순차적으로 성장 또는 도포해 나감과 동시에 사진식각 방법을 이용하여 형성된 각층에 소정의 패턴을 형성하는 것이며, 이와같이 형성된 각층은 수직적으로 집적이 되어 하나의 반도체 장치를 이루게 된다.
이러한 반도체 장치의 개개의 층에 형성된 개개의 패턴의 평면적 크기는 반도체 장치 전체 동작 특성에 큰 영향을 미치게 되므로 반도체 장치의 설계시에는 이 반도체 장치를 구성하는 개개의 패턴의 크기를 특정된 동작에 알맞도록 적절히 설정해야 하며, 반도체 장치 제조시에는 개개의 패턴의 크기를 설계치대로 유지시키는 것이 중요한 문제점이다.
따라서 반도체 장치의 제조공정중 필요한 제조공정 단계에서 형성된 개개의 치수(이하 씨디라 칭함)의 변화를 감시할 필요성이 있다.
그러나 반도체 장치의 제조공정중 개개의 층에 형성된 패턴들의 씨디를 일일이 측정한다는 것은 어려운 일이므로 개개의 층마다 형성된 패턴들의 씨디변화를 현미경을 통해 모니터할수 있는 특별한 테스트 패턴(이하 씨디바아라 칭함)을 웨이퍼상의 스크라이빙 영역 또는 칩의 소자가 형성되지 않는 영역에 형성하는 방법이 사용되어 왔다.
즉 동일 층상에 형성되는 패턴들은 동일 제조방법에 의해서 형성이 되므로 이 층의 개개의 패턴의 씨디는 서로 다르지만, 개개의 패턴의 씨디의 변화는 모든 패턴에 걸쳐서 동일하게 유지되므로 씨디바아의 씨디변화를 감시하면 모든 패턴의 씨디의 증분 또는 감소분을 알 수 있다.
상기와 같은 씨디바아의 종류는 크게 두가지로 나눌수 있다. 그 첫째는 특별한 기계장치를 이용하여 씨디를 측정하기 위한 씨디바아이고, 둘째는 단순히 현미경을 사용한 관측자의 목측에 의해서만 씨디변화를 측정할수 있도록 특정의 패턴으로 설계된 씨디바아이다. 첫번째의 경우에는 상당히 정확한 측정을 할수 있으나 측정자체가 복잡하고 많은 시간이 소모되는 단점이 있고, 두번째의 경우에는 정확성은 떨어지더라도 측정이 간편하고 단시간에 측정이 가능한 특징이 있다.
그러나 반도체 장치의 제조공정은 전술한 바와같이 개개의 층마다 다수의 패턴을 형성해 나가는 것이기 때문에 패턴 형성 공정 완료시마다 일일이 씨디를 특별한 기계장치로 측정한다는 것은 매우 복잡하고 어려운 일이다.
따라서 이와같은 이유로하여 목측용의 씨디바아를 사용하여 반도체 장치 제조공정시 개개의 층에 형성된 패턴 전체의 씨디변화를 측정할수 있게 된다.
제1도는 종래의 간단한 구조의 목측용 씨디바아로써, 씨디바아의 가로변의 길이가 설계시의 최소 씨디변화량(이하 0.1μm로 가정한다)만큼씩 차이가 나는 다수의 상단 직사각형들과 다수의 하단 직사각형들을 서로 어긋나게 배열하여, 상단 직사각형과 하단 직사각형의 각각의 한 세로변이 일직선상에 놓이는 경우를 찾으므로써 씨디의 변화를 알수 있다.
제1(a)도는 현재의 제조공정에서 형성된층(이하 "현재층"이라 칭함)에 형성된 패턴들의 씨디의 변화가 없는 경우를 나타낸 예시도로서, 도면에서 하단 직사각형(11)과 상단 직사각형(12)의 한 세로변이 "0"이라고 표시된 일직선상에 놓여 있으며, 이는 씨디의 변화가 없음을 나타낸다.
제1(b)도는 현재층에 형성된 패턴들의 씨디가 0.2μm만큼 감소했을때의 형상을 나타낸 예시도로서, 상기 제1(a)도의 직사각형들이 각각 사변에서 0.1μm씩 감소하여 결국은 가로변과 세로변이 각각 0.2μm씩 감소한 형상을 나타내게 되며, 도면에서 하단 직사각형(13')과 상단의 직사각형(14')의 한 세로변이 "2"라고 표시된 곳에서 일적선상에 놓이게 되기 때문에 현재층에 형성된 패턴들의 씨디가 0.2μm만큼 감소했음을 나타낸다.
상기와 같은 방법으로 살펴보면, 도시된 제1(c)도와 제1(d)도는 현재층에 형성된 패턴들의 씨디변화가 각각 0.3μm감소하고, 0.1μm증가한 것을 나타내고 있음을 쉽게 알수 있다.
따라서 상기 제1도와 같은 씨디바아를 사용하게 되면 0.1μm단위로 씨디변화를 목측할수 있으나 상단 사각형의 세로변과 하단 사각형의 세로변이 일직선상에 놓였는가를 확실히 판단할수 있는 기준선이 없기 때문에 목측의 오차가 상당히 있을 수 있었다.
또한 이런점을 보완하기 위하여 제1(a)도에 도시한 바와같이 중심선 부근의 형상을 점선과 같이 개조하여 상단 사각형의 세로변과 하단 사각혀의 세로변이 일직선상에 놓일대 해당 사각형들의 꼭지점이 서로 만나게 할수는 있으나, 반도체 장치 제조공정시 사진식각 기술자체의 문제로 꼭지점의 각이 예리하게 유지되지 않고 두꼭지점 사이에 에칭이 되지 않는 소정의 부분이 형성되므로 효과를 얻기 어려운 점이 있었다.
제2도는 종래의 Murray Dagger라고 불리우는 씨디바아로서, 계단의 높이가 0.1μm씩 증가하는 계단형의 패턴을 형성하여 현재층에 형성된 패턴들의 씨디변화가 0.1μm씩 감소할때마다 계단이 하나씩 제거되도록 하며, 측면에는 씨디바아의 씨디의 변화를 알수 있도록 기호나 숫자를 표시하여 씨디바아의 뾰족한 쪽의 끝이 지시하는 숫자 또는 기호를 읽음으로써 씨디의 감소분을 측정할수 있게 했다.
따라서 제2(a)도는 씨디의 감소분이 0.1μm이내인 경우이고, 제2(b)도는 씨디의 감소분이 0.1-0.2μm 사이인 경우이며, 제2(c)도는 씨디의 감소분이 0.3-0.4μm 사이인 경우를 나타내고 있으며 제2(d)도를 씨디가 증가한 경우를 나타낸다.
상기와 같은 Murray Dagger씨디바아는 씨디가 감소하는 경우에는 목측이 용이하나 제2(d)도와 같이 씨디가 증가할때는 씨디바아의 폭만이 증가하고 길이에는 변화가 없으므로 씨디가 증가하는 경우에 있어서는 목측이 불가능했다.
또한 상기의 씨디바아는 계단이 소멸하는 것을 이용하여 씨디를 측정하기 때문에 통상적으로 설계시의 최소 CD변화량인 0.1μm까지 계단층의 형상을 정확히 형성할수 있어야 한다.
그러나 현재 널리 사용되고 있는 사진식각 기술(Photolithograpic technology)에서 0.5μm이하의 폭을 가지는 정밀한 포토마스트 패턴 형성이 곤란하기 때문에 상기 씨디바의 끝이되는 0.1μm폭의 계단을 형성하는 것이 곤란하다. 그러므로 상기의 씨디바아는 현재층에 형성되는 패턴의 씨디변화가 0.5μm이하인 반도체 장치 제조시나 또는 씨디가 증가하는 경우에는 사용할수 없는 문제점이 있었다.
따라서 본 발명의 목적은 씨디의 변화가 증가 또는 감소하는 경우에도 씨디변화량의 목측이 용이한 목측용 씨디바아를 제공함에 있다.
본 발명의 또다른 목적은 설계시의 최소 씨디변화량까지 씨디변화 측정이 가능함과 동시에 씨디바아 패턴의 형성이 용이한 목측용 씨디바아를 제공함에 있다.
상기와 같은 본 발명의 목적을 달성하기 위하여 현재의 반도체 장치 제조공정중 반도체 기판상에 형성된 현재층의 패턴들의 씨디변화를 목측하기 위한 본 발명에 따른 테스트 패턴은 상기 현재층 하부의 소정층에 형성된 기준 패턴과, 상기 기준 패턴의 한 모서리가 되며 일직선상에 있는 기준라인과, 상기 기준라인에 평행하고 모서리가 되는 다수의 지시계단선분들을 가지고 있으며 상기 선분들의 연장선들은 서로 동일간격으로 이격되어 현재층에 형성되고 상기 선분들중 하나가 상기 기준라인상에 있도록된 계단형상의 제1패턴과, 상기 기준라인에 평행하고 모서리가 되는 다수의 지시계단선분들을 가지고 있으며 이 지시계단선분들의 각각은 상기 제1패턴의 각각의 선분들의 연장선상에 있고 상기 제1패턴과 이격하여 상기 현재층에 형성된 계단 형상의 제2패턴으로 구성함을 특징으로 한다.
또한 상기와 같은 본 발명에 따른 테스트 패턴의 지시계단선분에 인접한 현재층에는 씨디 증가 또는 감소 변화량을 측정하기 위한 씨디값 또는 기호가 배치된다.
이하 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
제3도를 참조하면 전의 제조 공정중 반도체 기판상에 형성된층(이하 "기판층"이라 칭함)에 형성된 기준패턴(23)은 이 패턴의 한 모서리가 되는 수직의 기준라인(20)을 가지고 있다. 현재의 제조공정중 형성된층, 즉 현재층에 형성된 한쌍의 씨디바아(60)과 (61)은 각각 Murray Daggers의 씨디바아의 형상과 유사하지만 하부계단들(64)와 (66)의 각각의 폭은 현재의 사진식각 기술이 용이하게 적용될수 있도록 Murray Daggers의 형상의 끝단의 폭보다 넓다. 본 발명에 따른 보다 나은 실시예로는 현재층의 하부 계단들(64)와 (66)의 각 폭은 적어도 0.5μm이상이 바람직하다. 상부 씨디바아(21)와 하부 씨디바아(22)는 각각 이들의 수직 모서리들이 되는 다수의 지시계단선분들(71)을 가지고 있다. 또한 상부 씨디바아(21)의 각각의 지시계단선분들의 연장선상에 상기 하부 씨디바아(22)의 각각의 지시계단선분들이 놓여 있고 상기 연장선들은 서로 동일한 간격 즉 설계시의 최소 씨디변화량(0.1μm이라 가정함)만큼 수평방향으로 이격되어 있으며 또한 상기 기준라인(20)에 평행하다. 또한 상기 기준라인(20)은 상기 상부 씨디바아(21)와 하부 씨디바아(22)의 각각의 하부 계단과 상부 계단의 지시계단선분들 사이에 이들과 평행하게 배치된다. 또한 상부와 하부의 씨디바아(21)과 (22)은 소정점에 대하여 대칭이 되도록 배치가 된다. 각 지시계단선분에 인접하여 현재층에 형성된 패턴들의 씨디변화를 나타낼수 있는 일련의 씨디바아값들이 형성 배치되 있다.
현재층에 형성된 패턴들이 포토레지스트의 현상 또는 사진식각 기술에 의해 양각된 패턴이라 가정하면 상부 씨디바아(21)는 양의 씨디바아값을 지시하고 하부 씨디바아(22)는 음의 씨디바아 값을 지시할 것이다.
기판층에 형성된 기준패턴(23)과 현재층에 형성된 씨디바아(60)과 (61)은 모두 반도체 기판상의 스크라이빙 영역 또는 전기적 소자들의 패턴영역으로 사용되지 않는 영역에 형성될 수 있음을 유의해야 한다.
또한 제3도는 기판층과 현재층의 패턴형성시 마스크 정열 오차(mask alignment shift)가 없고 기판층의 패턴들의 씨디변화가 없으며 현재층의 패턴의 씨디변화가 있는 경우의 실시예이다.
제3(a)도는 현재층에 형성된 패턴들의 씨디변화가 없는 경우를 나타낸 도면으로서, 상부 씨디바아(21)는 기판층에 형성된 기준패턴(23)의 기준라인(20)과 씨디바아값 "0"에 대응하는 지시계단선분과 만나고 하부 씨디바아(22)도 상기 기준라인(20)과 씨디바아값 "0"에 대응하는 지시계단선분과 만나므로 상기 두 씨디바아값의 차는 0이 된다. 그러므로 현재층에 형성된 패턴들의 씨디의 변화가 없음을 알수 있다.
제3(b)도는 현재층에 형성된 패턴들의 씨디가 0.2μm만큼 증가한 경우로써, 상부 씨디바아(24)는 기판층의 기준라인(20)과 씨디바아값 "1"에 대응하는 지시계단선분과 만나고 하부 씨디바아(25)는 기판층의 기준라인(20)과 씨디바아값 "-1"에 대응하는 지시계단선분과 만나기 때문에 상기 두 씨디바아값을 빼면 "2"가 되므로 현재층에 형성된 패턴들의 씨디가 0.2μm만큼 증가했음을 알수 있다.
제3(c)도는 현재층에 형성된 패턴들의 씨디가 0.2μm만큼 감소한 경우로써, 상부 씨디바아(26)는 기판층의 기준라인(20)과 씨디바아값 "-1"에 대응하는 지시계단선분과 만나고 하부 씨디바아(27)는 기판층의 기준라인(20)과 씨디바아값 "1"에 대응하는 지시계단선분과 만나기 때문에 상기 두 씨디바아값들의 차이는 "-2"가 된다. 그러므로 현재층에 형성된 패턴들의 씨디가 0.2μm만큼 감소했음을 알수 있다.
제3(d)도는 상부 씨디바아(28)는 기판층의 기준라인(20)과 씨디바아값 "-3"에 대응하는 지시계단성분과 만나고 하부 씨디바아(29)는 기판층의 기준라인(20)과 씨디바아값"3"에 대응하는 지시계단선분가 만나기 대문에 현재층에 형성된 패턴들의 씨디가 0.6μm만큼 감소했음을 알수 있다.
제4도는 본 발명의 씨디바아 중에서 기판층과 현재층의 마스크 패턴형성시 마스크 정렬 오차가 없고 현재층에 형성된 패턴들의 씨디도 변화가 없으며 기판층에 형성된 패턴들의 씨디만 변화하는 경우의 실시예이다.
제4(a)도는 기판층의 기준패턴(33)이 0.2μm만큼 증가한 경우로써, 상부 씨디바아(30)는 기판층의 기준라인(31)과 씨디바아값 "-1"에서 만나고 하부 씨디바아(32)는 기판층의 기준라인(31)과 씨디바아값 "-1"에서 만나므로 상기 두 씨디바아값의 는 "0"이 된다. 그러므로 현재층에 형성된 패턴들의 씨디의 변화가 없음을 알수 있다.
제4(b)도는 기판층에 형성된 패턴들의 씨디변화가 없는 경우로써, 제3(a)도와 같이 상부 씨디바아(30)와 하부 씨디바아(32)가 기준패턴(35)의 기준라인(34)과 각각 "0"에서 만나므로 현재층 패턴들의 씨디의 변화가 없음을 알수 있다.
제4(c)도는 기판층 패턴들의 씨디가 0.2μm만큼 감소한 경우로써, 상부 씨디바아(30)는 기준패턴(36)의 기준라인(37)과 씨디바아값 "1"에서 만나고 하부 씨디바아(32)는 기판층의 기준라인(37)과 씨디바아값 "1"에서 만나므로 상기 두 값의 차는 "0"가 된다. 그러므로 현재층 씨디의 변화가 없음을 알수 있다.
제4(d)도는 기판층 패턴들의 씨디가 0.4μm만큼 감소한 경우로써, 기준패턴(38)의 기준라인(39)과 만나는 상부 씨디바아(30)의 씨디바아값에서 하부 씨디바아(32)의 씨디바아값을 빼면 "0"가 되므로 역시 현재층 씨디의 변화가 없다는 것을 알수 있다.
상기 제4(a)-제4(d)도에서 알수 있는 바와같이 기판층 패턴들의 씨디가 변화하여 기판층의 기준선이 이동했음에도 불구하고 각 경우에서 상부 씨디바아값에서 하부 씨디바아값을 뺀값이 "0"로 동일하게 나타나므로 관측자가 기판층 패턴들의 씨디변화량을 알지 못할 경우에도 상부 씨디바아값과 하부 씨디바아값만을 읽어서 현재층 패턴의 씨디변화량을 용이하게 측정할수 있음을 알수 있다.
제5도는 본 발명의 씨디바아중 현재층 패턴들과 기판패턴들의 씨디는 변화가 없고 기판층 패턴과 현재층 패턴형성시 마스크 정렬 오차만 있는 경우의 실시예이다.
제5(a)도는 기판층 마스크 패턴(40)이 우측으로 0.1μm이동하거나 또는 현재층 마스크 패턴(80)(81)이 좌측으로 0.1μm이동하여 정렬 오차가 생긴 경우로서, 상부 씨디바아(41)와 하부 씨디바아(42)는 기준라인(43)과 씨디바아값 "-1","1"에서 만나고 이 두값의 차는 0이 되므로 현재층 패턴의 씨디변화는 없음을 알수 있다.
제5(b)도는 기판층 마스크 패턴(40)과 현재층 마스크 패턴(80)(81)이 동시에 동일방향으로 동일값만큼 이동하여 기판층 패턴과 현재층 패턴의 정렬 오차가 없는 경우로써, 기판층의 기준라인(43)과 만나는 상부 씨디바아(44)의 씨디바아값과 하부 씨디바아(45)의 씨디바아값은 모두 "0"이 되고 이 두값의 차는 "0"이므로 현재층 패턴의 씨디변화가 없음을 알수 있다.
제5(c)도는 정열 오차가 우측으로 0.1μm만큼 생긴 경우로서 상부 및 하부 씨디바아(46)(47)의 값은 모두-1이며 제5(d)도는 마스크 정렬 오차가 우측으로 0.3μm만큼 생긴 경우로서 상부 및 하부 씨디바아(48)(49)의 값은 모두 절대값이 -3이다. 따라서 위의 두 경우에서 상부 씨디바아의 값에서 하부 씨디바아의 값을 뺀값은 모두 정렬 오차가 없는 경우와 동일한 값인 "0"이 된다. 그러므로 기판층과 현재층간의 마스크 정렬 오차에 무관하게 현재층 패턴의 씨디를 측정할수 있음을 알수 있다.
상기와 같은 본 발명에서 현재층의 씨디변화량은(상부 씨디바아의 씨디바아 값)-(씨디바아의 씨디바아의 값)×(설계시의 최소 CD변화량)이며 상기 계산된 씨디변화량의 부호가 음일때에는 현재층 패턴의 씨디는 감소한 것을 나타내고 만약 양일때에는 현재층 패턴의 씨디가 증가했음을 나타낸다. 이 경우는 현재층 패턴이 양각된 경우를 나타낸다. 그러나 현재층 패턴이 음각된 경우에는 감소와 증가만을 반대로 하면 된다.
또한 반도체 소자의 제조공정중의 사진식각 기술은 인접패턴들과의 간격과 패턴들의 밀도에 따라 씨디변화량의 약간씩 변하는 특징이 있으므로 이를 보완하기 위해서 상술한 씨디바아는 인접한 동일층의 패턴들과 소정의 간격을 유지하여 주는 것이 바람직하다.
전술한 바와같이 본 발명에 따른 상부 씨디바아와 하부 씨디바아는 서로 소정점에 대하여 점 대칭인 경우를 실시예로 설명하였지만 상부 씨디바아와 하부 씨디바아가 소정 직선에 대해 선 대칭인 경우에도 마찬가지임을 이 분야의 통상의 지식을 가진자는 용이하게 이해할수 있을 것이다. 또한 하부 씨디바아가 상부 씨디바아를 평행 이동한 관계에 있을 경우에는 하부 씨디바아의 씨디바아값의 부호만 반대로 하면된다.
따라서 본 발명은 기판층의 씨디가 변하거나 기판층과 현재층의 정렬 오차가 있어도 씨디변화량의 목측이 용이하며 씨디바아 패턴의 용이한 이점이 있다.

Claims (3)

  1. 현재의 반도체 장치 제조공정중 반도체 기판상에 형성된 현재층의 패턴들의 크리티칼 디멘죤 변화를 목측하기 위한 테스트 패턴에 있어서, 상기 현재층 하부의 소정 층에 형성된 기준패턴과, 상기 기준패턴의 한모서리가 되며 일직선상이 되는 기준라인과, 상기 기준라인에 평행하고 모서리가 되는 다수의 지시계단선분들을 가지고 있으며 상기 선분들의 연장선들은 서로 동일 간격으로 이격되어 현재층에 형성되고 상기 선분들중 하나가 상기 기준라인상에 있도록 된 계단 형상의 제1패턴과, 상기 기준라인에 평행하고 모서리가 되는 다수의 지시계단선분들을 가지고 있으며 이 지시계단선분들의 각각은 상기 제1패턴의 각각의 선분들의 연장선상에 상기 제1패턴과 이격하여 상기 현재층에 형성된 계단 형상의 제2패턴으로 구성함을 특징으로 하는 테스트 패턴.
  2. 제1항에 있어서, 상기 제1패턴과 제2패턴의 지시계단선분에 대응하는 인접영역에 대응한 크리티칼 디멘죤을 나타내는 부호 및 숫자가 인쇄됨을 특징으로 하는 테스트 패턴.
  3. 제1항에 있어서, 상기 제1패턴과 제2패턴의 각각이 직각 삼각형으로된 계단형상이며 하부계단의 높이가 적어도 0.5μm이상임을 특징으로 하는 테스트 패턴.
KR1019870002613A 1987-03-21 1987-03-21 반도체 제조공정중의 패턴의 씨디변화를 모니타링하기 위한 테스트 패턴 Expired KR890004566B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019870002613A KR890004566B1 (ko) 1987-03-21 1987-03-21 반도체 제조공정중의 패턴의 씨디변화를 모니타링하기 위한 테스트 패턴
US07/170,428 US4863548A (en) 1987-03-21 1988-03-18 Test pattern for use monitoring variations of critical dimensions of patterns during fabrication of semiconductor devices
JP63065597A JPS63253201A (ja) 1987-03-21 1988-03-18 半導体製造工程においてパターンの限界寸法の変化をモニタするためのテストパターン

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019870002613A KR890004566B1 (ko) 1987-03-21 1987-03-21 반도체 제조공정중의 패턴의 씨디변화를 모니타링하기 위한 테스트 패턴

Publications (2)

Publication Number Publication Date
KR880011882A KR880011882A (ko) 1988-10-31
KR890004566B1 true KR890004566B1 (ko) 1989-11-15

Family

ID=19260198

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870002613A Expired KR890004566B1 (ko) 1987-03-21 1987-03-21 반도체 제조공정중의 패턴의 씨디변화를 모니타링하기 위한 테스트 패턴

Country Status (3)

Country Link
US (1) US4863548A (ko)
JP (1) JPS63253201A (ko)
KR (1) KR890004566B1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8811678D0 (en) * 1988-05-17 1988-06-22 British Telecomm Linewidth loss measurement
DE3942861A1 (de) * 1989-12-23 1991-06-27 Bosch Gmbh Robert Verfahren zur bestimmung der lage eines pn-uebergangs
EP0477957A1 (en) * 1990-09-28 1992-04-01 Nec Corporation Process of fabricating semiconductor IC devices, including several lithographic steps and check patterns
US5546114A (en) * 1991-09-18 1996-08-13 Tektronix, Inc. Systems and methods for making printed products
US5512930A (en) * 1991-09-18 1996-04-30 Tektronix, Inc. Systems and methods of printing by applying an image enhancing precoat
US5259920A (en) * 1991-12-31 1993-11-09 At&T Bell Laboratories Manufacturing method, including etch-rate monitoring
US5458731A (en) * 1994-02-04 1995-10-17 Fujitsu Limited Method for fast and non-destructive examination of etched features
JP3214279B2 (ja) * 1995-01-31 2001-10-02 ヤマハ株式会社 半導体装置の製造方法
US5971586A (en) * 1995-04-21 1999-10-26 Sony Corporation Identifying causes of semiconductor production yield loss
US5711848A (en) * 1995-06-06 1998-01-27 Sony Corporation Non-product patterned particle test wafer and testing method therefor
US5847818A (en) * 1997-07-16 1998-12-08 Winbond Electronics Corp. CD vernier apparatus for SEM CD measurement
KR19990060943A (ko) * 1997-12-31 1999-07-26 윤종용 반도체장치 제조용 계측설비의 기준 웨이퍼 및 이의 제조방법
KR20000045476A (ko) * 1998-12-30 2000-07-15 김영환 반도체소자의 테스트 패턴
US6429930B1 (en) 2000-09-06 2002-08-06 Accent Optical Technologies, Inc. Determination of center of focus by diffraction signature analysis
US20060100730A1 (en) * 2002-07-12 2006-05-11 Parkes Alan S Method for detection and relocation of wafer defects
WO2004008501A1 (en) * 2002-07-12 2004-01-22 Jeol Usa, Inc. Method for detection and relocation of wafer defects
US7119893B2 (en) * 2003-04-10 2006-10-10 Accent Optical Technologies, Inc. Determination of center of focus by parameter variability analysis
US7856138B2 (en) * 2005-02-24 2010-12-21 Applied Materials Israel, Ltd. System, method and computer software product for inspecting charged particle responsive resist
KR20100031962A (ko) * 2008-09-17 2010-03-25 삼성전자주식회사 카본계막 식각 방법 및 이를 이용한 콘택홀 형성방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4141780A (en) * 1977-12-19 1979-02-27 Rca Corporation Optically monitoring the thickness of a depositing layer
JPS5740934A (en) * 1980-08-26 1982-03-06 Nec Corp Manufacture of semiconductor element
JPS5756934A (en) * 1980-09-22 1982-04-05 Nec Corp Manufacture of semiconductor element
JPS58180027A (ja) * 1982-04-16 1983-10-21 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPS5951539A (ja) * 1982-09-17 1984-03-26 Nec Corp 半導体装置
JPH0669031B2 (ja) * 1984-07-17 1994-08-31 日本電気株式会社 半導体装置
JP3468372B2 (ja) * 1992-09-07 2003-11-17 株式会社日立メディコ 定位的放射線治療装置

Also Published As

Publication number Publication date
JPS63253201A (ja) 1988-10-20
KR880011882A (ko) 1988-10-31
US4863548A (en) 1989-09-05
JPH0411801B2 (ko) 1992-03-02

Similar Documents

Publication Publication Date Title
KR890004566B1 (ko) 반도체 제조공정중의 패턴의 씨디변화를 모니타링하기 위한 테스트 패턴
US4433911A (en) Method of evaluating measure precision of patterns and photomask therefor
KR100242503B1 (ko) 반도체 기판에 형성된 패턴의 오정렬 검출 마크
KR20000029347A (ko) 위치정렬을 검출하는 마크를 구비한 레티클과 위치정렬검출방법
US4529314A (en) Method of measuring misalignment between levels on a substrate
CN113515007B (zh) 掩膜版及掩膜版质量测试方法
KR100598258B1 (ko) 위상 시프트 마스크 및 제조 방법
JP2001093820A (ja) マーク、アライメントマーク、合わせずれ測定用マーク、フォトマスク、及び、半導体ウェーハ
US4566192A (en) Critical dimension measurement structure
US20230207482A1 (en) Method and Structure for Determining an Overlay Error
JP2633228B2 (ja) 半導体装置のエッチング精度検査方法
US7670922B2 (en) Method of measuring alignment of measurement pattern
JP2000010254A (ja) ハーフトーン型位相シフトマスク及び合わせずれ測定マークの測定方法
KR950013427B1 (ko) 오버래이 버니어 및 그 제조방법
CN112147856B (zh) 一种光刻检查图形结构及光刻检查方法
KR20080096297A (ko) 반도체 소자의 오버레이 마크
KR940004993B1 (ko) 포토 및 식각바이어스 측정표시장치
KR19980082846A (ko) 버니어 패턴 및 그를 사용한 패턴의 정렬오차 측정방법
CN115571853A (zh) 一种蚀刻测量图形结构及钻蚀量的测量方法
JP2587614B2 (ja) 半導体装置
JP2839469B2 (ja) マスク合わせずれ測定用パターン及びその測定方法
KR100220238B1 (ko) 반도체 소자의 층간 중첩도 측정용 포토마스크 형성방법
JPH025404A (ja) ホトレジスト層パターン測定方法
KR100548717B1 (ko) 캐패시터를 이용한 선폭변위 측정 방법
JPH02125256A (ja) フォトマスク

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

N231 Notification of change of applicant
PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 15

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20040331

Year of fee payment: 16

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 16

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20051116

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20051116

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000