[go: up one dir, main page]

KR880700274A - 집적 회로 테스터 - Google Patents

집적 회로 테스터

Info

Publication number
KR880700274A
KR880700274A KR1019860700321A KR860700321A KR880700274A KR 880700274 A KR880700274 A KR 880700274A KR 1019860700321 A KR1019860700321 A KR 1019860700321A KR 860700321 A KR860700321 A KR 860700321A KR 880700274 A KR880700274 A KR 880700274A
Authority
KR
South Korea
Prior art keywords
application
integrated circuit
fet
coupled
measurement
Prior art date
Application number
KR1019860700321A
Other languages
English (en)
Other versions
KR930000545B1 (ko
Inventor
엘. 페터슨 죤
스와프 마빈
Original Assignee
빈센트 죠셉 로너
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빈센트 죠셉 로너, 모토로라 인코포레이티드 filed Critical 빈센트 죠셉 로너
Publication of KR880700274A publication Critical patent/KR880700274A/ko
Application granted granted Critical
Publication of KR930000545B1 publication Critical patent/KR930000545B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

내용 없음

Description

집적 회로 테스터
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2 도는 본 발명의 원리에 다른 집적 회로 테스터 부분의 상세 블럭선도.

Claims (10)

  1. 집적회로 테스터에 있어서, 집적회로의 핀에 테스트 상태를 인가하기 위한 최소한 두 인가 회로와, 상기 핀 부근에 위치하며 최소한 상기 두 인가 회로중의 하나를 상기 핀에 선택적으로 결합시키기 위해 상기 인가 회로에 결합되어 있으며 상기 핀에서 다른 테스트 상태 사이에서의 스위칭율이 테스트 조건 사이의 어느 한 상기 인가회로에서의 비율보다 더 높을 수 있도록 하는 스위치 수단을 구비하는 집적회로 테스터.
  2. 제1항에 있어서, 최소한 두 인가 회로를 포함하는 제1캐비네트와,
    상기 집적회로와 상기 스위치 수단용 결합 수단을 구비하는 최소한 한 테스트 헤드와,
    상기 제 1캐비네트를 상기 최소한 한 테스트 헤드에 접속시키기 위한 케이블 수단을 더 구비하는 것을 특징으로 하는 집적회로 테스터.
  3. 제2항에 있어서, 상기 스위치 수단은 최소한 하나의 전계 효과 트랜지스터를 구비하는 것을 특징으로 하는 집적 회로 테스터.
  4. 제1항에 있어서, 상기 스위치 수단은 상기 인가 회로와 상기 핀 사이에 결합된 전계 효과 트랜지스터를 구비하는 것을 특징으로 하는 집적회로 테스터.
  5. 집적회로 테스터에 있어서, 최소한 두 인가 회로를 구비하는 최소한 하나의 인가 및 측정 유닛과,
    집적회로를 상기 최소한 한 인가 측정 유닛에 결합시키기 위한 수단을 구비하여 상기 인가 및 측정유닛에 의해 제어되며 상기 집적회로에 상기 최소한 두 인가 회로중의 하나를 결합시키기 위해 주변에 위치하는 수위치 수단을 구비하며, 상기 최소한 한 인가 및 측정 유닛으로부터 떨어져 있는 최소한 한 테스트 헤드를 구비하는 것을 특징으로 하는 집적 회로 테스터.
  6. 제5항에 있어서, 최소한 한 FET 스위치는 인가 및 측정 유닛과 상기 집적 회로 사이에서 결합되어 있는 것을 특징으로 하는 집적 회로 테스터.
  7. 제5항에 있어서, 상기 한 인가 및 측정 유닛은 상기 집적 회로의 다수의 핀 각각에 대한 인가 및 측정 유닛을 구비하는 것을 특징으로 하는 집적 회로 테스터.
  8. 제7항에 있어서, 상기 인가 및 측정 유닛 각각은 전류인가, 전류 측정 및 전압인가 회로를 구비하는 고범위 부분과, 전류인가, 전류 측정 및 전압인가 회로를 구비하는 저 범위 부분과, 전압 감지 회로를 구비하는 것을 특징으로 하는 집적회로 테스터.
  9. 제8항에 있어서, 상기 스위치수단은 상기 인가 및 측정회로 각각과 상기 집적 회로 사이에 결합된 FET를 구비하는 것을 특징으로 하는 집적회로 테스터.
  10. 제8항에 있어서, 상기 스위치 수단은
    상기 고 범위 전류인가 및 측정 회로에 결합된 소오스를 가진 제 1 FET와,
    상기 고 범위 전압인가 회로에 결합된 소오스를 가진 제 2 FET와,
    상기 제 1 및 제 2 FET인 드레인 및 상기 집적회로에 결합된 드레인의 소오스를 가진 제 3 FET와,
    상기 저 범위 전압 인가 및 측정회로에 결합된 소오스를 가진 제 4 FET와,
    상기 저 범위 전압인가 및 측정회로에 결합된 소오스를 가진 제 5 FET와,
    상기 제 4 및 제 5 FET의 드레인 및 상기 집적회로에 결합된 드레인에 결합된 소오스를 가진 제 6 FET를 구비하는 것을 특징으로 하는 집적회로 테스터.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019860700321A 1984-10-01 1985-09-09 집적회로 테스터 및 핀간 인터페이스 제공장치 KR930000545B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US65681084A 1984-10-01 1984-10-01
US656810 1984-10-01
PCT/US1985/001712 WO1986002167A1 (en) 1984-10-01 1985-09-09 Integrated circuit tester and remote pin electronics therefor

Publications (2)

Publication Number Publication Date
KR880700274A true KR880700274A (ko) 1988-02-22
KR930000545B1 KR930000545B1 (ko) 1993-01-25

Family

ID=24634664

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860700321A KR930000545B1 (ko) 1984-10-01 1985-09-09 집적회로 테스터 및 핀간 인터페이스 제공장치

Country Status (4)

Country Link
EP (1) EP0196310A1 (ko)
JP (1) JPS62500319A (ko)
KR (1) KR930000545B1 (ko)
WO (1) WO1986002167A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4989209A (en) * 1989-03-24 1991-01-29 Motorola, Inc. Method and apparatus for testing high pin count integrated circuits
US7560947B2 (en) 2005-09-28 2009-07-14 Teradyne, Inc. Pin electronics driver

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3564408A (en) * 1968-08-12 1971-02-16 Bendix Corp Test device for an electrical circuit card
US4038599A (en) * 1974-12-30 1977-07-26 International Business Machines Corporation High density wafer contacting and test system
JPS53143144A (en) * 1977-05-20 1978-12-13 Nec Corp Test unit for logical function

Also Published As

Publication number Publication date
WO1986002167A1 (en) 1986-04-10
JPS62500319A (ja) 1987-02-05
EP0196310A1 (en) 1986-10-08
KR930000545B1 (ko) 1993-01-25

Similar Documents

Publication Publication Date Title
KR860009431A (ko) Ic평가회로 소자들과 평가회로 소자 검사수단을 갖는 반도체 집적회로
KR970071021A (ko) 매트릭스 구조를 이용한 신호선의 단선 단락 검사장치 및 검사방법
KR900015142A (ko) 반도체 집적회로장치
KR880006848A (ko) 집적회로 및 이 회로에 사용하기 적합한 제어수단
ES2098385T3 (es) Procedimiento para comprobar circuitos de conmutacion semiconductores integrados, soldados con pletinas, y el uso de un probador de transistores para este procedimiento.
KR920020521A (ko) 반도체집적회로
ATE85133T1 (de) Schaltung zum messen von widerstaenden von prueflingen.
KR930018711A (ko) 플로팅(floating)데이타 인터페이스
DE59209852D1 (de) Leitbahnanorndung für höchstintegrierte Schaltungen
US4611123A (en) High voltage analog solid state switch
KR860007783A (ko) 개선된 출력특성을 갖는 비교기 회로
KR940008262A (ko) 시모스(cmos)입력단
KR970701452A (ko) 전력 반도체 스위치(A power semiconductor switch)
KR100216116B1 (ko) 반도체 시험장치의 핀 시험회로
KR880700274A (ko) 집적 회로 테스터
KR920010813A (ko) 반도체 장치
DE69414310D1 (de) Integrierte Halbleiterschaltung mit Prüfschaltung
KR870011703A (ko) 집적 회로
KR930006875A (ko) 집적회로
KR920021995A (ko) Ic 시험장치
ATE280950T1 (de) Vorrichtung mit prozessor und unterspannungserkennung
JPS6486113A (en) Manufacture of thin film transistor
KR830003805A (ko) Mos 장치용 시험회로
ATE238560T1 (de) Leiterplattenprüfvorrichtung
KR840004334A (ko) 논리회로의 한 입력단자 2-단 논리 테스팅 신호를 인가하기 위한 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19860531

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19890727

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19860531

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19920525

Patent event code: PE09021S01D

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19921224

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19930415

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19930430

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19930430

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19951228

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 19961228

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 19971230

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 19971230

Start annual number: 6

End annual number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee