[go: up one dir, main page]

KR880008487A - 병렬 변속 정주파수 전력 시스템의 클럭 제어 시스템 및 방법 - Google Patents

병렬 변속 정주파수 전력 시스템의 클럭 제어 시스템 및 방법 Download PDF

Info

Publication number
KR880008487A
KR880008487A KR870013803A KR870013803A KR880008487A KR 880008487 A KR880008487 A KR 880008487A KR 870013803 A KR870013803 A KR 870013803A KR 870013803 A KR870013803 A KR 870013803A KR 880008487 A KR880008487 A KR 880008487A
Authority
KR
South Korea
Prior art keywords
clock signal
signal
master clock
generating
power system
Prior art date
Application number
KR870013803A
Other languages
English (en)
Inventor
유진 베이커 도널
아크말 베그 미르자
Original Assignee
지.에이취.텔퍼
웨스팅하우스 일렉트릭 코오포레이숀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 지.에이취.텔퍼, 웨스팅하우스 일렉트릭 코오포레이숀 filed Critical 지.에이취.텔퍼
Publication of KR880008487A publication Critical patent/KR880008487A/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for AC mains or AC distribution networks
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for AC mains or AC distribution networks
    • H02J3/38—Arrangements for parallely feeding a single network by two or more generators, converters or transformers
    • G—PHYSICS
    • G04—HOROLOGY
    • G04G—ELECTRONIC TIME-PIECES
    • G04G7/00—Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Supply And Distribution Of Alternating Current (AREA)
  • Control Of Voltage And Current In General (AREA)

Abstract

내용 없음.

Description

병렬 변속 정주파수 전력 시스템의 클럭 제어 시스템 및 방법.
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 일 실시예에 따라 구성된 클럭시스템을 갖고 있는 2채널 병렬 시스템의 블록선도.
제2도는 제1도의 시스템중의 클럭회로 및 하나의 채널에 대한 기능 블록도.
제3도는 제1도의 시스템의 각채널에 사용되는 제어/감시 회로의 개략 구성도.

Claims (7)

  1. 마스터 클럭신호를 발생시키는 수단(28)과 ; 시초에 상기 마스터 클럭신호에 위상 고정되고, 전력 시스템의 제1채널을 제어하는 제1신호를 발생시키는 수단(38)과 ; 시초에 상기 마스터 클럭 신호에 위상 고정되고, 전력 시스템의 제2채널을 제어하는 제2신호를 발생시키는 수단(40)과; 상기 마스터 클럭 신호의 주파수를 감시하는 수단(62)과; 상기 마스터 클럭 신호가 미리 선택된 주파수 범위를 벗어난 경웨, 상기 제1 및 제2 신호를 상기 마스터 클럭 신호로부터 디커플시키는 수단(90)과; 디커플된 제1신호를 미리 선택된 주파수로 동작시켜서 백업 클럭신호를 발생시키는 수단(76)과; 디커플된 제2신호를 상기 백업 클럭신호에 위상 고정시키는 수단을 구비하는 전력 시스템용 클럭 제어 시스템.
  2. 제1항에 있어서, 상기 마스터 클럭 신호 발생 수단(28)이, 기준 클럭 신호를 수신하기 위한 수단(50)과; 상기 마스터 클럭 신호를 상기 기준 클럭 신호에 위상 고정시키기 위한 제1위상 고정 루프(60)를 포함하고 있는 전력 시스템용 클럭 제어 시스템.
  3. 제2항에 있어서, 상기 제2신호 발생수단(38)이, 전압 제어형 발진기를 갖는 제2위상 고정 루프(42)를 포함하고 있는데, 상기 제2위상 고정 루프의 동작 주파수 범위는 상기 제1위상 고정 루프의 동작 주파수 범위를 포함하도록 한 전력 시스템용 클럭 제어 시스템.
  4. 제1항에 있어서, 상기 제1신호 발생 수단(38)이, 전압 제어형 발진기를 갖는 제1위상 고정 루프(42)와; 미리 결정된 기준 전압 레벨을 상기 전압 제어형 발진기의 입력에 연결시키기 위한 수단(90)을 포함하고 있는 전력 시스템용 클럭 제어 시스템.
  5. 제1항에 있어서, 상기 백업 클럭 신호의 주파수를 감시하는 수단(94)과; 상기 백업 클럭 신호가 미리 선택된 주파수 범위를 벗어난 경우에, 상기 제1 및 제2채널의 출력들을 전기적으로 분리시키는 수단(96)을 추가로 구비하는 전력 시스템용 클럭 제어 시스템.
  6. 마스터 클럭 신호를 발생시키는 단계와; 시초에 상기 마스터 클럭 신호에 위상 고정되고, 전력 시스템의 제1채널을 제어하는 제1신호를 발생시키는 단계와; 시초에 상기 마스터 클럭 신호에 위상 고정되고, 전력 시스템의 제2채널을 제어하는 제2신호를 발생시키는 단계와; 상기 마스터 클럭 신호의 주파수를 감시하는 단계와; 상기 마스터 클럭 신호가 미리 선택된 주파수 범위를 벗어난 경우에, 상기 제1 및 제2신호를 상기 마스터 클럭 신호로부터 디커플하는 단계와; 디커플된 제1신호를 미리 선택된 주파수로 동작시켜서, 백업 클럭 신호를 발생시키는 단계와; 디커플된 제2신호를 상기 백업 클럭 신호에 위상 고정시키는 단계로 이루어지는 다중 채널 전력 시스템 제어방법.
  7. 제6항에 있어서, 상기 백업 클럭 신호의 주파수를 감시하는 단계와; 상기 백업 클럭 신호가 미리 선택된 주파수 범위를 벗어난 경우에, 상기 제1 및 제2채널의 출력들을 전기적으로 분리시키는 단계가 추가로 이루어지는 다중 채널 전력 시스템 제어방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR870013803A 1986-12-05 1987-12-04 병렬 변속 정주파수 전력 시스템의 클럭 제어 시스템 및 방법 KR880008487A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US938652 1986-12-05
US06/938,652 US4707142A (en) 1986-12-05 1986-12-05 Master clock system for a parallel variable speed constant frequency power system

Publications (1)

Publication Number Publication Date
KR880008487A true KR880008487A (ko) 1988-08-31

Family

ID=25471744

Family Applications (1)

Application Number Title Priority Date Filing Date
KR870013803A KR880008487A (ko) 1986-12-05 1987-12-04 병렬 변속 정주파수 전력 시스템의 클럭 제어 시스템 및 방법

Country Status (5)

Country Link
US (1) US4707142A (ko)
EP (1) EP0275645B1 (ko)
JP (1) JPS63154027A (ko)
KR (1) KR880008487A (ko)
DE (1) DE3785327T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040040150A (ko) * 2002-11-06 2004-05-12 주식회사 포스코 병렬 연결된 전력소자의 전류평형 제어장치

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1185263B (it) * 1985-07-16 1987-11-04 Italtel Spa Circuito per il controllo dei mezzi di distacco selettivo nei sistemi modulari di alimentazione
IT1185262B (it) * 1985-07-16 1987-11-04 Italtel Spa Disposizione circuitale per la sincronizzazione di un complesso di unita' di alimentazione
US4874961A (en) * 1988-10-31 1989-10-17 Sundstrand Corporation Electrical power generating system having parallel generator control
JP2676966B2 (ja) * 1990-03-16 1997-11-17 日本電気株式会社 シングルチップマイクロコンピュータ
US5469411A (en) * 1990-04-18 1995-11-21 Seiko Communications Holding N.V. Method and apparatus for accurate time maintenance and display
US5027046A (en) * 1990-05-29 1991-06-25 Westinghouse Electric Corp. Circuit and method for monitoring voltage pulse widths
US5276661A (en) * 1990-07-18 1994-01-04 Sundstrand Corporation Master clock generator for a parallel variable speed constant frequency power system
WO1992007317A1 (en) * 1990-10-12 1992-04-30 Intel Corporation Slow memory refresh in a computer with a limited supply of power
AU646957B2 (en) * 1991-07-01 1994-03-10 Superconductivity, Inc. Shunt connected superconducting energy stabilizing system
US5264802A (en) * 1991-08-21 1993-11-23 Beg Mirza A Circuit and method for monitoring phase error modulation
US5317500A (en) * 1992-08-06 1994-05-31 Sundstrand Corporation Active no-break power transfer control for a VSCF power generating system
JP3071976B2 (ja) * 1993-03-29 2000-07-31 株式会社日立製作所 通信システムのバス型クロック供給方式
US5301171A (en) * 1993-06-01 1994-04-05 Honeywell Inc. Cross-monitored pair of clocks for processor fail-safe operation
JPH0764957A (ja) * 1993-08-23 1995-03-10 Mitsubishi Electric Corp タイマ装置
US5422915A (en) * 1993-12-23 1995-06-06 Unisys Corporation Fault tolerant clock distribution system
US5574753A (en) * 1993-12-23 1996-11-12 Unisys Corporation Glitch free clock start/stop control circuit for outputting a single clock signal and a single sync signal from a plurality of sync signal inputs and a plurality of clock signal inputs
US5960331A (en) * 1996-07-01 1999-09-28 Harris Corporation Device and method for maintaining synchronization and frequency stability in a wireless telecommunication system
US6815932B2 (en) * 2000-10-12 2004-11-09 Capstone Turbine Corporation Detection of islanded behavior and anti-islanding protection of a generator in grid-connected mode
AU2003216397A1 (en) * 2002-02-25 2003-09-09 General Electric Company Electrical protection system for reliability improvement based on sensitivity analysis
US7367193B1 (en) 2003-07-23 2008-05-06 Hamilton Sundstrand Corporation Auxiliary power unit control method and system
US7417337B1 (en) 2003-09-04 2008-08-26 Hamilton Sundstrand Corporation Method and system for facilitating no-break power transfer
US7539278B2 (en) * 2005-12-02 2009-05-26 Altera Corporation Programmable transceivers that are able to operate over wide frequency ranges
KR20100019702A (ko) * 2008-08-11 2010-02-19 주식회사 하이닉스반도체 전원 공유가 가능한 반도체 집적회로 및 그 전원 공유 방법
EP2241952A1 (de) * 2009-04-17 2010-10-20 Siemens Aktiengesellschaft Verfahren zur Überprüfung einer Datenverarbeitungseinrichtung auf die Eignung zur Durchführung fehlersicherer Automatisierungsabläufe
DE102012110755A1 (de) 2012-11-09 2014-05-15 MAQUET GmbH Transportwagen zum Transport einer Patientenlagerfläche und/oder einer Operationstischsäule eines Operationstischs

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3321693A (en) * 1963-11-06 1967-05-23 Westinghouse Electric Corp Inverter and switching scheme therefor
US3381205A (en) * 1965-09-14 1968-04-30 Westinghouse Electric Corp Phase shift regulated electrical inverter system
US3657633A (en) * 1970-11-27 1972-04-18 Westinghouse Electric Corp Multiple bridge differential voltage static inverter
US3832622A (en) * 1973-07-11 1974-08-27 Avionic Instr Inc Parallel phase lock circuitry for inverters and the like
US3846693A (en) * 1973-10-16 1974-11-05 Avionic Instr Inc Selectively switched, malfunction-responsive three phase and parallel logic box for plural static inverters
US4429233A (en) * 1982-09-28 1984-01-31 Reliance Electric Company Synchronizing circuit for use in paralleled high frequency power supplies
US4520319A (en) * 1982-09-30 1985-05-28 Westinghouse Electric Corp. Electronic phase detector having an output which is proportional to the phase difference between two data signals
US4516035A (en) * 1983-08-22 1985-05-07 Ncr Corporation Phase synchronization and control circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040040150A (ko) * 2002-11-06 2004-05-12 주식회사 포스코 병렬 연결된 전력소자의 전류평형 제어장치

Also Published As

Publication number Publication date
DE3785327D1 (de) 1993-05-13
EP0275645A3 (en) 1989-12-06
EP0275645A2 (en) 1988-07-27
JPS63154027A (ja) 1988-06-27
DE3785327T2 (de) 1993-07-22
US4707142A (en) 1987-11-17
EP0275645B1 (en) 1993-04-07

Similar Documents

Publication Publication Date Title
KR880008487A (ko) 병렬 변속 정주파수 전력 시스템의 클럭 제어 시스템 및 방법
ES2120877A1 (es) Circuito y metodo de sincronizacion de fase para un bucle de enganche de fase.
TW335575B (en) PLL circuit
KR890009098A (ko) 전압제어발진회로
KR960028380A (ko) 위상동기루프회로의 클럭지연보상 및 듀티제어 장치
KR910005582A (ko) 아날로그 디지탈 pll
KR890007491A (ko) 주파수 동기 루프용 주파수 검파기
GB2289174A (en) Apparatus and method for enabling elements of a phase locked loop
KR890002850A (ko) 저역 색신호 변환장치
KR950007297A (ko) 위상 동기 루프 및 동작 방법
US3805181A (en) Frequency synthesizer with multiple control loops
KR880014744A (ko) 위상 고정 루프
JPS5542443A (en) Clock supervisory system
KR870003666A (ko) 자동 위상 제어회로
KR890016746A (ko) 발진기 동기용 회로장치
DK224688A (da) Oscillatorindretning til frembringelse af mindst to forskellige frekvenser
KR930003564A (ko) 위상동기 루프를 구비한 장치
KR900019450A (ko) 사설교환기와 u인터페이스 카드와의 프레임 동기회로
KR970008022A (ko) 디지탈 비디오카세트레코더에 있어서 락드모드용 오디오계의 클럭생성기
KR900005263A (ko) 멀티노드 시스템에서의 시스템동기 클럭재생회로
KR830003999A (ko) 데이터부호 최적시차 재현장치
SU387492A1 (ru) Устройство контроля частоты
KR890001294A (ko) 디지탈 pll 상태 검출회로
SU799103A1 (ru) Фазовый дискриминатор
SU527811A1 (ru) Устройство дл автоматической подстройки частоты

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19871204

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid