[go: up one dir, main page]

KR880008333A - 반도체 메모리 - Google Patents

반도체 메모리 Download PDF

Info

Publication number
KR880008333A
KR880008333A KR870013721A KR870013721A KR880008333A KR 880008333 A KR880008333 A KR 880008333A KR 870013721 A KR870013721 A KR 870013721A KR 870013721 A KR870013721 A KR 870013721A KR 880008333 A KR880008333 A KR 880008333A
Authority
KR
South Korea
Prior art keywords
memory
storage means
information
cell group
word line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR870013721A
Other languages
English (en)
Other versions
KR960001106B1 (ko
Inventor
야스노리 야마구찌
가쯔유기 사도우
순 미야게
히도시 가와구찌
마사히로 요시다
데루다까 오가다
마고도 모리노
데쯔야 사에기
요우스게 유가와
오사무 나가시마
Original Assignee
미다 가쓰시게
가부시기 가이샤 히다찌세이사꾸쇼
오노 미노루
히다찌초 에루 에스 아이엔지니어링 가부시기 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP61298710A external-priority patent/JPS63152091A/ja
Priority claimed from JP62071508A external-priority patent/JPS63239678A/ja
Application filed by 미다 가쓰시게, 가부시기 가이샤 히다찌세이사꾸쇼, 오노 미노루, 히다찌초 에루 에스 아이엔지니어링 가부시기 가이샤 filed Critical 미다 가쓰시게
Publication of KR880008333A publication Critical patent/KR880008333A/ko
Priority to KR92023022A priority Critical patent/KR960003228B1/ko
Application granted granted Critical
Publication of KR960001106B1 publication Critical patent/KR960001106B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음.

Description

반도체 메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

Claims (6)

  1. 제1의 워드선, 제2의 원드선, 상기 제1의 워드선에 각각의 선택 단자가 공통으로 결합된 여러개의 메모리 셀, 상기 여러개의 메모리 셀의 각 입출력 단자가 각각 결합된 여러개의 데이타선, 상기 제2의 워드선에 각각의 선택 단자가 공통으로 결합되고, 각 입출력 단자가 상기 여러개의 데이타선에 각각 결합된 여러개의 메모리 셀, 상기 제1의 워드선에 결합된 상기 여러개의 메모리 셀의 리드 정보를 기억하기 위한 제1의 기억 수단과, 상기 제2의 워드선에 결합되는 상기 여러개의 메모리 셀의 리드 정보를 기억하기 위한 제2의 기억 수단을 포함하는 반도체 메모리.
  2. 특허청구의 범위 제1항의 반도체 메모리는, 또 상기 여러개의 메모리 셀의 리드 정보를 상기 제1의 기억 수단 또는 제2의 기억 수단에 전송하기 위한 전송 수단을 갖는 반도체 메모리.
  3. 특허청구의 범위 제2항에 있어서, 상기 제1의 기억 수단 및 제2의 기억 수단을 시리얼 입출력용의 레지스터인 반도체 메모리.
  4. 특허청구의 범위 제3항에 있어서, 상기 제1의 기억 수단에 전송된 정보가 상기 제1의 기억 수단에서 시리얼로 출력되고 있는 사이에, 상기 전송 수단에 의해서 상기 제2의 기억 수단에 정보가 전송되는 반도체 메모리.
  5. 제1이 메모리 셀군, 제2의 메모리 셀군, 상기 제1의 메모리 셀군의 정보를 유지하기 위한 제1의 시리얼 출력용 레지스터, 상기 제2의 메모리 셀군의 정보를 유지하기 위한 제2의 시리얼 출력용 레지스터와, 상기 제1의 메모리 셀군 또는 제2의 메모리 셀군의 정보를 상기 제1의 시리얼출력용 레지스터 또는 제2의 시리얼 출력용 레지스터에 전송하기 위한 전송수단으로 구성하는 것에 의해, 상기 제1의 시리얼 출력용 레지스터에 전송된 정보가 상기 제1의 시리얼 출력용 레지스터에서 시리얼로 출력되고 있는 사이에, 상기 전송 수단에 의해서 상기 제2의 시리얼 출력용 레지스터에 정보가 전송되는 반도체 메모리.
  6. 공유형 센스 앰프, 상기 공유형 센스 앰프를 중심으로 해서 좌우로 배치된 1쌍의 메모리 어레이와, 상기 1쌍의 메모리 어레이중의 한쪽의 메모리 어레이의 데이타선에 상기 양 메모리 어레이에 대해서 공통으로 사용되는 시리얼 입출력 회로로 포함하는 반도체 메모리.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870013721A 1986-12-17 1987-12-02 반도체 메모리 Expired - Fee Related KR960001106B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR92023022A KR960003228B1 (en) 1986-12-17 1992-12-02 Semiconductor memory

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP?61-298710 1986-12-17
JP61298710A JPS63152091A (ja) 1986-12-17 1986-12-17 ダイナミツク型ｒａｍ
JP61-298710 1986-12-17
JP?62-71508 1987-03-27
JP62071508A JPS63239678A (ja) 1987-03-27 1987-03-27 半導体記憶装置
JP62-71508 1987-03-27

Publications (2)

Publication Number Publication Date
KR880008333A true KR880008333A (ko) 1988-08-30
KR960001106B1 KR960001106B1 (ko) 1996-01-18

Family

ID=26412608

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019870013721A Expired - Fee Related KR960001106B1 (ko) 1986-12-17 1987-12-02 반도체 메모리
KR92023022A Expired - Lifetime KR960003228B1 (en) 1986-12-17 1992-12-02 Semiconductor memory

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR92023022A Expired - Lifetime KR960003228B1 (en) 1986-12-17 1992-12-02 Semiconductor memory

Country Status (2)

Country Link
US (1) US4947373A (ko)
KR (2) KR960001106B1 (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5142637A (en) * 1988-11-29 1992-08-25 Solbourne Computer, Inc. Dynamic video RAM incorporating single clock random port control
US7190617B1 (en) 1989-04-13 2007-03-13 Sandisk Corporation Flash EEprom system
US5261064A (en) * 1989-10-03 1993-11-09 Advanced Micro Devices, Inc. Burst access memory
US5121360A (en) * 1990-06-19 1992-06-09 International Business Machines Corporation Video random access memory serial port access
JP3035995B2 (ja) * 1990-06-29 2000-04-24 ソニー株式会社 マルチポートメモリ
JP2592986B2 (ja) * 1990-09-29 1997-03-19 株式会社東芝 半導体記憶装置
JP2753129B2 (ja) * 1990-10-02 1998-05-18 株式会社東芝 半導体記憶装置
JP3057747B2 (ja) * 1990-11-01 2000-07-04 日本電気株式会社 半導体メモリ装置
JP2601951B2 (ja) * 1991-01-11 1997-04-23 株式会社東芝 半導体集積回路
JP2664810B2 (ja) * 1991-03-07 1997-10-22 株式会社東芝 メモリセルアレイ分割型半導体記憶装置
KR950014248B1 (ko) * 1991-04-19 1995-11-23 마쯔시다덴기산교 가부시기가이샤 다이나믹 ram의 판독/기록회로
JPH05182454A (ja) * 1991-06-25 1993-07-23 Mitsubishi Electric Corp デュアルポートメモリ装置
JPH05198163A (ja) * 1991-10-08 1993-08-06 Mitsubishi Denki Eng Kk 半導体記憶装置におけるアドレスポインタ
US5625602A (en) * 1991-11-18 1997-04-29 Kabushiki Kaisha Toshiba NAND-type dynamic RAM having temporary storage register and sense amplifier coupled to multi-open bit lines
JP2968134B2 (ja) * 1991-11-27 1999-10-25 三菱電機株式会社 半導体記憶装置
JP2724932B2 (ja) * 1991-12-03 1998-03-09 三菱電機株式会社 デュアルポートメモリ
US5371877A (en) * 1991-12-31 1994-12-06 Apple Computer, Inc. Apparatus for alternatively accessing single port random access memories to implement dual port first-in first-out memory
JPH05225774A (ja) * 1992-02-13 1993-09-03 Mitsubishi Electric Corp マルチポート半導体記憶装置
JPH05274862A (ja) * 1992-03-24 1993-10-22 Mitsubishi Electric Corp 半導体メモリ装置
US5291437A (en) * 1992-06-25 1994-03-01 Texas Instruments Incorporated Shared dummy cell
JPH0736778A (ja) * 1993-07-21 1995-02-07 Toshiba Corp 画像メモリ
JPH08505244A (ja) * 1993-10-29 1996-06-04 サン・マイクロシステムズ・インコーポレーテッド ウィンドウ動作用に設計されたフレーム・バッファ・システムにおいてスクロール・レートを増大させる方法及び装置
US5442748A (en) * 1993-10-29 1995-08-15 Sun Microsystems, Inc. Architecture of output switching circuitry for frame buffer
US6026027A (en) * 1994-01-31 2000-02-15 Norand Corporation Flash memory system having memory cache
US5539696A (en) * 1994-01-31 1996-07-23 Patel; Vipul C. Method and apparatus for writing data in a synchronous memory having column independent sections and a method and apparatus for performing write mask operations
KR0144058B1 (ko) * 1995-03-28 1998-08-17 문정환 시리얼 억세스 메모리 제어 회로
US5914906A (en) * 1995-12-20 1999-06-22 International Business Machines Corporation Field programmable memory array
JP3706212B2 (ja) * 1996-10-30 2005-10-12 沖電気工業株式会社 メモリ装置
US6134172A (en) * 1996-12-26 2000-10-17 Rambus Inc. Apparatus for sharing sense amplifiers between memory banks
US6075743A (en) * 1996-12-26 2000-06-13 Rambus Inc. Method and apparatus for sharing sense amplifiers between memory banks
JP3317187B2 (ja) * 1997-04-25 2002-08-26 日本電気株式会社 半導体記憶装置
US6590901B1 (en) * 1998-04-01 2003-07-08 Mosaid Technologies, Inc. Method and apparatus for providing a packet buffer random access memory
US6704828B1 (en) * 2000-08-31 2004-03-09 Micron Technology, Inc. System and method for implementing data pre-fetch having reduced data lines and/or higher data rates
US7304883B2 (en) * 2004-06-09 2007-12-04 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit
US10102892B1 (en) * 2017-06-01 2018-10-16 Intel Corporation RAM-based shift register with embedded addressing

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4322635A (en) * 1979-11-23 1982-03-30 Texas Instruments Incorporated High speed serial shift register for MOS integrated circuit
JPS5942399B2 (ja) * 1979-12-21 1984-10-15 株式会社日立製作所 メモリ装置
JPS5727477A (en) * 1980-07-23 1982-02-13 Nec Corp Memory circuit
US4586166A (en) * 1983-08-31 1986-04-29 Texas Instruments Incorporated SRAM with improved sensing circuit
US4667313A (en) * 1985-01-22 1987-05-19 Texas Instruments Incorporated Serially accessed semiconductor memory with tapped shift register

Also Published As

Publication number Publication date
KR960003228B1 (en) 1996-03-07
US4947373A (en) 1990-08-07
KR930005030A (ko) 1993-03-23
KR960001106B1 (ko) 1996-01-18

Similar Documents

Publication Publication Date Title
KR880008333A (ko) 반도체 메모리
KR970051296A (ko) 다수의 뱅크를 갖는 반도체 메모리 장치
EP0097778A3 (en) Digital storage
KR900000904A (ko) 반도체기억장치와 이것을 이용한 데이터패스(data path)
KR910019198A (ko) 반도체메모리셀
EP0251559B1 (en) Semiconductor memory device
KR910013274A (ko) 이중 포트 dram 및 그 동작 방법
KR920006975A (ko) 반도체 메모리 회로
JPH10510087A (ja) レジスタファイル読取／書込セル
KR910014937A (ko) 반도체 기억장치
KR880013169A (ko) 반도체 메모리장치
KR920001545A (ko) 반도체 기억장치
KR870008320A (ko) 상이형 메모리셀로 구성되는 반도체 메모리장치
KR860003605A (ko) 반도체 메모리 장치
KR920010624A (ko) 반도체기억장치
KR920010621A (ko) 데이타 레지스터 및 포인터와 감지 증폭기 유닛을 공유하는 반도체 메모리 장치
GB2031241A (en) Semiconductor data stores
KR880004483A (ko) 데이타 버스 리세트 회로를 구비한 반도체 기억장치
KR900019013A (ko) 파셜 랜덤 액세스 메모리
KR910019057A (ko) 반도체 메모리 장치
KR900019036A (ko) 반도체기억장치
KR910020450A (ko) 반도체기억장치를 위한 테스트장치
KR930005199A (ko) 반도체 기억장치
ATE67892T1 (de) Integrierter halbleiterspeicher.
KR910017423A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20020105

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20030119

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20030119

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000