[go: up one dir, main page]

KR860004408A - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR860004408A
KR860004408A KR1019850008526A KR850008526A KR860004408A KR 860004408 A KR860004408 A KR 860004408A KR 1019850008526 A KR1019850008526 A KR 1019850008526A KR 850008526 A KR850008526 A KR 850008526A KR 860004408 A KR860004408 A KR 860004408A
Authority
KR
South Korea
Prior art keywords
word line
line driving
pair
lines
word
Prior art date
Application number
KR1019850008526A
Other languages
English (en)
Other versions
KR900006221B1 (ko
Inventor
도오루 이다꾸라
Original Assignee
야마모도 다꾸마
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모도 다꾸마, 후지쓰 가부시끼가이샤 filed Critical 야마모도 다꾸마
Publication of KR860004408A publication Critical patent/KR860004408A/ko
Application granted granted Critical
Publication of KR900006221B1 publication Critical patent/KR900006221B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

내용 없음

Description

반도체 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 실시예에 의해 워드선 구동게이트 회로를 갖춘 반도체 메모리 장치의 평면도,
제3도는 제2도의 장치에서 워드선 구동게이트 회로의 예에 대한 회로도,
제4도는 제2도의 장치에서 메모리셀의 예에 대한 회로도.
＊도면의 주요부분에 대한 부호의 설명
W+워드선, BL:비트선, MC:메모리셀, MC:어레이(1) 및 (2):메모리셀어레이, T:워드선구동트랜지스터, D:디코더선.

Claims (2)

  1. 다수의 워드선, 다수의 비트선, 및 상기 워드선과 상기 비트선의 교차점에 배치된 다수의 메모리셀을 갖춘 한쌍의 메모리셀 어레이, 상기 워드선에 접속되어 있고 상기 쌍의 메모리셀 어레이의 내부에지에 할달된 다수의 워드선 구동트랜지스터, 그 회로들의 간격이 근접 2워드선쌍의 간격에 정합되어 있고, 상기 쌍의 메모리셀 어레이 사이에서 사익 워드선의 방향으로 배치되어 있으며, 그 회로들의 출력들은 그 회로들의 양측에서 워드선 구동트랜지스터에 접속되어 있는 한쌍의 워드선 구동게이트회로 및 상기 쌍의 워드선 구동게이트 회로 사이에서 확장되고 상기 워드선 구동게이트 회로의 입력단자에 접속된 다수의 디코더선으로 구성되어 있는 것을 특징으로 하는 반도체 메모리장치.
  2. 제1항에 있어서, 전원도체(Vcc)는 상기 워드선 구동트랜지스터행을 따라 배치되어 있고, 상기 워드선 구동트랜지스터에 접속되어 있는 것을 특징으로 하는 반도체 메모리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019850008526A 1984-11-15 1985-11-14 반도체 메모리 장치 KR900006221B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP24120584 1984-11-15
JP???59-241205 1984-11-15
JP241205 1984-11-15

Publications (2)

Publication Number Publication Date
KR860004408A true KR860004408A (ko) 1986-06-20
KR900006221B1 KR900006221B1 (ko) 1990-08-25

Family

ID=17070763

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850008526A KR900006221B1 (ko) 1984-11-15 1985-11-14 반도체 메모리 장치

Country Status (5)

Country Link
US (1) US4695978A (ko)
EP (1) EP0182712B1 (ko)
JP (1) JPS61267994A (ko)
KR (1) KR900006221B1 (ko)
DE (1) DE3583115D1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62192086A (ja) * 1986-02-18 1987-08-22 Matsushita Electronics Corp 半導体記憶装置
JPH0823996B2 (ja) * 1986-08-11 1996-03-06 エヌ・ベー・フィリップス・フルーイランペンファブリケン ２個以上の集積半導体回路の集合体
US5014242A (en) * 1987-12-10 1991-05-07 Hitachi, Ltd. Semiconductor device for a ram disposed on chip so as to minimize distances of signal paths between the logic circuits and memory circuit
US5195053A (en) * 1989-08-30 1993-03-16 Nec Corporation Semiconductor memory device wired to accommodate increased capacity without increasing the size of the semiconductor memory device
JPH07114259B2 (ja) * 1989-10-19 1995-12-06 株式会社東芝 半導体記憶装置
JP2894635B2 (ja) * 1990-11-30 1999-05-24 株式会社東芝 半導体記憶装置
KR930008310B1 (ko) * 1991-02-05 1993-08-27 삼성전자 주식회사 반도체 메모리장치의 워드라인드라이버단 배치방법
US5675501A (en) * 1994-03-15 1997-10-07 Kabushiki Kaisha Toshiba Method of designing semiconductor integrated circuit apparatus having no dead space
US5640338A (en) * 1995-12-07 1997-06-17 Hyundai Electronics Industries Co. Ltd. Semiconductor memory device
US5748549A (en) * 1996-05-27 1998-05-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2216715B1 (ko) * 1973-01-31 1976-06-11 Ibm France
JPS573289A (en) * 1980-06-04 1982-01-08 Hitachi Ltd Semiconductor storing circuit device
JPS5841597B2 (ja) * 1980-12-24 1983-09-13 富士通株式会社 半導体メモリディスチャ−ジ回路
JPS5880189A (ja) * 1981-11-05 1983-05-14 Fujitsu Ltd 半導体記憶装置
JPS59161061A (ja) * 1983-02-10 1984-09-11 Fujitsu Ltd 半導体記憶装置
JPS6024058A (ja) * 1983-07-20 1985-02-06 Nec Corp 半導体集積回路装置

Also Published As

Publication number Publication date
EP0182712B1 (en) 1991-06-05
JPS61267994A (ja) 1986-11-27
US4695978A (en) 1987-09-22
EP0182712A3 (en) 1989-08-16
EP0182712A2 (en) 1986-05-28
KR900006221B1 (ko) 1990-08-25
DE3583115D1 (de) 1991-07-11

Similar Documents

Publication Publication Date Title
ES8202178A1 (es) Una formacion de memoria electronica de circuito integrado
KR890002886A (ko) 반도체 기억장치
KR950027845A (ko) 반도체 메모리장치
KR840003146A (ko) 다이나믹(Dynamic) RAM 집적회로 장치
KR850004877A (ko) 배선 지연이 적은 배선 및 데코우더를 가진 반도체 메모리
KR910006996A (ko) 비휘발성 메모리 어레이
KR890016573A (ko) 반도체기억장치
KR850002670A (ko) 마스터 슬라이스 반도체 장치
KR880003332A (ko) 집적 메모리 회로
KR880011797A (ko) 반도체 기억장치
KR850006982A (ko) 반도체 메모리 장치
KR930020447A (ko) 반도체 메모리 장치의 비트라인 프리차아지방식
KR860004408A (ko) 반도체 메모리 장치
KR960030408A (ko) 반도체 기억장치
KR960002349A (ko) 반도체 메모리 디바이스
KR890015270A (ko) 반도체메모리장치
KR870008320A (ko) 상이형 메모리셀로 구성되는 반도체 메모리장치
KR870006573A (ko) Cm0s-게이트 배열
KR870010550A (ko) 바이폴라 및 mos 장치를 갖춘 트랜스리니어 스태틱 메모리 셀
KR930003235A (ko) 마스터 슬라이스형 반도체 집적회로 장치의 기본셀 형성을 위한 트랜지스터 배치와 마스터 슬라이스형 반도체 집적회로 장치
KR930010988A (ko) 반도체 메모리 셀
KR870003508A (ko) 프로그래머블 반도체 리드 온리 메모리 장치
KR930011238A (ko) 스태틱 알에이엠(ram)의 메모리셀 및 그 메모리셀어레이
US4584671A (en) Semiconductor memories
KR910000877B1 (ko) 복수 메모리셀 어레이용 공통 구동회로를 갖는 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19851114

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19891229

Patent event code: PE09021S01D

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19900726

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19901110

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19910205

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19910205

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19930707

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 19940817

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 19950821

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 19960809

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 19970819

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 19980818

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 19980818

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee