KR20240177773A

KR20240177773A - 표시 장치

Info

Publication number: KR20240177773A
Application number: KR1020230078117A
Authority: KR
Inventors: 최윤선; 최원석
Original assignee: 삼성디스플레이 주식회사
Priority date: 2023-06-19
Filing date: 2023-06-19
Publication date: 2024-12-30
Also published as: CN119173093A; US20240420633A1; US20250201194A1; US12243483B2

Abstract

표시 장치가 제공된다. 표시 장치는 기판, 회로층, 및 소자층을 포함한다. 상기 회로층은, 데이터 배선들, 상기 데이터 배선들에 교차하는 제1 방향으로 연장되는 제1 보조 배선들, 및 상기 제1 방향에 교차하는 제2 방향으로 연장되고, 상기 데이터 배선들과 각각 짝을 이루는 제2 보조 배선들을 포함한다. 상기 제1 보조 배선들은, 상기 데이터 배선들 중 제1 데이터 배선과 전기적으로 연결되는 제1 우회 보조 배선을 포함한다. 상기 제2 보조 배선들은, 상기 데이터 배선들 중 상기 제1 데이터 배선보다 상기 비표시 영역으로부터 멀리 이격된 제2 데이터 배선과 짝을 이루는 제2 우회 보조 배선을 포함한다. 상기 회로층은, 상기 제1 우회 보조 배선과 상기 제2 우회 보조 배선 간의 교차점에 인접하고, 상기 제1 우회 보조 배선으로부터 이격되는 제1 연결 보조 전극, 상기 제1 우회 보조 배선과 상기 제1 연결 보조 전극 사이를 연결하는 제1 연결 배선, 및 상기 제2 우회 보조 배선으로부터 돌출되고, 보조 연결홀을 통해 상기 제1 연결 보조 전극과 전기적으로 연결되는 제1 보조 돌출 전극을 더 포함한다.

Description

표시 장치{DISPLAY APPARATUS}

본 발명은 표시 장치에 관한 것이다.

정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 예를 들어, 표시 장치는 스마트폰, 디지털 카메라, 노트북 컴퓨터, 네비게이션, 및 스마트 텔레비전과 같이 다양한 전자기기에 적용되고 있다.

표시 장치는 액정 표시 장치(Liquid Crystal Display Device), 전계 방출 표시 장치(Field Emission Display Device), 발광 표시 장치(Light Emitting Display Device) 등과 같은 평판의 표시 장치일 수 있다. 여기서, 발광 표시 장치는 유기 발광 소자를 포함하는 유기 발광 표시 장치, 무기 반도체와 같은 무기 발광 소자를 포함하는 무기 발광 표시 장치, 및 초고형 발광 소자를 포함하는 초소형 발광 표시 장치를 포함할 수 있다.

유기 발광 표시 장치는 유기 발광 재료의 발광층을 각각 포함한 발광 소자들을 이용하여 영상을 표시한다. 이와 같이 유기 발광 표시 장치는 자발광소자를 이용하여 영상 표시를 구현함에 따라, 다른 표시 장치에 비해 소비 전력, 응답 속도, 발광 효율, 휘도 및 광시야각 등에서 비교적 우수한 성능을 가질 수 있다.

표시 장치의 일면은 영상이 표시되는 표시 영역과, 표시 영역의 주변인 비표시 영역을 포함한 표시면일 수 있다. 표시 영역에는 각각의 휘도와 색상으로 광을 방출하는 발광 영역들이 배열될 수 있다.

표시 장치는 비표시 영역에 배치되고, 데이터 배선들과 표시 구동 회로 사이를 전기적으로 연결하는 데이터 공급 배선들을 포함할 수 있다.

이에 따라, 고해상도화에 의해 데이터 배선들의 개수가 증가될수록, 비표시 영역에 배치되는 데이터 공급 배선들의 개수 또한 증가됨으로써, 비표시 영역의 너비 감소에 한계가 있을 수 있다.

본 발명이 해결하고자 하는 과제는 비표시 영역의 너비를 감소시킬 수 있는 표시 장치를 제공하는 것이다.

본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상기 과제 해결을 위한 실시예들에 따른 표시 장치는 발광 영역들이 배열된 표시 영역과, 상기 표시 영역의 주변에 배치되는 비표시 영역을 포함한 기판, 상기 기판 상에 배치되는 회로층, 및 상기 회로층 상에 배치되고, 상기 발광 영역들에 각각 배치되는 발광 소자들을 포함한 소자층을 포함한다. 상기 회로층은, 상기 발광 소자들과 각각 전기적으로 연결되는 발광 화소 구동부들, 상기 발광 화소 구동부들과 전기적으로 연결되는 데이터 배선들, 상기 데이터 배선들에 교차하는 제1 방향으로 연장되고, 상기 발광 화소 구동부에 배치되는 제1 보조 배선들, 및 상기 데이터 배선들과 나란하도록 상기 제1 방향에 교차하는 제2 방향으로 연장되고, 상기 데이터 배선들과 각각 짝을 이루는 제2 보조 배선들을 포함한다. 상기 제1 보조 배선들은, 상기 데이터 배선들 중 상기 제1 방향에서 상기 비표시 영역과 인접한 제1 데이터 배선과 전기적으로 연결되는 제1 우회 보조 배선을 포함한다. 상기 제2 보조 배선들은, 상기 데이터 배선들 중 상기 제1 방향에서 상기 제1 데이터 배선보다 상기 비표시 영역으로부터 멀리 이격된 제2 데이터 배선과 짝을 이루는 제2 우회 보조 배선을 포함한다. 상기 회로층은, 상기 제1 우회 보조 배선과 상기 제2 우회 보조 배선 간의 교차점에 인접하고, 상기 제1 우회 보조 배선으로부터 이격되는 제1 연결 보조 전극, 상기 제1 우회 보조 배선과 상기 제1 연결 보조 전극 사이를 연결하는 제1 연결 배선, 및 상기 제2 우회 보조 배선으로부터 돌출되고, 보조 연결홀을 통해 상기 제1 연결 보조 전극과 전기적으로 연결되는 제1 보조 돌출 전극을 더 포함한다.

상기 회로층은, 상기 데이터 배선들과 상기 제1 보조 배선들 간의 교차점들에 인접하고, 상기 제1 보조 배선들로부터 이격되는 데이터 연결 전극들, 및 상기 데이터 배선들로부터 돌출되고, 데이터 연결홀을 통해 상기 데이터 연결 전극들과 각각 전기적으로 연결되는 데이터 돌출 전극들을 더 포함할 수 있다.

상기 회로층은, 상기 데이터 연결 전극들 중 상기 제1 데이터 배선과 상기 제1 우회 보조 배선 간의 교차점에 인접한 하나의 데이터 연결 전극과, 상기 제1 우회 보조 배선 사이를 연결하는 제2 연결 배선을 더 포함할 수 있다.

상기 회로층은, 상기 비표시 영역에 배치되고, 상기 발광 소자들의 구동을 위한 제1 전원 및 제2 전원을 각각 전달하는 제1 전원 공급 배선 및 제2 전원 공급 배선과, 상기 발광 화소 구동부들과 상기 제1 전원 공급 배선 사이에 전기적으로 연결되는 제1 전원 배선들을 더 포함할 수 있다. 상기 제1 보조 배선들은, 상기 제2 전원 공급 배선과 전기적으로 연결되고, 상기 제1 우회 보조 배선을 제외한 나머지인 제2 전원 보조 수평 배선들을 더 포함할 수 있다. 상기 제2 보조 배선들은, 상기 제2 전원 보조 수평 배선들 및 상기 제2 전원 공급 배선과 전기적으로 연결되고, 상기 제2 우회 보조 배선을 제외한 나머지인 제2 전원 보조 수직 배선들을 더 포함할 수 있다.

상기 회로층은, 상기 제2 전원 보조 수직 배선들과 상기 제2 전원 보조 수평 배선들 간의 교차점들에 인접한 제2 연결 보조 전극들, 및 상기 제2 전원 보조 수직 배선들로부터 돌출되고, 보조 연결홀을 통해 상기 제2 연결 보조 전극들과 각각 전기적으로 연결되는 제2 보조 돌출 전극들을 더 포함할 수 있다.

상기 제2 전원 보조 수평 배선들 중 하나의 제2 전원 보조 수평 배선은 상기 제2 전원 보조 수직 배선들 중 적어도 하나의 제2 전원 보조 수직 배선과 전기적으로 연결될 수 있다. 상기 회로층은, 상기 제2 연결 보조 전극들 중 상기 하나의 제2 전원 보조 수평 배선과 상기 적어도 하나의 제2 전원 보조 수직 배선 간의 교차점에 인접한 적어도 하나의 제2 연결 보조 전극과, 상기 하나의 제2 전원 보조 수평 배선 사이를 연결하는 적어도 하나의 제3 연결 배선을 더 포함할 수 있다.

상기 회로층은, 상기 제2 전원 보조 수직 배선들과 상기 제1 우회 보조 배선 간의 교차점들에 인접한 제3 연결 보조 전극들, 상기 제2 전원 보조 수직 배선들로부터 돌출되고, 보조 연결홀을 통해 상기 제3 연결 보조 전극들과 각각 전기적으로 연결되는 제3 보조 돌출 전극들, 상기 제2 우회 보조 배선과 상기 제2 전원 보조 수평 배선들 간의 교차점들에 인접한 제4 연결 보조 전극들, 및 상기 제2 우회 보조 배선으로부터 돌출되고, 보조 연결홀을 통해 상기 제4 연결 보조 전극들과 각각 전기적으로 연결되는 제4 보조 돌출 전극들을 더 포함할 수 있다.

상기 발광 화소 구동부들의 데이터 신호들을 상기 데이터 배선들에 전달하는 표시 구동 회로를 더 포함할 수 있다. 상기 회로층은, 상기 비표시 영역에 배치되고, 상기 데이터 배선들과 상기 표시 구동 회로 사이에 전기적으로 연결되는 데이터 공급 배선들을 더 포함할 수 있다. 상기 표시 영역 중 일측의 우회 영역은, 중앙의 우회 미들 영역, 상기 제1 방향에서 상기 우회 미들 영역과 나란하고 상기 비표시 영역과 접하는 제1 우회 사이드 영역, 및 상기 우회 미들 영역과 상기 제1 우회 사이드 영역 사이에 배치되는 제2 우회 사이드 영역을 포함할 수 있다. 상기 제1 데이터 배선은 상기 제1 우회 사이드 영역에 배치될 수 있다. 상기 제2 데이터 배선은 상기 제2 우회 사이드 영역에 배치될 수 있다. 상기 데이터 공급 배선들 중 상기 제1 데이터 배선의 데이터 신호를 전달하는 제1 데이터 공급 배선은, 상기 제1 우회 보조 배선 및 상기 제2 우회 보조 배선을 통해 상기 제1 데이터 배선과 전기적으로 연결될 수 있다. 상기 데이터 공급 배선들 중 상기 제2 데이터 배선의 데이터 신호를 전달하는 제2 데이터 공급 배선은, 상기 제2 데이터 배선과 직접 전기적으로 연결될 수 있다.

상기 발광 소자들 중 하나의 발광 소자는 상기 발광 화소 구동부들 중 하나의 발광 화소 구동부와 상기 제2 전원 사이에 전기적으로 연결될 수 있다. 상기 하나의 발광 화소 구동부는, 상기 하나의 발광 소자의 구동을 위한 구동 전류를 생성하는 제1 트랜지스터, 상기 데이터 배선들 중 하나의 데이터 배선과, 상기 제1 트랜지스터의 제1 전극 사이에 전기적으로 연결되는 제2 트랜지스터, 상기 제1 트랜지스터의 게이트 전극과, 상기 제1 트랜지스터의 제2 전극 사이에 전기적으로 연결되는 제3 트랜지스터, 제1 초기화 전원을 전달하는 제1 초기화 전원 배선과, 상기 제1 트랜지스터의 게이트 전극 사이에 전기적으로 연결되는 제4 트랜지스터, 상기 제1 전원 배선과, 상기 제1 트랜지스터의 상기 제1 전극 사이에 전기적으로 연결되는 제5 트랜지스터, 상기 제1 트랜지스터의 제2 전극과, 상기 하나의 발광 소자 사이에 전기적으로 연결되는 제6 트랜지스터, 제2 초기화 전원을 전달하는 제2 초기화 전원 배선과, 상기 하나의 발광 소자 사이에 전기적으로 연결되는 제7 트랜지스터, 및 바이어스 전원을 전달하는 바이어스 전원 배선과, 상기 제1 트랜지스터의 상기 제1 전극 사이에 전기적으로 연결되는 제8 트랜지스터를 포함할 수 있다.

상기 회로층은, 상기 기판 상의 차광층을 덮는 버퍼층, 상기 버퍼층 상에 배치된 제1 반도체층, 상기 제1 반도체층을 덮는 제1 게이트 절연층, 상기 제1 게이트 절연층 상에 배치되는 제1 게이트 도전층, 상기 제1 게이트 도전층을 덮는 제2 게이트 절연층, 상기 제2 게이트 절연층 상에 배치되는 제2 게이트 도전층, 상기 제2 게이트 도전층을 덮는 제1 층간 절연층, 상기 제1 층간 절연층 상에 배치되는 제2 반도체층, 상기 제2 반도체층을 덮는 제3 게이트 절연층, 상기 제3 게이트 절연층 상에 배치되는 제3 게이트 도전층, 상기 제3 게이트 도전층을 덮는 제2 층간 절연층, 상기 제2 층간 절연층 상에 배치되는 제1 소스드레인 도전층, 상기 제1 소스드레인 도전층을 덮는 제1 평탄화층, 상기 제1 평탄화층 상에 배치되는 제2 소스드레인 도전층, 및 상기 제2 소스드레인 도전층을 덮는 제2 평탄화층을 포함할 수 있다. 상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제5 트랜지스터, 상기 제6 트랜지스터, 상기 제7 트랜지스터 및 상기 제8 트랜지스터 각각의 채널부, 소스부 및 드레인부는 상기 제1 반도체층에 배치될 수 있다. 상기 제3 트랜지스터와 상기 제4 트랜지스터 각각의 채널부, 소스부 및 드레인부는 상기 제2 반도체층의 일부로 배치될 수 있다.

상기 제4 트랜지스터의 게이트 전극은, 스캔 초기화 신호를 전달하는 스캔 초기화 배선과 전기적으로 연결될 수 있다. 상기 제1 초기화 전원 배선은, 상기 스캔 초기화 배선으로부터 이격되며 상기 제2 반도체층의 다른 일부로 배치될 수 있다. 상기 스캔 초기화 배선은, 상기 제3 게이트 도전층에 배치될 수 있다. 상기 제1 보조 배선들, 상기 연결 보조 전극들 및 상기 데이터 연결 전극들은, 상기 제1 소스드레인 도전층에 배치될 수 있다. 상기 데이터 배선들, 상기 제2 보조 배선들, 상기 보조 돌출 전극들, 상기 데이터 돌출 전극들 및 상기 제1 전원 배선들은, 상기 제2 소스드레인 도전층에 배치될 수 있다. 상기 보조 연결홀들과 상기 데이터 연결홀들 각각은, 상기 제1 평탄화층을 관통할 수 있다. 상기 제1 보조 배선들 및 상기 연결 보조 전극들은, 상기 제1 초기화 전원 배선과 중첩되고, 상기 스캔 초기화 배선으로부터 이격될 수 있다.

상기 과제 해결을 위한 실시예들에 따른 표시 장치는 발광 영역들이 배열된 표시 영역과, 상기 표시 영역의 주변에 배치되는 비표시 영역을 포함한 기판, 상기 기판 상에 배치되는 회로층, 및 상기 회로층 상에 배치되고, 상기 발광 영역들에 각각 배치되는 발광 소자들을 포함한 소자층을 포함한다. 상기 회로층은, 상기 발광 소자들과 각각 전기적으로 연결되는 발광 화소 구동부들, 상기 발광 화소 구동부들과 전기적으로 연결되는 데이터 배선들, 상기 데이터 배선들에 교차하는 제1 방향으로 연장되고, 상기 발광 화소 구동부에 배치되는 제1 보조 배선들, 상기 데이터 배선들과 나란하도록 상기 제1 방향에 교차하는 제2 방향으로 연장되고, 상기 데이터 배선들과 각각 짝을 이루는 제2 보조 배선들, 상기 제1 보조 배선들과 상기 제2 보조 배선들 간의 교차점들에 인접하고, 상기 제1 보조 배선들로부터 이격되는 연결 보조 전극들, 및 상기 제2 보조 배선들로부터 돌출되고, 보조 연결홀을 통해 상기 연결 보조 전극들과 각각 전기적으로 연결되는 보조 돌출 전극들을 포함한다.

상기 회로층은, 상기 데이터 배선들과 상기 제1 보조 배선들 간의 교차점들에 인접하고, 상기 제1 보조 배선들 및 상기 연결 보조 전극들로부터 이격되는 데이터 연결 전극들, 및 상기 데이터 배선들로부터 돌출되고, 데이터 연결홀을 통해 상기 데이터 연결 전극들과 각각 전기적으로 연결되는 데이터 돌출 전극들을 더 포함할 수 있다.

상기 연결 보조 전극들은, 상기 제1 보조 배선들의 상기 제2 방향의 일측과 마주할 수 있다. 상기 데이터 연결 전극들은, 상기 제1 보조 배선들의 상기 제2 방향의 다른 일측과 마주할 수 있다. 상기 연결 보조 전극들과 상기 데이터 연결 전극들은 상기 제1 방향 및 상기 제2 방향에 교차하는 대각선 방향으로 이격될 수 있다.

상기 발광 화소 구동부들의 데이터 신호들을 상기 데이터 배선들에 전달하는 표시 구동 회로를 더 포함할 수 있다. 상기 회로층은, 상기 비표시 영역에 배치되고, 상기 데이터 배선들과 상기 표시 구동 회로 사이에 전기적으로 연결되는 데이터 공급 배선들을 더 포함할 수 있다. 상기 표시 영역 중 일측의 우회 영역은, 중앙의 우회 미들 영역, 상기 제1 방향에서 상기 우회 미들 영역과 나란하고 상기 비표시 영역과 접하는 제1 우회 사이드 영역, 및 상기 우회 미들 영역과 상기 제1 우회 사이드 영역 사이에 배치되는 제2 우회 사이드 영역을 포함할 수 있다. 상기 데이터 배선들은, 상기 제1 우회 사이드 영역에 배치된 제1 데이터 배선, 및 상기 제2 우회 사이드 영역에 배치된 제2 데이터 배선을 포함할 수 있다. 상기 제1 보조 배선들은, 상기 제1 데이터 배선과 전기적으로 연결되는 제1 우회 보조 배선을 포함할 수 있다. 상기 제2 보조 배선들은, 상기 제2 데이터 배선과 짝을 이루고 상기 제1 우회 보조 배선과 전기적으로 연결되는 제2 우회 보조 배선을 포함할 수 있다. 상기 데이터 공급 배선들 중 상기 제1 데이터 배선의 데이터 신호를 전달하는 제1 데이터 공급 배선은, 상기 제1 우회 보조 배선 및 상기 제2 우회 보조 배선을 통해 상기 제1 데이터 배선과 전기적으로 연결될 수 있다. 상기 데이터 공급 배선들 중 상기 제2 데이터 배선의 데이터 신호를 전달하는 제2 데이터 공급 배선은, 상기 제2 데이터 배선과 직접 전기적으로 연결될 수 있다.

상기 회로층은, 상기 연결 보조 전극들 중 상기 제1 우회 보조 배선과 상기 제2 우회 보조 배선 간의 교차점에 인접한 제1 연결 보조 전극과, 상기 제1 우회 보조 배선 사이를 연결하는 제1 연결 배선, 및 상기 데이터 연결 전극들 중 상기 제1 우회 보조 배선과 상기 제1 데이터 배선 간의 교차점에 인접한 하나의 데이터 연결 전극과, 상기 제1 우회 보조 배선 사이를 연결하는 제2 연결 배선을 더 포함할 수 있다. 상기 제2 우회 보조 배선은, 상기 보조 돌출 전극들 중 상기 하나의 연결 보조 전극과 중첩되는 하나의 보조 돌출 전극, 상기 하나의 연결 보조 전극 및 상기 제1 연결 배선을 통해, 상기 제1 우회 보조 배선과 전기적으로 연결될 수 있다. 상기 제1 데이터 배선은, 상기 데이터 돌출 전극들 중 상기 하나의 데이터 연결 전극과 중첩되는 하나의 데이터 돌출 전극, 상기 하나의 데이터 연결 전극 및 상기 제2 연결 배선을 통해, 상기 제1 우회 보조 배선과 전기적으로 연결될 수 있다.

상기 회로층은, 상기 비표시 영역에 배치되고, 상기 발광 소자들의 구동을 위한 제1 전원 및 제2 전원을 각각 전달하는 제1 전원 공급 배선 및 제2 전원 공급 배선과, 상기 발광 화소 구동부들과 상기 제1 전원 공급 배선 사이에 전기적으로 연결되는 제1 전원 배선들을 더 포함할 수 있다. 상기 발광 소자들 중 하나의 발광 소자는 상기 발광 화소 구동부들 중 하나의 발광 화소 구동부와 상기 제2 전원 사이에 전기적으로 연결될 수 있다. 상기 하나의 발광 화소 구동부는, 상기 하나의 발광 소자의 구동을 위한 구동 전류를 생성하는 제1 트랜지스터, 상기 데이터 배선들 중 하나의 데이터 배선과, 상기 제1 트랜지스터의 제1 전극 사이에 전기적으로 연결되는 제2 트랜지스터, 상기 제1 트랜지스터의 게이트 전극과, 상기 제1 트랜지스터의 제2 전극 사이에 전기적으로 연결되는 제3 트랜지스터, 제1 초기화 전원을 전달하는 제1 초기화 전원 배선과, 상기 제1 트랜지스터의 게이트 전극 사이에 전기적으로 연결되는 제4 트랜지스터, 상기 제1 전원 배선과, 상기 제1 트랜지스터의 상기 제1 전극 사이에 전기적으로 연결되는 제5 트랜지스터, 상기 제1 트랜지스터의 제2 전극과, 상기 하나의 발광 소자 사이에 전기적으로 연결되는 제6 트랜지스터, 제2 초기화 전원을 전달하는 제2 초기화 전원 배선과, 상기 하나의 발광 소자 사이에 전기적으로 연결되는 제7 트랜지스터, 및 바이어스 전원을 전달하는 바이어스 전원 배선과, 상기 제1 트랜지스터의 상기 제1 전극 사이에 전기적으로 연결되는 제8 트랜지스터를 포함할 수 있다.

상기 제1 보조 배선들은, 상기 제2 전원 공급 배선과 전기적으로 연결되는 제2 전원 보조 수평 배선들을 더 포함할 수 있다. 상기 제2 보조 배선들은, 상기 제2 전원 보조 수평 배선들 및 상기 제2 전원 공급 배선과 전기적으로 연결되는 제2 전원 보조 수직 배선들을 더 포함할 수 있다. 상기 제2 전원 보조 수평 배선들 중 하나의 제2 전원 보조 수평 배선은 상기 제2 전원 보조 수직 배선들 중 적어도 하나의 제2 전원 보조 수직 배선과 전기적으로 연결될 수 있다. 상기 회로층은, 상기 연결 보조 전극들 중 상기 하나의 제2 전원 보조 수평 배선과 상기 적어도 하나의 제2 전원 보조 수직 배선 간의 교차점에 인접한 적어도 하나의 연결 보조 전극과, 상기 하나의 제2 전원 보조 수평 배선 사이를 연결하는 적어도 하나의 제3 연결 배선을 더 포함할 수 있다.

기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

실시예들에 따른 표시 장치는, 기판, 기판 상에 배치되는 회로층, 회로층 상에 배치되는 소자층을 포함한다. 기판은 발광 영역들이 배열된 표시 영역, 및 표시 영역의 주변에 배치되는 비표시 영역을 포함한다. 소자층은 발광 영역들에 각각 배치되는 발광 소자들을 포함한다. 회로층은 발광 소자들과 각각 전기적으로 연결되는 발광 화소 구동부들, 발광 화소 구동부들과 전기적으로 연결되는 데이터 배선들, 데이터 배선들에 교차하는 제1 방향으로 연장되는 제1 보조 배선들, 및 데이터 배선들과 나란한 제2 방향으로 연장되고 데이터 배선들과 각각 짝을 이루는 제2 보조 배선들을 포함한다. 제1 보조 배선들은 데이터 배선들 중 제1 방향에서 비표시 영역과 인접한 제1 데이터 배선과 전기적으로 연결되는 제1 우회 보조 배선을 포함한다. 제2 보조 배선들은 데이터 배선들 중 제1 방향에서 제1 데이터 배선보다 비표시 영역으로부터 멀리 이격된 제2 데이터 배선과 짝을 이루는 제2 우회 보조 배선을 포함한다. 회로층은 제1 우회 보조 배선과 제2 우회 보조 배선 간의 교차점에 인접하고 제1 우회 보조 배선으로부터 이격되는 제1 연결 보조 전극, 제1 우회 보조 배선과 제1 연결 보조 전극 사이를 연결하는 제1 연결 배선, 및 제2 우회 보조 배선으로부터 돌출되고 보조 연결홀을 통해 제1 연결 보조 전극과 전기적으로 연결되는 제1 보조 돌출 전극을 더 포함한다.

실시예들에 따르면, 표시 장치는 발광 화소 구동부들의 데이터 신호들을 데이터 배선들에 전달하는 표시 구동 회로를 더 포함할 수 있다. 그리고, 회로층은 비표시 영역에 배치되고 데이터 배선들과 표시 구동 회로 사이에 전기적으로 연결되는 데이터 공급 배선들을 더 포함할 수 있다. 데이터 공급 배선들 중 제1 데이터 배선의 데이터 신호를 전달하는 제1 데이터 공급 배선은 제1 우회 보조 배선과 제2 우회 보조 배선을 통해 제1 데이터 배선과 전기적으로 연결될 수 있다. 반면, 데이터 공급 배선들 중 제2 데이터 배선의 데이터 신호를 전달하는 제2 데이터 공급 배선은 제2 데이터 배선과 직접 전기적으로 연결될 수 있다.

이와 같이, 실시예들에 따르면, 제1 방향에서 비표시 영역과 비교적 인접하게 배치된 제1 데이터 배선은, 비표시 영역의 제1 데이터 공급 배선과 직접 전기적으로 연결되는 것이 아니라, 표시 영역에 배치된 제1 우회 보조 배선과 제2 우회 보조 배선을 통해 제1 데이터 공급 배선과 전기적으로 연결될 수 있다. 그러므로, 제1 데이터 공급 배선은 제1 데이터 배선으로 연장되는 것이 아니라, 제2 데이터 배선과 짝을 이루는 제2 우회 보조 배선으로 연장되므로, 제1 데이터 공급 배선의 연장 길이가 감소될 수 있다. 이로써, 데이터 배선들의 개수를 감소시키지 않고서도, 데이터 공급 배선들이 배치되는 영역의 너비가 감소될 수 있으므로, 비표시 영역의 너비가 감소될 수 있다.

실시예들에 따르면, 제2 우회 보조 배선으로부터 돌출된 제1 보조 돌출 전극은 보조 연결홀을 통해 제1 연결 보조 전극과 전기적으로 연결될 수 있다. 그리고, 제1 연결 보조 전극은 제1 우회 보조 배선으로부터 이격되되, 제1 연결 배선을 통해 제1 우회 보조 배선과 전기적으로 연결될 수 있다.

이와 같이, 제1 연결 보조 전극 및 이와 중첩되는 보조 연결홀이 제1 우회 보조 배선으로부터 이격되므로, 제1 우회 보조 배선의 단부의 시인성이 제1 연결 보조 전극 및 보조 연결홀에 의해 커지는 것이 방지될 수 있다.

실시예들에 따르면, 회로층은 데이터 배선들과 제1 보조 배선들 간의 교차점들에 인접하고 제1 보조 배선들 및 연결 보조 전극들로부터 이격되는 데이터 연결 전극들, 및 데이터 배선들로부터 돌출되고 데이터 연결홀을 통해 데이터 연결 전극들과 각각 전기적으로 연결되는 데이터 돌출 전극들을 더 포함할 수 있다.

실시예들에 따르면, 회로층은 데이터 연결 전극들 중 제1 데이터 배선과 제1 우회 보조 배선 간의 교차점에 인접한 하나의 데이터 연결 전극과 제1 우회 보조 배선 사이를 연결하는 제2 연결 배선을 더 포함할 수 있다.

실시예들에 따르면, 제1 보조 배선들은 제1 우회 보조 배선을 제외한 나머지로서 제2 전원이 인가되는 제2 전원 보조 수평 배선들을 더 포함할 수 있다. 제2 보조 배선들은 제2 우회 보조 배선을 제외한 나머지로서, 제2 전원이 인가되는 제2 전원 보조 수직 배선들을 더 포함할 수 있다.

실시예들에 따르면, 회로층은 제2 전원 보조 수직 배선들과 제2 전원 보조 수평 배선들 간의 교차점들에 인접한 제2 연결 보조 전극들, 및 제2 전원 보조 수직 배선들로부터 돌출되고 보조 연결홀을 통해 제2 연결 보조 전극들과 각각 전기적으로 연결되는 제2 보조 돌출 전극들을 더 포함할 수 있다.

실시예들에 따르면, 회로층은 제2 전원 보조 수직 배선들과 제1 우회 보조 배선 간의 교차점들에 인접한 제3 연결 보조 전극들, 및 제2 전원 보조 수직 배선들로부터 돌출되고 보조 연결홀을 통해 제3 연결 보조 전극들과 각각 전기적으로 연결되는 제3 보조 돌출 전극들을 더 포함할 수 있다.

즉, 실시예들에 따르면, 회로층은 제1 보조 배선들과 제2 보조 배선들 간의 교차점들에 인접하고 제1 보조 배선들로부터 이격되는 연결 보조 전극들, 및 제2 보조 배선들로부터 돌출되고 보조 연결홀을 통해 연결 보조 전극들과 각각 전기적으로 연결되는 보조 돌출 전극들을 포함한다. 여기서, 연결 보조 전극들은 제1 우회 보조 배선과 제2 우회 보조 배선 간의 교차점에 인접한 제1 연결 보조 전극, 제2 전원 보조 수평 배선들과 제2 전원 보조 수직 배선들 간의 교차점들에 인접한 제2 연결 보조 전극들 및 제1 우회 보조 배선과 제2 전원 보조 수직 배선들 간의 교차점들에 인접한 제3 연결 보조 전극들을 포함할 수 있다.

이와 같이, 실시예들에 따르면, 제1 보조 배선들과 제2 보조 배선들 간의 교차점들에 인접한 연결 보조 전극들은 모두 보조 연결홀을 통해 보조 돌출 전극들과 각각 전기적으로 연결될 수 있다. 즉, 연결 보조 전극들은 모두 보조 연결홀과 중첩될 수 있다.

이로써, 보조 연결홀의 배치 여부로 인해 연결 보조 전극들의 시인성, 및 연결 보조 전극들와 인접한 제1 보조 배선들 및 제2 보조 배선들 간의 교차점들의 시인성이 높아지는 것이 방지될 수 있다.

따라서, 비표시 영역의 너비를 감소시키기 위한 제1 보조 배선들 및 제2 보조 배선들로 인해 표시 장치의 표시 품질이 저하되는 것이 경감될 수 있다.

실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.

도 1은 실시예들에 따른 표시 장치를 보여주는 사시도이다.
도 2는 도 1의 표시 장치를 보여주는 평면도이다.
도 3은 도 2의 A-A'를 보여주는 단면도이다.
도 4는 도 2의 B 부분을 보여주는 레이아웃도이다.
도 5는 도 4의 발광 화소 구동부를 보여주는 등가 회로도이다.
도 6은 도 5의 제1 트랜지스터, 제2 트랜지스터, 제4 트랜지스터 및 제6 트랜지스터와 하나의 발광 소자를 보여주는 단면도이다.
도 7은 도 3의 기판을 보여주는 평면도이다.
도 8은 도 7의 B 부분을 보여주는 레이아웃도이다.
도 9는 도 7의 C 부분을 보여주는 레이아웃도이다.
도 10은 도 8의 D-D'를 보여주는 단면도이다.
도 11, 도 12, 도 13, 도 14, 도 15 및 도 16은는 일 실시예에 따른 도 8의 E 부분, F 부분, G 부분 및 H 부분과, 도 9의 I 부분 및 J 부분을 보여주는 평면도이다.
도 17 및 도 18은 다른 일 실시예에 따른 도 8의 E 부분 및 F 부분을 보여주는 평면도이다.
도 19, 도 20 및 도 21은 또 다른 일 실시예에 따른 도 8의 E 부분 및 F 부분과, 도 9의 I 부분을 보여주는 평면도이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다.

비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.

이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.

도 1은 실시예들에 따른 표시 장치를 보여주는 사시도이다. 도 2는 도 1의 표시 장치를 보여주는 평면도이다. 도 3은 도 2의 A-A'를 보여주는 단면도이다. 도 4는 도 2의 B 부분을 보여주는 레이아웃도이다.

도 1 및 도 2를 참조하면, 표시 장치(100)는 동영상이나 정지영상을 표시하는 장치로서, 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 및 스마트 워치(smart watch), 워치 폰(watch phone), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(portable multimedia player), 네비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기뿐만 아니라, 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷(internet of things, IOT) 등의 다양한 제품의 표시 화면으로 사용될 수 있다.

표시 장치(100)는 유기 발광 다이오드를 이용하는 유기 발광 표시 장치, 양자점 발광층을 포함하는 양자점 발광 표시 장치, 무기 반도체를 포함하는 무기 발광 표시 장치, 및 초소형 발광 다이오드(micro or nano light emitting diode(micro LED or nano LED))를 이용하는 초소형 발광 표시 장치와 같은 발광 표시 장치일 수 있다. 이하에서는, 표시 장치(100)가 유기 발광 표시 장치인 것을 중심으로 설명한다. 그러나, 본 발명은 이에 한정되지 않으며, 유기 절연 재료, 유기 발광 재료 및 금속 재료를 포함한 표시 장치에 적용될 수 있다.

표시 장치(100)는 평탄하게 형성될 수 있으나, 이에 한정되지 않는다. 예를 들어, 표시 장치(100)는 좌우측 끝단에 형성되며, 일정한 곡률을 갖거나 변화하는 곡률을 갖는 곡면부를 포함할 수 있다. 이외에, 표시 장치(100)는 구부러지거나, 휘어지거나, 벤딩되거나, 접히거나, 말릴 수 있도록 유연하게 형성될 수 있다.

도 1, 도 2 및 도 3의 도시와 같이, 표시 장치(100)는 기판(110)을 포함한다.

기판(110)은 표시 장치(100)의 표시면에 대응되는 메인 영역(MA)과, 메인 영역(MA)의 일측에서 돌출된 서브 영역(SBA)을 포함할 수 있다.

도 2의 도시와 같이, 메인 영역(MA)은 중앙의 대부분에 배치되는 표시 영역(DA)과, 표시 영역(DA)의 주변에 배치되는 비표시 영역(NDA)을 포함할 수 있다.

표시 영역(DA)은 제1 방향(DR1)의 단변과 제1 방향(DR1)과 교차하는 제2 방향(DR2)의 장변을 갖는 직사각형 형태의 평면으로 형성될 수 있다. 제1 방향(DR1)의 단변과 제2 방향(DR2)의 장변이 만나는 코너(corner)는 소정의 곡률을 갖도록 둥글게 형성되거나 직각으로 형성될 수 있다. 표시 영역(DA)의 평면 형태는 사각형에 한정되지 않고, 다른 다각형, 원형 또는 타원형으로 형성될 수 있다.

비표시 영역(NDA)은 표시 영역(DA)을 둘러싸도록 메인 영역(MA)의 가장자리에 배치될 수 있다.

서브 영역(SBA)은 메인 영역(MA)의 비표시 영역(NDA)으로부터 제2 방향(DR2)의 일측으로 돌출되는 영역일 수 있다.

서브 영역(SBA)의 일부가 구부러진 형태로 변형됨으로써, 서브 영역(SBA)의 다른 일부는 표시 장치(100)의 배면에 배치될 수 있다.

도 2 및 도 3은 서브 영역(SBA)의 일부가 구부러진 상태의 표시 장치(100)를 도시한다.

도 3을 참조하면, 실시예들에 따른 표시 장치(100)는 기판(110), 기판(110) 상에 배치되는 회로층(120), 및 회로층(120) 상에 배치되는 소자층(130)을 포함한다.

실시예들에 따른 표시 장치(100)는 소자층(130) 상에 배치되는 밀봉층(140), 및 밀봉층(140) 상에 배치되는 터치 센서층(150)을 더 포함할 수 있다.

그리고, 실시예들에 따른 표시 장치(100)는 외부광 반사를 저감하기 위해, 터치 센서층(150) 상에 배치되는 편광층(160)을 더 포함할 수 있다.

기판(110)은 고분자 수지 등의 절연 물질로 이루어질 수 있다. 예를 들어, 기판(110)은 폴리이미드(polyimide)로 이루어질 수 있다. 기판(110)은 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다.

또는, 기판(110)은 유리 등의 절연 물질로 이루어질 수 있다.

기판(110)은 메인 영역(MA) 및 서브 영역(SBA)을 포함할 수 있다. 메인 영역(MA)은 표시 영역(DA)과, 비표시 영역(NDA)을 포함할 수 있다.

도 4는 도 2의 B 부분을 보여주는 레이아웃도이다.

도 4를 참조하면, 실시예들에 따른 표시 장치(100)의 표시 영역(DA)은 발광 영역들(EA)을 포함할 수 있다. 그리고, 표시 영역(DA)은 발광 영역들(EA) 간의 이격부에 배치되는 비발광 영역을 더 포함할 수 있다.

발광 영역들(EA)에 각각 대응되는 발광 화소 구동부(EPD)들은 표시 영역(DA)에 제1 방향(DR1) 및 제2 방향(DR2)으로 상호 나란하게 배열될 수 있다. 발광 화소 구동부(EPD)들은 발광 영역들(EA)에 각각 배치된 소자층(130)의 발광 소자(도 5의 LE)들과 각각 전기적으로 연결될 수 있다.

발광 영역들(EA)은 마름모의 평면 형태 또는 직사각형의 평면 형태일 수 있다. 다만 이는 단지 예시일 뿐이며, 일 실시예에 따른 발광 영역(EA)들의 평면 형태는 도 5의 도시로 한정되지 않는다. 즉, 발광 영역(EA)들은 사각형, 오각형, 육각형 등과 같은 다각형이거나, 또는 곡선의 가장자리를 포함한 원형 또는 타원형의 평면 형태를 가질 수 있다.

발광 영역들(EA)은 소정의 파장 대역에 의한 제1 색상의 광을 발광하는 제1 발광 영역(EA1)들, 제1 색상보다 낮은 파장 대역에 의한 제2 색상의 광을 발광하는 제2 발광 영역(EA2)들, 및 제2 색상보다 낮은 파장 대역에 의한 제3 색상의 광을 발광하는 제3 발광 영역(EA3)들을 포함할 수 있다.

일 예로, 제1 색상은 대략 600㎚ 내지 750㎚의 파장 대역에 의한 적색일 수 있다. 제2 색상은 대략 480㎚ 내지 560㎚의 파장 대역에 의한 녹색일 수 있다. 제3 색상은 대략 370㎚ 내지 460㎚의 파장 대역에 의한 청색일 수 있다.

제1 발광 영역(EA1)들과 제3 발광 영역(EA3)들은 제1 방향(DR1) 및 제2 방향(DR2) 중 적어도 하나로 교번하여 배치될 수 있다.

제2 발광 영역(EA2)들은 제1 방향(DR1) 및 제2 방향(DR2) 중 적어도 하나로 상호 나란하게 배열될 수 있다.

그리고, 제2 발광 영역(EA2)들은 제1 방향(DR1) 및 제2 방향(DR2)과 교차되는 대각 방향들(DR4, DR5)에서, 제1 발광 영역(EA1)들 및 제3 발광 영역(EA3)들과 이웃할 수 있다.

이러한 발광 영역들(EA) 중 상호 인접한 제1 발광 영역(EA1), 제2 발광 영역(EA2) 및 제3 발광 영역(EA3)에 의해, 각각의 휘도 및 색상을 표시하는 화소(PX)들이 마련될 수 있다.

달리 설명하면, 화소(PX)들은 백색을 비롯한 각종 색상을 소정의 휘도로 표시하는 기본 단위일 수 있다.

화소(PX)들 각각은 상호 인접한 적어도 하나의 제1 발광 영역(EA1), 적어도 하나의 제2 발광 영역(EA2) 및 적어도 하나의 제3 발광 영역(EA3)을 포함할 수 있다. 이로써, 화소(PX) 각각은 상호 인접한 제1 발광 영역(EA1), 제2 발광 영역(EA2) 및 제3 발광 영역(EA3)으로부터 방출된 광들의 혼합을 통해 다양한 색상을 표시할 수 있다.

도 5는 도 4의 발광 화소 구동부를 보여주는 등가 회로도이다.

도 5를 참조하면, 소자층(130)의 발광 소자(LE)들 중 하나의 발광 소자(LE)는 회로층(120)의 발광 화소 구동부(EPD)들 중 하나의 발광 화소 구동부(EPD)와 제2 전원(ELVSS) 사이에 전기적으로 연결될 수 있다.

즉, 발광 소자(LE)의 애노드 전극(도 6의 131)은 발광 화소 구동부(EPD)와 전기적으로 연결되고, 발광 소자(LE)의 캐소드 전극(도 6의 134)에는 제1 전원(ELVDD)보다 낮은 전압 레벨의 제2 전원(ELVSS)이 인가될 수 있다.

발광 소자(LE)와 병렬로 연결된 커패시터(Cel)는 애노드 전극(131)과 캐소드 전극(134) 사이의 기생용량을 나타낸다.

회로층(120)은 제1 전원(ELVDD)를 전달하는 제1 전원 배선(VDL), 제1 초기화 전원(VINT)을 전달하는 제1 초기화 전원 배선(VIL), 제2 초기화 전원(VAINT)을 전달하는 제2 초기화 전원 배선(VAIL), 및 바이어스 전원(VBS)을 전달하는 바이어스 전원 배선(VBL)을 더 포함할 수 있다.

회로층(120)은 스캔 기입 신호(GW)를 전달하는 스캔 기입 배선(GWL), 스캔 초기화 신호(GI)를 전달하는 스캔 초기화 배선(GIL), 발광 제어 신호(EM)를 전달하는 발광 제어 배선(ECL), 게이트 제어 신호(GC)를 전달하는 게이트 제어 배선(GCL), 및 바이어스 제어 신호(GB)를 전달하는 바이어스 제어 배선(GBL)을 더 포함할 수 있다.

회로층(120) 중 하나의 발광 화소 구동부(EPD)는 발광 소자(LE)의 구동을 위한 구동 전류를 생성하는 제1 트랜지스터(T1), 제1 트랜지스터(T1)와 전기적으로 연결되는 둘 이상의 트랜지스터들(T2~T8), 및 적어도 하나의 커패시터(PC1)를 포함할 수 있다.

제1 트랜지스터(T1)는 제1 전원(ELVDD)과 제2 전원(ELVSS) 사이에 발광 소자(LE)와 직렬로 연결된다.

즉, 제1 트랜지스터(T1)의 제1 전극(예를 들면, 소스 전극)은 제5 트랜지스터(T5)를 통해 제1 전원 배선(VDL)과 전기적으로 연결될 수 있다. 그리고, 제1 트랜지스터(T1)의 제2 전극(예를 들면, 드레인 전극)은 제6 트랜지스터(T6)를 통해 발광 소자(LE)의 애노드 전극(131)과 전기적으로 연결될 수 있다.

제1 트랜지스터(T1)의 제1 전극은 제2 트랜지스터(T2)를 통해 데이터 배선(DL)과 전기적으로 연결될 수 있다.

제1 트랜지스터(T1)의 게이트 전극은 제1 커패시터(PC1)를 통해 제1 전원 배선(VDL)과 전기적으로 연결될 수 있다.

즉, 제1 커패시터(PC1)는 제1 트랜지스터(T1)의 게이트 전극과 제1 전원 배선(VDL) 사이에 전기적으로 연결될 수 있다.

이에, 제1 트랜지스터(T1)의 게이트 전극의 전위는 제1 전원 배선(VDL)에 충진된 전압으로 유지될 수 있다.

그리고, 턴온된 제2 트랜지스터(T2)를 통해, 데이터 배선(DL)의 데이터 신호(Vdata)가 제1 트랜지스터(T1)의 제1 전극에 전달되면, 제1 트랜지스터(T1)의 게이트 전극과 제1 트랜지스터(T1)의 제1 전극 사이의 전압차는 제1 전원(ELVDD) 및 데이터 신호(Vdata) 간의 차전압이 될 수 있다.

이때, 제1 트랜지스터(T1)의 게이트 전극과 제1 트랜지스터(T1)의 제1 전극 간의 전압차, 즉 게이트-소스 간 전압차가 문턱전압 이상이 되면, 제1 트랜지스터(T1)는 턴온됨으로써, 데이터 신호(Vdata)에 대응하는 제1 트랜지스터(T1)의 드레인-소스 간 전류가 생성될 수 있다.

이어서, 제5 트랜지스터(T5)와 제6 트랜지스터(T6)가 턴온되면, 제1 트랜지스터(T1)가 제1 전원 배선(VDL)과 제2 전원 배선(VSL) 사이에서 발광 소자(LE)과 직렬로 연결될 수 있다. 이에 따라, 데이터 신호(Vdata)에 대응하는 제1 트랜지스터(T1)의 드레인-소스 간 전류가 발광 소자(LE)의 구동 전류로 공급될 수 있다.

이로써, 발광 소자(LE)는 데이터 신호(Vdata)에 대응하는 휘도의 광을 방출할 수 있다.

제2 트랜지스터(T2)는 제1 트랜지스터(T1)의 제1 전극과 데이터 배선(DL) 사이에 전기적으로 연결될 수 있다. 제2 트랜지스터(T3)는 스캔 기입 배선(GWL)의 스캔 기입 신호(GW)에 의해 턴온될 수 있다.

제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 게이트 전극과 제1 트랜지스터(T1)의 제2 전극 사이에 전기적으로 연결될 수 있다. 제3 트랜지스터(T3)는 게이트 제어 배선(GCL)의 게이트 제어 신호(GC)에 의해 턴온될 수 있다.

제4 트랜지스터(T4)는 제1 트랜지스터(T1)의 게이트 전극과 제1 초기화 전원 배선(VIL) 사이에 연결될 수 있다. 제4 트랜지스터(T4)는 스캔 초기화 배선(GIL)의 스캔 초기화 신호(GI)에 의해 턴온될 수 있다.

제3 트랜지스터(T3)와 제4 트랜지스터(T4)는 N 타입 MOSFET으로 마련될 수 있다.

제5 트랜지스터(T5)는 제1 트랜지스터(T1)의 제1 전극과 제1 전원 배선(VDL) 사이에 전기적으로 연결될 수 있다.

제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 제2 전극과 발광 소자(LE)의 애노드 전극(131) 사이에 전기적으로 연결될 수 있다.

제5 트랜지스터(T5)와 제6 트랜지스터(T6)는 발광 제어 배선(ECL)의 발광 제어 신호(EC)에 의해 턴온될 수 있다.

제7 트랜지스터(T7)는 발광 소자(LE)의 애노드 전극과 제2 초기화 전원 배선(VAIL) 사이에 전기적으로 연결될 수 있다. 제7 트랜지스터(T7)는 바이어스 제어 배선(GBL)의 바이어스 제어 신호(GB)에 의해 턴온될 수 있다.

제8 트랜지스터(T8)는 제1 트랜지스터(T1)의 제1 전극과 바이어스 전원 배선(VBL) 사이에 연결될 수 있다.

제8 트랜지스터(T8)는 바이어스 제어 배선(GBL)의 바이어스 제어 신호(GB)에 의해 턴온될 수 있다.

제1 내지 제8 트랜지스터(T1~T8) 중 제3 트랜지스터(T3)와 제4 트랜지스터(T4)를 제외한 나머지 트랜지스터들(T1, T2, T5~T8)은 P 타입 MOSFET으로 마련될 수 있다.

즉, 발광 화소 구동부(EPD)에 포함된 제1 내지 제8 트랜지스터(T1~T8) 중 제3 트랜지스터(T3)와 제4 트랜지스터(T4)는 N 타입 MOSFET으로 마련되는 반면, 이들을 제외한 나머지 트랜지스터들(T1, T2, T5~T8)은 P 타입 MOSFET으로 마련될 수 있다.

이에 따라, 실시예들에 따르면, 제3 트랜지스터(T3)와 제4 트랜지스터(T4) 각각은 나머지 트랜지스터들(T1, T2, T5~T8)과 다른 반도체층으로 이루어진 채널부, 소스부 및 드레인부를 포함할 수 있다.

도 6은 도 5의 제1 트랜지스터, 제2 트랜지스터, 제4 트랜지스터 및 제6 트랜지스터와 하나의 발광 소자를 보여주는 단면도이다.

도 6을 참조하면, 실시예들에 따른 표시 장치(100)의 회로층(120)은 기판(110) 상의 제1 차광층(LB1)을 덮는 버퍼층(121), 버퍼층(121) 상에 배치된 제1 반도체층(CH1, S1, D1, CH2, S2, D2, CH6, S6, D6), 제1 반도체층(CH1, S1, D1, CH2, S2, D2, CH6, S6, D6)을 덮는 제1 게이트 절연층(122), 제1 게이트 절연층(122) 상에 배치된 제1 게이트 도전층(G1, G2, G6), 제1 게이트 도전층(G1, G2, G6)을 덮는 제2 게이트 절연층(123), 제2 게이트 절연층(123) 상에 배치되는 제2 게이트 도전층(CPE, LB2), 제2 게이트 도전층(CPE, LB2)을 덮는 제1 층간 절연층(124), 제1 층간 절연층(124) 상에 배치되는 제2 반도체층(CH4, S4, D4), 제2 반도체층(CH4, S4, D4)을 덮는 제3 게이트 절연층(125), 제3 게이트 절연층(125) 상에 배치되는 제3 게이트 도전층(G4), 제3 게이트 도전층(G4)을 덮는 제2 층간 절연층(126), 제2 층간 절연층(126) 상에 배치되는 제1 소스드레인 도전층(ANDE1, DCE, GCNE, VIL), 제1 소스드레인 도전층(ANDE1, DCE, GCNE, VIL)을 덮는 제1 평탄화층(127), 제1 평탄화층(127) 상에 배치되는 제2 소스드레인 도전층(ANDE2, DL), 및 제2 소스드레인 도전층(ANDE2, DL)을 덮는 제2 평탄화층(128)을 포함할 수 있다.

제1 트랜지스터(T1)는 버퍼층(121) 상의 제1 반도체층으로 이루어지는 채널부(CH1), 소스부(S1) 및 드레인부(D1)와, 제1 게이트 절연층(122) 상의 제1 게이트 도전층에 배치되고 채널부(CH1)와 중첩되는 게이트 전극(G1)을 포함할 수 있다.

제1 트랜지스터(T1)의 채널부(CH1)는 기판(110) 상의 제1 차광층(LB1)과 중첩될 수 있다.

제2 트랜지스터(T2)는 버퍼층(121) 상의 제1 반도체층으로 이루어지는 채널부(CH2), 소스부(S2) 및 드레인부(D2)와, 제1 게이트 절연층(122) 상의 제1 게이트 도전층에 배치되고 채널부(CH2)와 중첩되는 게이트 전극(G2)을 포함할 수 있다.

제6 트랜지스터(T6)는 버퍼층(121) 상의 제1 반도체층으로 이루어지는 채널부(CH6), 소스부(S6) 및 드레인부(D6)와, 제1 게이트 절연층(122) 상의 제1 게이트 도전층에 배치되고 채널부(CH6)와 중첩되는 게이트 전극(G6)을 포함할 수 있다.

제2 트랜지스터(T2)의 소스부(S2)는 데이터 연결 전극(DCE)을 통해, 데이터 배선(DL)과 전기적으로 연결될 수 있다.

데이터 연결 전극(DCE)은 제2 층간 절연층(126) 상의 제1 소스드레인 도전층에 배치되고, 제2 층간 절연층(126), 제3 게이트 절연층(125), 제1 층간 절연층(124), 제2 게이트 절연층(123) 및 제1 게이트 절연층(122)을 관통하는 데이터 연결 보조홀(DCAH)을 통해 제2 트랜지스터(T2)의 소스부(S2)와 전기적으로 연결될 수 있다.

데이터 배선(DL)은 제1 평탄화층(127) 상의 제2 소스드레인 도전층에 배치되고, 제1 평탄화층(127)을 관통하는 데이터 연결홀(DCH)을 통해 데이터 연결 전극(DCE)과 전기적으로 연결될 수 있다.

제2 트랜지스터(T2)의 드레인부(D2)는 제1 트랜지스터(T1)의 소스부(S1)와 연결될 수 있다.

제1 트랜지스터(T1)의 드레인부(D1)는 제6 트랜지스터(T6)의 소스부(S6)와 연결될 수 있다.

제6 트랜지스터(T6)의 드레인부(D6)는 제1 애노드 연결 전극(ANDE1) 및 제2 애노드 연결 전극(ANDE2)을 통해 애노드 전극(131)과 전기적으로 연결될 수 있다.

제1 애노드 연결 전극(ANDE1)은 제2 층간 절연층(126) 상의 제1 소스드레인 도전층에 배치되고, 제2 층간 절연층(126), 제3 게이트 절연층(125), 제1 층간 절연층(124), 제2 게이트 절연층(123) 및 제1 게이트 절연층(122)을 관통하는 제1 애노드 연결홀(ANCH1)을 통해 제6 트랜지스터(T6)의 드레인부(D6)와 전기적으로 연결될 수 있다.

제2 애노드 연결 전극(ANDE2)은 제1 평탄화층(127) 상의 제2 소스드레인 도전층에 배치되고, 제1 평탄화층(127)을 관통하는 제2 애노드 연결홀(ANCH2)을 통해 제1 애노드 연결 전극(ANDE1)과 전기적으로 연결될 수 있다.

애노드 전극(131)은 제2 평탄화층(128) 상에 배치되고, 제2 평탄화층(128)을 관통하는 제3 애노드 연결홀(ANCH3)을 통해 제2 애노드 연결 전극(ANDE2)과 전기적으로 연결될 수 있다.

제1 커패시터(PC1)는 제2 게이트 절연층(123) 상의 제2 게이트 도전층에 배치된 커패시터 전극(CPE)과, 제1 트랜지스터(T1)의 게이트 전극(G1) 간의 중첩 영역에 의해 마련될 수 있다.

제4 트랜지스터(T4)는 제1 층간 절연층(124) 상의 제2 반도체층으로 이루어지는 채널부(CH4), 소스부(S4) 및 드레인부(D4)와, 제3 게이트 절연층(125) 상의 제3 게이트 도전층에 배치되는 게이트 전극(G4)과, 제2 게이트 절연층(123) 상의 제2 게이트 도전층에 배치되는 게이트 보조 전극(G4')을 포함할 수 있다.

게이트 전극(G4) 및 게이트 보조 전극(G4') 각각은 제4 트랜지스터(T4)의 채널부(CH4)와 중첩될 수 있다.

제4 트랜지스터(T4)의 소스부(S4)는 제2 층간 절연층(127) 및 제3 게이트 절연층(125)을 관통하는 홀을 통해, 제2 층간 절연층(127) 상의 제1 초기화 전원 배선(VIL)과 전기적으로 연결될 수 있다.

제4 트랜지스터(T4)의 드레인부(D4)는 제2 층간 절연층(127) 상의 제1 소스드레인 도전층에 배치된 게이트 연결 전극(GCNE)을 통해 제1 트랜지스터(T1)의 게이트 전극(G1)과 전기적으로 연결될 수 있다.

게이트 연결 전극(GCNE)은 제2 층간 절연층(127) 및 제3 게이트 절연층(125)을 관통하는 제1 게이트 연결홀(GCH1)을 통해, 제4 트랜지스터(T4)의 드레인부(D4)와 전기적으로 연결될 수 있다.

게이트 연결 전극(GCNE)은 제2 층간 절연층(127), 제3 게이트 절연층(125), 제1 층간 절연층(124) 및 제2 게이트 절연층(123)을 관통하는 제2 게이트 연결홀(GCH2)을 통해, 제1 트랜지스터(T1)의 게이트 전극(G1)과 전기적으로 연결될 수 있다.

한편, 제3 트랜지스터(T3)는 제4 트랜지스터(T4)와 유사한 구조이고, 제5 트랜지스터(T5) 및 제7 트랜지스터(T7)는 제2 트랜지스터(T2) 및 제6 트랜지스터(T6)와 유사한 구조이므로, 이하에서 중복되는 설명을 생략한다.

한편, 실시예들에 따른 표시 장치(100)의 회로층(120)은 비표시 영역(NDA)의 너비를 감소시키기 위한 제1 보조 배선들(도 8의 ASL1) 및 제2 보조 배선들(도 8의 ASL2)을 포함할 수 있다.

도 7은 도 3의 기판을 보여주는 평면도이다.

도 7을 참조하면, 실시예들에 따른 표시 장치(100)의 기판(110)은 표시면에 대응되는 메인 영역(MA)과, 메인 영역(MA)의 일측에서 돌출되는 서브 영역(SBA)을 포함한다.

메인 영역(MA)은 중앙의 대부분에 배치되는 표시 영역(DA) 및 가장자리에 배치되고 표시 영역(DA)을 둘러싸는 비표시 영역(NDA)을 포함한다.

표시 영역(DA)은 서브 영역(SBA)과 인접한 일측에 배치되는 우회 영역(DEA), 및 우회 영역(DEA)을 제외한 나머지 영역에 배치되는 일반 영역(GA)을 포함할 수 있다.

우회 영역(DEA)은 제1 방향(DR1)의 중앙에 배치되는 우회 미들 영역(MDDA), 제1 방향(DR1)에서 우회 미들 영역(MDDA)과 나란하고 비표시 영역(NDA)과 접하는 제1 우회 사이드 영역(SDA1), 및 우회 미들 영역(MDDA)과 제1 우회 사이드 영역(SDA1) 사이에 배치되는 제2 우회 사이드 영역(SDA2)을 포함할 수 있다.

제1 우회 사이드 영역(SDA1)은 우회 미들 영역(MDDA) 및 제2 우회 사이드 영역(SDA2)에 비해 기판(110)의 절곡된 모서리와 인접하게 배치될 수 있다.

제1 우회 사이드 영역(SDA1) 및 제2 우회 사이드 영역(SDA2)은 우회 미들 영역(MDDA)의 제1 방향(DR1)의 양측 각각과 비표시 영역(NDA) 사이에 배치될 수 있다.

일반 영역(GA)은 제2 방향(DR2)에서 우회 영역(DEA)의 우회 미들 영역(MDDA)과 이어지는 일반 미들 영역(GMA), 제2 방향(DR2)에서 우회 영역(DEA)의 제1 사이드 영역(SDA1)과 이어지는 제1 일반 사이드 영역(GSA1), 및 제2 방향(DR2)에서 우회 영역(DEA)의 제2 사이드 영역(SDA2)과 이어지는 제2 일반 사이드 영역(GSA2)을 포함할 수 있다.

비표시 영역(NDA)은 게이트 구동 회로가 배치되는 게이트 구동 회로 영역(GDRA)을 포함할 수 있다.

게이트 구동 회로 영역(GDRA)은 비표시 영역(NDA) 중 표시 영역(DA)의 제1 방향(DR1)의 적어도 일측에 인접한 일부에 배치될 수 있다.

게이트 구동 회로 영역(GDRA)의 게이트 구동 회로는 게이트 배선들에 게이트 신호들을 순차적으로 전달할 수 있다. 여기서, 게이트 배선들은 스캔 기입 신호(도 5의 GW)를 전달하는 스캔 기입 배선(도 5의 GWL), 스캔 초기화 신호(도 5의 GI)를 전달하는 스캔 초기화 배선(도 5의 GIL), 게이트 제어 신호(도 5의 GC)를 전달하는 게이트 제어 배선(도 5의 GCL), 바이어스 제어 신호(도 5의 GB)를 전달하는 바이어스 제어 배선(도 5의 GBL), 및 발광 제어 신호(도 5의 EC)를 전달하는 발광 제어 배선(ECL)을 포함할 수 있다.

서브 영역(SBA)은 벤딩 형태로 변형되는 벤딩 영역(BA), 벤딩 영역(BA)의 일측과 메인 영역(MA) 사이에 배치되는 제1 서브 영역(SB1), 및 벤딩 영역(BA)의 다른 일측에 연결되는 제2 서브 영역(SB2)을 포함할 수 있다.

벤딩 영역(BA)이 벤딩 형태로 변형되면, 제2 서브영역(SB2)은 기판(110)의 아래에 배치되고, 메인 영역(MA)과 중첩된다.

표시 구동 회로(200)는 제2 서브 영역(SB2)에 배치될 수 있다.

회로 보드(300)와 본딩되는 신호 패드(SPD)들은 제2 서브 영역(SB2)의 일측 가장자리에 배치될 수 있다.

도 8은 도 7의 B 부분을 보여주는 레이아웃도이다. 도 9는 도 7의 C 부분을 보여주는 레이아웃도이다. 도 10은 도 8의 D-D'를 보여주는 단면도이다.

도 8 및 도 9를 참조하면, 실시예들에 따른 표시 장치(100)의 회로층(120)은 소자층(130)의 발광 소자(LE)들과 각각 전기적으로 연결되는 발광 화소 구동부(EPD)들, 소자층(130)의 광 감지 소자(PD)들과 각각 전기적으로 연결되는 광 감지 화소 구동부(DPD)들, 발광 화소 구동부(EPD)들과 전기적으로 연결되고 데이터 신호(Vdata)를 전달하는 데이터 배선(DL)들, 데이터 배선(DL)들에 교차하는 제1 방향(DR1)으로 연장되는 제1 보조 배선(ASL1)들, 및 데이터 배선(DL)들과 나란하게 연장되고 데이터 배선(DL)들과 각각 짝을 이루는 제2 보조 배선(ASL2)들을 포함할 수 있다.

데이터 배선(DL)들과 제2 보조 배선(ASL2)들은 제2 방향(DR2)으로 연장될 수 있다.

데이터 배선(DL)들 중 제1 방향(DR1)으로 상호 이웃한 두 개의 데이터 배선(DL)들은, 이들과 짝을 이루는 두 개의 제2 보조 배선(ASL2)들 사이에 배치되고, 제1 방향(DR1)에서 대향할 수 있다.

실시예들에 따르면, 제1 보조 배선(ASL1)들은 표시 영역(DA)의 발광 화소 구동부(EPD)들과 중첩될 수 있다. 즉, 제1 보조 배선(ASL1)들의 개수는 발광 영역들(EA)의 제1 방향(DR1)의 열들의 개수일 수 있다.

실시예들에 따르면, 회로층(120)은 비표시 영역(NDA)에 배치되고 표시 구동 회로(200)와 데이터 배선(DL)들 사이에 전기적으로 연결되는 데이터 공급 배선(DSPL)들을 더 포함할 수 있다.

데이터 배선(DL)들은 제1 우회 사이드 영역(SDA1)에 배치되는 제1 데이터 배선(DL1), 및 제2 우회 사이드 영역(SDA2)에 배치되는 제2 데이터 배선(DL2)을 포함할 수 있다.

제1 보조 배선(ASL1)들은 제1 우회 사이드 영역(SDA1)의 제1 데이터 배선(DL1)과 전기적으로 연결되는 제1 우회 보조 배선(TASL1)을 포함할 수 있다.

제2 보조 배선(ASL2)들은 제2 우회 사이드 영역(SDA2)의 제2 데이터 배선(DL2)과 짝을 이루고, 제1 우회 보조 배선(TASL1)과 전기적으로 연결되는 제2 우회 보조 배선(TASL2)을 포함할 수 있다.

데이터 공급 배선(DSPL)들은 제1 데이터 배선(DL1)의 데이터 신호를 전달하는 제1 데이터 공급 배선(DSPL1), 및 제2 데이터 배선(DL2)의 데이터 신호를 전달하는 제2 데이터 공급 배선(DSPL2)을 포함할 수 있다.

실시예들에 따르면, 데이터 공급 배선(DSPL)들은 제2 우회 사이드 영역(SDA2) 및 우회 미들 영역(MDDA)으로 연장될 수 있다.

이에, 제1 데이터 공급 배선(DSPL1)은 제2 우회 사이드 영역(SDA2)의 제2 우회 보조 배선(TASL2)으로 연장되고, 제2 우회 보조 배선(TASL2), 및 제1 우회 보조 배선(TASL1)을 통해 제1 데이터 배선(DL1)과 전기적으로 연결될 수 있다.

반면, 제2 데이터 공급 배선(DSPL2)은 제2 우회 사이드 영역(SDA2)으로 연장되고 제2 데이터 배선(DL2)과 직접 전기적으로 연결될 수 있다.

이와 같이, 제1 데이터 공급 배선(DSPL1)은 제1 우회 사이드 영역(SDA1)의 제1 데이터 배선(DL1)이 아니라, 제2 우회 사이드 영역(SDA2)의 제2 우회 보조 배선(TASL2)으로 연장되므로, 제1 데이터 공급 배선(DSPL1)의 연장 길이가 짧아질 수 있다. 그로 인해, 데이터 공급 배선들(DSPL)의 배치에 필요한 영역의 너비가 감소될 수 있으므로, 비표시 영역(NDA)의 너비가 감소될 수 있다.

또한, 비표시 영역(NDA) 중 기판(110)의 절곡된 모서리와 제1 우회 사이드 영역(SDA1) 사이에 배치된 일부 영역에는 데이터 공급 배선들(DSPL)이 배치되지 않으므로, 비표시 영역(NDA)의 너비가 더욱 감소될 수 있다.

데이터 배선(DL)들은 우회 미들 영역(MDDA)에 배치되는 제3 데이터 배선(DL3)을 더 포함할 수 있다. 그리고, 데이터 공급 배선(DSPL)들은 제3 데이터 배선(DL3)의 데이터 신호를 전달하는 제3 데이터 공급 배선(DSPL3)을 더 포함할 수 있다.

제3 데이터 공급 배선(DSPL3)은 우회 미들 영역(MDDA)으로 연장되고, 제3 데이터 배선(DL3)과 직접 전기적으로 연결될 수 있다.

제1 우회 보조 배선(TASL1)은 제2 우회 보조 배선(TASL2)에서 제1 데이터 배선(DL1)으로 연장된다.

제2 우회 보조 배선(TASL2)은 비표시 영역(NDA)의 제1 데이터 공급 배선(DSPL1)에서 제1 우회 보조 배선(TASL1)으로 연장된다.

이와 같이, 제1 우회 보조 배선(TASL1) 및 제2 우회 보조 배선(TASL2)이 우회 영역(DEA)에 한정적으로 배열됨에 따라, 제1 우회 보조 배선(TASL1)의 단부들 및 제2 우회 보조 배선(TASL2)의 단부가 소정의 규칙성으로 배열된다. 그로 인해, 제1 우회 보조 배선(TASL1) 및 제2 우회 보조 배선(TASL2)의 시인성이 높아질 수 있다.

이를 방지하기 위해, 제1 보조 배선(ASL1)들은 제1 우회 보조 배선(TASL1)뿐만 아니라, 제2 전원 보조 수평 배선(VSAHL)들을 더 포함할 수 있다. 그리고, 제2 보조 배선(ASL2)들은 제2 우회 보조 배선(TASL2)뿐만 아니라, 제2 전원 보조 수직 배선(VSAVL)들을 더 포함할 수 있다.

제2 전원 보조 수평 배선(VSAHL)들 중 두 개의 제2 전원 보조 수평 배선(VSAHL)들은 제1 우회 보조 배선(TASL1)의 양단에서 비표시 영역(NDA)으로 연장될 수 있다.

제2 전원 보조 수직 배선(VSAVL)들 중 하나의 제2 전원 보조 수직 배선(VSAVL)은 서브 영역(SBA)으로부터 멀어지는 방향으로 제2 우회 보조 배선(TASL2)의 일단에서 비표시 영역(NDA)으로 연장될 수 있다.

이에 따라, 각 제2 데이터 배선(DL2) 중 일부는 제2 우회 보조 배선(TASL2)과 짝을 이루고, 다른 일부는 제2 우회 보조 배선(TASL2)의 일단으로부터 연장되는 하나의 제2 전원 보조 수직 배선(VSAVL)과 짝을 이룰 수 있다.

제2 우회 보조 배선(TASL2)은 제2 우회 사이드 영역(SDA2)에만 배치되므로, 제1 우회 사이드 영역(SDA1)의 제1 데이터 배선(DL1)은 전체적으로 제2 전원 보조 수직 배선(VSAVL)과 짝을 이룰 수 있다.

우회 미들 영역(MDDA)의 제3 데이터 배선(DL3)은 전체적으로 제2 전원 보조 수직 배선(VSAVL)과 짝을 이룰 수 있다.

도 9의 도시와 같이, 제1 보조 배선(ASL1)들 중 제1 우회 보조 배선(TASL1)은 우회 영역(DEA)의 제1 우회 사이드 영역(SDA1) 및 제2 우회 사이드 영역(SDA2)에 배치되고, 제2 전원 보조 수평 배선(VSAHL)들은 우회 영역(DEA)의 우회 미들 영역(MDDA)에 배치될 수 있다.

그리고, 도 10의 도시와 같이, 일반 영역(GA)에는 제2 전원 보조 수평 배선(VSAHL)들과 제2 전원 보조 수직 배선(VSAVL)들이 배치될 수 있다.

도 8의 도시와 같이, 회로층(120)은 발광 소자들(LE)의 구동을 위한 제1 전원(ELVDD)과 제2 전원(ELVSS)을 각각 전달하는 제1 전원 공급 배선(VDSPL)과 제2 전원 공급 배선(VSSPL)을 더 포함할 수 있다.

제1 전원 공급 배선(VDSPL)과 제2 전원 공급 배선(VSSPL)은 비표시 영역(NDA)에 배치되고 서브 영역(SBA)으로 연장될 수 있다.

제1 전원 공급 배선(VDSPL)은 제2 서브 영역(SB2)에 배치된 신호 패드들(SPD) 중 제1 전원(ELVDD)의 전달을 위한 제1 전원 패드와 전기적으로 연결될 수 있다.

제2 전원 공급 배선(VSSPL)은 제2 서브 영역(SB2)에 배치된 신호 패드들(SPD) 중 제2 전원(ELVSS)의 전달을 위한 제2 전원 패드와 전기적으로 연결될 수 있다.

제2 전원 보조 수평 배선(VSAHL)들은 제2 전원 공급 배선(VSSPL)과 전기적으로 연결될 수 있다.

제2 전원 보조 수직 배선(VSAVL)들은 제2 전원 보조 수평 배선(VSAHL)들 및 제2 전원 공급 배선(VSSPL)과 전기적으로 연결될 수 있다.

실시예들에 따르면, 회로층(120)은 발광 화소 구동부(EPD)들과 제1 전원 공급 배선(VDSPL) 사이에 전기적으로 연결되는 제1 전원 배선(VDL)들을 더 포함할 수 있다.

제1 전원 배선(VDL)들은 제1 방향(DR1)으로 상호 인접한 두 개의 제2 보조 배선(ASL2)들 사이에 배치될 수 있다.

도 10을 참조하면, 데이터 배선(DL)들, 제2 보조 배선(ASL2)들 및 제1 전원 배선(VDL)들은 제1 보조 배선(ASL1)들을 덮는 제1 평탄화층(127) 상에 배치될 수 있다.

즉, 제1 보조 배선(ASL1)들은 제2 층간 절연층(126) 상의 제1 소스드레인 도전층에 배치될 수 있다.

데이터 배선(DL)들, 제2 보조 배선(ASL2)들 및 제1 전원 배선(VDL)들은 제1 평탄화층(127) 상의 제2 소스드레인 도전층에 배치될 수 있다.

제2 우회 보조 배선(TASL2)은 제1 평탄화층(127)을 관통하는 제1 보조 연결홀(ASCH1)을 통해 제1 우회 보조 배선(TASL1)과 전기적으로 연결될 수 있다.

제1 데이터 배선(DL1)은 제1 평탄화층(127)을 관통하는 제2 보조 연결홀(ASCH2)을 통해 제1 우회 보조 배선(TASL1)과 전기적으로 연결될 수 있다.

실시예들에 따르면, 제1 방향(DR1)으로 연장되는 제1 우회 보조 배선(TASL1)의 데이터 신호와의 커플링 불량으로 인해, 제1 우회 보조 배선(TASL1)과 인접한 배선들의 신호가 왜곡되는 것을 방지하기 위해, 제1 우회 보조 배선(TASL1)은 제1 초기화 전원 배선(VIL)과 중첩될 수 있다.

실시예들에 따르면, 제1 우회 보조 배선(TASL1)을 포함한 제1 보조 배선(ASL1)들은 제1 초기화 전원 배선(VIL)들과 중첩될 수 있다. 이와 같이 하면, 제1 우회 보조 배선(TASL1)의 데이터 신호가 게이트 제어 배선(GCL)의 게이트 제어 신호(GC) 또는 스캔 초기화 배선(GIL)의 스캔 초기화 신호(GI)에 미치는 영향이 경감될 수 있다.

한편, 우회 영역(DEA)에서 제1 우회 보조 배선(TASL1)들을 순차적으로 배열하기 위해, 제1 우회 사이드 영역(SDA1)의 제1 데이터 배선(DL1)들은 제2 우회 사이드 영역(SDA2)으로부터 멀리 배치될수록, 더 긴 길이의 제1 우회 보조 배선(TASL1)과 전기적으로 연결될 수 있다. 그로 인해, 제1 우회 보조 배선(TASL1)들의 단부들이 대각선 방향으로 배열됨으로써, 제1 우회 보조 배선(TASL1)들의 시인성이 높아질 수 있다.

또한, 데이터 배선(DL)들 및 제2 보조 배선(ASL2)들 각각과 제1 보조 배선(ASL1)들 간의 전기적 연결을 위한 보조 연결홀(ASCH)들은 제1 평탄화층(127)을 관통하므로, 비교적 넓은 너비로 배치될 수 있다.

보조 연결홀(ASCH)은 제1 우회 보조 배선(TASL1)들의 단부들마다 배치되므로, 보조 연결홀(ASCH)의 배치로 인해, 제1 우회 보조 배선(TASL1)들의 시인성이 더욱 높아질 수 있다.

이하에서는, 제1 우회 보조 배선(TASL1)들의 시인성을 낮추기 위한 각 실시예에 대해 설명한다.

도 11, 도 12, 도 13, 도 14, 도 15 및 도 16은는 일 실시예에 따른 도 8의 E 부분, F 부분, G 부분 및 H 부분과, 도 9의 I 부분 및 J 부분을 보여주는 평면도이다.

도 11을 참조하면, 일 실시예에 따른 표시 장치(100)의 회로층(120)은 제1 우회 보조 배선(TASL1)과 제2 우회 보조 배선(TASL2) 간의 교차점에 인접하고, 제1 우회 보조 배선(TASL1)으로부터 이격되는 제1 연결 보조 전극(ASCE1), 제1 우회 보조 배선(TASL1)과 제1 연결 보조 전극(ASCE1) 사이를 연결하는 제1 연결 배선(CL1), 및 제2 우회 보조 배선(TASL2)으로부터 돌출되고, 보조 연결홀(ASCH)을 통해 제1 연결 보조 전극(ASCE1)과 전기적으로 연결되는 제1 보조 돌출 전극(ASPE1)을 더 포함할 수 있다.

제1 연결 보조 전극(ASCE1) 및 제1 연결 배선(CL1)은 제1 우회 보조 배선(TASL1)과 동일층, 즉 제2 층간 절연층(126) 상의 제1 소스드레인 도전층에 배치될 수 있다.

제1 연결 보조 전극(ASCE1)은 제1 우회 보조 배선(TASL1)의 제2 방향(DR2)의 일측과 마주할 수 있다.

제1 우회 보조 배선(TASL1)은 제1 방향(DR1)으로 연장되되, 제1 연결 보조 전극(ASCE1)의 가장자리의 일부를 둘러싸도록 절곡된 형태를 포함할 수 있다.

제1 연결 배선(CL1)은 제1 우회 보조 배선(TASL1)과 제1 연결 보조 전극(ASCE1) 사이에 연장될 수 있다.

일 예로, 제1 연결 배선(CL1)은 제2 방향(DR2)으로 연장될 수 있다. 다만 이는 단지 예시일 뿐이며, 제1 연결 배선(CL1)의 연장 방향은 도 11의 도시로 한정되지 않는다.

제1 연결 보조 전극(ASCE1)은 제1 우회 보조 배선(TASL1)으로부터 이격된 아일랜드 형태이며, 제1 연결 배선(CL1)을 통해 제1 우회 보조 배선(TASL1)과 전기적으로 연결될 수 있다.

제1 보조 돌출 전극(ASPE1)은 제2 방향(DR2)으로 연장되는 제2 우회 보조 배선(TASL2)으로부터 제1 방향(DR1)으로 돌출될 수 있다.

제1 보조 돌출 전극(ASPE1)은 보조 연결홀(ASCH)을 통해 제1 연결 보조 전극(ASCE1)과 전기적으로 연결될 수 있다.

이로써, 제2 우회 보조 배선(TASL2)은 제1 보조 돌출 전극(ASPE1), 제1 연결 보조 전극(ASCE1) 및 제1 연결 배선(CL1)을 통해 제1 우회 보조 배선(TASL1)과 전기적으로 연결될 수 있다.

도 12, 도 14, 도 15 및 도 16의 도시와 같이, 일 실시예에 따르면, 회로층(120)은 제2 전원 보조 수평 배선(VSAHL)들과 제2 전원 보조 수직 배선(VSAVL)들 간의 교차점들에 인접한 제2 연결 보조 전극(ASCE2)들, 및 제2 전원 보조 수직 배선(VSAVL)들로부터 돌출되고, 보조 연결홀(ASCH)을 통해 제2 연결 보조 전극(ASCE2)들과 각각 전기적으로 연결되는 제2 보조 돌출 전극(ASPE2)들을 더 포함할 수 있다.

제2 연결 보조 전극(ASCE2)들은 제2 전원 보조 수평 배선(VSAHL)들을 포함한 제1 보조 배선(ASL1)들과 동일층, 즉 제2 층간 절연층(126) 상의 제1 소스드레인 도전층에 배치될 수 있다.

제2 연결 보조 전극(ASCE2)들은 제2 전원 보조 수평 배선(VSAHL)들의 제2 방향(DR2)의 일측과 마주할 수 있다.

일 실시예에 따르면, 제2 연결 보조 전극(ASCE2)들은 제2 전원 보조 수평 배선(VSAHL)들로부터 이격된 아일랜드 형태이다.

그러므로, 제2 전원 보조 수직 배선(VSAVL)으로부터 돌출된 제2 보조 돌출 전극(ASPE2)이 보조 연결홀(ASCH)을 통해 제2 연결 보조 전극(ASCE2)과 전기적으로 연결되더라도, 제2 연결 보조 전극(ASCE2)과 제2 보조 돌출 전극(ASPE2)만으로는, 제2 전원 보조 수평 배선(VSAHL)과 제2 전원 보조 수직 배선(VSAVL) 간의 전기적 연결이 실시되지 않는다.

한편, 앞서 도 6의 도시로 설명한 바와 같이, 발광 화소 구동부(EPD)의 제2 트랜지스터(T2)는 데이터 연결 전극(DCE)을 통해 데이터 배선(DL)과 전기적으로 연결될 수 있다.

도 11, 도 12, 도 13, 도 14, 도 15 및 도 16의 도시와 같이, 일 실시예에 따르면, 데이터 연결 전극(DCE)들은 데이터 배선(DL)들과 제1 보조 배선(도 8의 ASL1: TASL1, VSAHL)들 간의 교차점들에 인접하고, 제1 보조 배선(ASL1)들로부터 이격될 수 있다.

그리고, 데이터 배선(DL)들로부터 돌출되는 데이터 돌출 전극(DPE)들은 데이터 연결홀(DCH)을 통해 데이터 연결 전극(DCE)들과 각각 전기적으로 연결될 수 있다.

즉, 일 실시예에 따르면, 회로층(120)은 데이터 배선(DL)들과 제1 보조 배선(도 8의 ASL1: TASL1, VSAHL)들 간의 교차점들에 인접하고, 제1 보조 배선(ASL1)들로부터 이격되는 데이터 연결 전극(DCE)들, 및 데이터 배선(DL)들로부터 돌출되고, 데이터 연결홀(DCH)을 통해 데이터 연결 전극(DCE)들과 각각 전기적으로 연결되는 데이터 돌출 전극(DPE)들을 포함할 수 있다.

데이터 연결 전극(DCE)들은 제1 우회 보조 배선(TASL1) 및 제2 전원 보조 수평 배선(VSAHL)들을 포함한 제1 보조 배선(ASL1)들의 제2 방향(DR2)의 다른 일측과 마주할 수 있다.

도 12의 도시와 같이, 일 실시예에 따른 회로층(120)은 데이터 연결 전극(DCE)들 중 제1 데이터 배선(DL1)과 제1 우회 보조 배선(TASL1) 간의 교차점에 인접한 하나의 데이터 연결 전극(DCE)과, 제1 우회 보조 배선(TASL1) 사이를 연결하는 제2 연결 배선(CL2)을 더 포함할 수 있다.

제2 연결 배선(CL2)은 제1 우회 보조 배선(TASL1) 및 데이터 연결 전극(DCE)과 동일층, 즉, 제2 층간 절연층(126) 상의 제1 소스드레인 도전층에 배치될 수 있다.

제2 연결 배선(CL2)은 제1 우회 보조 배선(TASL1)과 하나의 데이터 연결 전극(DCE) 사이에 연장될 수 있다.

일 예로, 제2 연결 배선(CL2)은 제2 방향(DR2)으로 연장될 수 있다. 다만 이는 단지 예시일 뿐이며, 제2 연결 배선(CL2)의 연장 방향은 도 12의 도시로 한정되지 않는다.

제1 데이터 배선(DL1)과 제1 우회 보조 배선(TASL1) 간의 교차점에 인접한 하나의 데이터 연결 전극(DCE)은 제2 연결 배선(CL2)을 통해 제1 우회 보조 배선(TASL1)과 전기적으로 연결될 수 있다.

제1 데이터 배선(DL1)과 제1 우회 보조 배선(TASL1) 간의 교차점에 인접한 하나의 데이터 연결 전극(DCE)과 중첩되는 하나의 데이터 돌출 전극(DPE)은 제1 데이터 배선(DL1)으로부터 제1 방향(DR1)으로 돌출될 수 있다.

하나의 데이터 돌출 전극(DPE)은 데이터 연결홀(DCH)을 통해 하나의 데이터 연결 전극(DCE)과 전기적으로 연결될 수 있다.

이로써, 제1 데이터 배선(DL1)은 하나의 데이터 돌출 전극(DPE), 하나의 데이터 연결 전극(DCE) 및 제2 연결 배선(CL2)을 통해 제1 우회 보조 배선(TASL1)과 전기적으로 연결될 수 있다.

도 12 및 도 13의 도시와 같이, 일 실시예에 따른 회로층(120)은 제2 전원 보조 수직 배선(VSAVL)들과 제1 우회 보조 배선(TASL1) 간의 교차점들에 인접한 제3 연결 보조 전극(ASCE3)들, 및 제2 전원 보조 수직 배선(VSAVL)들로부터 돌출되고, 보조 연결홀(ASCH)을 통해 제3 연결 보조 전극(ASCE3)들과 각각 전기적으로 연결되는 제3 보조 돌출 전극(ASPE3)들을 더 포함할 수 있다.

제3 연결 보조 전극(ASCE3)들은 제1 우회 보조 배선(TASL1)과 동일층, 즉 제2 층간 절연층(126) 상의 제1 소스드레인 도전층에 배치될 수 있다.

제3 연결 보조 전극(ASCE3)들은 제1 우회 보조 배선(TASL1)의 제2 방향(DR2)의 일측과 마주할 수 있다.

일 실시예에 따르면, 제3 연결 보조 전극(ASCE3)들은 제1 우회 보조 배선(TASL1)로부터 이격된 아일랜드 형태이다.

그러므로, 제2 전원 보조 수직 배선(VSAVL)으로부터 돌출된 제3 보조 돌출 전극(ASPE3)이 보조 연결홀(ASCH)을 통해 제3 연결 보조 전극(ASCE3)과 전기적으로 연결되더라도, 제3 연결 보조 전극(ASCE3)과 제3 보조 돌출 전극(ASPE3)만으로는, 제1 우회 보조 배선(TASL1)과 제2 전원 보조 수직 배선(VSAVL)들 간의 전기적 연결이 실시되지 않는다.

그리고, 도 11의 도시와 같이, 일 실시예에 따른 회로층(120)은 제2 우회 보조 배선(TASL2)과 제2 전원 보조 수평 배선(VSAHL)들 간의 교차점들에 인접한 제4 연결 보조 전극(ASCE4), 및 제2 전원 보조 수평 배선(VSAHL)들로부터 돌출되고, 보조 연결홀(ASCH)을 통해 제4 연결 보조 전극(ASCE4)들과 각각 전기적으로 연결되는 제4 보조 돌출 전극(ASPE4)들을 더 포함할 수 있다.

제4 연결 보조 전극(ASCE4)들은 제2 전원 보조 수평 배선(VSAHL)과 동일층, 즉 제2 층간 절연층(126) 상의 제1 소스드레인 도전층에 배치될 수 있다.

제4 연결 보조 전극(ASCE4)들은 제2 전원 보조 수평 배선(VSAHL)의 제2 방향(DR2)의 일측과 마주할 수 있다.

일 실시예에 따르면, 제4 연결 보조 전극(ASCE4)들은 제2 전원 보조 수평 배선(VSAHL)로부터 이격된 아일랜드 형태이다.

그러므로, 제2 우회 보조 배선(TASL2)으로부터 돌출된 제4 보조 돌출 전극(ASPE4)들이 보조 연결홀(ASCH)을 통해 제4 연결 보조 전극(ASCE4)들과 전기적으로 연결되더라도, 제4 연결 보조 전극(ASCE4)과 제4 보조 돌출 전극(ASPE4)만으로는, 제2 전원 보조 수평 배선(VSAHL)과 제2 우회 보조 배선(TASL2) 간의 전기적 연결이 실시되지 않는다.

한편, 제2 전원 보조 수평 배선(VSAHL)들과 제2 전원 보조 수직 배선(VSAVL)들 간의 전기적 연결을 위한 제3 연결 배선(도 15 및 도 16의 CL3)들은 일반 영역(GA)에 배치될 수 있다.

즉, 일반 영역(GA)에서, 제2 전원 보조 수평 배선(VSAHL)들 중 하나의 제2 전원 보조 수평 배선(VSAHL)은 제2 전원 보조 수직 배선(VSAVL)들 중 적어도 하나의 제2 전원 보조 수직 배선(VSAVL)과 전기적으로 연결될 수 있다.

도 15 및 도 16의 도시와 같이, 일 실시예에 따르면, 회로층(120)은 하나의 제2 전원 보조 수평 배선(VSAHL)과 적어도 하나의 제2 전원 보조 수직 배선(VSAVL) 사이의 교차점에 인접한 적어도 하나의 제2 연결 보조 전극(ASCE2)과, 하나의 제2 전원 보조 수평 배선(VSAHL) 사이를 연결하는 적어도 하나의 제3 연결 배선(CL3)을 더 포함할 수 있다.

이로써, 적어도 하나의 제2 전원 보조 수직 배선(VSAVL)은, 적어도 하나의 제2 전원 보조 수직 배선(VSAVL)로부터 돌출되고 적어도 하나의 제2 연결 보조 전극(ASCE2)과 중첩되는 적어도 하나의 제2 보조 돌출 전극(ASPE2), 적어도 하나의 제2 연결 보조 전극(ASCE2), 및 적어도 하나의 제3 연결 배선(CL3)을 통해, 하나의 제2 전원 보조 수평 배선(VSAHL)과 전기적으로 연결될 수 있다.

이상과 같이, 일 실시예에 따르면, 회로층(120)은 제1 보조 배선들(ASL1)과 제2 보조 배선들(ASL2) 간의 교차점들에 인접하고 제1 보조 배선(ASL1)들로부터 이격되는 연결 보조 전극들(ASCE), 및 제2 보조 배선들(ASL2)로부터 돌출되고 보조 연결홀(ASCH)을 통해 연결 보조 전극들(ASCE)과 각각 전기적으로 연결되는 보조 돌출 전극들(ASPE)을 포함할 수 있다.

그리고, 일 실시예에 따르면, 회로층(120)은 데이터 배선(DL)들과 제1 보조 배선들(ASL1) 간의 교차점들에 인접하고 제1 보조 배선들(ASL1) 및 연결 보조 전극들(ASCE)로부터 이격되는 데이터 연결 전극(DCE)들, 및 데이터 배선(DL)들로부터 돌출되고, 데이터 연결홀(DCH)을 통해 데이터 연결 전극(DCE)들과 각각 전기적으로 연결되는 데이터 돌출 전극(DPE)들을 더 포함할 수 있다.

연결 보조 전극들(ASCE)은 제1 보조 배선들(ASL1)의 제2 방향(DR2)의 일측과 마주하고, 데이터 연결 전극(DCE)들은 제1 보조 배선들(ASL1)의 제2 방향(DR2)의 다른 일측과 마주할 수 있다.

즉, 연결 보조 전극들(ASCE)과 데이터 연결 전극(DCE)들 사이에는 제1 보조 배선들(ASL1)이 배치될 수 있다.

또한, 연결 보조 전극들(ASCE)은 제2 보조 배선들(ASL2)과 인접하고, 데이터 연결 전극(DCE)들은 데이터 배선(DL)들과 인접하므로, 연결 보조 전극들(ASCE)과 데이터 연결 전극(DCE)들은 제1 방향(DR1) 및 제2 방향(DR2)에 교차하는 대각선 방향으로 이격될 수 있다.

연결 보조 전극들(ASCE)은 제2 우회 보조 배선(TASL2)과 제1 우회 보조 배선(TASL1) 간의 교차점에 인접한 제1 연결 보조 전극(ASCE1), 제2 전원 보조 수직 배선(VSAVL)들과 제2 전원 보조 수평 배선(VSAHL)들 간의 교차점들에 인접한 제2 연결 보조 전극(ASCE2)들, 및 제2 전원 보조 수직 배선(VSAVL)들과 제1 우회 보조 배선(TASL1) 간의 교차점에 인접한 제3 연결 보조 전극(ASCE3)들을 포함할 수 있다.

일 실시예에 따르면, 표시 영역(DA)에 배치된 연결 보조 전극들(ASCE)들 모두가 각각의 보조 연결홀(ASCH)과 중첩되므로, 보조 연결홀(ASCH)의 배치 여부에 대한 시인성이 제거될 수 있다. 이로써, 보조 연결홀(ASCH)의 배치 여부로 인해, 제1 우회 보조 배선(TASL1)의 단부의 시인성이 높아지는 것이 방지될 수 있다.

또한, 일 실시예에 따르면, 연결 보조 전극들(ASCE)들은 제1 보조 배선들(ASL1)로부터 이격된 아일랜드 형태이다. 그러므로, 연결 보조 전극들(ASCE)들 모두가 각각의 보조 연결홀(ASCH)과 중첩되더라도, 전기적 연결에 영향을 주지 않는다.

도 11, 도 12, 도 15 및 도 16의 도시와 같이, 일 실시예에 따르면, 선택적인 전기적 연결을 위해, 회로층(120)은 제2 우회 보조 배선(TASL2)과 제1 우회 보조 배선(TASL1) 간의 전기적 연결을 위한 제1 연결 배선(CL1), 제1 데이터 배선(DL1)과 제1 우회 보조 배선(TASL1) 간의 전기적 연결을 위한 제2 연결 배선(CL2), 및 제2 전원 보조 수직 배선(VSAVL)들과 제2 전원 보조 수평 배선(VSAHL)들 간의 전기적 연결을 위한 제3 연결 배선(CL3)을 더 포함할 수 있다.

도 17 및 도 18은 다른 일 실시예에 따른 도 8의 E 부분 및 F 부분을 보여주는 평면도이다.

도 17 및 도 18의 도시와 같이, 다른 일 실시예에 따른 표시 장치(100)의 회로층(120)은, 제2 우회 보조 배선(TASL2)과 제1 우회 보조 배선(TASL1) 간의 교차점에 인접한 제1 연결 보조 전극(ASCE1'), 및 제2 전원 보조 수직 배선(VSAVL)들과 제1 우회 보조 배선(TASL1) 간의 교차점들에 인접한 제3 연결 보조 전극(ASCE3')들이 제1 우회 보조 배선(TASL1)으로부터 돌출되는 점과, 제3 연결 보조 전극(ASCE3')들은 보조 연결홀(ASCH)과 중첩되지 않는 점을 제외하면, 도 11 내지 도 16에 도시된 일 실시예와 사실상 동일하므로, 이하에서 중복되는 설명을 생략한다.

다른 일 실시예에 따르면, 제1 연결 보조 전극(ASCE1')과 제3 연결 보조 전극(ASCE3')들은 제1 우회 보조 배선(TASL1)으로부터 제2 방향(DR2)으로 돌출된 형태로 배치될 수 있다. 즉, 제1 연결 보조 전극(ASCE1')은 제1 우회 보조 배선(TASL1)의 일부로 이루어지므로, 제1 연결 보조 전극(ASCE1')과 제1 우회 보조 배선(TASL1) 간의 전기적 연결을 위한 제1 연결 배선(CL1)이 불필요하다.

또한, 제1 연결 보조 전극(ASCE1')과 제3 연결 보조 전극(ASCE3')들은 제1 우회 보조 배선(TASL1)으로부터 돌출된 형태이므로, 제1 연결 보조 전극(ASCE1')과 제3 연결 보조 전극(ASCE3')들이 보조 연결홀(ASCH)과 중첩되면, 제1 우회 보조 배선(TASL1)에 대한 선택적인 전기적 연결이 불가능하다. 이에 따라, 다른 일 실시예에 따르면, 제1 연결 보조 전극(ASCE1')과 제3 연결 보조 전극(ASCE3')들 중 제1 연결 보조 전극(ASCE1')에만 보조 연결홀(ASCH)이 배치됨으로써, 제1 우회 보조 배선(TASL1)과 제2 우회 보조 배선(TASL2) 간의 전기적 연결이 선택적으로 마련될 수 있다.

도 19, 도 20 및 도 21은 또 다른 일 실시예에 따른 도 8의 E 부분 및 F 부분과, 도 9의 I 부분을 보여주는 평면도이다.

도 19, 도 20 및 도 21을 참조하면, 또 다른 일 실시예에 따른 표시 장치(100)의 회로층(120)은 제2 전원 보조 수평 배선(VSAHL)들과 제2 전원 보조 수직 배선(VSAVL)들 간의 교차점들에 인접한 제2 연결 보조 전극(ASCE2')들, 및 제2 전원 보조 수평 배선(VSAHL)들과 제2 우회 보조 배선(TASL2) 간의 교차점들에 인접한 제4 연결 보조 전극(ASCE4')들이 제2 전원 보조 수평 배선(VSAHL)들로부터 돌출되는 점을 제외하면, 도 11 내지 도 16에 도시된 일 실시예와 사실상 동일하므로, 이하에서 중복되는 설명을 생략한다.

또 다른 일 실시예에 따르면, 제2 연결 보조 전극(ASCE2')들과 제4 연결 보조 전극(ASCE4')들은 제2 전원 보조 수평 배선(VSAHL)으로부터 제2 방향(DR2)으로 돌출된 형태로 배치될 수 있다. 즉, 제2 연결 보조 전극(ASCE2')들과 제4 연결 보조 전극(ASCE4')들은 제2 전원 보조 수평 배선(VSAHL)의 일부로 이루어지므로, 제2 전원 보조 수평 배선(VSAHL)과 제2 전원 보조 수직 배선(VSAVL) 간의 전기적 연결을 위한 제3 연결 배선(CL3)이 불필요하다.

또한, 제2 연결 보조 전극(ASCE2')들과 제4 연결 보조 전극(ASCE4')들은 제2 전원 보조 수평 배선(VSAHL)으로부터 돌출된 형태이므로, 제2 연결 보조 전극(ASCE2')들과 제4 연결 보조 전극(ASCE4')들이 보조 연결홀(ASCH)과 중첩되면, 제2 전원 보조 수평 배선(VSAHL)에 대한 선택적인 전기적 연결이 불가능하다.

이에 따라, 또 다른 일 실시예에 따르면, 제2 연결 보조 전극(ASCE2')들과 제4 연결 보조 전극(ASCE4')들 중 일부의 제2 연결 보조 전극(ASCE2')들에만 보조 연결홀(ASCH)이 배치됨으로써, 제2 전원 보조 수평 배선(VSAHL)과 제2 전원 보조 수직 배선(VSAVL) 간의 전기적 연결이 선택적으로 마련될 수 있다. 일 예로, 보조 연결홀(ASCH)과 중첩되는 일부의 제2 연결 보조 전극(ASCE2')들은 일반 영역(GA)에 배치될 수 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

100: 표시 장치 200: 표시 구동 회로
300: 표시 회로 기판 400: 터치 구동 회로
110: 기판 120: 회로층
130: 소자층 140: 밀봉층
150: 터치 센서층 160: 편광층
DA: 표시 영역 NDA: 비표시 영역
SBA: 서브 영역 EA: 발광 영역
EPD: 발광 화소 구동부 DL: 데이터 배선
DCE: 데이터 연결 전극 DCH: 데이터 연결홀
122, 123, 125: 제1, 제2, 제3 게이트 절연층
124, 126: 제1, 제2 층간 절연층
127, 128: 제1, 제2 평탄화층
DEA: 우회 영역 MDDA: 우회 미들 영역
SDA1, SDA2, SDA3: 제1, 제2, 제3 우회 사이드 영역
GA: 일반 영역 GMA: 일반 미들 영역
GSA1, GSA2, GSA3: 제1, 제2, 제3 일반 사이드 영역
DL1, DL2, DL3: 제1, 제2, 제3 데이터 배선
DSPL1, DSPL2, DPSL3: 제1, 제2, 제3 데이터 공급 배선
ASL1, ASL2: 제1, 제2 보조 배선
TASL1, TASL2: 제1, 제2 우회 보조 배선
VSAHL: 제2 전원 보조 수평 배선
VSAVL: 제2 전원 보조 수직 배선
ASCE: 연결 보조 전극 ASPE: 보조 돌출 전극
ASCH: 보조 연결홀 VIL: 제1 초기화 전원 배선
GIL: 스캔 초기화 배선 VDL: 제1 전원 배선
ASCE1, ASCE1': 제1 연결 보조 전극
ASCE2, ASCE2': 제2 연결 보조 전극
ASCE3, ASCE3': 제3 연결 보조 전극
ASPE1, ASPE2, ASPE3: 제1, 제2, 제3 보조 돌출 전극
DPE: 데이터 돌출 전극
CL1, CL2, CL3: 제1, 제2, 제3 연결 배선

Claims

발광 영역들이 배열된 표시 영역과, 상기 표시 영역의 주변에 배치되는 비표시 영역을 포함한 기판;
상기 기판 상에 배치되는 회로층; 및
상기 회로층 상에 배치되고, 상기 발광 영역들에 각각 배치되는 발광 소자들을 포함한 소자층을 포함하고,
상기 회로층은,
상기 발광 소자들과 각각 전기적으로 연결되는 발광 화소 구동부들;
상기 발광 화소 구동부들과 전기적으로 연결되는 데이터 배선들;
상기 데이터 배선들에 교차하는 제1 방향으로 연장되고, 상기 발광 화소 구동부에 배치되는 제1 보조 배선들; 및
상기 데이터 배선들과 나란하도록 상기 제1 방향에 교차하는 제2 방향으로 연장되고, 상기 데이터 배선들과 각각 짝을 이루는 제2 보조 배선들을 포함하며,
상기 제1 보조 배선들은, 상기 데이터 배선들 중 상기 제1 방향에서 상기 비표시 영역과 인접한 제1 데이터 배선과 전기적으로 연결되는 제1 우회 보조 배선을 포함하고,
상기 제2 보조 배선들은, 상기 데이터 배선들 중 상기 제1 방향에서 상기 제1 데이터 배선보다 상기 비표시 영역으로부터 멀리 이격된 제2 데이터 배선과 짝을 이루는 제2 우회 보조 배선을 포함하며,
상기 회로층은,
상기 제1 우회 보조 배선과 상기 제2 우회 보조 배선 간의 교차점에 인접하고, 상기 제1 우회 보조 배선으로부터 이격되는 제1 연결 보조 전극;
상기 제1 우회 보조 배선과 상기 제1 연결 보조 전극 사이를 연결하는 제1 연결 배선; 및
상기 제2 우회 보조 배선으로부터 돌출되고, 보조 연결홀을 통해 상기 제1 연결 보조 전극과 전기적으로 연결되는 제1 보조 돌출 전극을 더 포함하는 표시 장치.
제1 항에 있어서,
상기 회로층은,
상기 데이터 배선들과 상기 제1 보조 배선들 간의 교차점들에 인접하고, 상기 제1 보조 배선들로부터 이격되는 데이터 연결 전극들; 및
상기 데이터 배선들로부터 돌출되고, 데이터 연결홀을 통해 상기 데이터 연결 전극들과 각각 전기적으로 연결되는 데이터 돌출 전극들을 더 포함하는 표시 장치.
제2 항에 있어서,
상기 회로층은, 상기 데이터 연결 전극들 중 상기 제1 데이터 배선과 상기 제1 우회 보조 배선 간의 교차점에 인접한 하나의 데이터 연결 전극과, 상기 제1 우회 보조 배선 사이를 연결하는 제2 연결 배선을 더 포함하는 표시 장치.
제3 항에 있어서,
상기 회로층은,
상기 비표시 영역에 배치되고, 상기 발광 소자들의 구동을 위한 제1 전원 및 제2 전원을 각각 전달하는 제1 전원 공급 배선 및 제2 전원 공급 배선과;
상기 발광 화소 구동부들과 상기 제1 전원 공급 배선 사이에 전기적으로 연결되는 제1 전원 배선들을 더 포함하며,
상기 제1 보조 배선들은,
상기 제2 전원 공급 배선과 전기적으로 연결되고, 상기 제1 우회 보조 배선을 제외한 나머지인 제2 전원 보조 수평 배선들을 더 포함하고,
상기 제2 보조 배선들은,
상기 제2 전원 보조 수평 배선들 및 상기 제2 전원 공급 배선과 전기적으로 연결되고, 상기 제2 우회 보조 배선을 제외한 나머지인 제2 전원 보조 수직 배선들을 더 포함하는 표시 장치.
제4 항에 있어서,
상기 회로층은,
상기 제2 전원 보조 수직 배선들과 상기 제2 전원 보조 수평 배선들 간의 교차점들에 인접한 제2 연결 보조 전극들; 및
상기 제2 전원 보조 수직 배선들로부터 돌출되고, 보조 연결홀을 통해 상기 제2 연결 보조 전극들과 각각 전기적으로 연결되는 제2 보조 돌출 전극들을 더 포함하는 표시 장치.
제5 항에 있어서,
상기 제2 전원 보조 수평 배선들 중 하나의 제2 전원 보조 수평 배선은 상기 제2 전원 보조 수직 배선들 중 적어도 하나의 제2 전원 보조 수직 배선과 전기적으로 연결되며,
상기 회로층은, 상기 제2 연결 보조 전극들 중 상기 하나의 제2 전원 보조 수평 배선과 상기 적어도 하나의 제2 전원 보조 수직 배선 간의 교차점에 인접한 적어도 하나의 제2 연결 보조 전극과, 상기 하나의 제2 전원 보조 수평 배선 사이를 연결하는 적어도 하나의 제3 연결 배선을 더 포함하는 표시 장치.
제4 항에 있어서,
상기 회로층은,
상기 제2 전원 보조 수직 배선들과 상기 제1 우회 보조 배선 간의 교차점들에 인접한 제3 연결 보조 전극들;
상기 제2 전원 보조 수직 배선들로부터 돌출되고, 보조 연결홀을 통해 상기 제3 연결 보조 전극들과 각각 전기적으로 연결되는 제3 보조 돌출 전극들;
상기 제2 우회 보조 배선과 상기 제2 전원 보조 수평 배선들 간의 교차점들에 인접한 제4 연결 보조 전극들; 및
상기 제2 우회 보조 배선으로부터 돌출되고, 보조 연결홀을 통해 상기 제4 연결 보조 전극들과 각각 전기적으로 연결되는 제4 보조 돌출 전극들을 더 포함하는 표시 장치.
제4 항에 있어서,
상기 발광 화소 구동부들의 데이터 신호들을 상기 데이터 배선들에 전달하는 표시 구동 회로를 더 포함하고,
상기 회로층은, 상기 비표시 영역에 배치되고, 상기 데이터 배선들과 상기 표시 구동 회로 사이에 전기적으로 연결되는 데이터 공급 배선들을 더 포함하며,
상기 표시 영역 중 일측의 우회 영역은, 중앙의 우회 미들 영역, 상기 제1 방향에서 상기 우회 미들 영역과 나란하고 상기 비표시 영역과 접하는 제1 우회 사이드 영역, 및 상기 우회 미들 영역과 상기 제1 우회 사이드 영역 사이에 배치되는 제2 우회 사이드 영역을 포함하고,
상기 제1 데이터 배선은 상기 제1 우회 사이드 영역에 배치되며,
상기 제2 데이터 배선은 상기 제2 우회 사이드 영역에 배치되고,
상기 데이터 공급 배선들 중 상기 제1 데이터 배선의 데이터 신호를 전달하는 제1 데이터 공급 배선은, 상기 제1 우회 보조 배선 및 상기 제2 우회 보조 배선을 통해 상기 제1 데이터 배선과 전기적으로 연결되고,
상기 데이터 공급 배선들 중 상기 제2 데이터 배선의 데이터 신호를 전달하는 제2 데이터 공급 배선은, 상기 제2 데이터 배선과 직접 전기적으로 연결되는 표시 장치.
제4 항에 있어서,
상기 발광 소자들 중 하나의 발광 소자는 상기 발광 화소 구동부들 중 하나의 발광 화소 구동부와 상기 제2 전원 사이에 전기적으로 연결되고,
상기 하나의 발광 화소 구동부는,
상기 하나의 발광 소자의 구동을 위한 구동 전류를 생성하는 제1 트랜지스터;
상기 데이터 배선들 중 하나의 데이터 배선과, 상기 제1 트랜지스터의 제1 전극 사이에 전기적으로 연결되는 제2 트랜지스터;
상기 제1 트랜지스터의 게이트 전극과, 상기 제1 트랜지스터의 제2 전극 사이에 전기적으로 연결되는 제3 트랜지스터;
제1 초기화 전원을 전달하는 제1 초기화 전원 배선과, 상기 제1 트랜지스터의 게이트 전극 사이에 전기적으로 연결되는 제4 트랜지스터;
상기 제1 전원 배선과, 상기 제1 트랜지스터의 상기 제1 전극 사이에 전기적으로 연결되는 제5 트랜지스터;
상기 제1 트랜지스터의 제2 전극과, 상기 하나의 발광 소자 사이에 전기적으로 연결되는 제6 트랜지스터;
제2 초기화 전원을 전달하는 제2 초기화 전원 배선과, 상기 하나의 발광 소자 사이에 전기적으로 연결되는 제7 트랜지스터; 및
바이어스 전원을 전달하는 바이어스 전원 배선과, 상기 제1 트랜지스터의 상기 제1 전극 사이에 전기적으로 연결되는 제8 트랜지스터를 포함하는 표시 장치.
제9 항에 있어서,
상기 회로층은,
상기 기판 상의 차광층을 덮는 버퍼층;
상기 버퍼층 상에 배치된 제1 반도체층;
상기 제1 반도체층을 덮는 제1 게이트 절연층;
상기 제1 게이트 절연층 상에 배치되는 제1 게이트 도전층;
상기 제1 게이트 도전층을 덮는 제2 게이트 절연층;
상기 제2 게이트 절연층 상에 배치되는 제2 게이트 도전층;
상기 제2 게이트 도전층을 덮는 제1 층간 절연층;
상기 제1 층간 절연층 상에 배치되는 제2 반도체층;
상기 제2 반도체층을 덮는 제3 게이트 절연층;
상기 제3 게이트 절연층 상에 배치되는 제3 게이트 도전층;
상기 제3 게이트 도전층을 덮는 제2 층간 절연층;
상기 제2 층간 절연층 상에 배치되는 제1 소스드레인 도전층;
상기 제1 소스드레인 도전층을 덮는 제1 평탄화층;
상기 제1 평탄화층 상에 배치되는 제2 소스드레인 도전층; 및
상기 제2 소스드레인 도전층을 덮는 제2 평탄화층을 포함하고,
상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제5 트랜지스터, 상기 제6 트랜지스터, 상기 제7 트랜지스터 및 상기 제8 트랜지스터 각각의 채널부, 소스부 및 드레인부는 상기 제1 반도체층에 배치되며,
상기 제3 트랜지스터와 상기 제4 트랜지스터 각각의 채널부, 소스부 및 드레인부는 상기 제2 반도체층의 일부로 배치되는 표시 장치.
제10 항에 있어서,
상기 제4 트랜지스터의 게이트 전극은, 스캔 초기화 신호를 전달하는 스캔 초기화 배선과 전기적으로 연결되며,
상기 제1 초기화 전원 배선은, 상기 스캔 초기화 배선으로부터 이격되며 상기 제2 반도체층의 다른 일부로 배치되고,
상기 스캔 초기화 배선은, 상기 제3 게이트 도전층에 배치되며,
상기 제1 보조 배선들, 상기 연결 보조 전극들 및 상기 데이터 연결 전극들은, 상기 제1 소스드레인 도전층에 배치되고,
상기 데이터 배선들, 상기 제2 보조 배선들, 상기 보조 돌출 전극들, 상기 데이터 돌출 전극들 및 상기 제1 전원 배선들은, 상기 제2 소스드레인 도전층에 배치되며,
상기 보조 연결홀들과 상기 데이터 연결홀들 각각은, 상기 제1 평탄화층을 관통하고,
상기 제1 보조 배선들 및 상기 연결 보조 전극들은, 상기 제1 초기화 전원 배선과 중첩되고, 상기 스캔 초기화 배선으로부터 이격되는 표시 장치.
발광 영역들이 배열된 표시 영역과, 상기 표시 영역의 주변에 배치되는 비표시 영역을 포함한 기판;
상기 기판 상에 배치되는 회로층; 및
상기 회로층 상에 배치되고, 상기 발광 영역들에 각각 배치되는 발광 소자들을 포함한 소자층을 포함하고,
상기 회로층은,
상기 발광 소자들과 각각 전기적으로 연결되는 발광 화소 구동부들;
상기 발광 화소 구동부들과 전기적으로 연결되는 데이터 배선들;
상기 데이터 배선들에 교차하는 제1 방향으로 연장되고, 상기 발광 화소 구동부에 배치되는 제1 보조 배선들;
상기 데이터 배선들과 나란하도록 상기 제1 방향에 교차하는 제2 방향으로 연장되고, 상기 데이터 배선들과 각각 짝을 이루는 제2 보조 배선들;
상기 제1 보조 배선들과 상기 제2 보조 배선들 간의 교차점들에 인접하고, 상기 제1 보조 배선들로부터 이격되는 연결 보조 전극들; 및
상기 제2 보조 배선들로부터 돌출되고, 보조 연결홀을 통해 상기 연결 보조 전극들과 각각 전기적으로 연결되는 보조 돌출 전극들을 포함하는 표시 장치.
제12 항에 있어서,
상기 회로층은,
상기 데이터 배선들과 상기 제1 보조 배선들 간의 교차점들에 인접하고, 상기 제1 보조 배선들 및 상기 연결 보조 전극들로부터 이격되는 데이터 연결 전극들; 및
상기 데이터 배선들로부터 돌출되고, 데이터 연결홀을 통해 상기 데이터 연결 전극들과 각각 전기적으로 연결되는 데이터 돌출 전극들을 더 포함하는 표시 장치.
제13 항에 있어서,
상기 연결 보조 전극들은, 상기 제1 보조 배선들의 상기 제2 방향의 일측과 마주하고,
상기 데이터 연결 전극들은, 상기 제1 보조 배선들의 상기 제2 방향의 다른 일측과 마주하며,
상기 연결 보조 전극들과 상기 데이터 연결 전극들은 상기 제1 방향 및 상기 제2 방향에 교차하는 대각선 방향으로 이격되는 표시 장치.
제13 항에 있어서,
상기 발광 화소 구동부들의 데이터 신호들을 상기 데이터 배선들에 전달하는 표시 구동 회로를 더 포함하고,
상기 회로층은, 상기 비표시 영역에 배치되고, 상기 데이터 배선들과 상기 표시 구동 회로 사이에 전기적으로 연결되는 데이터 공급 배선들을 더 포함하며,
상기 표시 영역 중 일측의 우회 영역은, 중앙의 우회 미들 영역, 상기 제1 방향에서 상기 우회 미들 영역과 나란하고 상기 비표시 영역과 접하는 제1 우회 사이드 영역, 및 상기 우회 미들 영역과 상기 제1 우회 사이드 영역 사이에 배치되는 제2 우회 사이드 영역을 포함하고,
상기 데이터 배선들은, 상기 제1 우회 사이드 영역에 배치된 제1 데이터 배선, 및 상기 제2 우회 사이드 영역에 배치된 제2 데이터 배선을 포함하며,
상기 제1 보조 배선들은, 상기 제1 데이터 배선과 전기적으로 연결되는 제1 우회 보조 배선을 포함하고,
상기 제2 보조 배선들은, 상기 제2 데이터 배선과 짝을 이루고 상기 제1 우회 보조 배선과 전기적으로 연결되는 제2 우회 보조 배선을 포함하며,
상기 데이터 공급 배선들 중 상기 제1 데이터 배선의 데이터 신호를 전달하는 제1 데이터 공급 배선은, 상기 제1 우회 보조 배선 및 상기 제2 우회 보조 배선을 통해 상기 제1 데이터 배선과 전기적으로 연결되고,
상기 데이터 공급 배선들 중 상기 제2 데이터 배선의 데이터 신호를 전달하는 제2 데이터 공급 배선은, 상기 제2 데이터 배선과 직접 전기적으로 연결되는 표시 장치.
제15 항에 있어서,
상기 회로층은,
상기 연결 보조 전극들 중 상기 제1 우회 보조 배선과 상기 제2 우회 보조 배선 간의 교차점에 인접한 제1 연결 보조 전극과, 상기 제1 우회 보조 배선 사이를 연결하는 제1 연결 배선; 및
상기 데이터 연결 전극들 중 상기 제1 우회 보조 배선과 상기 제1 데이터 배선 간의 교차점에 인접한 하나의 데이터 연결 전극과, 상기 제1 우회 보조 배선 사이를 연결하는 제2 연결 배선을 더 포함하고,
상기 제2 우회 보조 배선은, 상기 보조 돌출 전극들 중 상기 하나의 연결 보조 전극과 중첩되는 하나의 보조 돌출 전극, 상기 하나의 연결 보조 전극 및 상기 제1 연결 배선을 통해, 상기 제1 우회 보조 배선과 전기적으로 연결되며,
상기 제1 데이터 배선은, 상기 데이터 돌출 전극들 중 상기 하나의 데이터 연결 전극과 중첩되는 하나의 데이터 돌출 전극, 상기 하나의 데이터 연결 전극 및 상기 제2 연결 배선을 통해, 상기 제1 우회 보조 배선과 전기적으로 연결되는 표시 장치.
제16 항에 있어서,
상기 회로층은,
상기 비표시 영역에 배치되고, 상기 발광 소자들의 구동을 위한 제1 전원 및 제2 전원을 각각 전달하는 제1 전원 공급 배선 및 제2 전원 공급 배선과;
상기 발광 화소 구동부들과 상기 제1 전원 공급 배선 사이에 전기적으로 연결되는 제1 전원 배선들을 더 포함하며,
상기 발광 소자들 중 하나의 발광 소자는 상기 발광 화소 구동부들 중 하나의 발광 화소 구동부와 상기 제2 전원 사이에 전기적으로 연결되고,
상기 하나의 발광 화소 구동부는,
상기 하나의 발광 소자의 구동을 위한 구동 전류를 생성하는 제1 트랜지스터;
상기 데이터 배선들 중 하나의 데이터 배선과, 상기 제1 트랜지스터의 제1 전극 사이에 전기적으로 연결되는 제2 트랜지스터;
상기 제1 트랜지스터의 게이트 전극과, 상기 제1 트랜지스터의 제2 전극 사이에 전기적으로 연결되는 제3 트랜지스터;
제1 초기화 전원을 전달하는 제1 초기화 전원 배선과, 상기 제1 트랜지스터의 게이트 전극 사이에 전기적으로 연결되는 제4 트랜지스터;
상기 제1 전원 배선과, 상기 제1 트랜지스터의 상기 제1 전극 사이에 전기적으로 연결되는 제5 트랜지스터;
상기 제1 트랜지스터의 제2 전극과, 상기 하나의 발광 소자 사이에 전기적으로 연결되는 제6 트랜지스터;
제2 초기화 전원을 전달하는 제2 초기화 전원 배선과, 상기 하나의 발광 소자 사이에 전기적으로 연결되는 제7 트랜지스터; 및
바이어스 전원을 전달하는 바이어스 전원 배선과, 상기 제1 트랜지스터의 상기 제1 전극 사이에 전기적으로 연결되는 제8 트랜지스터를 포함하는 표시 장치.
제17 항에 있어서,
상기 회로층은,
상기 기판 상의 차광층을 덮는 버퍼층;
상기 버퍼층 상에 배치된 제1 반도체층;
상기 제1 반도체층을 덮는 제1 게이트 절연층;
상기 제1 게이트 절연층 상에 배치되는 제1 게이트 도전층;
상기 제1 게이트 도전층을 덮는 제2 게이트 절연층;
상기 제2 게이트 절연층 상에 배치되는 제2 게이트 도전층;
상기 제2 게이트 도전층을 덮는 제1 층간 절연층;
상기 제1 층간 절연층 상에 배치되는 제2 반도체층;
상기 제2 반도체층을 덮는 제3 게이트 절연층;
상기 제3 게이트 절연층 상에 배치되는 제3 게이트 도전층;
상기 제3 게이트 도전층을 덮는 제2 층간 절연층;
상기 제2 층간 절연층 상에 배치되는 제1 소스드레인 도전층;
상기 제1 소스드레인 도전층을 덮는 제1 평탄화층;
상기 제1 평탄화층 상에 배치되는 제2 소스드레인 도전층; 및
상기 제2 소스드레인 도전층을 덮는 제2 평탄화층을 포함하고,
상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제5 트랜지스터, 상기 제6 트랜지스터, 상기 제7 트랜지스터 및 상기 제8 트랜지스터 각각의 채널부, 소스부 및 드레인부는 상기 제1 반도체층에 배치되며,
상기 제3 트랜지스터와 상기 제4 트랜지스터 각각의 채널부, 소스부 및 드레인부는 상기 제2 반도체층의 일부로 배치되는 표시 장치.
제18 항에 있어서,
상기 제4 트랜지스터의 게이트 전극은, 스캔 초기화 신호를 전달하는 스캔 초기화 배선과 전기적으로 연결되며,
상기 제1 초기화 전원 배선은, 상기 스캔 초기화 배선으로부터 이격되며 상기 제2 반도체층의 다른 일부로 배치되고,
상기 스캔 초기화 배선은, 상기 제3 게이트 도전층에 배치되며,
상기 제1 보조 배선들, 상기 연결 보조 전극들 및 상기 데이터 연결 전극들은, 상기 제1 소스드레인 도전층에 배치되고,
상기 데이터 배선들, 상기 제2 보조 배선들, 상기 보조 돌출 전극들, 상기 데이터 돌출 전극들 및 상기 제1 전원 배선들은, 상기 제2 소스드레인 도전층에 배치되며,
상기 보조 연결홀들과 상기 데이터 연결홀들 각각은, 상기 제1 평탄화층을 관통하고,
상기 제1 보조 배선들 및 상기 연결 보조 전극들은, 상기 제1 초기화 전원 배선과 중첩되고, 상기 스캔 초기화 배선으로부터 이격되는 표시 장치.
제17 항에 있어서,
상기 제1 보조 배선들은, 상기 제2 전원 공급 배선과 전기적으로 연결되는 제2 전원 보조 수평 배선들을 더 포함하며,
상기 제2 보조 배선들은, 상기 제2 전원 보조 수평 배선들 및 상기 제2 전원 공급 배선과 전기적으로 연결되는 제2 전원 보조 수직 배선들을 더 포함하고,
상기 제2 전원 보조 수평 배선들 중 하나의 제2 전원 보조 수평 배선은 상기 제2 전원 보조 수직 배선들 중 적어도 하나의 제2 전원 보조 수직 배선과 전기적으로 연결되며,
상기 회로층은,
상기 연결 보조 전극들 중 상기 하나의 제2 전원 보조 수평 배선과 상기 적어도 하나의 제2 전원 보조 수직 배선 간의 교차점에 인접한 적어도 하나의 연결 보조 전극과, 상기 하나의 제2 전원 보조 수평 배선 사이를 연결하는 적어도 하나의 제3 연결 배선을 더 포함하는 표시 장치.