[go: up one dir, main page]

KR20240176335A - Cof 패키지 - Google Patents

Cof 패키지 Download PDF

Info

Publication number
KR20240176335A
KR20240176335A KR1020230076971A KR20230076971A KR20240176335A KR 20240176335 A KR20240176335 A KR 20240176335A KR 1020230076971 A KR1020230076971 A KR 1020230076971A KR 20230076971 A KR20230076971 A KR 20230076971A KR 20240176335 A KR20240176335 A KR 20240176335A
Authority
KR
South Korea
Prior art keywords
conductive bump
lead
conductive
chip
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020230076971A
Other languages
English (en)
Other versions
KR102788200B1 (ko
Inventor
김승현
Original Assignee
스테코 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스테코 주식회사 filed Critical 스테코 주식회사
Priority to KR1020230076971A priority Critical patent/KR102788200B1/ko
Publication of KR20240176335A publication Critical patent/KR20240176335A/ko
Application granted granted Critical
Publication of KR102788200B1 publication Critical patent/KR102788200B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

본 실시예는 COF 패키지에 관한 것이다. 일 측면에 따른 COF 패키지는, 베이스 필름; 상기 베이스 필름 상에 형성되는 리드; 상기 베이스 필름 상에 배치되는 칩; 및 상기 칩의 표면에 형성되며, 상기 리드와 결합되는 전도성 범프를 포함하고, 상기 리드와 상기 전도성 범프는 각각 복수로 구비되어, 제1방향을 따라 상호 이격되게 배치되고, 상기 제1방향을 따라 상호 이웃하게 배치되는 상기 리드와 상기 전도성 범프의 간격은 영역 별로 상이하다.

Description

COF 패키지{COF package}
본 실시예는 COF 패키지에 관한 것이다.
최근, 디스플레이와 같은 전자 제품은 경박화 및 단소화를 요구하는 추세에 있다. 그리고, 전자 제품들은 다양한 기능이 추가되고 있어 입출력 단자가 증가됨과 동시에 박형화가 더욱 요구되고 있다.
이러한 요구를 충족하기 위해, 집적회로(Intergrated Circuit, IC) 칩을 테이프 형태의 패키지로 형성한 테이프 캐리어 패키지(Tape Carrier Package, TCP) 기술이 개발되었다. 이에, 테이프 자동 본딩(Tape Automated Bonding, TAB) 패키지와 칩 온 필름(Chip on Film, COF) 패키지가 있다.
TAB 패키지는 베이스 필름으로 이용되는 테이프 위에 접착제를 도포하고, 접착제에 의해 동박을 접착시킨다. 따라서, 접착된 동박은 설계된 패턴으로 배선되며, 테이프 위에 배선된 리드와 칩이 연결된다. 이러한 TAB 패키지는 디스플레이가 부착되는 노트북 컴퓨터, 핸드폰, 시계 및 계측기 등 여러 분야에서 많이 사용되고 있다. 또한, COF 패키지는 플렉서블(Flexible)한 고분자 필름을 이용하기 때문에, 굽힘성이 향상될 수 있다.
COF 패키지는, 베이스 필름과, 베이스 필름 상에 배치되는 리드와, 리드의 양단을 노출시키며 베이스 필름 상에 형성되는 보호막과, 보호막에 노출된 리드의 일단에 범프로 본딩되어 있는 칩을 포함한다. 이에 추가로, COF 패키지는 칩과 베이스 필름 사이에 충진된 언더필 충진제를 포함할 수 있다. 따라서, 칩은 베이스 필름 상에 범프와 리드의 결합에 의해 전기적으로 연결되는 구조이다.
이와 같이, 리드와 범프는 각각 베이스 필름과 칩의 표면 상에 상호 대응하는 위치 및 개수로 구비되어 결합되는 구조이나, 협소한 공간 내 다수의 리드와 범프가 조밀하게 배치되는 구조에 의해 제조 과정에서 조립 불량의 발생이 빈번하게 일어나는 문제점이 있다. 특히, 리드 및 범프가 설정 영역 외 오 결합 시, 전기적인 쇼트 발생의 문제점이 있다.
본 발명은 상기와 같은 문제점을 개선하기 위하여 제안된 것으로서, 취약 구간을 형성하여, 보다 정밀하게 리드와 범프를 결합시킬 수 있는 COF 패키지를 제공하는 것에 있다.
본 실시예에 따른 COF 패키지는, 베이스 필름; 상기 베이스 필름 상에 형성되는 리드; 상기 베이스 필름 상에 배치되는 칩; 및 상기 칩의 표면에 형성되며, 상기 리드와 결합되는 전도성 범프를 포함하고, 상기 리드와 상기 전도성 범프는 각각 복수로 구비되어, 제1방향을 따라 상호 이격되게 배치되고, 상기 제1방향을 따라 상호 이웃하게 배치되는 상기 리드와 상기 전도성 범프의 간격은 영역 별로 상이하다.
본 실시예를 통해 전기적인 연결이 이루어지는 다수의 전도성 범프와 리드의 배치 영역에 인접한 리드와 전도성 범프 간 간격이 서로 상이하게 이루어지는 취약 구간을 형성하여, 전도성 범프와 리드를 보다 정밀하게 결합시킴으로써 전기적인 쇼트와 같은 조립 불량을 미연에 방지할 수 있는 장점이 있다.
도 1은 본 발명의 실시예에 따른 COF 패키지의 단면도.
도 2는 본 발명의 실시예에 따른 칩의 표면을 도시한 평면도.
도 3은 본 발명의 실시예에 따른 칩의 표면에 리드와 범프의 결합 구조를 도시한 평면도.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
다만, 본 발명의 기술 사상은 설명되는 일부 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시 예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다.
또한, 본 발명의 실시예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다.
또한, 본 발명의 실시예에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, “A 및(와) B, C중 적어도 하나(또는 한 개 이상)”로 기재되는 경우 A,B,C 로 조합할 수 있는 모든 조합 중 하나이상을 포함할 수 있다.
또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다.
이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다.
그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결, 결합 또는 접속되는 경우뿐 만 아니라, 그 구성 요소와 그 다른 구성요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속＇되는 경우도 포함할 수 있다.
또한, 각 구성 요소의 " 상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두개의 구성 요소들이 서로 직접 접촉되는 경우뿐 만 아니라 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다. 또한 “상(위) 또는 하(아래)”으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도 1은 본 발명의 실시예에 따른 COF 패키지의 단면도이고, 도 2는 본 발명의 실시예에 따른 칩의 표면을 도시한 평면도이며, 도 3은 본 발명의 실시예에 따른 칩의 표면에 리드와 범프의 결합 구조를 도시한 평면도이다.
도 1 내지 도 3을 참조하면, 본 발명의 실시예에 따른 COF 패키지(100)는, 베이스 필름(110), 리드(120), 전도성 범프(130) 및 칩(140)을 포함할 수 있다.
상기 베이스 필름(110)은, 플레이트 형상으로 형성되며, 상면에 상기 리드(120)이 형성될 수 있다. 상기 베이스 필름(110)은 열팽창 계수(CTE: coefficient of thermal expansion) 및 내구성이 우수한 재질인 폴리이미드(polyimide)를 포함하는 플렉시블(flexible) 필름일 수 있다. 그러나 베이스 필름(110)의 재질이 상기 폴리이미드에 한정되는 것은 아니다. 예컨대, 베이스 필름(110)은 에폭시계 수지나 아크릴(acrylic), 폴리에테르니트릴(polyether nitrile), 폴리에테르술폰(polyether sulfone), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리에틸렌 나프탈레이드(polyethylene naphthalate) 등의 합성수지로 형성될 수 있다.
상기 베이스 필름(110)의 하면에는 상기 칩(140)의 구동에 따라 발생되는 열을 방열시키기 위한 방열 구조(미도시)가 구현될 수 있다.
상기 베이스 필름(110)의 두께(t)는 1um 이상 35um 이하일 수 있다.
상기 리드(120)는 상기 베이스 필름(110)의 상면에 형성될 수 있다. 상기 리드(120)는 전극 라인으로 이름할 수 있다. 상기 리드(120)는 복수로 구비될 수 있다. 일 예로, 상기 리드(120)은 제1전극 라인과, 제2전극 라인을 포함할 수 있다. 상기 베이스 필름(110)의 상부에는 상기 제1전극 라인의 일단과 상기 제2전극 라인의 일단에 의해 형성되는 이격부가 구비될 수 있다. 상기 제1전극 라인의 일단과 상기 제2전극 라인의 일단은 상기 이격부에 의해 수평 방향으로 상호 소정거리 이격될 수 있다. 상기 이격부는 상기 칩(140)과 상, 하 방향으로 오버랩(overlab)되는 영역에 배치될 수 있다. 상기 리드(120)는 도전성을 갖는 금속 물질일 수 있다.
상기 리드(120)의 재질은 구리(Cu)일 수 있다.
상기 리드(120)의 구체적인 구조에 대해서는 후술하기로 한다.
상기 칩(140)은 전도성 범프(130)를 통해 상기 리드(120)에 결합될 수 있다. 상기 리드(120)의 상면에는 상기 전도성 범프(130)가 결합될 수 있다. 상기 전도성 범프(130)는 상기 칩(140)의 표면에 배치될 수 있다. 상기 전도성 범프(130)는 상기 칩(140)의 하면에 배치될 수 있다.
상기 칩(140)은 디스플레이의 구동을 위한 디스플레이 구동 칩(Display Driver IC: DDI)일 수 있다. 물론, 본 실시예의 칩(140)이 DDI에 한정되는 것은 아니다. 예컨대, 본 실시예의 반도체 칩(140)은 메모리 칩, 또는 DDI를 제외한 비메모리 칩일 수 있다
상기 COF 패키지(10)는, 상기 베이스 필름(110) 상에 배치되어 상기 리드(120)을 노출시키는 보호막과, 상기 칩(140)과 상기 베이스 필름(110) 사이에 충진된 충진제를 추가로 포함할 수 있다.
도 2 및 도 3에 도시된 바와 같이, 상기 칩(140)은 장방형의 단면 형상을 가질 수 있다. 상기 칩(140)은 제1변(140A)과, 제1변(140A)에 이웃한 제2변(140B)을 포함할 수 있다. 상기 제1변(140A)과 상기 제2변(140B)은 상호 수직하게 배치될 수 있다. 상기 제1변(140A)은 제1방향으로 길이 방향을 가질 수 있다. 상기 제2변(140B)은 상기 제1방향에 수직한 제2방향으로 길이 방향을 가질 수 있다. 상기 제1변(140A)의 길이는 상기 제2변(140B)의 길이 보다 클 수 있다.
상기 전도성 범프(130)는 상기 제1변(140A)에 이웃하게 배치될 수 있다. 상기 전도성 범프(130)는 복수로 구비되어, 상기 제1변(140A)에서 상기 제1방향을 따라 상호 이격되게 배치될 수 있다. 상기 전도성 범프(130)는 제1전도성 범프(131)와 제2전도성 범프(132)를 포함할 수 있다. 상기 제1전도성 범프(131)와 상기 제2전도성 범프(132)는 각각 복수로 구비되어 지그재그로 배치될 수 있다.
상세히, 상기 제1전도성 범프(131)는 복수로 구비되어, 상기 제1변(140A)을 따라 제1방향으로 배치될 수 있다. 상기 제2전도성 범프(131)는 복수로 구비되어, 상기 복수의 제1전도성 범프(131)의 내측에 제1방향을 따라 배치될 수 있다. 이 경우, 상기 제1전도성 범프(131)는 이웃한 2개의 제2전도성 범프(132)의 사이 영역과 상기 제1방향에 수직한 제2방향으로 오버랩되게 배치될 수 있다. 상기 제2전도성 범프(132)는 이웃한 2개의 제1전도성 범프(131)의 사이 영역과 상기 제2방향으로 오버랩되게 배치될 수 있다. 이에 따라, 일정 영역에 보다 많은 개수의 전도성 범프(130)를 배치할 수 있는 장점이 있다.
전술한 바와 같이, 상기 리드(120)는 상기 전도성 범프(130)와 결합될 수 있다. 상기 리드(120)는 상기 제1전도성 범프(131)와 결합되는 제1리드와, 상기 제2전도성 범프(132)와 결합되는 제2리드를 포함할 수 있다. 상기 칩(140)과 상하 방향으로 오버랩되는 영역을 기준으로, 상기 제1리드의 길이는 상기 제2리드의 길이 보다 작을 수 있다.
본 실시예에 따른 COF 패키지는, 상기 리드(120)와 상기 전도성 범프(130)를 보다 정밀하게 상호 결합시키기 위한 취약 구간을 형성할 수 있다. 일 예로, 도 2에 도시된 바와 같이, 상기 취약 구간은 상기 칩(140)의 코너 영역(142, 144) 또는 상기 복수의 코너 영역(142, 144) 사이에 배치되는 상기 제1변(140A)의 중앙 영역(146)에 배치될 수 있다.
도 3은 상기 취약 구간을 상기 칩(140)의 일 코너 영역(142)에 형성한 것을 예로 들어 도시하고 있다.
도 3을 참조하면, 전술한 바와 같이, 상기 칩(140)의 표면에는 상기 제1전도성 범프(131)와 상기 제2전도성 범프(132)가 지그재그 형상으로 배치될 수 있다. 구체적으로, 상기 제1전도성 범프(131)는 제1-1전도성 범프(1301)와, 제1-2전도성 범프(1302)와, 제1-3전도성 범프(1303)와, 제1-4전도성 범프(1304)를 포함할 수 있다. 상기 제1-1전도성 범프(1301), 상기 제1-2전도성 범프(1302), 상기 제1-3전도성 범프(1303) 및 상기 제1-4전도성 범프(1304)는 상기 칩(140)의 제1코너 영역(142)에 인접하여 상기 제1방향을 따라 상호 이격되게 배치될 수 있다.
상기 제2전도성 범프(132)는 제2-1전도성 범프(1311)와, 상기 제2-2전도성 범프(1312)와, 제2-3전도성 범프(1313)를 포함할 수 있다. 상기 제2-1전도성 범프(1311), 상기 제2-2전도성 범프(1312) 및 상기 제2-3전도성 범프(1313)는 상기 제1방향을 따라 상호 이격되게 배치될 수 있다. 상기 제2-1전도성 범프(1311), 상기 제2-2전도성 범프(1312) 및 상기 제2-3전도성 범프(1313)는 상기 제1-1전도성 범프(1301), 상기 제1-2전도성 범프(1302), 상기 제1-3전도성 범프(1303) 및 상기 제1-4전도성 범프(1304)의 내측에 배치될 수 있다.
상기 제2-1전도성 범프(1311)는 상기 제1-1전도성 범프(1301)와 상기 제1-2전도성 범프(1302)의 사이 영역과 제2방향으로 오버랩되게 배치될 수 있다. 상기 제2-2전도성 범프(1312)는 상기 제1-2전도성 범프(1302)와 상기 제1-3전도성 범프(1303)의 사이 영역과 제2방향으로 오버랩되게 배치될 수 있다. 상기 제2-3전도성 범프(1313)는 상기 제1-3전도성 범프(1303)와 상기 제1-4전도성 범프(1304)의 사이 영역과 제2방향으로 오버랩되게 배치될 수 있다.
상기 제1리드는 상기 제1-1전도성 범프(1301)와 결합되는 제1-1리드(1201)와, 상기 제1-2전도성 범프(1302)와 결합되는 제1-2리드(1203)와, 상기 제1-3전도성 범프(1303)와 결합되는 제1-3리드(1205)와, 상기 제1-4전도성 범프(1304)와 결합되는 제1-4리드(1207)을 포함할 수 있다. 상기 제1-1리드(1201), 상기 제1-2리드(1203), 상기 제1-3리드(1205) 및 상기 제1-4리드(1207)은 상기 제1방향을 따라 상호 이격되게 배치될 수 있다.
상기 제2리드는 상기 제2-1전도성 범프(1311)와 결합되는 제2-1리드(1202)와, 상기 제2-2전도성 범프(1312)와 결합되는 제2-2리드(1204)와, 상기 제2-3전도성 범프(1313)와 결합되는 제2-3리드(1206)을 포함할 수 있다. 상기 제2-1리드(1202), 상기 제2-2리드(1204) 및 상기 제2-3리드(1206)은 상기 제1방향을 따라 상호 이격되게 배치될 수 있다.
본 실시예에 따른 취약 구간은 상호 이웃한 전도성 범프와 리드 간 간격이 서로 상이한 영역을 가질 수 있다.
상세히, 상기 제1-1전도성 범프(1301)와 상기 제2-1리드(1202) 간 제1방향으로의 이격 거리를 제1길이(L1)라고 하고, 상기 제1-2전도성 범프(1302)와 상기 제2-2리드(1204) 간 제1방향으로의 이격 거리를 제2길이(L2)라고 하며, 상기 제1-3전도성 범프(1303)와 상기 제2-3리드(1206) 간 제1방향으로의 이격 거리를 제3길이(L3)라고 할 때, 상기 제1 내지 제3길이(L1, L2, L3)는 서로 상이할 수 있다. 일 예로, 상기 제2길이(L2)는 상기 제1길이(L1) 보다 크고 상기 제3길이(L3) 보다 작을 수 있다. 다른 예로, 상기 제2길이(L2)는 상기 제1길이(L1) 보다 작고 상기 제3길이(L3) 보다 클 수 있다.
또한, 상기 제2-1리드(1202)와 상기 제1-2전도성 범프(1302) 간 간격, 상기 제2-2리드(1204)와 상기 제1-3전도성 범프(1303) 간 간격, 상기 제2-3리드(1206)와 상기 제1-4전도성 범프(1304) 간 간격 또한 서로 상이할 수 있다. 여기서, 상기 제2-2리드(1204)와 상기 제1-3전도성 범프(1303) 간 간격은, 상기 제2-1리드(1202)와 상기 제1-2전도성 범프(1302) 간 간격 보다 크고, 상기 제2-3리드(1206)와 상기 제1-4전도성 범프(1304) 간 간격 보다는 작을 수 있다.
상기와 같은 구조에 따르면, 전기적인 연결이 이루어지는 다수의 전도성 범프와 리드의 배치 영역에 인접한 리드와 전도성 범프 간 간격이 서로 상이하게 이루어지는 취약 구간을 형성하여, 전도성 범프와 리드를 보다 정밀하게 결합시킴으로써 전기적인 쇼트와 같은 조립 불량을 미연에 방지할 수 있는 장점이 있다.
한편, 본 실시예에서는 상기 취약 구간이 상기 칩(140)의 제1코너 영역(142)에 인접하게 배치되는 것을 예로 들어 설명하였으나, 이를 한정하는 것은 아니며, 상기 취약 구간은 상기 제2코너 영역(144) 또는 상기 제1코너 영역(142)과 상기 제2코너 영역(144)의 사이에 배치되는 중앙 영역(146)에 형성될 수도 있다.
이상에서, 본 발명의 실시 예를 구성하는 모든 구성 요소들이 하나로 결합하거나 결합하여 동작하는 것으로 설명되었다고 해서, 본 발명이 반드시 이러한 실시 예에 한정되는 것은 아니다. 즉, 본 발명의 목적 범위 안에서라면, 그 모든 구성 요소들이 하나 이상으로 선택적으로 결합하여 동작할 수도 있다. 또한, 이상에서 기재된 '포함하다', '구성하다' 또는 '가지다' 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재할 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (8)

  1. 베이스 필름;
    상기 베이스 필름 상에 형성되는 리드;
    상기 베이스 필름 상에 배치되는 칩; 및
    상기 칩의 표면에 형성되며, 상기 리드와 결합되는 전도성 범프를 포함하고,
    상기 리드와 상기 전도성 범프는 각각 복수로 구비되어, 제1방향을 따라 상호 이격되게 배치되고,
    상기 제1방향을 따라 상호 이웃하게 배치되는 상기 리드와 상기 전도성 범프의 간격은 영역 별로 상이한 COF 패키지.
  2. 제 1 항에 있어서,
    상기 전도성 범프는 상기 칩의 일 변을 따라 상기 제1방향으로 배치되는 복수의 제1전도성 범프와, 상기 복수의 제1전도성 범프의 내측에서 상기 제1방향으로 배치되는 복수의 제2전도성 범프를 포함하고,
    상기 복수의 제1전도성 범프와 상기 복수의 제2전도성 범프는 지그재그로 배치되는 COF 패키지.
  3. 제 2 항에 있어서,
    상기 제1전도성 범프는, 상기 제1방향을 따라 배치되는 제1-1전도성 범프, 제1-2전도성 범프, 제1-3전도성 범프 및 제1-4전도성 범프를 포함하고,
    상기 제2전도성 범프는, 상기 제1방향을 따라 배치되는 제2-1전도성 범프, 상기 제2-2전도성 범프 및 상기 제2-3전도성 펌프를 포함하는 COF 패키지.
  4. 제 3 항에 있어서,
    상기 리드는, 상기 제2-1전도성 범프와 결합되는 제2-1리드와, 상기 제2-2전도성 범프와 결합되는 제2-2리드와, 상기 제2-3전도성 범프와 결합되는 제2-3리드를 포함하고,
  5. 제4항에 있어서,
    상기 제1-1전도성 범프와 상기 제2-1리드 간 제1방향으로의 이격 거리와, 상기 제1-2전도성 범프와 상기 제2-2리드 간 제1방향으로의 이격 거리와, 상기 제1-3전도성 범프와 상기 제2-3리드 간 제1방향으로의 이격 거리는 상이한 COF 패키지.
  6. 제5항에 있어서,
    상기 제1-2전도성 범프와 상기 제2-2리드 간 제1방향으로의 이격 거리는, 상기 제1-1전도성 범프와 상기 제2-1리드 간 제1방향으로의 이격 거리 보다 크고, 상기 제1-3전도성 범프와 상기 제2-3리드 간 제1방향으로의 이격 거리 보다 작은 COF 패키지.
  7. 제 1 항에 있어서,
    상기 칩은, 상기 제1방향으로 길이 방향을 가지는 제1변과, 상기 제1변에 수직한 제2변을 포함하고,
    상기 리드와 상기 전도성 범프는, 상기 제1변과 상기 제2변이 이웃하는 코너 영역에 배치되는 COF 패키지.
  8. 제 1 항에 있어서,
    상기 칩은, 상기 제1방향으로 길이 방향을 가지는 제1변을 포함하고,
    상기 리드와 상기 전도성 범프는, 상기 제1변의 중앙에 배치되는 COF 패키지.
KR1020230076971A 2023-06-15 2023-06-15 Cof 패키지 Active KR102788200B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020230076971A KR102788200B1 (ko) 2023-06-15 2023-06-15 Cof 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020230076971A KR102788200B1 (ko) 2023-06-15 2023-06-15 Cof 패키지

Publications (2)

Publication Number Publication Date
KR20240176335A true KR20240176335A (ko) 2024-12-24
KR102788200B1 KR102788200B1 (ko) 2025-03-31

Family

ID=94082943

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230076971A Active KR102788200B1 (ko) 2023-06-15 2023-06-15 Cof 패키지

Country Status (1)

Country Link
KR (1) KR102788200B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040050848A (ko) * 2002-12-09 2004-06-17 샤프 가부시키가이샤 반도체 장치
KR20050108176A (ko) * 2004-05-12 2005-11-16 삼성전자주식회사 반도체 칩이 탑재된 탭방식의 패키지 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040050848A (ko) * 2002-12-09 2004-06-17 샤프 가부시키가이샤 반도체 장치
KR20050108176A (ko) * 2004-05-12 2005-11-16 삼성전자주식회사 반도체 칩이 탑재된 탭방식의 패키지 및 그 제조방법

Also Published As

Publication number Publication date
KR102788200B1 (ko) 2025-03-31

Similar Documents

Publication Publication Date Title
KR100475618B1 (ko) 반도체 장치
US7732933B2 (en) Semiconductor chip and TAB package having the same
US9922921B2 (en) Tape wiring substrate, semiconductor package, and display apparatus including semiconductor package
US20230077996A1 (en) Chip-on-film packages and display apparatuses including the same
US7589421B2 (en) Heat-radiating semiconductor chip, tape wiring substrate and tape package using the same
US20100044880A1 (en) Semiconductor device and semiconductor module
KR101061278B1 (ko) Ｃｏｆ 기판
KR102788200B1 (ko) Cof 패키지
WO2024120485A1 (zh) 可挠性线路板、薄膜覆晶封装结构及显示装置
KR102250825B1 (ko) Ｃｏｆ 패키지
KR102728627B1 (ko) Cof 패키지
KR102616317B1 (ko) Cof 패키지
KR102508828B1 (ko) Ｃｏｆ 패키지
KR102514310B1 (ko) Ｃｏｆ 패키지
CN102915989B (zh) 芯片封装结构
KR102694324B1 (ko) Ｃｏｆ 패키지
US11682633B2 (en) Semiconductor package
CN111624796A (zh) 一种覆晶薄膜与显示装置
CN221264064U (zh) 可挠性线路板、薄膜覆晶封装结构
KR102739097B1 (ko) Cof 패키지 용 레진 주입 장치
US11013120B2 (en) Tape wiring board and semiconductor device
KR20070078591A (ko) 다층 배선기판을 갖는 테이프 패키지
CN219513089U (zh) 芯片封装
JP3646704B2 (ja) 半導体装置
KR20070078030A (ko) 응력 완화형 배선패턴을 갖는 테이프 배선기판 및 그를이용한 테이프 패키지

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20230615

PA0201 Request for examination

Patent event code: PA02011R01I

Patent event date: 20230615

Comment text: Patent Application

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240814

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20250317

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20250325

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20250325

End annual number: 3

Start annual number: 1

PG1601 Publication of registration