[go: up one dir, main page]

KR20240163447A - 질화 티타늄 박막의 형성 방법 및 전극의 형성 방법 - Google Patents

질화 티타늄 박막의 형성 방법 및 전극의 형성 방법 Download PDF

Info

Publication number
KR20240163447A
KR20240163447A KR1020230060723A KR20230060723A KR20240163447A KR 20240163447 A KR20240163447 A KR 20240163447A KR 1020230060723 A KR1020230060723 A KR 1020230060723A KR 20230060723 A KR20230060723 A KR 20230060723A KR 20240163447 A KR20240163447 A KR 20240163447A
Authority
KR
South Korea
Prior art keywords
thin film
titanium
forming
titanium nitride
nitride thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
KR1020230060723A
Other languages
English (en)
Inventor
전정수
고여나
이다은
정효섭
유진혁
오태헌
황철주
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to KR1020230060723A priority Critical patent/KR20240163447A/ko
Priority to PCT/KR2024/006255 priority patent/WO2024232683A1/ko
Priority to TW113117428A priority patent/TW202507050A/zh
Publication of KR20240163447A publication Critical patent/KR20240163447A/ko
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Solid-Phase Diffusion Into Metallic Material Surfaces (AREA)

Abstract

본 발명의 실시예에 따른 질화 티타늄 박막의 형성 방법은, 기판을 준비하는 단계, 티타늄(Ti)을 포함하는 전구체(precursor)를 기판을 향해 분사하여 티타늄(Ti) 함유층을 형성하는 단계 및 질소(N)가 포함된 리액턴트 가스를 기판을 향해 분사하여 질화 티타늄 박막을 형성하는 단계를 포함하고, 티타늄(Ti)을 포함하는 전구체는 염소(Cl)를 포함하지 않는다.
따라서, 본 발명의 실시예들에 의하면, 불순물이 제거된 질화 티타늄 박막을 형성할 수 있다. 이에, 질화 티타늄 박막의 비저항을 낮출 수 있고, 전기적 특성을 향상시킬 수 있다.

Description

질화 티타늄 박막의 형성 방법 및 전극의 형성 방법{METHOD FOR FORMING OF TITANIUM NITRIDE THIN FILM AND METHOD FOR FORMING ELECTRODE}
본 발명은 질화 티타늄 박막의 형성 방법 및 전극의 형성 방법에 관한 것으로, 보다 상세하게는 전기적 특성이 향상된 질화 티타늄 박막의 형성 방법 및 전극의 형성 방법에 관한 것이다.
캐패시터(capacitor)는 기판 상에 형성된 하부 전극, 하부 전극 상에 형성된 유전체층 및 유전체층 상에 형성된 상부 전극을 포함한다. 여기서, 상부 전극 및 하부 전극은 질화 티타늄 박막으로 형성된다.
질화 티타늄 박막을 형성하는데 있어서, 염소(Cl)가 다량 포함된 소스 전구체를 이용하여 형성한다. 그런데, 질화 티타늄 박막을 형성할 때 소스 전구체로부터 기인한 염소(Cl)로 인해 질화 티타늄 박막 즉, 전극의 비저항이 높아지는 문제가 있다. 또한, 질화 티타늄 박막을 형성할 때, 소스 전구체에 포함되어 있는 염소(Cl)가 하지층 예를 들어 금속 산화물로 이루어진 컨택층으로 침투한다. 이에, 하지층 즉, 컨택층이 손상되고, 이에 따라 캐패시터의 전기적 특성이 저하되는 문제가 있다.
한국등록특허 10-0942958
본 발명은 전기적 특성이 향상된 질화 티타늄 박막의 형성 방법 및 전극의 형성 방법을 제공한다.
본 발명은 비저항이 낮은 질화 티타늄 박막의 형성 방법 및 전극의 형성 방법을 제공한다.
본 발명의 실시예에 따른 질화 티타늄 박막의 형성 방법은, 기판을 준비하는 단계; 티타늄(Ti)을 포함하는 전구체(precursor)를 상기 기판을 향해 분사하여 티타늄(Ti) 함유층을 형성하는 단계; 및 질소(N)가 포함된 리액턴트 가스를 상기 기판을 향해 분사하여 질화 티타늄 박막을 형성하는 단계;를 포함하고, 상기 티타늄(Ti)을 포함하는 전구체는 염소(Cl)를 포함하지 않을 수 있다.
상기 전구체를 분사하는 단계와 리액턴트 가스를 분사하는 단계 사이에 수소(H2) 플라즈마를 발생시켜 상기 티타늄(Ti) 함유층으로부터 불순물을 제거하는 단계;를 포함할 수 있다.
공정 사이클은, 상기 전구체를 분사하는 단계, 수소(H2) 플라즈마를 발생시키는 단계 및 리액턴트 가스를 분사하는 단계를 포함하고, 상기 공정 사이클을 복수회 실시할 수 있다.
본 발명의 실시예에 따른 질화 티타늄 박막의 형성 방법은, 상기 리액턴트 가스를 분사하는 단계를 종료한 후에, 수소(H2) 플라즈마를 발생시켜 상기 질화 티타늄 박막으로부터 불순물을 제거하는 단계를 더 포함할 수 있다.
상기 공정 사이클은, 상기 리액턴트 가스를 분사하는 단계를 종료한 후에 실시하는 수소(H2) 플라즈마 발생 단계를 더 포함하고, 상기 공정 사이클을 복수회 실시할 수 있다.
상기 전구체를 분사하는 단계와 리액턴트 가스를 분사하는 단계의 사이에서 상기 수소(H2) 플라즈마를 발생시켜 불순물을 제거하는 단계는, 상기 티타늄(Ti) 함유층에 포함된 산소(O)를 제거하고, 상기 리액턴트 가스를 분사하는 단계를 종료한 후에 실시하는 수소(H2) 플라즈마 발생 단계는, 상기 질화 티타늄 박막에 포함된 산소(O)를 제거할 수 있다.
상기 전구체는 TDMAT(Tetrakis(dimethylamino)titanium: C8H24N4Ti)를 포함할 수 있다.
본 발명의 실시예에 따른 전극의 형성 방법은, 티타늄(Ti)을 포함하는 전구체(precursor)를 기판을 향해 분사하여 티타늄(Ti) 함유층을 형성하는 단계; 질소(N)가 포함된 리액턴트 가스를 상기 티타늄(Ti) 함유층을 향해 분사하여 질화 티타늄 박막을 형성하는 단계;를 포함하고, 상기 티타늄(Ti)을 포함하는 전구체는 염소(Cl)를 포함하지 않을 수 있다.
상기 전구체를 분사하는 단계와 리액턴트 가스를 분사하는 단계 사이에 수소(H2) 플라즈마를 발생시켜, 상기 티타늄(Ti) 함유층으로부터 산소(O)를 포함하는 불순물을 제거하는 1차 불순물 제거 단계;를 포함할 수 있다.
상기 질소(N)가 포함된 리액턴트 가스를 분사하는 단계에서, 상기 리액턴트 가스를 이용하여 질소(N) 플라즈마를 발생시킬 수 있다.
공정 사이클은, 상기 전구체를 분사하는 단계, 1차 불순물 제거 단계 및 리액턴트 가스를 분사하는 단계를 포함하고, 상기 공정 사이클을 복수회 실시할 수 있다.
상기 리액턴트 가스를 분사하는 단계를 종료한 후에, 수소(H2) 플라즈마를 발생시켜 상기 질화 티타늄 박막으로부터 산소(O)를 포함하는 불순물을 제거하는 2차 불순물 제거 단계를 더 포함하고, 상기 공정 사이클은, 상기 2차 불순물 제거 단계를 더 포함하고, 상기 2차 불순물 제거 단계를 포함하는 공정 사이클을 복수회 실시할 수 있다.
본 발명의 실시예들에 의하면, 불순물이 제거된 질화 티타늄 박막을 형성할 수 있다. 이에, 질화 티타늄 박막의 비저항을 낮출 수 있고, 전기적 특성을 향상시킬 수 있다.
도 1은 기판 상에 본 발명의 제1실시예에 따른 방법으로 형성된 질화 티타늄(TiN) 박막을 도시한 도면이다.
도 2는 본 발명의 제1실시예에 따른 방법으로 질화 티타늄 박막을 형성하는 방법을 설명하기 위한 개념도이다.
도 3은 본 발명의 제1실시예에 따른 방법으로 질화 티타늄 박막을 형성하는 방법을 개념적으로 도시한 공정도이다.
도 4는 본 발명의 제2실시예에 따른 방법으로 질화 티타늄 박막을 형성하는 방법을 설명하기 위한 개념도이다.
도 5는 본 발명의 제1실시예에 따른 방법으로 질화 티타늄 박막을 형성하는 방법을 개념적으로 도시한 공정도이다.
도 6은 본 발명의 실시예들에 따른 방법으로 질화 티타늄 박막을 형성된 전극을 포함하는 캐패시터를 개념적으로 나타낸 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 본 발명의 실시예를 설명하기 위하여 도면은 과장될 수 있고, 도면상의 동일한 부호는 동일한 구성요소를 지칭한다.
본 발명의 실시예들은 전기적 특성이 향상된 질화 티타늄(TiN) 박막의 형성 방법에 관한 것이다. 보다 상세하게는, 비저항이 낮은 질화 티타늄(TiN) 박막의 형성 방법에 관한 것이다. 또한, 본 발명의 실시예들은 질화 티타늄(TiN) 박막으로 전극을 형성하는 전극의 형성 방법에 관한 것이다. 여기서 전극은 캐패시터의 상부 전극 및 하부 전극 중 적어도 하나일 수 있다. 즉, 캐패시터의 상부 전극 및 하부 전극 중 적어도 하나는 본 발명의 실시예들에 따른 방법으로 형성된 질화 티타늄(TiN) 박막으로 형성될 수 있다.
도 1은 기판 상에 본 발명의 제1실시예에 따른 방법으로 형성된 질화 티타늄(TiN) 박막을 도시한 도면이다.
도 1을 참조하면, 질화 티타늄(TiN) 박막(110)은 기판(S) 상에 형성될 수 있다. 여기서, 기판(S)은 웨이퍼(wafer)일 수 있고, 웨이퍼는 Si 웨이퍼, GaAs 웨이퍼 및 SiGe 웨이퍼 중 어느 하나 일 수 있다. 물론, 기판(S)은 유리(glass), 금속, 플라스틱(plastic), 고분자 필름 중 어느 하나로 이루어진 것일 수 있다.
또한, 기판(S)은 그 일면에 소정의 박막이 형성된 것 일 수 있다. 예를 들어 기판(S)의 일면에는 캐패시터의 컨택층이 형성된 상태일 수 있고, 상기 컨택층 상부에 실시예에 따른 방법으로 질화 티타늄(TiN) 박막을 형성할 수 있다. 이때 컨택층 상부에 형성된 질화 티타늄(TiN) 박막(110)은 캐패시터의 하부 전극의 역할을 할 수 있다.
다른 예로, 기판(S)의 일면에 캐패시터의 컨택층, 하부 전극, 유전체층이 형성된 상태일 수 있고, 상기 유전체층 상부에 실시예에 따른 방법으로 질화 티타늄(TiN) 박막(110)을 형성할 수 있다. 이때 컨택층 상부에 형성된 질화 티타늄(TiN) 박막은 캐패시터의 상부 전극의 역할을 할 수 있다.
이하, 도 1 내지 도 3을 참조하여 본 발명의 제1실시예에 따른 방법으로 기판 상에 질화 티타늄(TiN) 박막을 형성하는 방법을 설명한다.
도 2는 본 발명의 제1실시예에 따른 방법으로 질화 티타늄 박막을 형성하는 방법을 설명하기 위한 개념도이다. 도 3은 본 발명의 제1실시예에 따른 방법으로 질화 티타늄 박막을 형성하는 방법을 개념적으로 도시한 공정도이다.
도 2에서 'on'은 증착을 위한 원료를 분사하거나 플라즈마(plasma)를 발생시킨다는 의미이고, 'off'는 원료 분사를 중단 또는 종료하거나 플라즈마(plasma)를 발생시키지 않는다는 의미일 수 있다.
도 2를 참조하면, 질화 티타늄(TiN) 박막(110)을 형성하는 방법은, 티타늄(Ti)을 포함하는 전구체(precursor)를 분사하는 단계(전구체 분사 단계), 전구체 분사 단계 종료 후에 수소(H2)를 포함하는 가스를 이용하여 플라즈마를 발생시키는 단계(수소 플라즈마 발생 단계) 및 수소 플라즈마 발생 단계 종료 후 질소(N)를 포함하는 리액턴트 가스를 분사하는 단계(리액턴트 가스 분사 단계)를 포함할 수 있다.
또한, 질화 티타늄 박막(110)을 형성하는 방법은, 전구체 분사 단계와 수소 플라즈마 발생 단계 사이에서 퍼지가스를 분사하는 단계(1차 퍼지 단계) 및 리액턴트 가스 분사 단계 종료 후에 퍼지가스를 분사하는 단계(2차 퍼지 단계) 중 적어도 하나를 더 포함할 수 있다. 여기서, 퍼지가스로 Ar 가스를 사용할 수 있다.
또한, '전구체 분사 단계 - 1차 퍼지 단계 - 수소 플라즈마 발생 단계 - 리액턴트 가스 분사 단계 - 2차 퍼지 단계'를 질화 티타늄 박막(110)을 형성하기 위한 하나의 공정 사이클(cycle)(CY)로 할 수 있다. 이때, 공정 사이클(CY)에서 1차 퍼지 단계 및 2차 퍼지 단계 중 적어도 어느 하나는 생략될 수 있다. 그리고, 공정 사이클(CY)을 복수 번 반복하여 도 1과 같이 복수의 질화 티타늄 박막(110)을 증착 또는 형성하여 적층할 수 있다. 이때, 공정 사이클(CY)의 반복 횟수는 형성하고자 하는 목표 두께에 따라 조절될 수 있다
도 1에서는 복수의 공정 사이클(CY)에 의해 형성된 박막을 구분하기 위하여 각 질화 티타늄 박막(110)을 구분하여 나타내었지만, 적층된 복수의 질화 티타늄 박막(110)은 일체형일 수 있다.
이하에서 공정 사이클(CY)의 각 단계에 대해 보다 구체적으로 설명한다.
전구체(precursor)를 분사하는 단계에서는, 티타늄(Ti)을 포함하는 전구체를 기판(S)을 향해 분사한다. 즉, 기판(S)이 장입되어 있는 챔버의 내부로 티타늄(Ti)을 포함하는 전구체를 분사한다. 이에 티타늄(Ti)을 포함하는 전구체가 기판(S)의 일면 상에 증착 또는 흡착되어 도 3의 (a)와 같이 티타늄(Ti)을 포함하는 박막(이하, 티타늄 함유층(111))이 형성된다.
전구체를 분사하는 단계가 종료되면 기판(S)이 장입되어 있는 챔버로 퍼지가스를 분사하여 1차 퍼지한다. 이때 퍼지가스는 예를 들어 아르곤(Ar) 가스를 사용할 수 있다.
한편, 티타늄(Ti)을 포함하는 전구체에는 티타늄(Ti) 외에 염소(Cl)와 같은 불순물이 더 포함될 수 있다. 예를 들어, 종래에 전구체로 사용하는 재료 예를 들어 TiCl4에는 염소(Cl)가 포함되어 있다. 이에, 전구체를 분사하여 기판 상에 형성된 티타늄 함유층(111)에는 염소(Cl)가 포함될 수 있다. 그런데, 티타늄 함유층(111)에 포함된 염소(Cl)는 질화 티타늄 박막의 비저항을 높이는 불순물로 작용한다.
따라서, 실시에서는 티타늄(Ti)을 포함하면서 염소(Cl)를 포함하지 않는 재료를 전구체로 사용한다. 보다 구체적인 예로, 실시예에서는 TDMAT(Tetrakis(dimethylamino)titanium: C8H24N4Ti)를 포함하는 재료 또는 TDMAT를 전구체로 사용한다. 상기 TDMAT에는 티타늄(Ti)이 포함되고, 염소(Cl)를 포함하지 않을 수 있다. 실시예에서는 이처럼 염소(Cl)를 포함하지 않는 재료를 전구체로 사용함으로써, 염소(Cl)로 인해 질화 티타늄 박막의 비저항이 증가되는 것을 방지할 수 있다.
또한, TDMAT와 같은 티타늄(Ti) 함유 전구체에는 산소(O)가 포함되지 않을 수 있다. 그런데, 공기 또는 대기 중의 산소가 전구체에 결합될 수 있다. 이에, 기판 상에 형성된 티타늄 함유층(111)에 산소(O)가 포함될 수 있다. 그리고 티타늄 함유층(111)에 포함된 산소(O)는 질화 티타늄 박막의 비저항을 높이는 불순물로 작용한다.
따라서, 실시예에서는 전구체를 분사한 후에 수소(H2)를 포함하는 가스를 이용하여 수소 플라즈마를 발생시켜, 불순물을 제거한다. 즉, 전구체를 분사하여 기판(S) 상에 티타늄 함유층(111)을 형성한 후에, 수소 플라즈마를 발생시켜 상기 티타늄 함유층(111)으로부터 산소(O) 즉, 불순물을 제거한다.
이하에서 수소 플라즈마 발생 단계에 대해 보다 설명한다.
수소 플라즈마 발생 단계는 티타늄 함유층(111)으로부터 불순물을 제거하기 위한 단계로서, 전구체의 분사가 종료된 후에 실시될 수 있다. 보다 구체적으로 설명하면, 전구체 분사가 종료되면, 챔버 내부 또는 기판(S)을 향해 플라즈마 발생용 가스를 분사하고, 플라즈마 발생을 위한 전원을 공급한다. 이때 예를 들어 챔버, 챔버 내부에서 기판(S)이 안착되어 있는 서셉터 및 챔버 내부로 가스를 분사하는 분사부 중 적어도 하나에 RF(Radio Frequency) 전원을 인가한다. 또한, 플라즈마 발생용 가스로 수소(H2)를 포함하는 가스를 사용한다. 보다 구체적인 예로 플라즈마 발생용 가스는 수소(H2) 가스일 수 있다. 상술한 바와 같이 RF 전원을 인가하고 수소(H2)를 포함하는 가스를 분사하면, 챔버 내부에 수소를 포함하는 플라즈마 즉, 수소 플라즈마가 생성될 수 있다. 이에, 티타늄 함유층(111)이 형성된 기판(S)이 도 3의 (b)와 같이 수소 플라즈마에 노출된다.
발생된 수소 플라즈마는 기판(S) 상에 형성된 티타늄 함유층(111)과 반응하여, 상기 티타늄 함유층(111)으로부터 불순물을 제거한다. 즉, 티타늄 함유층(111)에는 산소(O)와 같은 불순물이 포함되어 있는데, 티타늄 함유층(111)이 수소 플라즈마에 노출되면 불순물과 수소(H2)가 반응한다. 이때, 티타늄 함유층(111)에 포함되어 있던 산소(O)가 수소(H2)와 반응하여 기체가 되면서, 티타늄 함유층(111)으로부터 산소(O)가 떨어져 나간다. 보다 구체적으로 설명하면, 티타늄 함유층(111)에 포함된 산소(O)가 수소 플라즈마와 반응함으로써, 상기 산소(O)가 H2O 기체가 되면서 티타늄 함유층(111)으로부터 빠져나간다. 이에 따라, 티타늄 함유층(111)에 포함된 산소(O)의 함량이 감소하며, 이로 인해 티타늄 함유층(111) 및 이후 리액턴트 가스 분사 후에 형성되는 질화 티타늄 박막의 비저항을 낮출 수 있다.
리액턴트 가스를 분사하는 단계는 수소 플라즈마 발생 단계가 종료된 후에 실시하며, 리액턴트 가스를 기판(S)을 향해 분사한다. 즉, 기판(S)이 장입되어 있는 챔버의 내부로 리액턴트 가스를 분사한다. 여기서 리액턴트 가스는 질소(N)를 포함하는 가스를 사용하며, 보다 구체적으로 암모니아(NH3)를 포함하는 가스 또는 암모니아(NH3) 가스를 사용할 수 있다. 질소(N)를 포함하는 리액턴트 가스가 분사되면, 티타늄 함유층(111)이 리액턴트 가스에 노출된다. 이에, 리액턴트 가스에 포함된 질소(N)와 티타늄 함유층(111)이 반응하여 도 3의 (C)와 같이 질화 티타늄 박막(110)이 형성된다.
리액턴트 가스를 분사하는 단계에서, 리액턴트 가스를 이용하여 플라즈마를 발생시킬 수 있다. 즉, 리액턴트 가스를 이용하여 질소(N)를 포함하는 플라즈마(즉, 질소 플라즈마)를 발생시킬 수 있다.
리액턴트 가스를 분사하는 단계가 종료되면 기판(S)이 장입되어 있는 챔버로 퍼지가스를 분사하여 2차 퍼지한다. 이때 퍼지가스는 1차 퍼지 단계와 동일한 가스를 사용할 수 있고 예를 들어 아르곤(Ar)를 사용할 수 있다.
상술한 바와 같은 전구체 분사 단계, 1차 퍼지 단계, 수소 플라즈마 발생 단계, 리액턴트 가스 분사 단계, 2차 퍼지 단계를 포함하는 공정 사이클(CY)은 1회 또는 복수회 반복하여 실시할 수 있다.
이와 같은 방법으로 기판(S) 상에 형성된 질화 티타늄 박막(110)은 비저항이 낮다. 다른 말로 설명하면 실시예에 따른 방법으로 형성된 질화 티타늄 박막(110)은 종래의 방법으로 형성된 질화 티타늄 박막에 비해 비저항이 낮다. 이는, 전구체를 분사하여 티타늄 함유층(111)을 형성하는데 있어서, 염소(Cl)를 포함하지 않는 티타늄(Ti) 함유 전구체를 사용하였기 때문이다. 이에 염소(Cl)로 인해 비저항이 높아지는 것을 방지할 수 있어, 종래에 비해 비저항이 낮은 질화 티타늄 박막을 형성할 수 있다. 또한, 기판(S)으로 전구체를 분사하여 티타늄 함유층(111)을 형성한 후에, 수소 플라즈마를 발생시켜 티타늄 함유층(111)으로부터 산소(O)를 제거하였기 때문이다. 이에, 티타늄 함유층(111)에 포함된 산소(O)의 함량을 종래에 비해 감소시킬 수 있고, 이로 인해 종래에 비해 비저항이 낮은 질화 티타늄 박막(110)을 형성할 수 있다
도 4는 본 발명의 제2실시예에 따른 방법으로 질화 티타늄 박막을 형성하는 방법을 설명하기 위한 개념도이다. 도 5는 본 발명의 제1실시예에 따른 방법으로 질화 티타늄 박막을 형성하는 방법을 개념적으로 도시한 공정도이다.
도 4에서 'on'은 증착을 위한 원료를 분사하거나 플라즈마(plasma)를 발생시킨다는 의미이고, 'off'는 원료 분사를 중단 또는 종료하거나 플라즈마(plasma)를 발생시키지 않는다는 의미일 수 있다.
도 2 및 도 3에서 설명한 제1실시예에서는 공정 사이클(CY)이 전구체 분사 단계와 리액턴트 분사 단계 사이에서 실시하는 하나의 수소 플라즈마 발생 단계를 포함하는 것을 설명하였다. 하지만, 이에 한정되지 않고, 수소 플라즈마를 발생시키는 단계는 복수번 실시할 수 있으며, 도 4 및 도 5와 같이 리액턴트 가스 분사 단계를 실시한 후에 실시할 수 있다.
이하, 도 4 및 도 5를 참조하여, 본 발명의 제2실시예에 따른 질화 티타늄 박막 형성 방법에 대해 설명한다. 이때, 제1실시예와 중복되는 설명은 생략하거나 간략히 설명한다.
도 4 및 도 5를 참조하면, 제2실시예에 따른 질화 티타늄 박막(110)을 형성하는 방법은, 티타늄(Ti)을 포함하는 전구체(precursor)를 분사하는 단계(전구체 분사 단계), 전구체 분사 단계 종료 후에 수소(H2)를 포함하는 가스를 이용하여 플라즈마를 발생시키는 단계(1차 수소 플라즈마 발생 단계), 1차 수소 플라즈마 발생 단계 종료 후에 질소(N)를 포함하는 리액턴트 가스를 분사하는 단계(리액턴트 가스 분사 단계) 및 리액턴트 가스 분사 단계 종료 후에 수소(H2)를 포함하는 가스를 이용하여 플라즈마를 발생시키는 단계(2차 수소 플라즈마 발생 단계)를 포함할 수 있다.
또한, 질화 티타늄 박막(110)을 형성하는 방법은, 전구체 분사 단계와 1차 수소 플라즈마 발생 단계 사이에서 퍼지가스를 분사하는 단계(1차 퍼지 단계) 및 2차 수소 플라즈마 발생을 종료한 후에 퍼지가스를 분사하는 단계(2차 퍼지 단계)를 더 포함할 수 있다. 이때, 퍼지가스는 Ar 가스를 사용할 수 있다.
정리하면, 제2실시예에 따른 질화 티타늄 박막(110)을 형성하는 방법은, 전구체 분사 단계, 1차 퍼지 단계, 1차 수소 플라즈마 발생 단계, 리액턴트 가스 분사 단계, 2차 수소 플라즈마 발생 단계 및 2차 퍼지 단계를 포함할 수 있다. 그리고, '전구체 분사 단계 - 1차 퍼지 단계 - 1차 수소 플라즈마 발생 단계 - 리액턴트 가스 분사 단계 - 2차 수소 플라즈마 발생 단계 - 2차 퍼지 단계'를 질화 티타늄 박막(110)을 형성하기 위한 하나의 공정 사이클(cycle)(CY)로 할 수 있다. 이때, 공정 사이클(CY)에서 1차 퍼지 단계 및 2차 퍼지 단계 중 적어도 어느 하나는 생략될 수 있다.
제2실시예에 따른 방법에서 전구체 분사 단계, 1차 퍼지 단계, 1차 수소 플라즈마 발생 단계, 리액턴트 가스 분사 단계 및 2차 퍼지 단계는 제1실시예에서 설명한 방법과 동일하게 실시한다. 따라서, 이들 단계에 대한 설명은 생략한다.
2차 수소 플라즈마 발생 단계는 질화 티타늄 박막(110)으로부터 불순물을 제거하기 위한 단계로서, 리액턴트 가스의 분사가 종료된 후에 실시될 수 있다. 다른 말로 설명하면, 2차 수소 플라즈마 발생 단계는 1차 수소 플라즈마 발생 단계에서 제거되지 못한 산소(O) 즉, 불순물을 제거한다. 보다 구체적으로 설명하면, 1차 수소 플라즈마 발생 단계에서는 티타늄 함유층(111)으로부터 산소(O) 불순물을 제거한다. 그런데, 1차 수소 플라즈마 발생 단계에서 티타늄 함유층(111)에 포함된 산소(O)와 같은 불순물이 모두 제거되지 못하고 일부 잔류할 수 있다. 이에 리액턴트 가스가 분사되어 질화 티타늄 박막(110)이 형성되었을 때, 상기 질화 티타늄 박막(110)에 산소(O)와 같은 불순물이 포함되어 있을 수 있다. 따라서, 제2실시예에서는 리액턴트 가스를 분사하여 질화 티타늄 박막(110)이 형성되면, 수소 플라즈마를 발생시켜(2차 수소 플라즈마 발생 단계) 질화 티타늄 박막(110)으로부터 불순물을 제거한다.
2차 수소 플라즈마를 발생시키는데 있어서, 앞에서 설명한 1차 수소 플라즈마 발생 단계와 동일한 방법으로 발생시킬 수 있다. 즉, 챔버, 챔버 내부에서 기판(S)이 안착되어 있는 서셉터 및 챔버 내부로 가스를 분사하는 분사부 중 적어도 하나에 RF(Radio Frequency) 전원을 인가한다. 그리고, 챔버의 내부로 수소를 포함하는 가스 예를 들어 수소(H2) 가스를 분사한다. 따라서, 챔버의 내부에 수소 플라즈마가 생성될 수 있다. 이에, 질화 티타늄 박막(110)이 형성된 기판(S)이 도 3의 (d)와 같이 수소 플라즈마에 노출된다.
발생된 수소 플라즈마는 질화 티타늄 박막(110)과 반응하여, 상기 질화 티타늄 박막(110)으로부터 불순물을 제거한다. 즉, 질화 티타늄 박막(110)이 수소 플라즈마에 노출되면 불순물과 수소(H2)가 반응한다. 이때, 질화 티타늄 박막(110)에 포함되어 있던 산소(O)가 수소(H2)와 반응하여 기체가 되면서, 질화 티타늄 박막(110)으로부터 산소(O)가 떨어져 나간다. 이에 따라, 질화 티타늄 박막(110)에 포함된 산소(O)의 함량이 감소하며, 이로 인해 질화 티타늄 박막(110)의 비저항을 낮출 수 있다.
2차 수소 플라즈마 발생 단계가 종료되면 기판(S)이 장입되어 있는 챔버로 퍼지가스를 분사하여 2차 퍼지한다. 이때 퍼지가스는 1차 퍼지 단계와 동일한 가스를 사용할 수 있고 예를 들어 아르곤(Ar)를 사용할 수 있다.
그리고 상술한 바와 같은 전구체 분사 단계, 1차 퍼지 단계, 1차 수소 플라즈마 발생 단계, 리액턴트 가스 분사 단계, 2차 수소 플라즈마 발생 단계 및 2차 퍼지 단계를 포함하는 공정 사이클(CY)은 1회 또는 복수회 반복하여 실시할 수 있다.
상기에서는 전구체 분사 단계와 리액턴트 가스 분사 단계 사이에 수소 플라즈마를 발생(1차 수소 플라즈마 발생 단계)시키고, 리액턴트 가스를 분사한 후에 수소 플라즈마를 발생(2차 수소 플라즈마 발생 단계)는 것을 설명하였다. 하지만 이에 한정되지 않고, 1차 수소 플라즈마 발생 단계 및 2차 수소 플라즈마 발생 단계 중 어느 하나만을 실시할 수도 있다. 즉, 전구체 분사 단계와 리액턴트 가스 분사 단계 사이에서 수소 플라즈마를 발생시키고, 리액턴트 가스 분사를 종료한 후에는 수소 플라즈마를 발생시키지 않을 수 있다. 또한, 전구체 분사 단계와 리액턴트 가스 분사 단계 사이에서 수소 플라즈마를 발생시키지 않고, 리액턴트 가스 분사를 종료한 후에 수소 플라즈마를 발생시킬 수 있다.
도 6은 본 발명의 실시예들에 따른 방법으로 질화 티타늄 박막을 형성된 전극을 포함하는 캐패시터를 개념적으로 나타낸 도면이다.
도 6을 참조하면, 캐패시터(200)는 기판(S), 기판(S) 상에 형성된 하부 전극(220), 하부 전극(220) 상에 형성된 유전체층(230) 및 유전체층(230) 상에 형성된 상부 전극(240)을 포함할 수 있다. 또한, 캐패시터(200)는 하부 전극(220)의 하측에 형성된 컨택층(210)을 더 포함할 수 있다.
기판(S)은 반도체 기판일 수 있다. 보다 구체적인 예로, 기판(S)은 웨이퍼(wafer)일 수 있고, Si 웨이퍼, GaAs 웨이퍼 및 SiGe 웨이퍼 중 어느 하나 일 수 있다.
컨택층(210)은 기판(S)과 하부 전극(220) 사이에 형성되는 층으로서, 금속 산화물 예를 들어 SiO2 박막 또는 Al2O3 박막으로 형성될 수 있다.
유전체층(230)은 하부 전극(220)과 상부 전극(240) 사이에 형성되며, 금속 산화물을 포함하는 유전체 재료로 형성될 수 있다. 보다 구체적인 예로 유전체층(230)은 ZrO2, Al2O3, TiO2, TaO2 및 HfO2 중 어느 하나로 형성될 수 있다. 또한, 이러한 유전체층(230)은 원자층 증착(ALD: Atomic Layer Deposition) 방법 또는 화학 증기 증착(CVD: chemical vapor deposition) 방법으로 형성될 수 있다.
하부 전극(220) 및 상부 전극(240) 중 적어도 하나는 본 발명의 실시예들에 따른 방법으로 형성된 질화 티타늄 박막일 수 있다. 예를 들어 앞에서 설명한 제1 및 제2실시예에 따른 방법으로 질화 티타늄 박막(110)을 형성하여 하부 전극(220) 및 상부 전극(240) 중 적어도 어느 하나를 형성할 수 있다.
상기에서는 실시예들에 따른 방법으로 질화 티타늄 박막을 형성하여 캐패시터(200)의 하부 전극(220) 및 상부 전극(240) 중 적어도 하나를 형성하는 것을 설명하였다. 하지만, 실시예들에 따른 방법으로 형성되는 질화 티타늄 박막(110)은 캐패시터(200)의 전극에 한정되지 않고, 전극을 구비하는 다양한 반도체 장치 또는 전자 장치에 적용될 수 있다.
S: 기판 111: 티타늄 함유층
110: 질화 티타늄 박막 200: 캐패시터

Claims (12)

  1. 기판을 준비하는 단계;
    티타늄(Ti)을 포함하는 전구체(precursor)를 상기 기판을 향해 분사하여 티타늄(Ti) 함유층을 형성하는 단계; 및
    질소(N)가 포함된 리액턴트 가스를 상기 기판을 향해 분사하여 질화 티타늄 박막을 형성하는 단계;를 포함하고,
    상기 티타늄(Ti)을 포함하는 전구체는 염소(Cl)를 포함하지 않는 질화 티타늄 박막의 형성 방법.
  2. 청구항 1에 있어서,
    상기 전구체를 분사하는 단계와 리액턴트 가스를 분사하는 단계 사이에 수소(H2) 플라즈마를 발생시켜 상기 티타늄(Ti) 함유층으로부터 불순물을 제거하는 단계;를 포함하는 질화 티타늄 박막의 형성 방법.
  3. 청구항 2에 있어서,
    공정 사이클은, 상기 전구체를 분사하는 단계, 수소(H2) 플라즈마를 발생시키는 단계 및 리액턴트 가스를 분사하는 단계를 포함하고,
    상기 공정 사이클을 복수회 실시하는 질화 티타늄 박막의 형성 방법.
  4. 청구항 3에 있어서,
    상기 리액턴트 가스를 분사하는 단계를 종료한 후에, 수소(H2) 플라즈마를 발생시켜 상기 질화 티타늄 박막으로부터 불순물을 제거하는 단계를 더 포함하는 질화 티타늄 박막의 형성 방법.
  5. 청구항 4에 있어서,
    상기 공정 사이클은, 상기 리액턴트 가스를 분사하는 단계를 종료한 후에 실시하는 수소(H2) 플라즈마 발생 단계를 더 포함하고,
    상기 공정 사이클을 복수회 실시하는 질화 티타늄 박막의 형성 방법.
  6. 청구항 3에 있어서,
    상기 전구체를 분사하는 단계와 리액턴트 가스를 분사하는 단계의 사이에서 상기 수소(H2) 플라즈마를 발생시켜 불순물을 제거하는 단계는, 상기 티타늄(Ti) 함유층에 포함된 산소(O)를 제거하고,
    상기 리액턴트 가스를 분사하는 단계를 종료한 후에 실시하는 수소(H2) 플라즈마 발생 단계는, 상기 질화 티타늄 박막에 포함된 산소(O)를 제거하는 질화 티타늄 박막의 형성 방법.
  7. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
    상기 전구체는 TDMAT(Tetrakis(dimethylamino)titanium: C8H24N4Ti)를 포함하는 질화 티타늄 박막의 형성 방법.
  8. 티타늄(Ti)을 포함하는 전구체(precursor)를 기판을 향해 분사하여 티타늄(Ti) 함유층을 형성하는 단계;
    질소(N)가 포함된 리액턴트 가스를 상기 티타늄(Ti) 함유층을 향해 분사하여 질화 티타늄 박막을 형성하는 단계;를 포함하고,
    상기 티타늄(Ti)을 포함하는 전구체는 염소(Cl)를 포함하지 않는 전극의 형성 방법.
  9. 청구항 8에 있어서,
    상기 전구체를 분사하는 단계와 리액턴트 가스를 분사하는 단계 사이에 수소(H2) 플라즈마를 발생시켜, 상기 티타늄(Ti) 함유층으로부터 산소(O)를 포함하는 불순물을 제거하는 1차 불순물 제거 단계;를 포함하는 전극의 형성 방법.
  10. 청구항 8에 있어서,
    상기 질소(N)가 포함된 리액턴트 가스를 분사하는 단계에서, 상기 리액턴트 가스를 이용하여 질소(N) 플라즈마를 발생시키는 전극의 형성 방법.
  11. 청구항 10에 있어서,
    공정 사이클은, 상기 전구체를 분사하는 단계, 1차 불순물 제거 단계 및 리액턴트 가스를 분사하는 단계를 포함하고,
    상기 공정 사이클을 복수회 실시하는 전극의 형성 방법.
  12. 청구항 11에 있어서,
    상기 리액턴트 가스를 분사하는 단계를 종료한 후에, 수소(H2) 플라즈마를 발생시켜 상기 질화 티타늄 박막으로부터 산소(O)를 포함하는 불순물을 제거하는 2차 불순물 제거 단계를 더 포함하고,
    상기 공정 사이클은, 상기 2차 불순물 제거 단계를 더 포함하고,
    상기 2차 불순물 제거 단계를 포함하는 공정 사이클을 복수회 실시하는 전극의 형성 방법.


KR1020230060723A 2023-05-10 2023-05-10 질화 티타늄 박막의 형성 방법 및 전극의 형성 방법 Pending KR20240163447A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020230060723A KR20240163447A (ko) 2023-05-10 2023-05-10 질화 티타늄 박막의 형성 방법 및 전극의 형성 방법
PCT/KR2024/006255 WO2024232683A1 (ko) 2023-05-10 2024-05-09 질화 티타늄 박막의 형성 방법 및 전극의 형성 방법
TW113117428A TW202507050A (zh) 2023-05-10 2024-05-10 用於形成氮化鈦薄膜方法以及用於形成電極的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020230060723A KR20240163447A (ko) 2023-05-10 2023-05-10 질화 티타늄 박막의 형성 방법 및 전극의 형성 방법

Publications (1)

Publication Number Publication Date
KR20240163447A true KR20240163447A (ko) 2024-11-19

Family

ID=93430646

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230060723A Pending KR20240163447A (ko) 2023-05-10 2023-05-10 질화 티타늄 박막의 형성 방법 및 전극의 형성 방법

Country Status (3)

Country Link
KR (1) KR20240163447A (ko)
TW (1) TW202507050A (ko)
WO (1) WO2024232683A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100942958B1 (ko) 2006-09-29 2010-02-17 주식회사 하이닉스반도체 박막 형성방법 및 이를 이용한 반도체 소자의 커패시터형성방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070098286A (ko) * 2006-03-31 2007-10-05 삼성전자주식회사 반도체 장치의 커패시터 제조 방법
US9556516B2 (en) * 2013-10-09 2017-01-31 ASM IP Holding B.V Method for forming Ti-containing film by PEALD using TDMAT or TDEAT
JP6086933B2 (ja) * 2015-01-06 2017-03-01 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
KR102652485B1 (ko) * 2018-10-29 2024-03-28 주성엔지니어링(주) 기판 처리 방법
KR20220167017A (ko) * 2021-06-11 2022-12-20 주성엔지니어링(주) 배리어층의 형성 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100942958B1 (ko) 2006-09-29 2010-02-17 주식회사 하이닉스반도체 박막 형성방법 및 이를 이용한 반도체 소자의 커패시터형성방법

Also Published As

Publication number Publication date
WO2024232683A1 (ko) 2024-11-14
TW202507050A (zh) 2025-02-16

Similar Documents

Publication Publication Date Title
US20210035854A1 (en) Method of forming a structure using fluorine removal
US6468924B2 (en) Methods of forming thin films by atomic layer deposition
TWI474399B (zh) 循環沉積薄膜之方法
CN102082171B (zh) 半导体器件的电极以及制造电容器的方法
US7538046B2 (en) Method of cleaning semiconductor device fabrication apparatus
US20060014398A1 (en) Method of forming dielectric layer using plasma enhanced atomic layer deposition technique
US20040028835A1 (en) Method for depositing thin film using plasma chemical vapor deposition
KR100384851B1 (ko) 원자층 증착법에 의한 캐패시터 제조 방법
KR20040078476A (ko) 원자층 증착법을 이용한 박막 형성방법
KR20240163447A (ko) 질화 티타늄 박막의 형성 방법 및 전극의 형성 방법
KR101741506B1 (ko) 금속 박막 형성 방법
US20120273921A1 (en) Semiconductor device and method for fabricating the same
US20230215763A1 (en) Systems and methods for cleaning and treating a surface of a substrate
TW202503846A (zh) 形成薄膜的方法以及形成封蓋層的方法
KR20240125449A (ko) 박막 형성 방법 및 캡핑층의 형성 방법
US7045445B2 (en) Method for fabricating semiconductor device by using PECYCLE-CVD process
KR20020048617A (ko) 플라즈마 원자층 증착법에 의한 탄탈륨옥사이드 유전막형성 방법
KR20020034710A (ko) 하프늄 산화막과 전도층의 반응을 억제할 수 있는 반도체장치 제조 방법
KR100624927B1 (ko) 반도체 소자의 캐패시터 제조 방법
US20060146477A1 (en) Capacitor having multiple dielectric layer and method of forming the same
KR20070098286A (ko) 반도체 장치의 커패시터 제조 방법
US20250210358A1 (en) Capacitor electrode forming method
KR20180061472A (ko) 플라즈마 원자층 증착법을 이용한 박막 증착 방법
KR20070099993A (ko) 반도체 소자의 캐패시터 제조 방법
KR100745068B1 (ko) 금속막전극을 갖는 반도체소자의 커패시터 형성방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20230510

PG1501 Laying open of application