[go: up one dir, main page]

KR20240065862A - 반도체 발광 소자를 포함하는 디스플레이 장치 - Google Patents

반도체 발광 소자를 포함하는 디스플레이 장치 Download PDF

Info

Publication number
KR20240065862A
KR20240065862A KR1020220147096A KR20220147096A KR20240065862A KR 20240065862 A KR20240065862 A KR 20240065862A KR 1020220147096 A KR1020220147096 A KR 1020220147096A KR 20220147096 A KR20220147096 A KR 20220147096A KR 20240065862 A KR20240065862 A KR 20240065862A
Authority
KR
South Korea
Prior art keywords
semiconductor light
emitting device
light emitting
opening
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
KR1020220147096A
Other languages
English (en)
Inventor
박성윤
전기성
강병준
Original Assignee
엘지전자 주식회사
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 엘지디스플레이 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020220147096A priority Critical patent/KR20240065862A/ko
Publication of KR20240065862A publication Critical patent/KR20240065862A/ko
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00
    • H01L25/0753—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00 the devices being arranged next to each other
    • H01L27/124—
    • H01L27/1248—
    • H01L27/156—
    • H01L33/36—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

실시예에 따른 반도체 발광 소자를 포함하는 디스플레이 장치는 기판; 상기 기판 상에 배치되는 복수의 조립 배선; 상기 복수의 조립 배선 상에 배치되는 절연층; 상기 절연층 상에 배치되며, 개구부를 구비하는 격벽; 상기 개구부 내에 배치되며, 제1 전극 및 제2 전극을 구비하는 반도체 발광 소자;를 포함하며, 상기 제1 반도체 발광 소자의 측면은 상기 개구부의 바닥과 접하고, 상기 개구부의 일 측부에는 상기 제1 반도체 발광 소자의 상부가 위치하고, 상기 개구부의 타 측부에는 상기 제1 반도체 발광 소자의 하부가 위치할 수 있다.

Description

반도체 발광 소자를 포함하는 디스플레이 장치{Display device including semiconductor light emitting device}
실시예는 반도체 발광 소자를 포함하는 디스플레이 장치에 관한 것이다.
대면적 디스플레이는 액정디스플레이(LCD), OLED 디스플레이, 그리고 마이크로-LED 디스플레이(Micro-LED display) 등이 있다.
마이크로-LED 디스플레이는 100㎛ 이하의 직경 또는 단면적을 가지는 반도체 발광 소자인 마이크로-LED를 표시소자로 사용하는 디스플레이이다.
마이크로-LED 디스플레이는 반도체 발광 소자인 마이크로-LED를 표시소자로 사용하기 때문에 명암비, 응답속도, 색 재현율, 시야각, 밝기, 해상도, 수명, 발광효율이나 휘도 등 많은 특성에서 우수한 성능을 가지고 있다.
특히 마이크로-LED 디스플레이는 화면을 모듈 방식으로 분리, 결합할 수 있어 크기나 해상도 조절이 자유로운 장점 및 플렉서블 디스플레이 구현이 가능한 장점이 있다.
그런데 대형 마이크로-LED 디스플레이는 수백만 개 이상의 마이크로-LED가 필요로 하기 때문에 마이크로-LED를 디스플레이 패널에 신속하고 정확하게 전사하기 어려운 기술적 문제가 있다.
최근 개발되고 있는 전사기술에는 픽앤-플레이스 공법(pick and place process), 레이저 리프트 오프법(Laser Lift-off method) 또는 자가조립 방식(self-assembly method) 등이 있다.
이 중에서, 자가조립 방식은 유체 내에서 반도체 발광 소자가 조립위치를 스스로 찾아가는 방식으로서 대화면의 디스플레이 장치의 구현에 유리한 방식이다.
하지만, 아직 마이크로-LED의 자가조립을 통하여 디스플레이를 제조하는 기술에 대한 연구가 미비한 실정이다.
특히 종래기술에서 대형 디스플레이에 수백만 개 이상의 반도체 발광 소자를 신속하게 전사하는 경우 전사 속도(transfer speed)는 향상시킬 수 있으나 전사 불량률(transfer error rate)이 높아질 수 있어 전사 수율(transfer yield)이 낮아지는 기술적 문제가 있다.
관련 기술에서 유전영동(dielectrophoresis, DEP)을 이용한 자가조립 방식의 전사공정이 시도되고 있으나 DEP force의 불균일성 등으로 인해 자가 조립률이 낮은 문제가 있다.
또한, 반도체 발광 소자가 소형화되면서, 하부의 면적이 줄어들어 반도체 발광 소자가 안정적으로 고정되지 못하며, 구동을 위한 배선의 간격이 줄어들어 전기적 쇼트가 발생하는 문제점이 있다.
실시예는 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다.
실시예의 다른 목적은 유전영동(dielectrophoresis, DEP)을 이용한 자가조립 방식에서 DEP force의 불균일성 등으로 인해 자가 조립률이 낮은 문제를 해결하는 것이다.
또한, 실시예의 또 다른 목적은 DEP를 이용한 자가조립 방식에서 LED 칩을 방향성 있게 제어하기 어려운 문제를 해결하는 것이다.
또한, 실시예의 또 다른 목적은 혼색을 방지할 수 있는 반도체 발광 소자를 포함하는 디스플레이 장치를 제공하는 것이다.
또한, 실시예의 또 다른 목적은 R, G, B 컬러를 발광하는 반도체 발광 소자들을 동시에 조립할 수 있는 반도체 발광 소자를 포함하는 디스플레이 장치를 제공하는 것이다.
또한, 실시예의 또 다른 목적은 자가 조립을 위한 배선을 반도체 발광소자의 구동을 위한 배선으로 사용할 수 있는 반도체 발광 소자를 포함하는 디스플레이 장치를 제공하는 것이다.
또한, 실시예의 또 다른 목적은 발광 효율을 향상시킬 수 있는 반도체 발광 소자를 포함하는 디스플레이 장치를 제공하는 것이다.
또한, 실시예의 또 다른 목적은 조립 배선의 쇼트 불량 문제를 방지할 수 있는 반도체 발광 소자를 포함하는 디스플레이 장치를 제공하는 것이다.
또한, 실시예의 또 다른 목적은 반도체 발광 소자의 구동을 위한 배선에서 쇼트 불량 문제를 방지할 수 있는 반도체 발광 소자를 포함하는 디스플레이 장치를 제공하는 것이다.
실시예의 기술적 과제는 본 항목에 기재된 것에 한정되지 않으며, 발명의 설명을 통해 파악될 수 있는 것을 포함한다.
실시예에 따른 반도체 발광 소자를 포함하는 디스플레이 장치는 기판; 상기 기판 상에 배치되는 복수의 조립 배선; 상기 복수의 조립 배선 상에 배치되는 절연층; 상기 절연층 상에 배치되며, 개구부를 구비하는 격벽; 상기 개구부 내에 배치되며, 제1 전극 및 제2 전극을 구비하는 반도체 발광 소자;를 포함하며, 상기 반도체 발광 소자의 측면은 상기 개구부의 바닥과 접하고, 상기 개구부의 일 측부에는 상기 반도체 발광 소자의 상부가 위치하고, 상기 개구부의 타 측부에는 상기 반도체 발광 소자의 하부가 위치할 수 있다.
또한, 실시예는 상기 격벽을 따라 배치되며, 상기 제1 전극 및 제2 전극과 전기적으로 연결되는 제3 전극 및 제4 전극을 더 포함할 수 있다.
또한, 실시예에서 상기 제3 전극 및 제4 전극은 동일한 높이에 위치하며, 상기 반도체 발광 소자의 하부와 상부에 각각 전기적으로 연결될 수 있다.
또한, 실시예에서 상기 반도체 발광 소자는 발광 구조물을 구비하며, 상기 발광 구조물의 측면은 상기 개구부의 상부를 향하도록 배치될 수 있다.
또한, 실시예에서 상기 제1 전극 및 제2 전극의 측면은 상기 개구부의 바닥과 접할 수 있다.
또한, 실시예에서 상기 개구부의 형상은 상기 반도체 발광 소자의 단면의 형상과 동일할 수 있다.
또한, 실시예에서 상기 반도체 발광 소자는 제1 반도체 발광 소자, 제2 반도체 발광 소자 및 제3 반도체 발광 소자를 포함하며, 상기 개구부는 제1 개구부, 제2 개구부 및 제3 개구부를 포함하고, 상기 제1 반도체 발광 소자는 상기 제1 개구부 내에 배치되며, 상기 제2 반도체 발광 소자는 상기 제2 개구부 내에 배치되고, 상기 제3 반도체 발광 소자는 상기 제3 개구부 내에 배치될 수 있다.
또한, 실시예에서 상기 제1 개구부는 상기 제2 개구부보다 면적이 크며, 상기 제2 개구부는 상기 제3 개구부보다 면적이 클 수 있다.
또한, 실시예에서 상기 제3 전극과 상기 제4 전극 사이의 간격은 상기 복수의 조립 배선 간의 간격보다 같거나 클 수 있다.
또한, 실시예는 상기 개구부의 일면과 타면에 형성되는 보조 개구부를 더 포함하며, 상기 보조 개구부 내에 배치되고, 상기 복수의 조립 배선과 상기 제1 전극 및 제2 전극을 전기적으로 연결하는 측면 전극을 더 포함할 수 있다.
또한 실시예에 따른 반도체 발광 소자를 포함하는 디스플레이 장치는, 기판과, 상기 기판 상에 배치되는 복수의 조립 배선과, 상기 복수의 조립 배선 상에 배치되는 절연층과, 상기 절연층 상에 배치되며, 복수의 개구부를 구비하는 격벽과, 상기 복수의 개구부 내에 각각 배치되며, 제1 전극 및 제2 전극을 구비하는 복수의 반도체 발광 소자를 포함할 수 있다.
상기 각각의 반도체 발광 소자의 측면은 상기 각각의 개구부의 바닥과 접할 수 있다.
상기 복수의 반도체 발광 소자는 서로 다른 컬러를 발광하는 제1 반도체 발광 소자, 제2 반도체 발광 소자 및 제3 반도체 발광 소자를 포함할 수 있다.
상기 복수의 개구부는 제1 개구부, 제2 개구부 및 제3 개구부를 포함할 수 있다.
상기 제1 반도체 발광 소자는 상기 제1 개구부 내에 배치되며, 상기 제2 반도체 발광 소자는 상기 제2 개구부 내에 배치되고, 상기 제3 반도체 발광 소자는 상기 제3 개구부 내에 배치될 수 있다.
상기 제1 내지 제3 개구부 각각의 일 측부에는 상기 제1 내지 제3 반도체 발광 소자 각각의 상부가 위치하고, 상기 제1 내지 제3 개구부 각각의 타 측부에는 상기 제1 내지 제3 반도체 발광 소자 각각의 하부가 위치할 수 있다.
또한 상기 제1 개구부는 상기 제2 개구부보다 면적이 크며, 상기 제2 개구부는 상기 제3 개구부보다 면적이 큰 것을 특징으로 한다.
또한 상기 제1 내지 제3 반도체 발광소자 각각의 상부와 하부에 각각 배치된 제1 전극 및 제2 전극의 측면은 상기 제1 내지 제3 개구부 각각의 바닥과 접할 수 있다.
또한상기 제1 내지 제3 개구부 각각의 형상은 상기 제1 내지 제3 반도체 발광 소자 각각의 단면의 형상에 대응될 수 있다.
또한 실시예는 상기 제1 내지 제3 개구부 각각의 일면과 타면에 배치되는 단일 또는 복수의 보조 개구부를 더 포함할 수 있다.
또한 실시예는 상기 보조 개구부 내에 배치되고, 상기 복수의 조립 배선과 제1 내지 제3 반도체 발광소자 각각과 전기적으로 연결하는 단일 또는 복수의 측면 전극을 더 포함할 수 있다.
실시예에 따른 반도체 발광 소자를 포함하는 디스플레이 장치에 의하면, 자가 조립률을 향상시킬 수 있는 기술적 효과가 있다.
또한, 실시예는 반도체 발광 소자가 조립될 때, 방향성을 제어할 수 있는 기술적 효과가 있다.
예를 들어, 실시예는 반도체 발광 소자와 조립 홀의 형상을 이용하여 특정 방향을 갖고 조립될 수 있도록 할 수 있다.
또한, 실시예는 혼색을 방지할 수 있는 기술적 효과가 있다.
예를 들어, 실시예는 복수의 반도체 발광 소자의 사이즈와, 복수의 조립 홀의 사이즈를 다르게 하여 특정 조립 홀에는 특정 컬러를 발광하는 반도체 발광 소자가 조립될 수 있도록 한다.
또한, 실시예는 R, G, B 컬러를 발광하는 반도체 발광 소자들을 동시에 조립할 수 있는 기술적 효과가 있다.
예를 들어, 복수의 조립 배선 중 특정 조립 배선에만 교류 전원을 인가하며, 복수의 반도체 발광 소자의 사이즈와, 복수의 조립 홀의 사이즈를 다르게 하여 R, G, B 컬러를 발광하는 반도체 발광 소자들을 동시에 조립할 수 있다.
또한, 실시예는 조립 배선을 반도체 발광 소자의 구동을 위한 배선으로 활용할 수 있는 기술적 효과가 있다.
예를 들어, 조립 홀 옆에 보조 개구부를 형성하여, 조립 배선과 반도체 발광 소자를 전기적으로 연결할 수 있다.
또한, 실시예는 반도체 발광 소자의 발광 효율을 높일 수 있는 기술적 효과가 있다.
또한, 실시예는 조립 배선의 쇼트 불량 문제를 방지할 수 있는 기술적 효과가 있다.
또한, 실시예는 반도체 발광 소자의 구동을 위한 배선에서 쇼트 불량 문제를 방지할 수 있는 기술적 효과가 있다.
실시예의 적용 가능성의 추가적인 범위는 이하의 상세한 설명으로부터 명백해질 것이다. 그러나 실시예의 사상 및 범위 내에서 다양한 변경 및 수정은 당업자에게 명확하게 이해될 수 있으므로, 상세한 설명 및 바람직한 실시예와 같은 특정 실시예는 단지 예시로 주어진 것으로 이해되어야 한다.
도 1은 실시예에 따른 디스플레이 장치가 배치된 주택의 거실을 도시한다.
도 2는 실시예에 따른 디스플레이 장치를 개략적으로 보여주는 블록도이다.
도 3는 도 2의 화소의 일 예를 보여주는 회로도이다.
도 4은 도 1의 디스플레이 장치에서 제1 패널영역의 확대도이다.
도 5은 도 4의 A2 영역의 확대도이다.
도 6는 실시예에 따른 반도체 발광 소자가 자가 조립 방식에 의해 기판에 조립되는 예를 나타내는 도면이다.
도 7은 제1 실시예에 따른 반도체 발광 소자를 포함하는 디스플레이 장치의 단면도이다.
도 8은 제1 실시예에 따른 반도체 발광 소자를 포함하는 디스플레이 장치의 평면도이다.
도 9는 제1 실시예에 따른 반도체 발광 소자를 포함하는 디스플레이 장치에서 반도체 발광 소자를 상세히 나타낸 단면도이다.
도 10은 제1 실시예에 따른 반도체 발광 소자를 포함하는 디스플레이 장치의 조립 과정을 나타낸 개념도이다.
도 11은 제1 실시예에 따른 반도체 발광 소자를 포함하는 디스플레이 장치의 단면도이다.
도 12는 제2 실시예에 따른 반도체 발광 소자가 조립되어 있는 디스플레이 장치의 평면도이다.
도 13a 내지 도 13f는 제2 실시예에 따른 반도체 발광 소자를 포함하는 디스플레이 장치에서 반도체 발광 소자가 조립되는 과정을 나타낸 개념도이다.
도 14는 제3 실시예에 따른 반도체 발광 소자가 조립되어 있는 디스플레이 장치의 평면도이다.
도 15는 도 14에서 제3 실시예에 따른 반도체 발광 소자를 포함하는 디스플레이 장치에서 AA'라인을 따라 절단한 단면도이다.
도 16은 도 14의 제3 실시예에 따른 반도체 발광 소자를 포함하는 디스플레이 장치에서 BB'라인을 따라 절단한 단면도이다.
도면들에 도시된 구성 요소들의 크기, 형상, 수치 등은 실제와 상이할 수 있다. 또한, 동일한 구성 요소들에 대해서 도면들 간에 서로 상이한 크기, 형상, 수치 등으로 도시되더라도, 이는 도면 상의 하나의 예시일 뿐이며, 동일한 구성 요소들에 대해서는 도면들 간에 서로 동일한 크기, 형상, 수치 등을 가질 수 있다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 '모듈' 및 '부'는 명세서 작성의 용이함이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 첨부된 도면은 본 명세서에 개시된 실시예를 쉽게 이해할 수 있도록 하기 위한 것이며, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것은 아니다. 또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 '상(on)'에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 다른 중간 요소가 존재할 수도 있는 것을 포함한다.
본 명세서에서 설명되는 디스플레이 장치에는 TV, 샤이니지, 휴대폰이나 스마트 폰(smart phone)과 같은 이동 단말기, 노트북이나 데스크탑과 같은 컴퓨터용 디스플레이, 자동차용 HUD(head-Up Display), 디스플레이용 백라이트 유닛, VR, AR 또는 MR(mixed Reality)용 디스플레이, 광원 소스 등이 포함될 수 있다. 그러나, 본 명세서에 기재된 실시예에 따른 구성은 추후 개발되는 새로운 제품형태이라도, 디스플레이가 가능한 장치에도 적용될 수 있다.
이하 실시예에 따른 반도체 발광 소자를 포함하는 디스플레이 장치에 대해 설명한다.
도 1은 실시예에 따른 디스플레이 장치가 배치된 주택의 거실을 도시한다.
도 1을 참조하면, 실시예의 디스플레이 장치(100)는 세탁기(101), 로봇 청소기(102), 공기 청정기(103) 등의 각종 전자 제품의 상태를 표시할 수 있고, 각 전자 제품들과 IOT 기반으로 통신할 수 있으며 사용자의 설정 데이터에 기초하여 각 전자 제품들을 제어할 수도 있다.
실시예에 따른 디스플레이 장치(100)는 얇고 유연한 기판 위에 제작되는 플렉서블 디스플레이(flexible display)를 포함할 수 있다. 플렉서블 디스플레이는 기존의 평판 디스플레이의 특성을 유지하면서, 종이와 같이 휘어지거나 말릴 수 있다.
플렉서블 디스플레이에서 시각정보는 매트릭스 형태로 배치되는 단위 화소(unit pixel)의 발광이 독자적으로 제어됨에 의하여 구현될 수 있다. 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미한다. 플렉서블 디스플레이의 단위 화소는 발광 소자에 의하여 구현될 수 있다. 실시예에서 발광 소자는 Micro-LED나 Nano-LED일 수 있으나 이에 한정되는 것은 아니다.
도 2는 실시예에 따른 디스플레이 장치를 개략적으로 보여주는 블록도이고, 도 3는 도 2의 화소의 일 예를 보여주는 회로도이다.
도 2 및 도 3를 참조하면, 실시예에 따른 디스플레이 장치는 디스플레이 패널(10), 구동 회로(20), 스캔 구동부(30) 및 전원 공급 회로(50)를 포함할 수 있다.
실시예의 디스플레이 장치(100)는 액티브 매트릭스(AM, Active Matrix)방식 또는 패시브 매트릭스(PM, Passive Matrix) 방식으로 발광 소자를 구동할 수 있다.
구동 회로(20)는 데이터 구동부(21)와 타이밍 제어부(22)를 포함할 수 있다.
디스플레이 패널(10)은 직사각형으로 이루어질 수 있지만, 이에 대해서는 한정하지 않는다. 즉, 디스플레이 패널(10)은 원형 또는 타원형으로 형성될 수 있다. 디스플레이 패널(10)의 적어도 일 측은 소정의 곡률로 구부러지도록 형성될 수 있다.
디스플레이 패널은 표시 영역(DA)을 포함할 수 있다. 표시 영역(DA)은 화소(PX)들이 형성되어 영상을 디스플레이하는 영역이다. 디스플레이 패널은 비표시 영역(NDA)을 포함할 수 있다. 비표시 영역(DNA)은 표시 영역(DA)을 제외한 영역일 수 있다.
일 예로서, 표시 영역(DA)와 비표시 영역(NDA)은 동일 면상에 정의될 수 있다. 예컨대, 비표시 영역(DNA)은 표시 영역(DA)와 함께 동일 면 상에서 표시 영역(DA)을 둘러쌀 수 있지만, 이에 대해서는 한정하지 않는다.
다른 예로서, 도면에 도시되지 않았지만, 표시 영역(DA)와 비표시 영역(NDA)은 상이한 면 상에 정의될 수 있다. 예컨대, 표시 영역(DA)은 기판의 상면에 정의되고, 비표시 영역(NDA)은 기판의 하면에 정의될 수 있다. 예컨대, 비표시 영역(NDA)은 기판의 하면의 전체 영역 또는 일부 영역 상에 정의될 수도 있다.
한편, 도면에는 표시 영역(DA)과 비표시 영역(NDA)으로 구분되는 것으로 도시되고 있지만, 표시 영역(DA)과 비표시 영역(NDA)으로 구분되지 않을 수도 있다. 즉, 기판의 상면 상에 표시 영역(DA)만 존재하고, 비표시 영역(NDA)가 존재하지 않을 수 있다. 다시 말해, 기판의 상면의 전체 영역이 영상이 디스플레이되는 표시 영역(DA)으로서, 비표시 영역(NDA)인 베젤 영역이 존재하지 않을 수 있다.
디스플레이 패널(10)은 데이터 라인들(D1~Dm, m은 2 이상의 정수), 데이터 라인들(D1~Dm)과 교차되는 스캔 라인들(S1~Sn, n은 2 이상의 정수), 고전위 전압(VDD)이 공급되는 고전위 전압 라인(VDDL), 저전위 전압(VSS)이 공급되는 저전위 전압 라인(VSSL) 및 데이터 라인들(D1~Dm)과 스캔 라인들(S1~Sn)에 접속된 화소(PX)들을 포함할 수 있다.
화소(PX)들 각각은 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 주 파장의 제1 컬러 광을 발광하고, 제2 서브 화소(PX2)는 제2 주 파장의 제2 컬러 광을 발광하며, 제3 서브 화소(PX3)는 제3 주 파장의 제3 컬러 광을 발광할 수 있다. 제1 컬러 광은 적색 광, 제2 컬러 광은 녹색 광, 제3 컬러 광은 청색 광일 수 있으나, 이에 한정되지 않는다. 또한, 도 2에서는 화소(PX)들 각각이 3 개의 서브 화소들을 포함하는 것을 예시하였으나, 이에 한정되지 않는다. 즉, 화소(PX)들 각각은 4 개 이상의 서브 화소들을 포함할 수 있다.
제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 데이터 라인들(D1~Dm) 중 적어도 하나, 스캔 라인들(S1~Sn) 중 적어도 하나 및 고전위 전압 라인(VDDL)에 접속될 수 있다. 제1 서브 화소(PX1)는 도 3과 같이 발광 소자(LD)들과 발광 소자(LD)들에 전류를 공급하기 위한 복수의 트랜지스터들과 적어도 하나의 커패시터(Cst)를 포함할 수 있다.
도면에 도시되지 않았지만, 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 단지 하나의 발광 소자(LD)와 적어도 하나의 커패시터(Cst)를 포함할 수도 있다.
발광 소자(LD)들 각각은 제1 전극, 복수의 도전형 반도체층 및 제2 전극을 포함하는 반도체 발광 다이오드일 수 있다. 여기서, 제1 전극은 애노드 전극, 제2 전극은 캐소드 전극일 수 있지만, 이에 대해서는 한정하지 않는다.
발광 소자(LD)는 수평형 발광 소자, 플립칩형 발광 소자 및 수직형 발광 소자 중 하나일 수 있다.
복수의 트랜지스터들은 도 3와 같이 발광 소자(LD)들에 전류를 공급하는 구동 트랜지스터(DT), 구동 트랜지스터(DT)의 게이트 전극에 데이터 전압을 공급하는 스캔 트랜지스터(ST)를 포함할 수 있다. 구동 트랜지스터(DT)는 스캔 트랜지스터(ST)의 소스 전극에 접속되는 게이트 전극, 고전위 전압(VDD)이 인가되는 고전위 전압 라인(VDDL)에 접속되는 소스 전극 및 발광 소자(LD)들의 제1 전극들에 접속되는 드레인 전극을 포함할 수 있다. 스캔 트랜지스터(ST)는 스캔 라인(Sk, k는 1≤k≤n을 만족하는 정수)에 접속되는 게이트 전극, 구동 트랜지스터(DT)의 게이트 전극에 접속되는 소스 전극 및 데이터 라인(Dj, j는 1≤j≤m을 만족하는 정수)에 접속되는 드레인 전극을 포함할 수 있다.
커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 사이에 형성된다. 스토리지 커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전압과 소스 전압의 차이값을 충전한다.
구동 트랜지스터(DT)와 스캔 트랜지스터(ST)는 박막 트랜지스터(thin film transistor)로 형성될 수 있다. 또한, 도 3에서는 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)가 P 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것을 중심으로 설명하였으나, 본 발명은 이에 한정되지 않는다. 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)는 N 타입 MOSFET으로 형성될 수도 있다. 이 경우, 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)들 각각의 소스 전극과 드레인 전극의 위치는 변경될 수 있다.
또한, 도 3에서는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각이 하나의 구동 트랜지스터(DT), 하나의 스캔 트랜지스터(ST) 및 하나의 커패시터(Cst)를 갖는 2T1C (2 Transistor - 1 capacitor)를 포함하는 것을 예시하였으나, 본 발명은 이에 한정되지 않는다. 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 복수의 스캔 트랜지스터(ST)들과 복수의 커패시터(Cst)들을 포함할 수 있다.
제2 서브 화소(PX2)와 제3 서브 화소(PX3)는 제1 서브 화소(PX1)와 실질적으로 동일한 회로도로 표현될 수 있으므로, 이들에 대한 자세한 설명은 생략한다.
구동 회로(20)는 디스플레이 패널(10)을 구동하기 위한 신호들과 전압들을 출력한다. 이를 위해, 구동 회로(20)는 데이터 구동부(21)와 타이밍 제어부(22)를 포함할 수 있다.
데이터 구동부(21)는 타이밍 제어부(22)로부터 디지털 비디오 데이터(DATA)와 소스 제어 신호(DCS)를 입력 받는다. 데이터 구동부(21)는 소스 제어 신호(DCS)에 따라 디지털 비디오 데이터(DATA)를 아날로그 데이터 전압들로 변환하여 디스플레이 패널(10)의 데이터 라인들(D1~Dm)에 공급한다.
타이밍 제어부(22)는 호스트 시스템으로부터 디지털 비디오 데이터(DATA)와 타이밍 신호들을 입력받는다. 호스트 시스템은 스마트폰 또는 태블릿 PC의 어플리케이션 프로세서, 모니터, TV의 시스템 온 칩 등일 수 있다.
타이밍 제어부(22)는 데이터 구동부(21)와 스캔 구동부(30)의 동작 타이밍을 제어하기 위한 제어신호들을 생성한다. 제어신호들은 데이터 구동부(21)의 동작 타이밍을 제어하기 위한 소스 제어 신호(DCS)와 스캔 구동부(30)의 동작 타이밍을 제어하기 위한 스캔 제어 신호(SCS)를 포함할 수 있다.
구동 회로(20)는 디스플레이 패널(10)의 일 측에 마련된 비표시 영역(NDA)에서 배치될 수 있다. 구동 회로(20)는 집적회로(integrated circuit, IC)로 형성되어 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 디스플레이 패널(10) 상에 장착될 수 있으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 구동 회로(20)는 디스플레이 패널(10)이 아닌 회로 보드(미도시) 상에 장착될 수 있다.
데이터 구동부(21)는 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 디스플레이 패널(10) 상에 장착되고, 타이밍 제어부(22)는 회로 보드 상에 장착될 수 있다.
스캔 구동부(30)는 타이밍 제어부(22)로부터 스캔 제어 신호(SCS)를 입력 받는다. 스캔 구동부(30)는 스캔 제어 신호(SCS)에 따라 스캔 신호들을 생성하여 디스플레이 패널(10)의 스캔 라인들(S1~Sn)에 공급한다. 스캔 구동부(30)는 다수의 트랜지스터들을 포함하여 디스플레이 패널(10)의 비표시 영역(NDA)에 형성될 수 있다. 또는, 스캔 구동부(30)는 집적 회로로 형성될 수 있으며, 이 경우 디스플레이 패널(10)의 다른 일 측에 부착되는 게이트 연성 필름 상에 장착될 수 있다.
전원 공급 회로(50)는 시스템 보드로부터 인가되는 메인 전원으로부터 디스플레이 패널(10)의 구동에 필요한 전압들을 생성하여 디스플레이 패널(10)에 공급할 수 있다. 예를 들어, 전원 공급 회로(50)는 메인 전원으로부터 디스플레이 패널(10)의 발광 소자(LD)들을 구동하기 위한 고전위 전압(VDD)과 저전위 전압(VSS)을 생성하여 디스플레이 패널(10)의 고전위 전압 라인(VDDL)과 저전위 전압 라인(VSSL)에 공급할 수 있다. 또한, 전원 공급 회로(50)는 메인 전원으로부터 구동 회로(20)와 스캔 구동부(30)를 구동하기 위한 구동 전압들을 생성하여 공급할 수 있다.
도 4은 도3의 디스플레이 장치에서 제1 패널영역의 확대도이다.
도 4을 참조하면, 실시예의 디스플레이 장치(100)는 제1 패널영역(A1)과 같은 복수의 패널영역들이 타일링에 의해 기구적, 전기적 연결되어 제조될 수 있다.
제1 패널영역(A1)은 단위 화소(도 2의 PX) 별로 배치된 복수의 반도체 발광 소자(150)를 포함할 수 있다.
다음으로 도 5는 도 4의 A2 영역의 B1-B2 선을 따른 단면도이다.
도 5를 참조하면, 실시예의 디스플레이 장치(100)는 기판(200), 조립 배선(201, 202), 제1 절연층(211a), 제2 절연층(211b), 제3 절연층(206) 및 복수의 발광소자(150)를 포함할 수 있다.
조립 배선은 서로 이격된 제1 조립 배선(201) 및 제2 조립 배선(202)을 포함할 수 있다. 제1 조립 배선(201) 및 제2 조립 배선(202)은 발광소자(150)를 조립하기 위해 유전영동 힘을 생성하기 위해 구비될 수 있다. 또한 상기 제1 조립 배선(201) 및 제2 조립 배선(202)은 상기 발광소자의 전극과 전기적으로 연결되어 디스플레이 패널의 전극으로 기능할 수도 있다.
조립 배선(201, 202)은 투광성 전극(ITO)으로 형성되거나, 전기 전도성이 우수한 금속물질을 포함할 수 있다. 예를 들어, 조립 배선(201, 202)은 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 몰리브덴(Mo) 중 적어도 어느 하나 또는 이들의 합금으로 형성될 수 있다.
상기 제1 조립 배선(201) 및 제2 조립 배선(202) 사이에 제1 절연층(211a)이 배치될 수 있고, 상기 제1 조립 배선(201) 및 제2 조립 배선(202) 상에 제2 절연층(211b)이 배치될 수 있다. 상기 제1 절연층(211a)과 상기 제2 절연층(211b)은 산화막, 질화막 등일 수 있으나 이에 한정되는 것은 아니다.
발광소자(150)는 각각 단위 화소(sub-pixel)를 이루기 위하여 적색 발광소자(150), 녹색 발광소자(150G) 및 청색 발광소자(150B0를 포함할 수 있으나 이에 한정되는 것은 아니며, 적색 형광체와 녹색 형광체 등을 구비하여 각각 적색과 녹색을 구현할 수도 있다.
기판(200)은 유리나 폴리이미드(Polyimide)로 형성될 수 있다. 또한 기판(200)은 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등의 유연성 있는 재질을 포함할 수 있다. 또한, 기판(200)은 투광성한 재질일 수 있으나 이에 한정되는 것은 아니다.
제3 절연층(206)은 폴리이미드, PEN, PET 등과 같이 절연성과 유연성 있는 재질을 포함할 수 있으며, 기판(200)과 일체로 이루어져 하나의 기판을 형성할 수도 있다.
제3 절연층(206)은 접착성과 전도성을 가지는 전도성 접착층일 수 있고, 전도성 접착층은 연성이 있어서 디스플레이 장치의 플렉서블 기능을 가능하게 할 수 있다. 예를 들어, 제3 절연층(206)은 이방성 전도성 필름(ACF, anisotropy conductive film)이거나 이방성 전도매질, 전도성 입자를 함유한 솔루션(solution) 등의 전도성 접착층일 수 있다. 전도성 접착층은 두께에 대해 수직방향으로는 전기적으로 전도성이나, 두께에 대해 수평방향으로는 전기적으로 절연성을 가지는 레이어일 수 있다.
제3 절연층(206)은 발광소자(150)가 삽입되기 위한 조립 홀(203)을 포함할 수 있다(도 6 참조). 따라서, 자가 조립시, 발광소자(150)가 제3 절연층(206)의 조립 홀(203)에 용이하게 삽입될 수 있다. 조립 홀(203)은 삽입 홀, 고정 홀, 정렬 홀 등으로 불릴 수 있다.
조립 배선(201, 202) 간의 간격은 발광소자(150)의 폭 및 조립 홀(203)의 폭보다 작게 형성되어, 전기장을 이용한 발광소자(150)의 조립 위치를 보다 정밀하게 고정할 수 있다.
조립 배선(201, 202) 상에는 제3 절연층(206)이 형성되어, 조립 배선(201, 202)을 유체(1200)로부터 보호하고, 조립 배선(201, 202)에 흐르는 전류의 누출을 방지할 수 있다. 제3 절연층(206)은 실리카, 알루미나 등의 무기물 절연체 또는 유기물 절연체가 단일층 또는 다층으로 형성될 수 있다.
또한 제3 절연층(206)은 폴리이미드, PEN, PET 등과 같이 절연성과 유연성 있는 재질을 포함할 수 있으며, 기판(200)과 일체로 이루어져 하나의 기판을 형성할 수도 있다.
제3 절연층(206)은 접착성이 있는 절연층일 수 있거나, 전도성을 가지는 전도성 접착층일 수 있다. 제3 절연층(206)은 연성이 있어서 디스플레이 장치의 플렉서블 기능을 가능하게 할 수 있다.
제3 절연층(206)은 격벽을 가지고, 이 격벽에 의해 조립 홀(203)이 형성될 수 있다. 예컨대, 기판(200)의 형성 시, 제3 절연층(206)의 일부가 제거됨으로써, 발광소자(150)들 각각이 제3 절연층(206)의 조립 홀(203)에 조립될 수 있다.
기판(200)에는 발광소자(150)들이 결합되는 조립 홀(203)이 형성되고, 조립 홀(203)이 형성된 면은 유체(1200)와 접촉할 수 있다. 조립 홀(203)은 발광소자(150)의 정확한 조립 위치를 가이드할 수 있다.
한편, 조립 홀(203)은 대응하는 위치에 조립될 발광소자(150)의 형상에 대응하는 형상 및 크기를 가질 수 있다. 이에 따라, 조립 홀(203)에 다른 발광소자가 조립되거나 복수의 발광소자들이 조립되는 것을 방지할 수 있다.
도 6은 실시예에 따른 발광 소자가 자가조립 방식에 의해 기판에 조립되는 예를 나타내는 도면이다. 도 6을 바탕으로 실시예에 따른 반도체 발광 소자를 전자기장을 이용한 자가조립 방식에 의해 디스플레이 패널에 조립되는 예를 설명하기로 한다.
이후 설명되는 조립 기판(200)은 발광 소자의 조립 후에 디스플레이 장치에서 패널 기판(200a)의 기능도 할 수 있으나, 실시예가 이에 한정되는 것은 아니다.
도 6을 참조하면, 반도체 발광 소자(150)는 유체(1200)가 채워진 챔버(1300)에 투입될 수 있으며, 조립 장치(1100)로부터 발생하는 자기장에 의해 반도체 발광 소자(150)는 조립 기판(200)으로 이동할 수 있다. 이때 조립 기판(200)의 조립 홀(207H)에 인접한 발광 소자(150)는 조립 배선들의 전기장에 의한 DEP force에 의해 조립 홀(207H)에 조립될 수 있다. 유체(1200)는 초순수 등의 물일 수 있으나 이에 한정되는 것은 아니다. 챔버는 수조, 컨테이너, 용기 등으로 불릴 수 있다.
반도체 발광 소자(150)가 챔버(1300)에 투입된 후, 조립 기판(200)이 챔버(1300) 상에 배치될 수 있다. 실시 예에 따라, 조립 기판(200)은 챔버(1300) 내로 투입될 수도 있다.
도 7은 제1 실시예에 따른 반도체 발광 소자를 포함하는 디스플레이 장치의 일부를 나타낸 단면도이다.
도 7을 참고하면, 기판(110) 상에 조립 배선(120)이 배치될 수 있다. 상기 조립 배선(120)은 서로 이격되어 배치되는 제1 조립 배선(121) 및 제2 조립 배선(122)을 포함할 수 있다. 절연층(130)은 상기 제1 조립 배선(121) 및 제2 조립 배선(122)을 덮도록 배치될 수 있다. 상기 절연층(130) 상에 격벽(160)이 배치될 수 있다. 상기 격벽(160)은 반도체 발광 소자가 조립 될 수 있는 조립 홀(140)을 갖도록 이격되어 배치될 수 있다. 상기 제1 조립 배선(121)과 제2 조립 배선(122)은 교류 전압이 인가됨에 따라 전기장을 방출하며, 유전영동 힘(DEP force)를 발생시켜 반도체 발광소자(150)를 조립 홀(140) 내에 조립시킬 수 있다.
한편, 반도체 발광 소자의 두께와 폭이 소형화되면서, 활성층의 면적도 줄어들어 발광효율이 감소하는 문제점이 있다. 또한, 조립되었던 반도체 발광소자가 다른 반도체 발광소자와의 충돌로 인해서 조립 홀에서 빠져나오는 문제점이 있다. 또한, 반도체 발광 소자의 소형화로 인해, 반도체 발광 소자가 조립 홀의 바닥에 접촉하는 면적이 줄어들고, 이에 따라 조립 배선의 간격이 줄어들어야 해서, 조립 배선 간의 전기적 쇼트 불량이 발생하는 문제점이 있다.
이에 따라, 실시예는 반도체 발광 소자(150)의 측면이 조립 홀의 바닥을 향하도록 배치될 수 있다. 또한, 상기 반도체 발광 소자(150)는 제1 전극(155)과 제2 전극(159)을 구비할 수 있으며, 상기 제1 전극(155)과 제2 전극(159)도 상기 반도체 발광 소자(150)와 마찬가지로 측면이 조립 홀의 바닥을 향하도록 배치될 수 있다.
따라서, 실시예에 따른 반도체 발광 소자(150)는 그 측면이 조립 홀의 바닥을 향하여 조립되기 때문에, 반도체 발광 소자의 면적이 줄어들더라도 활성층의 면적을 확보할 수 있으며, 상기 제1 조립 배선(121)과 제2 조립 배선(122)의 간격을 확보하여 전기적 쇼트를 방지할 수 있는 기술적 효과가 있다.
다음으로, 상기 격벽(160) 상에는 제3 전극(171) 및 제4 전극(172)이 배치될 수 있다. 상기 제3 전극(171) 및 제4 전극은(172) 격벽(160)을 따라 조립 홀 내에 배치될 수 있으며, 상기 반도체 발광 소자(150)의 제1 전극(155) 및 제2 전극(159)과 접속될 수 있다. 자세하게, 상기 제3 전극(171)은 상기 제1 전극(155)과 전기적으로 연결될 수 있으며, 상기 제4 전극(172)은 상기 제2 전극(159)과 전기적으로 연결될 수 있다.
한편, 반도체 발광 소자가 소형화 됨에 따라, 반도체 발광 소자의 상부 및 하부와 각각 연결되는 구동 배선의 간격이 짧아져서 전기적 쇼트가 발생하는 문제점이 있다. 이에 따라, 실시예는 상기 제1 전극(155)과 제2 전극(159)이 상, 하로 중첩되는 것이 아닌, 수평 방향으로 위치하기 때문에, 제1 전극(155) 및 제2 전극(159)과 전기적으로 연결되는 상기 제3 전극(171) 및 제4 전극(172)의 간격이 확보하여 반도체 발광 소자의 구동을 위한 배선에서 전기적 쇼트 문제를 방지하는 특별한 기술적 효과가 있다.
이어서, 상기 조립 홀 내에는 패시베이션층(180)이 배치될 수 있다. 상기 패시베이션층(180)은 상기 반도체 발광 소자(150) 및 상기 제3 전극(171)과 제4 전극(172)을 덮도록 배치될 수 있다. 또한, 상기 패시베이션층(180)은 광 투과성 재료를 포함할 수 있다. 상기 패시베이션층(180)은 상기 반도체 발광 소자(150)와 반도체 발광 소자의 구동을 위한 배선을 보호하고, 전기적 쇼트 문제를 방지할 수 있다.
도 8은 제1 실시예에 따른 반도체 발광 소자를 포함하는 디스플레이 장치의 평면도이다. 도 8을 참조하면, 기판(미도시) 상에 조립 배선(120)이 배치될 수 있으며, 상기 조립 배선(120)은 제1 조립 배선(121) 및 제2 조립 배선(122)을 포함할 수 있다. 절연층(130)은 상기 제1 조립 배선(121) 및 제2 조립 배선을 덮도록 배치될 수 있다. 격벽(160)은 상기 절연층 상에 배치될 수 있으며, 상기 절연층 및 상기 제1 조립 배선(121), 제2 조립 배선과 일부 중첩되도록 배치될 수 있다. 격벽(160)이 이격되어 배치됨에 따라 조립 홀(140)이 형성될 수 있다. 상기 조립 홀(140) 내에는 반도체 발광 소자(150)가 조립될 수 있다. 상기 반도체 발광 소자는 제1 전극 및 제2 전극을 구비할 수 있다. 상기 반도체 발광 소자(150)는 그 측면이 조립 홀(140)의 바닥을 향하도록 조립될 수 있다. 이때, 상기 조립 홀(140)은 상기 반도체 발광 소자(150)의 형상과 유사한 형태로 형성될 수 있다. 예를 들어, 반도체 발광 소자는 상부와, 하부의 폭이 서로 다른 원기둥 형태로 형성되며, 조립 홀은 반도체 발광 소자의 단면인 사다리꼴 형태로 형성될 수 있다. 자세하게, 상기 조립 홀(140)은 상기 격벽(160)으로부터 둘러싸여있으며, 격벽에 의해 구분되는 제1 면, 제2 면, 제3 면 및 제4 면을 포함할 수 있다. 상기 제1 면, 제2 면, 제3 면 및 제4 면은 서로 같거나 다른 폭을 가질 수 있으며, 이 중 서로 다른 두 면에 의해서 생기는 각도는 서로 같거나 다를 수 있다.
상기 제1 면에는 상기 반도체 발광 소자(150)의 상부가 위치할 수 있으며, 상기 반도체 발광 소자(150)의 하부는 위치하지 못할 수 있다. 또한, 상기 제3 면에는 상기 반도체 발광 소자(150)의 하부가 위치할 수 있으며, 상기 반도체 발광 소자(150)의 상부는 위치하지 못할 수 있다. 이에 따라, 상기 반도체 발광 소자(150)의 형태와 상기 조립 홀(140)의 형태에 따라, 반도체 발광 소자(150)는 특정한 방향성을 갖도록 조립될 수 있다. 따라서, 반도체 발광 소자가 오조립되는 것을 방지할 수 있으며, 정조립률을 향상시킬 수 있는 기술적 효과가 있다. 또한, 예를 들어, 조립 홀(140)의 일면의 폭은 상기 반도체 발광 소자(150)의 상부의 폭보다는 크지만 하부의 폭보다는 작기 때문에, 상기 반도체 발광 소자(150)의 상부가 위치할 수 있으며, 상기 조립 홀(140)의 타면의 폭은 상기 반도체 발광 소자(150)의 하부의 폭보다 크기 때문에, 상기 반도체 발광 소자(150)의 하부가 위치할 수 있다. 이에 따라, 반도체 발광 소자(150)는 특정 방향성을 갖도록 조립될 수 있는 기술적 효과가 있다.
그리고, 상기 격벽(160) 상에는 상기 반도체 발광 소자의 제1 전극 및 제2 전극과 각각 전기적으로 연결되는 제3 전극(171) 및 제4 전극(172)이 배치될 수 있다.
상기 제1 전극이 n형 전극일 경우, 상기 제3 전극(171)은 음극을 가질 수 있으며, 제1 전극이 p형 전극일 경우, 상기 제3 전극(171)은 양극을 가질 수 있다. 따라서, 실시예에 따른 반도체 발광 소자를 포함하는 디스플레이 장치는, 반도체 발광 소자가 방향성을 갖도록 조립하여, 반도체 발광 소자의 상부 전극, 하부 전극과 구동 배선의 방향을 제어하는 기술적 효과가 있다. 또한, 반도체 발광 소자의 방향이 특정되기 때문에, 반도체 발광 소자의 구동을 위한 제3 전극과 제4 전극이 반도체 발광 소자의 상부, 하부의 전기적 극성과 불일치 하는 문제를 방지할 수 있으며, 이에 따라, 다수의 반도체 발광 소자들의 발광률을 높일 수 있는 기술적 효과가 있다.
도 9는 제1 실시예에 따른 반도체 발광 소자를 상세히 나타낸 단면도이다. 도 9를 참조하면, 반도체 발광 소자(150)는 제1 도전형 반도체층(156), 제2 도전형 반도체층(158) 및 그 사이에 배치되는 활성층(157)을 포함할 수 있다. 또한, 제1 전극(155)은 제1 도전형 반도체층(156) 아래에 배치되며, 제2 전극(159)은 제2 도전형 반도체층(158) 상에 배치될 수 있다. 제1 도전형 반도체층(156)은 n형 반도체층일 수 있고, 제2 도전형 반도체층(158)은 p형 반도체층일 수 있으나 이에 한정되는 것은 아니다.
활성층(157)은 광을 생성하는 영역으로서, 화합물 반도체의 물질 특성에 따라 특정 파장 대역을 갖는 광을 생성할 수 있다. 즉, 활성층(157)에 포함된 화합물 반도체의 에너지 밴드갭에 의해 파장 대역이 결정될 수 있다. 따라서, 활성층(157)에 포함된 화합물 반도체의 에너지 밴드갭에 따라 실시예의 반도체 발광소자(110)는 UV 광, 청색 광, 녹색 광, 적색 광을 생성할 수 있다.
상기 제1 도전형 반도체층(156), 활성층(157) 및 제2 도전형 반도체층(158)은 화합물 반도체 물질로 이루어질 수 있다. 예컨대, 화합물 반도체 물질은 3족-5족 화합물 반도체 물질, 2족-6족 화합물 물질 등일 수 있다. 예컨대, 화합물 반도체 물질은 GaN, InGaN, AlN, AlInN, AlGaN, AlInGaN, InP, GaAs, GaP, GaInP 등을 포함할 수 있다.
또한, 예를 들어 반도체 발광소자를 구성하는 도전형 반도체층이 GaN 물질 등으로 형성되는 경우, n형의 도펀트가 도핑된 nGaN은 p형의 도펀트가 도핑된 pGaN보다 크게 형성될 수 있다.
이 때, 상기 반도체 발광소자(150)는 상부의 폭보다 하부의 폭이 더 크도록 형성될 수 있다. 상기 제1 도전형 반도체층(156)이 p형 반도체층으로 형성되고, 제2 도전형 반도체층(158)이 n형 반도체층으로 형성되는 경우, 활성층(157)은 반도체 발광소자(150)의 하부에 가깝도록 형성되어 면적이 크게 형성될 수 있다. 따라서, 실시예에 따른 반도체 발광 소자는 발광 효율이 향상될 수 있으며, 반도체 발광 소자의 형상과 조립 홀의 형상이 대응되어 방향성을 가지고 조립되는 기술적 효과가 있다.
도 10은 제1 실시예에 따른 반도체 발광 소자를 포함하는 디스플레이 장치의 조립 과정을 나타낸 개념도이다. 도 10을 참조하면, 제1 전극(155)과 제2 전극(159)을 구비하는 반도체 발광 소자(150)는 그 측면이 조립 홀(140)의 바닥을 향하도록 배치될 수 있다. 이에 따라, 활성층이 상부 방향을 향할 수 있으며, 발광 효율이 향상되는 기술적 효과가 있다.
상기 반도체 발광 소자(150)의 상부와 하부의 폭은 서로 다를 수 있다. 또한, 조립 홀(140)의 일 측면과 타 측면의 폭은 다르게 형성될 수 있다. 이에 따라, 반도체 발광 소자(150)는 특정 방향성을 갖도록 조립 홀(140) 내에 조립될 수 있으며, 조립 시 방향성을 제어할 수 있는 기술적 효과가 있다.
도 11은 도 10의 반도체 발광 소자에 구동 배선이 연결된 모습을 나타낸 개념도이다. 도 11을 참조하면, 격벽(160)을 따라, 제3 전극(171)과 제4 전극(172)이 배치될 수 있다. 상기 제3 전극(171)은 반도체 발광 소자(150)의 제1 전극(155)과 전기적으로 연결될 수 있으며, 상기 제4 전극(172)은 제2 전극(159)과 전기적으로 연결될 수 있다. 이에 따라, 제1 실시예에 따른 반도체 발광 소자를 포함하는 디스플레이 장치는 반도체 발광 소자의 구동을 위한 배선 간의 간격을 확보할 수 있어서, 전기적 쇼트 불량을 방지할 수 있는 기술적 효과가 있다. 또한, 양극과 음극을 갖는 구동배선과 전기적으로 연결되도록 반도체 발광 소자의 방향성을 제어할 수 있는 기술적 효과가 있다. 이후, 반도체 발광 소자(150)와 제3 전극, 제4 전극을 모두 덮도록 패시베이션층(180)이 배치될 수 있다.
도 12는 제2 실시예에 따른 반도체 발광 소자를 포함하는 디스플레이 장치의 평면도이다. 도 12를 참조하면, 기판(미도시) 상에 조립 배선(120)이 배치될 수 있으며, 상기 조립 배선(120)은 제1 조립 배선(121) 및 제2 조립 배선(122)을 포함할 수 있다. 상기 제1 조립 배선(121) 및 제2 조립 배선(122) 상에 절연층(130)이 배치될 수 있다. 상기 제1 조립 배선(121) 및 제2 조립 배선은 격벽(160)에 중첩하는 부분과 중첩하지 않는 부분을 포함할 수 있다.
상기 반도체 발광 소자(150)는 제1 반도체 발광 소자(151), 제2 반도체 발광 소자(152) 및 제3 반도체 발광 소자(153)를 포함할 수 있다. 상기 제1 반도체 발광 소자(151)는 상기 제2 반도체 발광 소자(152)보다 큰 사이즈를 가질 수 있으며, 상기 제2 반도체 발광 소자(152)는 상기 제3 반도체 발광 소자(153)보다 큰 사이즈를 가질 수 있다.
상기 제1 반도체 발광 소자(151)는 제1 조립 홀(141) 내에 조립될 수 있다. 또한, 상기 제2 반도체 발광 소자(152)는 제2 조립 홀(142) 내에 조립될 수 있다. 또한, 상기 제3 반도체 발광 소자(153)는 제3 조립 홀(143) 내에 조립될 수 있다. 또한, 상기 제1 반도체 발광 소자(151)는 레드 컬러를 발광하는 반도체 발광 소자일 수 있으며, 상기 제2 반도체 발광 소자(152)는 그린 컬러를 발광하는 반도체 발광 소자일 수 있으며, 상기 제3 반도체 발광 소자(153)는 블루 컬러를 발광하는 반도체 소자일 수 있으나, 이에 한정하지 않는다.
이 때, 상기 제3 조립 홀(143)은 상기 제2 조립 홀(142)보다 작은 사이즈를 가질 수 있으며, 상기 제2 조립 홀(142)은 상기 제1 조립 홀(141)보다 작은 사이즈를 가질 수 있다. 이에 따라, 상기 제1 반도체 발광 소자(151)는 제2, 제3 조립 홀(142, 143)에 조립되지 않으며, 상기 제2 반도체 발광 소자(152)는 제3 조립 홀(143)에 조립되지 않을 수 있다.
따라서, 조립 배선(120)에 교류 전압을 선택적으로 인가함에 따라, 제1, 제2 및 제3 반도체 발광소자들(151, 152, 153)을 제1, 제2, 제3 조립 홀(143)에 각각 조립시킬 수 있으며, 이에 따라, 서로 다른 컬러를 발광하는 반도체 발광 소자들을 동시에 조립할 수 있는 기술적 효과가 있으며, 혼색을 방지하는 기술적 효과가 있다.
도 13a 내지 도 13f는 제2 실시예에 따른 반도체 발광 소자를 포함하는 디스플레이 장치에서 반도체 발광 소자가 조립되는 과정을 나타낸 개념도이다.
제2 실시예에서 반도체 발광 소자는 제1 반도체 발광 소자(151), 제2 반도체 발광 소자(152) 및 제3 반도체 발광 소자(153)를 포함할 수 있다. 조립 홀은 제1 조립 홀(141), 제2 조립 홀(142) 및 제3 조립 홀(143)을 포함할 수 있다. 각각의 조립 홀들은 복수의 조립 배선(120)을 포함하며, 각각의 조립 홀과 중첩되는 복수의 조립 배선(120)에 선택적으로 전원을 공급하여, DEP force를 발생시킬 수 있다.
먼저, 도 13a를 참고하면, 제1 반도체 발광 소자(151)는 제1 조립 홀(141)의 크기보다 작으며, 제2 및 제3 조립 홀(142, 143)의 크기보다 클 수 있다. 상기 제1 반도체 발광 소자(151)는 레드 컬러를 발광하는 반도체 발광 소자일 수 있다.
도 13b를 참고하면, 제1 조립 홀(141)에 중첩하는 복수의 조립 배선(120)에 전원이 교류로 인가되고 상기 제1 조립 홀(141)에 DEP force가 발생할 수 있다. 따라서, 제1 반도체 발광 소자(151)가 제1 조립 홀(141) 내에 조립될 수 있다.
도 13c를 참고하면, 제2 반도체 발광 소자(152)는 제2 조립 홀(142)의 크기보다 작으며, 제3 조립 홀(143)의 크기보다 클 수 있다. 상기 제2 반도체 발광 소자(152)는 그린 컬러를 발광하는 반도체 발광 소자일 수 있다.
도 13d를 참고하면, 제1 조립 홀(141) 내에는 제1 반도체 발광 소자(151)가 조립되어 있다. 제2 조립 홀(142)과 중첩되는 복수의 조립 배선(120)에 전원이 교류로 인가되고 상기 제2 조립 홀(142)에 DEP force가 발생할 수 있다. 따라서, 제2 반도체 발광 소자(152)가 제2 조립 홀(142) 내에 조립될 수 있다.
도 13e를 참고하면, 제3 반도체 발광 소자(153)는 제3 조립 홀(143)의 크기보다 작을 수 있다. 상기 제3 반도체 발광 소자(153)는 블루 컬러를 발광하는 반도체 발광 소자일 수 있다.
도 13f를 참고하면, 제1 조립 홀(141) 내에는 제1 반도체 발광 소자(151)가 조립되어 있고, 제2 조립 홀(142) 내에는 제2 반도체 발광 소자(152)가 조립되어 있다. 제3 조립 홀(143)과 중첩되는 조립 배선(120)에 전원이 교류로 인가되고 상기 제3 조립 홀(143)에 DEP force가 발생할 수 있다. 따라서, 제3 반도체 발광 소자(153)가 제3 조립 홀(143) 내에 조립될 수 있다.
도 14는 제3 실시예에 따른 반도체 발광 소자를 포함하는 디스플레이 장치의 평면도이다. 제3 실시예는 제1, 제2 실시예의 특징을 채용할 수 있다. 예를 들어, 반도체 발광 소자(150)는 그 측면이 조립 홀(140)의 바닥을 향하도록 배치될 수 있으며, 방향성을 갖도록 배치될 수 있다.
이하 도 14를 참고하면, 제3 실시예에 따른 반도체 발광 소자를 포함하는 디스플레이 장치는 단일 또는 복수의 보조 개구부(145)를 더 포함할 수 있다. 자세하게, 조립 홀(140)의 일면과 타면에 접하도록 각각 보조 개구부(145)가 형성될 수 있다. 상기 보조 개구부(145)의 단면은 원형의 일부로 형성될 수 있으나, 이에 한정하지 않는다.
제3 실시예에 따른 반도체 발광 소자를 포함하는 디스플레이 장치는 상기 보조 개구부(145)에 노출되는 절연층(130)을 에칭한 후, 조립 배선(120)을 노출 시킨 후, 제1 조립 배선(121)과 제1 전극을 전기적으로 연결하는 제1 측면 전극(125) 및 제2 조립 배선(122)과 제2 전극을 전기적으로 연결하는 제2 측면 전극(126)을 형성할 수 있다. 이에 따라, 제3 실시예는 조립 배선(120)을 반도체 발광 소자의 구동을 위한 배선으로 활용할 수 있는 기술적 효과가 있다.
도 15는 도 14의 AA' 라인을 따라 절단한 단면도이다. 도 15를 참고하면, 조립 홀(140)의 일면과 타면에 각각 보조 개구부(145)가 형성될 수 있다. 상기 보조 개구부(145)에는 제1 조립 배선(121)과 제1 전극(155)을 전기적으로 연결해주는 제1 측면 전극(125)이 배치될 수 있다. 또한, 상기 보조 개구부(145)에는 제2 조립 배선(122)과 제2 전극(159)을 전기적으로 연결해주는 제2 측면 전극(126)이 배치될 수 있다.
반도체 발광 소자를 자가 조립 시에는 조립 배선(120)에 교류 전원이 인가되어, DEP force가 발생하여 반도체 발광 소자를 조립시키고, 조립 된 이후에는 조립 배선(120)에 반도체 발광 소자의 구동에 필요한 전원이 인가될 수 있다. 이에 따라, 제3 실시예는 조립 배선(120)을 반도체 발광 소자의 구동을 위한 배선으로 활용할 수 있는 기술적 효과가 있다.
도 16은 도 14의 BB' 라인을 따라 절단한 단면도이다. 도 16을 참고하면, 제1 측면 전극(125)은 반도체 발광 소자(150)의 하면에 위치한 제1 전극과 제1 조립 배선(121)을 전기적으로 연결할 수 있다. 이에 따라, 제3 실시예는 조립 배선(120)을 반도체 발광 소자의 구동을 위한 배선으로 활용할 수 있는 기술적 효과가 있다.
이상 실시예에 따른 반도체 발광 소자를 포함하는 디스플레이 장치는 자가 조립률을 향상시킬 수 있는 기술적 효과가 있다.
또한, 실시예는 반도체 발광 소자가 조립될 때, 방향성을 제어할 수 있는 기술적 효과가 있다.
예를 들어, 실시예는 반도체 발광 소자와 조립 홀의 형상을 이용하여 특정 방향을 갖고 조립될 수 있도록 할 수 있다.
또한, 실시예는 혼색을 방지할 수 있는 기술적 효과가 있다.
예를 들어, 실시예는 복수의 반도체 발광 소자의 사이즈와, 복수의 조립 홀의 사이즈를 다르게 하여 특정 조립 홀에는 특정 컬러를 발광하는 반도체 발광 소자가 조립될 수 있도록 한다.
또한, 실시예는 R, G, B 컬러를 발광하는 반도체 발광 소자들을 동시에 조립할 수 있는 기술적 효과가 있다.
예를 들어, 복수의 조립 배선 중 특정 조립 배선에만 교류 전원을 인가하며, 복수의 반도체 발광 소자의 사이즈와, 복수의 조립 홀의 사이즈를 다르게 하여 R, G, B 컬러를 발광하는 반도체 발광 소자들을 동시에 조립할 수 있다.
또한, 실시예는 조립 배선을 반도체 발광 소자의 구동을 위한 배선으로 활용할 수 있는 기술적 효과가 있다.
예를 들어, 조립 홀 옆에 보조 개구부를 형성하여, 조립 배선과 반도체 발광 소자를 전기적으로 연결할 수 있다.
또한, 실시예는 반도체 발광 소자의 발광 효율을 높일 수 있는 기술적 효과가 있다.
또한, 실시예는 조립 배선의 쇼트 불량 문제를 방지할 수 있는 기술적 효과가 있다.
또한, 실시예는 반도체 발광 소자의 구동을 위한 배선에서 쇼트 불량 문제를 방지할 수 있는 기술적 효과가 있다.
상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 실시예의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 실시예의 등가적 범위 내에서의 모든 변경은 실시예의 범위에 포함된다.
20: 구동 회로
21: 데이터 구동부
22: 타이밍 제어부
100: 디스플레이 장치
PX: 화소
PX1: 제1 서브 화소
PX2: 제2 서브 화소
PX3: 제3 서브 화소
Cst: 커패시터
DT: 구동 트랜지스터
A1: 제1 패널 영역
110, 200: 기판
120, 201, 202: 조립 배선
121: 제1 조립 배선
122: 제2 조립 배선
125: 제1 측면 전극
126: 제2 측면 전극
130: 절연층
140: 조립 홀
141: 제1 조립 홀
142: 제2 조립 홀
143: 제3 조립 홀
150: 반도체 발광 소자
151: 제1 반도체 발광 소자
152: 제2 반도체 발광 소자
153: 제3 반도체 발광 소자
155: 제1 전극
156: 제1 도전형 반도체층
157: 활성층
158: 제2 도전형 반도체층
159: 제2 전극
160: 격벽
171: 제3 전극
172: 제4 전극
180: 패시베이션층
211a: 제1 절연층
211b: 제2 절연층
206: 제3 절연층

Claims (15)

  1. 기판;
    상기 기판 상에 배치되는 복수의 조립 배선;
    상기 복수의 조립 배선 상에 배치되는 절연층;
    상기 절연층 상에 배치되며, 개구부를 구비하는 격벽;
    상기 개구부 내에 배치되며, 제1 전극 및 제2 전극을 구비하는 반도체 발광 소자;를 포함하며,
    상기 반도체 발광 소자의 측면은 상기 개구부의 바닥과 접하고,
    상기 개구부의 일 측부에는 상기 반도체 발광 소자의 상부가 위치하고,
    상기 개구부의 타 측부에는 상기 반도체 발광 소자의 하부가 위치하는 반도체 발광 소자를 포함하는 디스플레이 장치.
  2. 제1항에 있어서,
    상기 격벽 상에 배치되며, 상기 제1 전극 및 제2 전극과 각각 전기적으로 연결되는 제3 전극 및 제4 전극을 더 포함하는 것을 특징으로 하는 반도체 발광 소자를 포함하는 디스플레이 장치.
  3. 제2항에 있어서,
    상기 제3 전극의 상측 및 상기 제4 전극의 상측은 동일한 높이에 위치하며, 상기 제3 전극의 하측 및 상기 제4 전극의 하측 각각은 상기 반도체 발광 소자의 하부와 상부에 각각 전기적으로 연결되는 것을 특징으로 하는 반도체 발광 소자를 포함하는 디스플레이 장치.
  4. 제1항에 있어서,
    상기 반도체 발광 소자는 발광 구조물을 구비하며, 상기 발광 구조물의 측면은 상기 개구부의 상부를 향하도록 배치되는 것을 특징으로 하는 반도체 발광 소자를 포함하는 디스플레이 장치.
  5. 제1항에 있어서,
    상기 제1 전극 및 제2 전극의 측면은 상기 개구부의 바닥과 접하는 것을 특징으로 하는 반도체 발광 소자를 포함하는 디스플레이 장치.
  6. 제1항에 있어서,
    상기 개구부의 형상은 상기 반도체 발광 소자의 단면의 형상에 대응되는 것을 특징으로 하는 반도체 발광 소자를 포함하는 디스플레이 장치.
  7. 제1항에 있어서,
    상기 반도체 발광 소자는 제1 반도체 발광 소자, 제2 반도체 발광 소자 및 제3 반도체 발광 소자를 포함하며,
    상기 개구부는 제1 개구부, 제2 개구부 및 제3 개구부를 포함하고,
    상기 제1 반도체 발광 소자는 상기 제1 개구부 내에 배치되며,
    상기 제2 반도체 발광 소자는 상기 제2 개구부 내에 배치되고,
    상기 제3 반도체 발광 소자는 상기 제3 개구부 내에 배치되는 것을 특징으로 하는 반도체 발광 소자를 포함하는 디스플레이 장치.
  8. 제7항에 있어서,
    상기 제1 개구부는 상기 제2 개구부보다 면적이 크며, 상기 제2 개구부는 상기 제3 개구부보다 면적이 큰 것을 특징으로 하는 반도체 발광 소자를 포함하는 디스플레이 장치.
  9. 제2항에 있어서,
    상기 제3 전극과 상기 제4 전극 사이의 간격은 상기 복수의 조립 배선 간의 간격보다 같거나 큰 것을 특징으로 하는 반도체 발광 소자를 포함하는 디스플레이 장치.
  10. 제1항에 있어서,
    상기 개구부의 일면과 타면에 배치되는 단일 또는 복수의 보조 개구부를 더 포함하며,
    상기 보조 개구부 내에 배치되고, 상기 복수의 조립 배선과 상기 제1 전극 및 제2 전극을 전기적으로 연결하는 단일 또는 복수의 측면 전극을 더 포함하는 것을 특징으로 하는 반도체 발광 소자를 포함하는 디스플레이 장치.
  11. 기판;
    상기 기판 상에 배치되는 복수의 조립 배선;
    상기 복수의 조립 배선 상에 배치되는 절연층;
    상기 절연층 상에 배치되며, 복수의 개구부를 구비하는 격벽;
    상기 복수의 개구부 내에 각각 배치되며, 제1 전극 및 제2 전극을 구비하는 복수의 반도체 발광 소자;를 포함하며,
    상기 각각의 반도체 발광 소자의 측면은 상기 각각의 개구부의 바닥과 접하고,
    상기 복수의 반도체 발광 소자는 서로 다른 컬러를 발광하는 제1 반도체 발광 소자, 제2 반도체 발광 소자 및 제3 반도체 발광 소자를 포함하며,
    상기 복수의 개구부는 제1 개구부, 제2 개구부 및 제3 개구부를 포함하고,
    상기 제1 반도체 발광 소자는 상기 제1 개구부 내에 배치되며,
    상기 제2 반도체 발광 소자는 상기 제2 개구부 내에 배치되고,
    상기 제3 반도체 발광 소자는 상기 제3 개구부 내에 배치되며,
    상기 제1 내지 제3 개구부 각각의 일 측부에는 상기 제1 내지 제3 반도체 발광 소자 각각의 상부가 위치하고,
    상기 제1 내지 제3 개구부 각각의 타 측부에는 상기 제1 내지 제3 반도체 발광 소자 각각의 하부가 위치하는, 반도체 발광 소자를 포함하는 디스플레이 장치.
  12. 제11항에 있어서,
    상기 제1 개구부는 상기 제2 개구부보다 면적이 크며, 상기 제2 개구부는 상기 제3 개구부보다 면적이 큰 것을 특징으로 하는, 반도체 발광 소자를 포함하는 디스플레이 장치.
  13. 제11항에 있어서,
    상기 제1 내지 제3 반도체 발광소자 각각의 상부와 하부에 각각 배치된 제1 전극 및 제2 전극의 측면은 상기 제1 내지 제3 개구부 각각의 바닥과 접하는 것을 특징으로 하는 반도체 발광 소자를 포함하는 디스플레이 장치.
  14. 제11항에 있어서,
    상기 제1 내지 제3 개구부 각각의 형상은 상기 제1 내지 제3 반도체 발광 소자 각각의 단면의 형상에 대응되는 것을 특징으로 하는 반도체 발광 소자를 포함하는 디스플레이 장치.
  15. 제11항에 있어서,
    상기 제1 내지 제3 개구부 각각의 일면과 타면에 배치되는 단일 또는 복수의 보조 개구부를 더 포함하며,
    상기 보조 개구부 내에 배치되고, 상기 복수의 조립 배선과 제1 내지 제3 반도체 발광소자 각각과 전기적으로 연결하는 단일 또는 복수의 측면 전극을 더 포함하는 것을 특징으로 하는 반도체 발광 소자를 포함하는 디스플레이 장치.
KR1020220147096A 2022-11-07 2022-11-07 반도체 발광 소자를 포함하는 디스플레이 장치 Pending KR20240065862A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220147096A KR20240065862A (ko) 2022-11-07 2022-11-07 반도체 발광 소자를 포함하는 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220147096A KR20240065862A (ko) 2022-11-07 2022-11-07 반도체 발광 소자를 포함하는 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20240065862A true KR20240065862A (ko) 2024-05-14

Family

ID=91076274

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220147096A Pending KR20240065862A (ko) 2022-11-07 2022-11-07 반도체 발광 소자를 포함하는 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR20240065862A (ko)

Similar Documents

Publication Publication Date Title
KR102206782B1 (ko) 디스플레이 장치
KR20190099149A (ko) 반도체 발광 소자를 이용한 디스플레이 장치
TW202011629A (zh) 微發光二極體顯示面板
US20250040307A1 (en) Semiconductor light-emitting element and display device
KR102668393B1 (ko) 디스플레이 화소용 반도체 발광소자 패키지 및 이를 포함하는 디스플레이 장치
US20230061915A1 (en) Semiconductor light emitting device for a display panel, a substrate structure for a display panel, and a display device including the same
US12243854B2 (en) Assembly substrate structure of semiconductor light emitting device and display device including the same
US20240421258A1 (en) Display device
KR20250025469A (ko) 디스플레이 장치
KR20240065862A (ko) 반도체 발광 소자를 포함하는 디스플레이 장치
KR102783689B1 (ko) 디스플레이 장치
US20250081696A1 (en) Display device
US20240332475A1 (en) Display device
EP4485537A1 (en) Display device
KR102698081B1 (ko) 디스플레이 장치
KR102782478B1 (ko) 디스플레이 장치
KR102682779B1 (ko) 기판
US20250072188A1 (en) Display device
US20240421264A1 (en) Display device
US20240379911A1 (en) Display device
KR102698079B1 (ko) 화소용 반도체 발광소자의 전사를 위한 기판 구조 및 이를 포함하는 디스플레이 장치
US20230299064A1 (en) Assembly substrate structure of semiconductor light emitting device display device and display device including the same
US20250072182A1 (en) Display device including a semiconductor light emitting device
KR20230085101A (ko) 화소용 반도체 발광소자와 이의 제조방법 및 이를 포함하는 디스플레이 장치
KR20240160101A (ko) 반도체 발광 소자 및 디스플레이 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20221107

PA0201 Request for examination
PN2301 Change of applicant

Patent event date: 20230131

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PG1501 Laying open of application
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240624

Patent event code: PE09021S01D