KR20240014497A - 광자 집적 회로 기반 다중기능 자가 지속 호스팅 장치 및 관련 양방향 광학 서브 어셈블리 - Google Patents
광자 집적 회로 기반 다중기능 자가 지속 호스팅 장치 및 관련 양방향 광학 서브 어셈블리 Download PDFInfo
- Publication number
- KR20240014497A KR20240014497A KR1020237044975A KR20237044975A KR20240014497A KR 20240014497 A KR20240014497 A KR 20240014497A KR 1020237044975 A KR1020237044975 A KR 1020237044975A KR 20237044975 A KR20237044975 A KR 20237044975A KR 20240014497 A KR20240014497 A KR 20240014497A
- Authority
- KR
- South Korea
- Prior art keywords
- optical
- chipset
- processed wafer
- hosting device
- photonic integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 137
- 230000002457 bidirectional effect Effects 0.000 title claims description 15
- 239000013307 optical fiber Substances 0.000 claims abstract description 74
- 238000004806 packaging method and process Methods 0.000 claims abstract description 26
- 230000008878 coupling Effects 0.000 claims description 17
- 238000010168 coupling process Methods 0.000 claims description 17
- 238000005859 coupling reaction Methods 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 7
- 239000010409 thin film Substances 0.000 claims description 7
- 230000001154 acute effect Effects 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 239000000853 adhesive Substances 0.000 claims description 5
- 230000001070 adhesive effect Effects 0.000 claims description 5
- 229910000679 solder Inorganic materials 0.000 claims description 5
- 239000004593 Epoxy Substances 0.000 claims description 4
- 238000003780 insertion Methods 0.000 claims description 2
- 230000037431 insertion Effects 0.000 claims description 2
- 230000002452 interceptive effect Effects 0.000 claims 1
- 238000003491 array Methods 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 description 45
- 230000006870 function Effects 0.000 description 12
- 230000010354 integration Effects 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000005693 optoelectronics Effects 0.000 description 5
- 239000000835 fiber Substances 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000000429 assembly Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 238000005293 physical law Methods 0.000 description 2
- 238000012805 post-processing Methods 0.000 description 2
- 238000007781 pre-processing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 229920006125 amorphous polymer Polymers 0.000 description 1
- 238000010420 art technique Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 239000011295 pitch Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000010792 warming Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4249—Packages, e.g. shape, construction, internal or external details comprising arrays of active devices and fibres
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
- G02B6/4236—Fixing or mounting methods of the aligned elements
- G02B6/424—Mounting of the optical light guide
- G02B6/4243—Mounting of the optical light guide into a groove
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
- G02B6/4236—Fixing or mounting methods of the aligned elements
- G02B6/4244—Mounting of the optical elements
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
- G02B6/4236—Fixing or mounting methods of the aligned elements
- G02B6/4245—Mounting of the opto-electronic elements
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4246—Bidirectionally operating package structures
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4266—Thermal aspects, temperature control or temperature monitoring
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4266—Thermal aspects, temperature control or temperature monitoring
- G02B6/4267—Reduction of thermal stress, e.g. by selecting thermal coefficient of materials
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4274—Electrical aspects
- G02B6/4278—Electrical aspects related to pluggable or demountable opto-electronic or electronic elements
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4274—Electrical aspects
- G02B6/4279—Radio frequency signal propagation aspects of the electrical connection, high frequency adaptations
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Optical Couplings Of Light Guides (AREA)
Abstract
본 발명은 광자 집적 회로 및/또는 관련 칩셋 시스템 패키징을 위한 다중기능 자가 지속 호스팅 장치에 관한 것으로서, 가공된 웨이퍼(1); 및 적어도 하나의 캐비티(2) - 캐비티(2)는 칩셋 또는 광학 렌즈를 수용하도록 구성됨 -; 및 적어도 하나의 인/아웃 광학 섬유를 수용하고 광학 섬유를 칩셋의 광학 단부면과 광학적으로 정렬하도록 구성된 적어도 하나의 V-그루브(3)를 포함한다. 본 발명은 또한 호스팅 장치를 포함하는 광자 집적 회로 기반 양방향 광학 서브 어셈블리를 언급한다. 호스팅 장치는 PIC&IC 공동 패키징을 가능하게 하여 다양한 PIC 애플리케이션에서 현재 및 미래의 요구 사항에 응답할 수 있게 한다. 장치는 직류 라인들 및 무선 주파수 라인들을 사용하여 전기적 상호연결들을 제공하고, 상이한 치수들 및 배향들을 갖는 복수의 칩셋들을 호스팅할 수 있어서, 광학 섬유들의 어레이들과 칩셋들의 광학 단부면 사이의 고정밀 광학 결합을 제공한다.
Description
본 발명은 전처리 또는 후처리를 위해 광을 방출 및/또는 수집하는 것을 수반하는(involve) 어플리케이션뿐 아니라 광자 집적 회로 및/또는 관련 칩셋 시스템 패키징을 위해 구성된 다중기능 자가 지속 호스팅 장치(Multifunctional Self-sustained Hosting Apparatus) 및 광자 집적 회로(photonic integrated circuits; PICs) 기반 관련 양방향 광학 서브 어셈블리(Bidirectional Optical Sub Assembly, BOSA)에 관한 것이다. 상기 호스팅 장치의 애플리케이션들은 광자 집적 회로(PICs) 및 집적 회로(Integrated Circuit; IC) 공동 패키징(co-packaging), 임의의 배향된 다중 칩셋들의 호스팅 및 장치 내의 캐비티들을 이용하여 직접 결합 또는 렌즈들 정렬을 통한 임의의 배향된 다중 광학 섬유들의 광학적 정렬을 포함한다. 본 발명은 또한 상기 호스팅 장치를 포함하는 PIC에 기반한 BOSA에 관한 것이며, 여기서 호스팅 장치는 열-전기 관리 및 전기 상호 연결을 커버하면서, V-그루브 마이크로구조체에 의한 광전자 디바이스와 광학 섬유 어레이의 광학 정렬을 포함하지만 이에 제한되지 않는 고 정밀(high precision) PIC&IC 공동 패키징을 제공하도록 구성된다. 따라서, 본 발명은 양방향 광학 정렬, 전기 상호 연결 및 열 관리의 기능을 제공하는 집적 회로 패키징을 위한 호스트 플랫폼에 관한 것이다.
최근, 산업 추세는 Datacom 및 Telecom 플러그가능 트랜시버 모듈의 고밀도, 저전력 소비 및 저비용 애플리케이션의 개념을 강력히 선호한다. 따라서, 고성능 소형 광학 트랜시버의 설계에 다양한 도전(challenge)이 있다. 더 높은 데이터 비트레이트에 대한 지속적인 경쟁에서 수동 광학 네트워크의, 차세대는 광학 트랜시버들에 더 높은 표준들을 부과하고 있다. 게다가, 다중채널 광학 디바이스(예를 들어, 파장 분할 다중화 네트워크)의 증가 추세는 정확한 저손실 고탄성(high resilient) 전기-광학 패키징을 요구한다. 이 사실은 제안된 솔루션의 수익성이 광범위한 통신 시장에 암시되었다.
따라서, 현재의 표준 및 요구를 충족하는 장치를 개발하기 위해서는 PIC 및 관련 패키징에서 보다 높은 수준의 집적 및 소형화(Higher Level of Integration and Miniaturization, HLI&M)가 필수적이다. 이러한 문제는 이미 상업적으로 관련된 집적된 광자 디바이스의 개발에서 가장 큰 병목 현상으로 간주된다. 이러한 문제를 극복하는 것은 상기 집적된 광자 디바이스들을 생산하기 위해 필요한 재료들의 양 및 관련 생산 비용을 상당히 감소시키는 골든 키가 될 것이다. 이러한 맥락에서, 광학 섬유들의 어레이를 처리하는 능력과의 더 높은 레벨의 집적은 능동 컴포넌트들의 더 적은 사용을 요구하고, 모든 요구되는 기능들을 수집하고, 동시에 이러한 기능들을 단일 소형 디바이스로 병합 및 통합(unify)한다. 광학 섬유들은 광자 디바이스들의 필수적인 부분이며, 수 미크론 편차가 상당한 광학 전력 손실을 초래할 수 있기 때문에 엄격하게 관리되어야 한다. HLI&M을 준수함과 동시에 이러한 목표를 달성하기 위해, 광학 섬유는 광전자 디바이스와 수동적으로 정렬되어야 한다. 이 문제 부분은 일부 종래 기술 문서에 의해 선언된다.
예를 들어, 광학 섬유의 수동 정렬을 위한 가장 일반적인 지오메트리는 2006년 4월 18일에 공개된 National Semiconductor Coop.의 "CONNECTORIZED SILICON BENCH FOR PASSIVELY ALIGNING OPTICAL FIBERS"의 미국 특허 번호 US7031576B2와 2005년 5월 3일에 공개된 Phosistor Technologies Inc. 의 "IBER ARRAY WITH V-GROOVE CHIP AND MOUNT"의 미국 특허 번호 US6888989B1에 개시된 바와 같은 기판 상의 V-그루브이다. 이 특허들은 본 명세서에 참조로 포함되고, 광학 섬유를 수용하기 위해 벤치에 형성된 그루브를 갖는 연결 실리콘 벤치를 논의하고, 리세스 영역을 포함하는 페룰(ferrule)과 함께 수동 정렬을 보조할 것이다. 그러나, 후자는, 비결정질 폴리머 재료의 몰딩된 마운트는 수 개의 V-그루브들을 갖는 하나의 실리콘 칩을 정렬시키기 위한 채널을 갖도록 구성되었다. 광학 섬유는 그 사이에 광학 섬유를 정렬하기 위해 서로 대향하는 실리콘 칩을 갖는 2개의 그러한 몰딩된 마운트에 의해 견고하게 샌드위치되었다.
"FIBER TO CHIP ALIGNMENT USING PASSIVE VGROOVE STRUCTURES "라는 명칭으로 2019년 9월 19일에 공개된, Cisco Tech Inc.의 미국 특허 출원 제US20190285813A1호는, 그 전체가 본 명세서에 참조로 포함되며, 내부에 그루브들이 형성된 리드 부재 뿐만 아니라 미리 정해진 깊이로 배열된 복수의 도파관들(waveguides)을 포함하는 기판을 제공함으로써 상기 도전을 선언하기 위해 노력한다.
광학 커플러 어레이를 채용하는(employ) 광학 섬유의 수동 정렬은, 복수의 광학 섬유를 적어도 하나의 광학 디바이스에 결합하기 위해 커플러 하우징 구조 및 상기 언급된 하우징 구조 내에 매립된(embedded) 적어도 하나의 종방향 도파관을 갖는 세장형(elongated) 광학 요소(optical element)가 공개된 " PASSIVE ALIGNING OPTICAL COUPLER ARRAY "라는 명칭으로 2020년 4월 16일 공개된 Chiral Photonics Inc.의 매우 최근의 국제 특허 출원 WO2020077285A1에서도 선언된다. 이러한 종래 기술 문헌에 따르면, 상기 장치는 광을 복수의 다중코어 다중모드 섬유들로 그리고 이들로부터 PIC 디바이스로 수동 결합하기 위해 사용될 수 있다.
이러한 기술 분야에서의 매우 최근의 진보들에도 불구하고, 종래 기술은, 고처리량 밀집 PIC 패키징 문제들에 고유한 문제들을 극복하도록 구성될 수 있는, 다중기능 및 가요성 가공된 웨이퍼들로 언급되는 솔루션들을 드러내는 데 상당히 제한된다.
따라서, 광범위한 어플리케이션 분야, 특히 광자 집적 회로(PICs)에 채용하기 위해, 상기 칩셋들의 배향, 형상 및 치수(수평 및 수직 모두)에 따른 유연성을 유지하면서, 다중 칩셋들과의 이런저런(miscellaneous) 광전기적 연결들을 가능하게 하는 장치에 대한 큰 관심과 개발 필요성이 존재한다.
디바이스 기능 및 속도를 증가시키기 위한 요구에 의해 구동되고, 신호 무결성 및 고주파 성능을 최대화하기 위해, IC 디바이스들이 PIC 능동 컴포넌트들에 가능한 한 근접해야 하기 때문에, 전기적 결합은 PIC 패키징에 대한 주요 도전들 중 하나를 수행한다. 하나의 단일 호스트에서 IC 디바이스들과 PIC들 사이의 직류(DC)로부터 무선 주파수(RF) 도메인들에 전기적 라우팅 유연성을 제공하는 장치는, 고주파 성능을 손상시키지 않으면서 칩 풋프린트들 및 전기적 연결 피치를 감소시키는 것에 중요한 역할을 할 것이다.
게다가, IC 영역과는 반대로, PIC 패키징에서, 열 관리에 대한 심각한 도전이 존재한다. PIC의 온도를 특정 값으로 정확하게 유지하는 것은 특히 엄격한 파장 의존 시스템에서 필수적이다. 본 발명은 또한 열 관리에 참여하고 PIC 패키징에서 중요한 역할을 하는 서미스터(thermistor)를 특징으로 할 수 있다.
종래 기술들은 각각의 할당된 태스크들을 수행하기 위해 상이한 컴포넌트들을 별도로 지정하였고, 이는 또한 이산(discrete) 컴포넌트들로 알려져 있으며, 따라서 본 발명에 따른 호스팅 장치와 같은 이러한 컴포넌트가 필요하지 않다. 한편, 집적 컴포넌트 전략에서, 호스팅 장치는 상이한 기능들을 호스팅하기 위해서뿐만 아니라, 광학 섬유들뿐만 아니라 매립된 칩셋들에 배향 유연성을 부여하기 위해서도 요구된다. 칩셋 및 광학 섬유의 형상, 치수 및 배향은 그 기능 및 어플리케이션에 의존하지만, 적절한 접촉 유형을 통해 함께 일관되게(coherently) 작동해야 한다.
종래 기술에서 관찰되는 기술적 결점들에 대한 원하는 솔루션들에 관하여, 본 발명에 따른 호스팅 장치를 사용함으로써, 정렬 및 관리 목적들을 위해 PIC에 근접할 필요가 있는 모든 칩셋들 및 기능들을 호스팅하고, 이들을 인쇄 회로 보드(PCB) 또는 임의의 다른 시스템(메인 시스템 캐리어)에 용이한 방식으로 집적하기 위해 이러한 "단일 가공된 웨이퍼" 접근법을 사용하는 것이 가능하다. 한편, 집적 정도에 의존하는 집적 컴포넌트 전략에서, PIC는 다중기능 플랫폼을 요구할 수 있다. 따라서, 일부 애플리케이션들에 대해, 종래 기술의 솔루션들은 부적합하고, 본 발명의 호스팅 장치는 이러한 제한들을 극복할 수 있다.
게다가, 모놀리식 구현의 경우, 다수의 캐비티들이 필요하지 않음은 당연하다. 그러나 네트워크와 트랜시버의 표준이 업데이트되고 업그레이드됨에 따라 밀도 집적 및 적은 공간 내에 여러 기능을 매립해야 하는 필요성이 나타날 것이다. 또한 일부 새로운 과학적 발견 및/또는 물리적 법칙이 다른 칩셋의 배향 또는 다른 광학 섬유의 배향을 요구할 가능성이 있다.
이러한 상황들 하에서, 모든 현재 및 미래의 요건들을 만족시키기 위해, 호스팅 장치는 상이한 기능들을 호스팅하기 위해서뿐만 아니라, 광학 섬유들뿐만 아니라 다중 칩셋들을 유지하기 위해 배향 유연성을 부여하기 위해 제시된다. 칩셋의 모양, 치수 및 배향은 기능 및 어플리케이션 프로그램에 따라 다르지만 적절한 접촉 유형을 통해 서로 일관되게 작동해야 한다.
제1 양태에서, 본 발명은 광자 집적 회로 및/또는 관련 칩셋 시스템 패키징을 위한 다중기능 자가 지속 호스팅 장치(multifunctional self-sustained hosing apparatus)에 관한 것이며, 이는:
가공된 웨이퍼 (1); 및
가공된 웨이퍼(1)의 상부 표면에 매립된 적어도 하나의 캐비티(2) - 캐비티(2)는 칩셋(9) 및 광학 렌즈(15)로 이루어진 그룹으로부터 적어도 하나를 수용하도록 구성됨 -; 및
가공된 웨이퍼(1)의 상부 표면 상에 또는 서브마운트(10) 내에 형성된 적어도 하나의 V-그루브(3)를 포함하고,
서브마운트(10)는 가공된 웨이퍼(1)의 리세스에 부착되고;
V-그루브는 가공된 웨이퍼(1) 또는 서브마운트(10)의 에지로부터 캐비티(2)를 향해 연장되고;
V-그루브(3)는 적어도 하나의 인/아웃 광학 섬유(7)를 수용하고 인/아웃 광학 섬유(7)를 칩셋(8)의 광학 단부면(endface)과 광학적으로 정렬하도록 구성된다.
본 발명은, 제2 양태에서, 광자 집적 회로 및/또는 관련 칩셋 시스템 패키징을 위한 다중기능 자가 지속 호스팅 장치를 포함하는 광자 집적 회로 기반의 양방향 광학 서브 어셈블리에 관한 것이며, 호스팅 장치는:
가공된 웨이퍼 (1); 및
가공된 웨이퍼(1)의 상부 표면에 매립된 적어도 하나의 캐비티(2) - 캐비티(2)는 칩셋(9) 및 광학 렌즈(15)로 이루어진 그룹으로부터 적어도 하나를 수용하도록 구성됨 -; 및
가공된 웨이퍼(1)의 상부 표면 상에 또는 서브마운트(10) 내에 형성된 적어도 하나의 V-그루브(3)를 포함하고,
서브마운트(10)는 가공된 웨이퍼(1)의 리세스에 부착되고; 및
V-그루브는 가공된 웨이퍼(1) 또는 서브마운트(10)의 에지로부터 캐비티(2)을 향해 연장되고;
V-그루브(3)는 적어도 하나의 인/아웃 광학 섬유(7)를 수용하고 인/아웃 광학 섬유(7)를 칩셋(8)의 광학 단부면과 광학적으로 정렬하도록 구성되고;
광자 집적 회로 기반의 양방향 광학 서브 어셈블리는 호스팅 장치의 캐비티(2) 상에 고정된 칩셋(9) 및 광학 렌즈(15)로 이루어진 그룹 중 적어도 하나를 더 포함하고;
광자 집적 회로 기반의 양방향 광학 서브 어셈블리는 호스팅 장치의 V-그루브(3)에 연결된 적어도 하나의 인/아웃 광학 섬유(7)를 더 포함하고;
광자 집적 회로 기반의 양방향 광학 서브 어셈블리는 인/아웃 광학 섬유(7)의 단부에 에지 결합(edge coupling)에 의해 광학적으로 연결되는 칩셋(8)의 광학 단부면을 더 포함한다.
본 발명은, 제3 양태에서, 광자 집적 회로 및 집적 회로 공동 패키징, 임의-배향된 다중 칩셋의 호스팅 및 임의-배향된 다중 광학 섬유의 광학적 정렬로 이루어진 군으로부터 선택된 적어도 하나의 어플리케이션에서, 본 발명의 제1 양태에 따른 다중기능 자가 지속 호스팅의 사용에 관한 것이다.
본 발명은 광자 집적 회로 및/또는 관련 칩셋 시스템에 대한 매우 동일한 호스팅 장치에서, 직접 결합을 통해 또는 장치 내의 캐비티를 이용하는 렌즈 정렬을 통해 상이한 기능을 집적하고, 복수의 칩셋에 대한 연결을 제공함으로써 종래 기술의 문제를 해결한다. 따라서, 호스팅 장치는 광학 섬유의 정렬뿐만 아니라, 인접한 두 개의 칩셋 상의 칩셋의 광학 단부면을 광렌즈를 통해 광학 정렬하는 역할도 수행한다. 이 새로운 호스팅 장치는 이전에 분리된 모든 컴포넌트들을 통합하고 이들을 집적하여 이제 개별 엔티티들 및 기능성들이 소형화된 단일 엔티티 내에서 동작하여 전체 세트가 단일 엔티티로서 취급될 수 있고 컴포넌트 레벨로 패키징을 용이하게 한다. 이것은 혁신적인 재료-기능성 최적화, 및 본 발명의 중요한 기둥 중 하나로 생각될 수 있다.
본 발명에서 사용되는 다른 접근법 및 솔루션은 광학 섬유와 광전자 디바이스 사이의 특정 각도가 반사를 최소화하고 정렬을 최적화함으로써 광학 결합 손실을 최소화할 수 있다는 사실에 기초한 각진 V-그루브 구성의 사용이다. 종래 기술에서의 공통의(common) 구성은 광학 섬유와 광전자 장치를 일직선상으로 배치한 것이다.
신규한 장치의 본질은 일관되게 함께 작업하기 위해 여러 독립적인 컴포넌트들을 집적하기 위한 다중기능 플랫폼으로서 기본적으로 작용하는 PIC&IC 공동 패키징의 인에이블러이다. 본 발명의 맥락에서, 공동-패키징은 공통 인클로저 내에 또는 공통 기판 상에 장착된 상이한 제조 공정들로부터의 상이한 구성 요소(constituent element)들의 구현이다. 효과적으로, 이것은 패키지 수준의 집적이다.
본 발명에 따른 전처리 또는 후처리를 위해 광을 방출 및/또는 수집하는 것을 수반하는 애플리케이션뿐 아니라 광자 집적 회로 및/또는 관련 칩셋 시스템 패키징을 위해 구성된 다중기능 자가 지속 호스팅 장치는 여러 칩셋을 호스팅할 수 있어 모든 형태의 광전 연결을 통해 우수한 집적을 제공한다. 본 발명의 호스팅 장치는 서브-미크론 정밀 방법에 의해 제조될 수 있으며, 광자 집적 회로 영역에서 초고소형(ultra-high compactness)에 관한 요구되는 기준을 충족시킨다.
본 발명의 호스팅 장치는 맞춤형(tailored) 디자인 토폴로지를 갖는 다중기능 자가 지속 계층 가공된 웨이퍼(self-sustained layered processed wafer)를 포함하며, 이는 다중 칩셋, 특히 광자 집적 회로(PICs)에 채용하기 위해 배향, 형상 및 치수(수평 및 수직 모두)에 있어서의 유연성을 갖는 다중 칩셋을 관리하기 위한 탄성 광학 커플러 플랫폼으로서 작용한다.
또한, 바람직한 실시예에서, 본 발명의 호스팅 장치는 광전기 디바이스에 대한 열 관리를 제공하도록 구성된 온도 센서를 포함한다. 따라서, 본 발명은 여러 칩셋 사이의 연결 방식, 즉 플립-칩(flip-chip) 기술과 와이어 본딩(wire-bonding)에 유연성을 제공하도록 구성된 유연한 솔루션을 다운스트림 회로 설계업체들에 제공할 것이다. 게다가, 임의의 각도 배향을 갖는 단일/다중 광학 섬유의 수동 정렬의 흔적이 없다.
본 발명은 여러 칩셋과 광학 섬유를 설계된 캐비티 내에서 에지 결합 또는 관통 렌즈에 의해 광학 정렬하는 것을 담당한다. 본 발명은 새로운 패러다임을 도입하여, 고처리량 밀도 PIC 패키징 문제들에 대한 강건한 솔루션을 제공한다.
각진 V-그루브 구성은 광학 섬유와 광전자 디바이스 사이의 특정 각도가 광학 반사를 최소화하고 정렬을 최적화할 수 있다고 언급된 공지된 최신 발견에 기초한 장치의 신규한 설계의 일부이다.
본 발명의 실시예들에 따른 원리들의 이해를 촉진하기 위한 목적으로, 도면들에 예시된 실시예들 및 이를 설명하는 데 사용되는 언어에 대한 참조가 이루어질 것이다. 어쨌든 본 발명의 범위를 도면의 내용으로 제한하려는 의도는 없는 것으로 이해되어야 할 것이다. 본 설명을 읽을 때 당업자에게 일반적으로 발생하는, 본 명세서에 예시된 본 발명적인 특징의 임의의 개조(alteration) 또는 이후의 변경(change) 및 도시된 본 발명의 원리 및 실시예의 임의의 추가 어플리케이션은 청구된 발명의 범위 내에 있는 것으로 간주된다.
도 1은 본 발명에 따른 가장 간단한 호스팅 장치의 예시적인 평면도를 도시한다.
도 2는 본 발명에 따른 가장 간단한 호스팅 장치의 예시적인 사시도를 도시한다.
도 3은 본 발명에 따른 호스팅 장치의 예시적인 평면도를 도시한다.
도 4는 본 발명에 따른 호스팅 장치의 예시적인 사시도를 도시한다.
도 5는 광학 섬유들을 포함하는 광자 집적 회로에 기초한 양방향 광학 서브 어셈블리의 예시적인 사시도를 도시한다.
도 6은 광학 섬유들을 포함하는 광자 집적 회로에 기초한 양방향 광학 서브 어셈블리 사이의 연결의 예시적인 종방향 측면도(longitudinal side view)를 도시한다.
도 7은 광학 섬유들을 포함하는 광자 집적 회로에 기초한 양방향 광학 서브 어셈블리 사이의 연결의 예시적인 횡방향 측면도(transversal side view)를 도시한다.
도 8은 본 발명에 따른 호스팅 장치에 포함된 칩셋들과 캐비티들 사이의 연결의 예시적인 종방향 측면도를 도시한다.
도 9는 본 발명에 따른 호스팅 장치의 제2 실시예의 예시적인 평면도를 도시한다.
도 10은 본 발명에 따른 호스팅 장치의 제2 실시예의 예시적인 사시도를 도시한다.
도 11본 발명에 따른 호스팅 장치의 제3 실시예의 예시적인 평면도를 도시한다.
도 12는 본 발명에 따른 호스팅 장치의 제3 실시예의 예시적인 사시도를 도시한다.
도 13은 2개의 칩셋 사이의 연결의 예시적인 사시도를 도시한다.
도 14는 2개의 칩셋 사이의 연결의 예시적인 횡방향 측면도를 도시한다.
도 15는 2개의 칩셋과 호스트 전기 라우팅 사이의 전기적 연결의 예시적인 사시도 도시한다.
도 16은 광자 집적 회로 기반의 양방향 광학 서브 어셈블리에 포함된 두 개의 칩셋의 연결을 위한 플립-칩 기술의 예시적인 사용을 나타낸다.
도 17은 가공된 웨이퍼 상에 포함된 상이한 전도성 층들을 전기적으로 연결시키는 데 사용되는 " 관통 실리콘 비아" 특성을 도시한다.
도 18은 2개의 칩셋 사이의 광학 결합을 위한 캐비티와 연관된 광학 렌즈를 사용할 가능성을 예시한다.
도 1은 본 발명에 따른 가장 간단한 호스팅 장치의 예시적인 평면도를 도시한다.
도 2는 본 발명에 따른 가장 간단한 호스팅 장치의 예시적인 사시도를 도시한다.
도 3은 본 발명에 따른 호스팅 장치의 예시적인 평면도를 도시한다.
도 4는 본 발명에 따른 호스팅 장치의 예시적인 사시도를 도시한다.
도 5는 광학 섬유들을 포함하는 광자 집적 회로에 기초한 양방향 광학 서브 어셈블리의 예시적인 사시도를 도시한다.
도 6은 광학 섬유들을 포함하는 광자 집적 회로에 기초한 양방향 광학 서브 어셈블리 사이의 연결의 예시적인 종방향 측면도(longitudinal side view)를 도시한다.
도 7은 광학 섬유들을 포함하는 광자 집적 회로에 기초한 양방향 광학 서브 어셈블리 사이의 연결의 예시적인 횡방향 측면도(transversal side view)를 도시한다.
도 8은 본 발명에 따른 호스팅 장치에 포함된 칩셋들과 캐비티들 사이의 연결의 예시적인 종방향 측면도를 도시한다.
도 9는 본 발명에 따른 호스팅 장치의 제2 실시예의 예시적인 평면도를 도시한다.
도 10은 본 발명에 따른 호스팅 장치의 제2 실시예의 예시적인 사시도를 도시한다.
도 11본 발명에 따른 호스팅 장치의 제3 실시예의 예시적인 평면도를 도시한다.
도 12는 본 발명에 따른 호스팅 장치의 제3 실시예의 예시적인 사시도를 도시한다.
도 13은 2개의 칩셋 사이의 연결의 예시적인 사시도를 도시한다.
도 14는 2개의 칩셋 사이의 연결의 예시적인 횡방향 측면도를 도시한다.
도 15는 2개의 칩셋과 호스트 전기 라우팅 사이의 전기적 연결의 예시적인 사시도 도시한다.
도 16은 광자 집적 회로 기반의 양방향 광학 서브 어셈블리에 포함된 두 개의 칩셋의 연결을 위한 플립-칩 기술의 예시적인 사용을 나타낸다.
도 17은 가공된 웨이퍼 상에 포함된 상이한 전도성 층들을 전기적으로 연결시키는 데 사용되는 " 관통 실리콘 비아" 특성을 도시한다.
도 18은 2개의 칩셋 사이의 광학 결합을 위한 캐비티와 연관된 광학 렌즈를 사용할 가능성을 예시한다.
본 발명은, 도 1 및 도 2에 도시된 바와 같이, 광자 집적 회로 및/또는 관련 칩셋 시스템 패키징을 위한 다중기능 자가 지속 호스팅 장치를 언급하며, 다중기능 자가 지속 호스팅 장치는
가공된 웨이퍼 (1); 및
가공된 웨이퍼(1)의 상부 표면에 매립된 적어도 하나의 캐비티(2) - 캐비티(2)는 칩셋(9) 및 광학 렌즈(15)로 이루어진 그룹으로부터 적어도 하나를 수용하도록 구성됨 -; 및
가공된 웨이퍼(1)의 상부 표면 상에 또는 서브마운트(10) 내에 형성된 적어도 하나의 V-그루브(3)를 포함하고; 및
서브마운트(10)는 가공된 웨이퍼(1)의 리세스에 부착되고;
V-그루브는 가공된 웨이퍼(1) 또는 서브마운트(10)의 에지로부터 캐비티(2)를 향해 연장되고;
V-그루브(3)는 적어도 하나의 인/아웃 광학 섬유(7)를 수용하고 인/아웃 광학 섬유(7)를 칩셋(8)의 광학 단부면과 광학적으로 정렬하도록 구성된다.
본 발명은, 제2 양태에서, 광자 집적 회로 및/또는 관련 칩셋 시스템 패키징을 위한 다중기능 자가 지속 호스팅 장치를 포함하는 광자 집적 회로 기반의 양방향 광학 서브 어셈블리에 관한 것이며, 호스팅 장치는:
가공된 웨이퍼 (1); 및
가공된 웨이퍼(1)의 상부 표면에 매립된 적어도 하나의 캐비티(2) - 캐비티(2)는 칩셋(9) 및 광학 렌즈(15)로 이루어진 그룹으로부터 적어도 하나를 수용하도록 구성됨 -; 및
가공된 웨이퍼(1)의 상부 표면 상에 또는 서브마운트(10) 내에 형성된 적어도 하나의 V-그루브(3)를 포함하고,
서브마운트(10)는 가공된 웨이퍼(1)의 리세스에 부착되고; 및
V-그루브는 가공된 웨이퍼(1) 또는 서브마운트(10)의 에지로부터 캐비티(2)을 향해 연장되고;
V-그루브(3)는 적어도 하나의 인/아웃 광학 섬유(7)를 수용하고 인/아웃 광학 섬유(7)를 칩셋(8)의 광학 단부면과 광학적으로 정렬하도록 구성되고;
광자 집적 회로 기반의 양방향 광학 서브 어셈블리는 호스팅 장치의 캐비티(2) 상에 고정된 칩셋(9) 및 광학 렌즈(15)로 이루어진 그룹 중 적어도 하나를 더 포함하고;
광자 집적 회로 기반의 양방향 광학 서브 어셈블리는 호스팅 장치의 V-그루브(3)에 연결된 적어도 하나의 인/아웃 광학 섬유(7)를 더 포함하고;
광자 집적 회로 기반의 양방향 광학 서브 어셈블리는 인/아웃 광학 섬유(7)의 단부에 에지 결합(edge coupling)에 의해 광학적으로 연결되는 칩셋(8)의 광학 단부면을 더 포함한다.
가공된 웨이퍼(1)는, 도 1 및 도 2에 도시된 바와 같이, 적어도 하나의 빌트-인(built-in) 캐비티(2) 및 적어도 하나의 V-그루브(3)를 포함할 뿐만 아니라, 바람직한 실시예에서는 다중 캐비티(2)를 포함하고, 도 3, 도 4, 도 9 및 도 10에 도시된 바와 같이, 빌트-인 다중 V-그루브(3)를 더 포함할 수 있다. 바람직한 실시예에서, 각각의 캐비티(2)는 칩셋(9) 및 광학 렌즈(15)로 이루어진 그룹으로부터 적어도 하나를 수용하도록 구성되고, 캐비티(2)은 가공된 웨이퍼(1)를 가로질러 임의의 배향으로 배치된다.
가공된 웨이퍼 (1) 는 호스팅 장치의 모든 요소들을 호스팅하는 메인 부분이다. 그것은, 특히 PIC 애플리케이션들에 제한되지 않지만, 맞춤식 토폴로지 및 넓은 애플리케이션들을 허용하는, 자가 지속 계층 웨이퍼이다. 가공된 웨이퍼(1)는 모든 구성 요소가 일관되고 조화되어 함께 작동하도록 다른 칩셋(9)에 대한 집적 호스트로서 작용한다. 바람직한 실시예들에서, 칩셋(9)은, 다른 디바이스들 중에서도, PIC 디바이스, 트랜스임피던스 증폭기(TIA), 주문형 집적 회로(ASIC), 레이저 드라이버, 포토다이오드를 포함하는 그룹으로부터 선택되며, 이는 도 10 및 도 18에 예시되어 있다.
가공된 웨이퍼(1)는 DC 라인(4) 또는 RF 라인(13)에 대한 칩셋(9) 중 전기적 연결을 제공하기 위한 전기 층과 같은 여러 층을 포함할 수 있다. 바람직한 실시예들에서, 다중기능 및 자가 지속 호스팅 장치는 가공된 웨이퍼 (1) 상에 매립된DC 라인 (4) 또는 RF 라인 (13)으로 구성된 그룹 중 적어도 하나를 포함한다. 당업자는 하나의 애플리케이션으로부터 다른 애플리케이션으로, 층들의 수, 그들의 구성들 및 그들의 치수들이 상이할 것임을 알 것이다. 본 발명에 따른 바람직한 실시예에서, 상부 전도성 층은 DC 및 RF 연결을 위해 전개된다(deployed). 본 발명에 따른 바람직한 실시예에서, 주 층은 실리콘, 세라믹 또는 폴리머로 만들어지며, 이는 당업자에 의해 이해되는 바와 같이, 대량 생산 및 미세 제작에서 확장성(scalability)을 허용한다.
V-그루브들(3)는 호스팅 장치의 빌트-인 기술적 특징들이다. 칩셋(9)의 레이아웃 및 이들의 물리적 특성들에 기반하여 설계되기 때문에, V-그루브들(3)의 몇몇 파라미터들, 즉, 이들의 크기, 치수 및 위치에 대해 충분한 유연성이 있다. V-그루브들은 마이크로제조 프로세스를 통해 직접, 또는 간접적으로, 가공된 웨이퍼 상에 생성될 수 있다. 간접 접근법에서, V-그루브들(3)는 별개의 서브마운트(10) 상에 생성되고, 이 서브마운트(10)는 가공된 웨이퍼(1) 상의 지정된 리세스 영역 내에 배치된다. V-그루브(3)는 임의의 종류의 광학 섬유를 장치 상의 칩셋(8)의 광학 단부면에 광학적으로 정렬한다.
캐비티(2)는 복수의 칩셋에 대한 연결을 제공할 뿐만 아니라 호스팅 장치의 빌트-인 기술 특성이며, 이들의 치수는 게스트 칩셋(9)으로 언급되는 치수에 기반한다. 캐비티(2)는 가공된 웨이퍼(1) 상에 지정된 위치에 배치되며, 이는 외부 광학 섬유에 연결가능한 광자 집적 회로 기반의 양방향 광학 서브 어셈블리에서 서로 다른 칩셋(9)을 수용하고 적절한 위치에 고정시키는 역할을 한다. 또한, 상이한 칩셋(9)은 서로 뒤로(back to back, b2b) 정렬될 수 있고, 도 18에 도시된 바와 같이 하나 이상의 광학 렌즈(15), 예를 들어 광학 볼 렌즈에 의해 광학적으로 결합될 수 있다. 호스팅 장치는 이러한 광학 렌즈(15)를 보유하고(retain) 2개의 칩셋(9) 사이의 광학 결합에 사용한다. 본 발명에 따른 바람직한 실시예에서, 광학 렌즈(15)는 인접한 칩셋(9) 상에 각각 배치된 칩셋(8)의 한 쌍의 광학 단부면, 및 칩셋(8)의 한 쌍의 광학 단부면 및 인/아웃 광학 섬유(7)로 이루어진(consist of) 그룹으로부터 적어도 하나를 광학적으로 정렬한다. 도 18에 도시된 바와 같이, 인접한 칩셋(9) 상에 각각 배치된 칩셋(8)의 적어도 하나의 한 쌍의 광학 단부면은 적어도 하나의 광학 렌즈(15)에 의해 광학적으로 정렬되고, 광학 렌즈(15)는 광학 렌즈(15)를 수용하도록 구성된 캐비티(2) 내에 배치된다. 도면들에 도시되지 않은 다른 실시예에서, 2개의 인접한 칩셋들(9) 상의 칩셋들(8)의 광학 단부면의 광학 정렬을 수행하고 및/또는 칩셋(8)의 광학 단부면 및 인/아웃 광학 섬유(7)의 쌍의 광학 정렬을 수행하기 위해, 광학 렌즈(15)가 가공된 웨이퍼(1)의 상부 표면 상에 직접 배치될 수 있다. 따라서, 호스팅 장치는 광학 섬유를 정렬하는 역할뿐만 아니라, 인접한 2개의 칩셋(9) 상의 칩셋(8)의 광학 단부면을 광학 렌즈(15)를 통해 광학 정렬하거나, 칩셋(8)의 광학 단부면을 인/아웃 광학 섬유(7)와 정렬하는 역할도 수행한다.
본 발명의 바람직한 실시예들에서, 다중기능 및 자가 지속 호스팅 장치는 가공된 웨이퍼(1)의 상부 표면 상에 매립된 복수의 캐비티들(2)을 포함하고, 각각의 캐비티(2)는 칩셋(9)을 수용하도록 구성된다.
본 발명의 바람직한 실시예에서, 즉 호스팅 장치 및 상기 호스팅 장치를 포함하는 광자 집적 회로에 기반한 양방향 광학 서브 어셈블리에서, 캐비티(2)는 가공된 웨이퍼(1)를 가로질러 종방향으로 또는 수평으로 배치되어, 도 3, 도 4 및 도 5에 도시된 바와 같이, 적어도 하나의 캐비티(2)의 행(row)을 형성한다. 본 발명에 따른 다른 실시예들에서, 복수의 캐비티들(2)은 가공된 웨이퍼(1)를 가로질러 횡방향으로 또는 수직으로 배치되어, 적어도 하나의 캐비티들(2)의 열(column)을 형성한다. 대안적으로, 캐비티들(2)의 어레이 또는 매트릭스는 가공된 웨이퍼(1) 내에 배치되어, 캐비티들(2)의 열들 및 행들을 형성할 수 있으며, 어레이 또는 매트릭스는, 도 3, 도 4 및 도 5에 도시된 바와 같이, 캐비티들(2)의 치수들이 동일하지 않더라도, 가공된 웨이퍼(1)를 가로질러 종방향으로 배치된 적어도 하나의 캐비티(2) 및 가공된 웨이퍼(1)를 가로질러 횡방향으로 배치된 적어도 하나의 캐비티(2)로서 본 발명의 맥락에서 정의된다. 캐비티(2)은 칩셋(9) 사이의 중첩 조건이 명백하게 아닌 것을 제외하고는, 서로에 대해 상이한 형상 및 치수를 갖는 칩셋(9) 또는 광학 렌즈(15)를 수용하도록 설계될 수 있다.
본 발명에 따른 다른 실시예에서, 캐비티(2)은 도 11 및 도 12에 도시된 바와 같이 V-그루브(3)의 연장부에 대해 예각으로 연달아(in a row) 배치된다. 이 실시예는 매립된 칩셋(9)에 평면 내 각도(in-plane angular) 배향의 유연성을 부여하는(confer) 배향된 캐비티(2)의 임의의 세트를 제공한다. 이 실시예는 여러 가지 이점을 제공하며, 예를 들어, 광학 및 전기적 결합 및 열 관리의 단일 플랫폼을 만들고; 대역폭/잡음 요구로 인해 PIC에 근접해야 하는 트랜스임피던스 증폭기(TIA)와 같은 디바이스들이 적절하게 수용될 수 있고; 높은 정밀도 제어를 갖는 열 관리; 공정의 변화 없이 1개에서 N개의 섬유 수의 유연성; 그림 16에 도시된 바와 같이 플립-칩 또는 다른 전기-광학 연결로 이동하는 유연성을 제공한다.
도 16은 광자 집적 회로 기반의 양방향 광학 서브 어셈블리에 포함된 2개의 칩셋의 연결을 위한 플립-칩 기술의 예시적인 사용을 도시하며, 여기서 호스팅 장치는 상부 가공된 웨이퍼를 이용하여 빌트-인된 V-그루브에 의해 광학 섬유를 정렬하고 제2 가공된 웨이퍼 층 상에서 플립된다. 2개의 가공된 웨이퍼 층 사이의 연결은 볼 솔더링 방법, 예를 들어 볼 그리드 어레이(BGA) 솔더에 의해 제공된다.
또한, 네트워크 및 트랜시버의 표준은 고처리량 밀도 집적을 향해 지속적으로 업데이트되고 업그레이드되며 더 적은 공간 내에 여러 기능을 매립한다. 또한, 일부 새로운 발견들 및/또는 물리적 법칙들이 또한 상이한 칩셋의 배향들 또는 상이한 광학 섬유의 배향들을 요구할 가능성이 있다. 모든 현재 및 미래의 요구들을 충족시키기 위해, 상이한 기능들을 호스팅할 뿐만 아니라, 다수의 칩셋들을 유지하기 위해 배향 유연성을 부여할 뿐만 아니라 광학 섬유들을 정렬되게 유지하기 위한 본 발명의 장치가 제시된다. 칩셋의 모양, 치수 및 배향은 기능 및 어플리케이션 프로그램에 따라 다르지만 적절한 접촉 유형을 통해 서로 일관되게 작동해야 한다.
본 발명의 바람직한 실시예들에서, 다중기능 및 자가 지속 호스팅 장치는 온도 센서(5)를 포함하며, 이는 열 관리를 위해 사용될 온도를 감지하도록 구성된다. 온도 센서(5)는 본 발명에 따른 외부 광학 섬유와 연결될 수 있는 광자 집적 회로 기반 양방향 광학 서브 어셈블리의 열 관리에 기여하는 요소이며, 열 관리는 많은 어플리케이션 분야에서 필수적이며, 특히 PIC에 한정되지 않는다. 복수의 온도 센서(5)가 호스팅 장치에 집적될 수 있다.
본 발명의 바람직한 실시예에서, 즉, 호스팅 장치 및 상기 호스팅 장치를 포함하는 광자 집적 회로 기반의 양방향 광학 서브 어셈블리에서, 온도 센서(5)는 서미스터, 예를 들어 빌트-인 집적 평면 박막 서미스터이며, 상기 서미스터는 온도 감응(temperature-sensitive) 칩셋(9)에 대한 열 관리 및 온도 제어를 실행하도록 구성된다. 바람직하게는, 상기 서미스터는 상기 장치의 빌트-인 특성이고, 이들은 열 관리를 위해 사용될 온도를 감지하는 역할을 한다. 본 발명의 바람직한 실시예에서, 열전 냉각기(Thermoelectric Cooler, TEC)를 포함하는 온도 제어 유닛은, 빌트-인 서미스터를 이용하여 폐루프 시스템에서 온도 피드백을 직접 수신하고, 결과적으로 광자 집적 회로에 기초하여 양방향 광학 서브 어셈블리의 동작의 중앙 제어를 수행하기 위해 호스팅 장치에 연결된다.
다른 실시예들에서, 호스팅 장치 및 상기 호스팅 장치를 포함하는 광자 집적 회로에 기초한 양방향 광학 서브 어셈블리는 가공된 웨이퍼(1) 상에 매립된 저항(14), 예를 들어 빌트-인 집적 박막 저항(built-in integrated thin film resistor)를 포함하고, 상기 저항(14)은 다중-칩 시스템에 열 흐름의 삽입을 위해 구성되어, 특별한 상황들 하에서 상기 다중 -칩 시스템의 특정 위치들을 워밍업(warming up)한다. 호스팅 장치는 센서들로부터 DC 라인들(4) 및 온도 센서(5)와 같은 가변 저항 전기 라인으로 유연한 전기적 금속화 레이아웃을 운반할 수 있으며, 이는 또한 저항으로서 작용할 수 있다.
도 9 및 도 10에 도시된 바와 같이, 적어도 하나의 V-그루브(3)는 칩셋(8)의 광학 단부면의 종방향 연장부에 대해 예각으로 배치된다. 도 9 및 도 10의 예시적인 실시예는 또한 서브마운트(10) 내에 형성된 V-그루브(3)를 도시하며, 여기서 서브마운트(10)는 가공된 웨이퍼(1) 내의 리세스에 부착된다.
칩셋(8)의 광학 단부면과, 인/아웃 광학 섬유(7) 또는 광학 렌즈(15)의 단부를 연결하기 위한 저손실 에지 결합은 직교 좌표계에 따른 공차에 의해 특징지워진다. 따라서, 3dB(반전력) 손실에 대한 방향에 대해 Y 및 Z축에는 10㎛ 미만의 공차가 존재하고 X축에는 약 50㎛의 공차가 존재한다. 애플리케이션이 서브-미크론 정렬 공차를 제공함에 따라, 본 발명은 저-손실 에지 결합으로 간주되는 3dB(반전력) 에지 결합 손실 내에 있다.
본 발명에 따른 광자 집적 회로 기반의 양방향 광학 서브 어셈블리의 바람직한 실시예에서, 인/아웃 광학 섬유(7) 또는 광학 렌즈(15)와 칩셋(8)의 광학 단부면 사이의 연결은 에지 결합에 의해 실행된다.
V-그루브(3) 상의 위치된 광학 섬유와 칩셋(8)의 광학 단부면의 광학 접촉과 관련하여, 잘 배열된 V-그루브(3)는 수반되는 재료 및 하부의 준거하는(underlying governing) 물리적 법칙, 즉 스넬 법칙을 지칭하는 굴절률(refractive index)를 고려함으로써 칩셋(8)의 광학 단부면과 광학 섬유(들)의 광학 정렬을 제공하며, 여기서 광학 섬유와 칩셋(8)의 광학 단부면 사이의 상기 정렬은 서브-미크론 공차로 수행될 수 있다. 이어서, 생성된 광학 신호들은 잘 정렬된 광학 섬유들을 통해 전송 및 수신될 것이다.
V-그루브(3)는 칩셋(9)의 크기와 위치, 광학 섬유와의 광학 연결 필요 여부에 따라 설계된다. V-그루브(3)는 광학 정렬에 의해 에너지를 소모하지 않고 제어 시스템 없이 광학 섬유를 정렬한다.
본 발명에 따른 광자 집적 회로 기반의 양방향 광학 서브 어셈블리의 바람직한 실시예에서, 인/아웃 광학 섬유(7)의 코어와 V-그루브(3) 사이의 연결은 도 6 및 도 7에 도시된 바와 같이 에폭시 또는 다른 적절한 재료와 같은 접착제에 의해 수행된다. 따라서, 채용된 접착제는 광학 섬유가 V-그루브(3) 상에서 그 위치에 고정 및 안정되도록 한다.
본 발명에 따른 광자 집적 회로 기반의 양방향 광학 서브 어셈블리의 바람직한 실시예에서, 칩셋(9)과 캐비티(2) 사이의 연결은 도 8에 도시된 바와 같이 에폭시 또는 다른 적절한 재료와 같은 접착제에 의해 수행되며, 여기서 연결은 서브미크론 정밀도(submicron precision) 하에서 달성될 수 있다.
도 13, 도 14 및 도 16에 도시된 바와 같이, 적어도 하나의 칩셋(9)은 직류 라인(4) 또는 무선 주파수 라인(13)에 적어도 하나의 전기적 연결에 의해 연결되고, 상기 전기적 연결은 와이어 본딩(11) 및 솔더 범프(12)로 이루어진 그룹으로부터 선택되며, 솔더 범프(12)는 본 발명에 따른 광자 집적 회로에 기초한 양방향 광학 서브 어셈블리에 포함된 칩셋(9)을 반도체 디바이스, 집적 회로 칩, 집적 수동 디바이스, MEMS(microelectromechanical systems), 및 외부 회로와 같은 다른 디바이스와 플립 칩 기술, 또한 제어된 무너짐 활용 칩 연결(controlled collapse chip connection)로 알려진 방식에 의해 상호 연결하기 위해 사용될 수 있다.
또한, RF 라인들(13) 또는 DC 라인들(4)은 내부 연결성 및 또한 외부 디바이스들, 예를 들어, 외부 드라이버, 인쇄 회로 기판 및 열전 냉각기(TEC)와의 외부 연결성을 제공한다. 외부 연결성의 예로서, RF 라인들(13)은 외부 드라이버로부터 광자 집적 회로에 기초하여 양방향 광학 서브 어셈블리에 포함된 능동 칩셋들로 RF 신호들을 라우팅한다. 따라서, 호스팅 장치는 0Hz(DC 신호)로부터 최대 300GHz(RF 신호)까지의 주파수 도메인에서의 전기적 신호들을 외부 드라이버/소스로부터 칩셋 능동 컴포넌트들로 그리고 그 반대로 라우팅하도록 설계된 전기적 트랙들을 갖는다. RF 라인(13)은 도 9 및 도 15에 도시된 바와 같이 RF 신호 전송을 위해 사용된다.
전기적 연결성과 관련하여, RF 라인들(13) 또는 DC 라인들(4)은 또한, 단면도에서 TSV(16)를 나타내는 도 17에 도시된 바와 같이, 관통 실리콘 비아들 - TSV(16)에 의해 상이한 전도성 층들 및 접지 평면들을 전기적으로 연결하는 데 사용될 수 있으며, 여기서 전도체 재료(17)는 상기 TSV(16)의 양 단부들에 배치된다.
본 설명에서 사용되는 바와 같이, 표현 "약" 및 "대략"은 지정된 수의 대략 10%의 값의 범위를 언급한다.
본 명세서에서 사용되는 바와 같이, 표현 "실질적으로"는 실제 값이 원하는 값, 변수 또는 관련 한계의 약 10%, 특히 원하는 값, 변수 또는 관련 한계의 약 5%, 또는 특히 원하는 값, 변수 또는 관련 한계의 약 1%의 간격 내에 있음을 의미한다.
또한, 용어 "또는"은 배타적 "또는"이 아니라 포괄적 "또는"을 의미하는 것으로 의도된다. 즉, 달리 명시되지 않거나 문맥으로부터 명확하지 않는 한, 어구 "X가 A 또는 B를 채용한다"는 포괄적인 자연적 치환(natural inclusive permutation)들 중 임의의 것을 의미하는 것으로 의도된다. 즉, 어구 "X가 A 또는 B를 채용함"은 다음의 경우들 중 임의의 것에 의해 만족된다: X는 A를 채용함; X는 B를 채용함; 또는 X는 A 및 B 둘 모두를 채용함.
게다가, 본 출원 및 첨부된 청구항들에서 사용되는 것처럼 관사 "a" 및 "an"은 일반적으로 달리 명시되지 않거나 단수 형태로 지향되는 문맥으로부터 명백하지 않는 한 "하나 이상"을 의미하는 것으로 해석되어야 한다.
또한, 본 명세서에서 사용되는 바와 같이, 용어 "예시적인"은 어떤 것의 예시 또는 예로서 기능하는 것을 의미하도록 의도되고, 선호도를 나타내도록 의도되지 않는다.
전술한 청구물은 본 발명의 도시로서 제공되며, 이를 제한하는 것으로 해석되어서는 안 된다. 본 발명에 있어서 특정 실시예를 설명하기 위해 사용된 용어들은 본 발명을 한정하기 위해 해석되어서는 안 된다. 본 명세서에서 사용되는 바와 같이, 단수 형태의 정관사, 부정관사는, 명세서의 문맥이 명백하게 이와 상반되는 것을 나타내지 않는 한, 복수의 형태를 해석에 포함시키는 것을 목적으로 한다. 명세서에서 사용되는 "포함하다(comprise)" 및 "포함하다(include)"는 특징, 요소, 컴포넌트, 단계 및 관련된 동작의 존재를 특정하는 것으로 이해되어야 하며, 다른 특징, 요소, 컴포넌트, 단계 및 동작이 고려될 가능성을 배제하지 않는다.
이하의 청구항들의 본질적인 특성들을 수정하지 않는 한, 모든 수정들은 본 발명의 보호 범위 내에서 고려되어야 한다.
본 발명에 따른 다중기능 자가 지속 호스팅 장치 및 이를 포함하는 광자 집적 회로 기반 양방향 광학 서브 어셈블리는 광자 집적 회로 및 집적 회로 공동 패키징, 임의 배향 다중 칩셋의 호스팅 및 임의 배향 다중 광학 섬유의 광학 정렬로 이루어진 군에서 선택되는 적어도 하나의 어플리케이션에 채용될 수 있다.
에너지 제약 및 제한을 고려하면, 광자 집적 회로, 즉 광자 마이크로칩은 더 빨라지는 것 이외에 주목할만한 전력 절약 옵션을 포함하여 더 긴 시간 동안 작동할 수 있는 디바이스로 이어지는 높은 에너지 효율을 갖는다. 포토닉스(photonics)는 예를 들어, 통신, 의료 진단, 데이터 처리 산업, 모빌리티, 안전 및 보안, 및 농식품 분야에서 그 어플리케이션을 찾는다. 본 발명은 포토닉스가 이 새로운 도메인에서 중요한 탈바꿈(transformation)을 확실히 가져올 것을 확언한다. 결국 집적 포토닉스 시장의 잠재력은 막대한 수익을 창출할 수 있다.
광자 집적 회로(PICs) 영역의 본 발명은 또한 보안 양자 통신, 향상된 양자 감지, 및 양자 정보 처리에서 애플리케이션들을 위한 광자 양자 기술들을 구현하기 위한 선도적인 플랫폼들로 구체화되었다.
1: 가공된 웨이퍼;
2: 캐비티;
3: V-그루브;
4: 직류 라인;
5: 온도 센서;
6: 인/아웃 광학 섬유의 클래딩
7:인/아웃 광학 섬유;
8:칩셋의 광학 단부면;
9: 칩셋;
10: 서브마운트;
11: 와이어 본딩;
12: 솔더 범프;
13: 무선 주파수 라인;
14: 저항;
15: 광학 렌즈;
16: 관통 실리콘 비아;
17: 도전체 재료.
2: 캐비티;
3: V-그루브;
4: 직류 라인;
5: 온도 센서;
6: 인/아웃 광학 섬유의 클래딩
7:인/아웃 광학 섬유;
8:칩셋의 광학 단부면;
9: 칩셋;
10: 서브마운트;
11: 와이어 본딩;
12: 솔더 범프;
13: 무선 주파수 라인;
14: 저항;
15: 광학 렌즈;
16: 관통 실리콘 비아;
17: 도전체 재료.
Claims (29)
- 광자 집적 회로 및/또는 관련 칩셋 시스템 패키징을 위한 다중기능 자가 지속 호스팅 장치로서,
가공된 웨이퍼 (1);
상기 가공된 웨이퍼(1)의 상부 표면에 매립된 적어도 하나의 캐비티(2) - 상기 캐비티(2)는 칩셋(9) 및 광학 렌즈(15)로 이루어진 그룹으로부터 적어도 하나를 수용하도록 구성됨 -; 및
가공된 웨이퍼(1)의 상기 상부 표면 상에 또는 서브마운트(10) 내에 형성된 적어도 하나의 V-그루브(3)를 포함하는 것에 의해 특징되고,
상기 서브마운트(10)는 상기 가공된 웨이퍼(1)의 리세스에 부착되고;
상기 V-그루브는 상기 가공된 웨이퍼(1) 또는 상기 서브마운트(10)의 에지로부터 상기 캐비티(2)을 향해 연장되고; 및
상기 V-그루브(3)는 적어도 하나의 인/아웃 광학 섬유(7)를 수용하고 상기 인/아웃 광학 섬유(7)를 칩셋(8)의 광학 단부면과 광학적으로 정렬하도록 구성된,
다중기능 자가 지속 호스팅 장치. - 제1항에 있어서,
상기 가공된 웨이퍼(1)의 상기 상부 표면 상에 매립된 복수의 캐비티들(2)을 포함하는 것에 의해 특징되고, 각각의 캐비티(2)는 칩셋(9) 및 광학 렌즈(15)로 이루어진 그룹으로부터 적어도 하나를 수용하도록 구성되고, 상기 캐비티들(2)은 상기 가공된 웨이퍼(1)를 가로질러 임의의 배향으로 배치되는, 다중기능 자가 지속 호스팅 장치. - 제1항 또는 제2항에 있어서,
상기 캐비티들(2)이 상기 가공된 웨이퍼(1)를 가로질러 종방향으로 배치되어, 캐비티들(2)의 적어도 하나의 행을 형성하는 것에 의해 특징되는, 다중기능 자가 지속 호스팅 장치. - 제2항 또는 제3항에 있어서,
상기 가공된 웨이퍼(1)를 가로질러 횡방향으로 배치되는 복수의 캐비티들(2)이 캐비티들(2)의 적어도 하나의 열을 형성하는 것을 특징으로 하는, 다중기능 자가 지속 호스팅 장치. - 제2항 내지 제4항 중 어느 한 항에 있어서,
상기 V-그루브(3)의 상기 연장부에 대해 예각으로 연달아(in a row) 배치되는 상기 캐비티들(2)에 의해 특징되는, 다중기능 자가 유지 호스팅 장치. - 제1항 내지 제5항 중 어느 한 항에 있어서,
열 관리에 사용될 온도를 감지하도록 구성된 온도 센서(5)를 포함하는 것에 의해 특징되는, 다중기능 자가 지속 호스팅 장치. - 제6항에 있어서,
상기 온도 센서(5)가 서미스터인 것에 의해 특징되는, 다중기능 자가 지속 호스팅 장치. - 제6항 또는 제7항에 있어서,
상기 온도 센서(5)가 빌트-인 집적 평면 박막 서미스터인 것에 의해 특징되는, 다중기능 자가 지속 호스팅 장치. - 제1항 내지 제8항 중 어느 한 항에 있어서,
적어도 하나의 V-그루브(3)가 칩셋(8)의 상기 광학 단부면의 상기 종방향 연장부에 대해 예각으로 배치되는 것에 의해 특징되는, 다중기능 자가 지속 호스팅 장치. - 제1항 내지 제9항 중 어느 한 항에 있어서,
상기 가공된 웨이퍼(1) 상에 매립된 저항(14)을 포함하는 것에 의해 특징되는, 다중기능 자가 지속 호스팅 장치. - 제10항에 있어서,
상기 가공된 웨이퍼(1) 상에 매립된 상기 저항(14)이 빌트-인 집적 박막 저항인 것에 의해 특징되는, 다중기능 자가 유지 호스팅 장치. - 제1항 내지 제11항 중 어느 한 항에 있어서,
상기 가공된 웨이퍼(1) 상에 매립된 직류 라인(4) 또는 무선 주파수 라인(13)으로 이루어진 그룹 중 적어도 하나를 포함하는 것에 의해 특징되는, 다중기능 자가 지속 호스팅 장치. - 광자 집적 회로 및/또는 관련 칩셋 시스템 패키징을 위한 다중기능 자가 지속 호스팅 장치를 포함하는 것에 의해 특징되는 광자 집적 회로 기반 양방향 광학 서브 어셈블리로서,
가공된 웨이퍼 (1);
상기 가공된 웨이퍼(1)의 상부 표면에 매립된 적어도 하나의 캐비티(2) - 상기 캐비티(2)는 칩셋(9) 및 광학 렌즈(15)로 이루어진 그룹으로부터 적어도 하나를 수용하도록 구성됨 -; 및
상기 가공된 웨이퍼(1)의 상기 상부 표면 상에 또는 서브마운트(10) 내에 형성된 적어도 하나의 V-그루브(3)를 포함하고,
상기 서브마운트(10)는 상기 가공된 웨이퍼(1)의 리세스에 부착되고;
상기 V-그루브는 상기 가공된 웨이퍼(1) 또는 상기 서브마운트(10)의 에지로부터 상기 캐비티(2)을 향해 연장되고;
상기 V-그루브(3)는 적어도 하나의 인/아웃 광학 섬유(7)를 수용하고 상기 인/아웃 광학 섬유(7)를 칩셋(8)의 광학 단부면과 광학적으로 정렬하도록 구성되고;
상기 광자 집적 회로 기반 양방향 광학 서브 어셈블리는 상기 호스팅 장치의 상기 캐비티(2) 상에 고정된 칩셋(9) 및 광학 렌즈(15)로 이루어진 그룹 중 적어도 하나를 더 포함하고;
상기 광자 집적 회로 기반의 양방향 광학 서브 어셈블리는 상기 호스팅 장치의 상기 V-그루브(3)에 연결된 적어도 하나의 인/아웃 광학 섬유(7)를 더 포함하고;
상기 광자 집적 회로 기반의 양방향 광학 서브 어셈블리는 상기 인/아웃 광학 섬유(7)의 단부에 에지 결합에 의해 광학적으로 연결되는 칩셋(8)의 광학 단부면을 더 포함하는,
광자 집적 회로 기반 양방향 광학 서브 어셈블리. - 제13에 있어서,
상기 호스팅 장치는 상기 가공된 웨이퍼(1)의 상기 상부 표면 상에 매립된 복수의 캐비티들(2)을 포함하는 것에 의해 특징되고, 각각의 캐비티(2)는 칩셋(9) 및 광학 렌즈(15)로 구성된 그룹으로부터 적어도 하나를 수용하도록 구성되고, 상기 캐비티들(2)은 상기 가공된 웨이퍼(1)를 가로질러 임의의 배향으로 배치되는, 광자 집적 회로 기반 양방향 광학 서브 어셈블리. - 제13항 또는 제14항에 있어서,
상기 캐비티들(2)이 상기 호스팅 장치에서 상기 가공된 웨이퍼(1)를 가로질러 종방향으로 배치되어, 캐비티들(2)의 적어도 하나의 행을 형성하는 것에 의해 특징되는, 광자 집적 회로 기반 양방향 광학 서브 어셈블리. - 제14항 또는 제15항에 있어서,
상기 호스팅 장치내의 상기 가공된 웨이퍼(1)를 가로질러 횡방향으로 배치된 상기 복수의 캐비티들(2)이 캐비티들(2)의 적어도 하나의 열을 형성하는 것을 특징으로 하는, 광자 집적 회로 기반 양방향 광학 서브 어셈블리. - 제14항 내지 제16항 중 어느 한 항에 있어서,
상기 캐비티들(2)은 상기 V-그루브(3)의 상기 연장부에 대하여 예각으로 연달아 배치되는 것에 의해 특징되는, 광자 집적 회로 기반의 양방향 광학 서브 어셈블리. - 제13항 내지 제17항 중 어느 한 항에 있어서,
상기 호스팅 장치는 열 관리에 사용될 상기 광자 집적 회로 기반의 양방향 광학 서브 어셈블리의 온도를 감지하도록 구성된 온도 센서(5)를 포함하는 것에 의해 특징되는, 광자 집적 회로 기반 양방향 광학 서브 어셈블리. - 제18항에 있어서,
상기 온도 센서(5)가 서미스터, 예를 들어 빌트-인 집적 평면 박막 서미스터인 것에 의해 특징되며, 상기 서미스터는 온도 감응 칩셋(9)에 대한 열 관리 및 온도 제어를 실행하도록 구성된, 광자 집적 회로 기반 양방향 광학 서브 어셈블리. - 제13항 내지 제19항 중 어느 한 항에 있어서,
상기 인/아웃 광학 섬유(7) 또는 상기 광학 렌즈(15)와 칩셋(8)의 광학 단부면 사이의 상기 연결이 에지 결합에 의해 실행되는 것에 의해 특징되는, 광자 집적 회로 기반의 양방향 광학 서브 어셈블리. - 제13항 내지 제20항 중 어느 한 항에 있어서,
상기 가공된 웨이퍼(1) 상에 매립된 저항(14)을 포함하는 것에 의해 특징되고, 상기 저항(14)은 상기 광자 집적 회로 기반의 양방향 광학 서브 어셈블리에 열 흐름의 삽입을 위해 구성되는, 광자 집적 회로 기반 양방향 광학 서브 어셈블리. - 제21항에 있어서,
상기 저항(14)은 빌트-인 집적 박막 저항인 것에 의해 특징되는, 광자 집적 회로 기반의 양방향 광학 서브 어셈블리. - 제13항 내지 제22항 중 어느 한 항에 있어서,
적어도 하나의 V-그루브(3)가 칩셋(8)의 상기 광학 단부면의 상기 종방향 연장부에 대해 예각으로 배치되는 것에 의해 특징되는, 광자 집적 회로 기반의 양방향 광학 서브 어셈블리. - 제13항 내지 제23항 중 어느 한 항에 있어서,
상기 인/아웃 광학 섬유(7) 및 상기 V-그루브(3) 사이의 상기 연결은 에폭시 또는 다른 적절한 재료와 같은 접착제에 의해 수행되는 것에 의해 특징되는, 광자 집적 회로 기반의 양방향 광학 서브 어셈블리. - 제13항 내지 제24항 중 어느 한 항에 있어서,
상기 칩셋(9)과 상기 캐비티(2) 사이의 상기 연결은 에폭시 또는 다른 적절한 재료와 같은 접착제에 의해 수행되는 것에 의해 특징되는, 광자 집적 회로 기반의 양방향 광학 서브 어셈블리. - 제13항 내지 제25항 중 어느 한 항에 있어서,
적어도 하나의 칩셋(9)이 직류 라인(4) 또는 무선 주파수 라인(13)에 대한 적어도 전기적 연결에 의해 연결되는 것에 의해 특징되고, 상기 전기적 연결은 와이어 본딩(11) 및 솔더 범프(12)로 이루어진 그룹으로부터 선택되는, 양방향 광학 서브 어셈블리. - 제13항 내지 제26항 중 어느 한 항에 있어서,
광학 렌즈(15)는 인접한 칩셋(9)에 각각 배치된 칩셋(8)의 한 쌍의 광학 단부면과, 칩셋(8) 및 인/아웃 광학 섬유(7)의 한 쌍의 단부면으로 이루어진 그룹 중 적어도 하나를 광학 정렬하는 것에 의해 특징되는, 광자 집적 회로 기반의 양방향 광학 서브 어셈블리. - 제13항 내지 제27항 중 어느 한 항에 있어서,
상기 호스팅 장치는 상기 가공된 웨이퍼(1) 상에 매립된 직류 라인(4) 또는 무선 주파수 라인(13)으로 구성된 그룹 중 적어도 하나의 요소를 포함하는 것에 의해 특징되는, 광자 집적 회로 기반 양방향 광학 서브 어셈블리. - 광자 집적 회로 및 집적 회로 공동 패키징, 임의-배향 다중 칩셋의 호스팅 및 임의-배향 다중 광학 섬유의 광학적 정렬로 이루어진 그룹으로부터 선택된 적어도 하나의 애플리케이션에서, 제1항 내지 제12항 중 어느 한 항에 따른 다중기능 자가 지속 호스팅의 용도.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PT117262 | 2021-05-31 | ||
| PT11726221 | 2021-05-31 | ||
| PCT/IB2022/054917 WO2022254290A1 (en) | 2021-05-31 | 2022-05-25 | Multifunctional self-sustained hosting apparatus and related bidirectional optical sub assembly based on photonic integrated circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20240014497A true KR20240014497A (ko) | 2024-02-01 |
Family
ID=81927770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020237044975A Pending KR20240014497A (ko) | 2021-05-31 | 2022-05-25 | 광자 집적 회로 기반 다중기능 자가 지속 호스팅 장치 및 관련 양방향 광학 서브 어셈블리 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20240272383A1 (ko) |
| EP (1) | EP4348321B1 (ko) |
| JP (1) | JP2024522322A (ko) |
| KR (1) | KR20240014497A (ko) |
| CN (1) | CN117751312A (ko) |
| CA (1) | CA3220070A1 (ko) |
| WO (1) | WO2022254290A1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6888989B1 (en) | 2001-12-11 | 2005-05-03 | Phosistor Technologies, Inc. | Photonic chip mounting in a recess for waveguide alignment and connection |
| US7031576B2 (en) | 2003-07-25 | 2006-04-18 | National Semiconductor Corporation | Connectorized silicon bench for passively aligning optical fibers |
| US20190285813A1 (en) | 2018-03-14 | 2019-09-19 | Cisco Technology, Inc. | Fiber to chip alignment using passive vgroove structures |
| WO2020077285A1 (en) | 2018-10-12 | 2020-04-16 | Chiral Photonics, Inc. | Passive aligning optical coupler array |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5026138A (en) * | 1989-08-29 | 1991-06-25 | Gte Laboratories Incorporated | Multi-fiber alignment package for tilted facet optoelectronic components |
| US6917056B2 (en) * | 2001-01-31 | 2005-07-12 | Shipley Company, L.L.C. | Optoelectronic submount having an on-edge optoelectronic device |
| US6502999B1 (en) * | 2001-09-04 | 2003-01-07 | Jds Uniphase Corporation | Opto-electronic transceiver module and hermetically sealed housing therefore |
| US9151918B2 (en) * | 2010-08-26 | 2015-10-06 | Vi Systems Gmbh | Opto-electronic assembly for parallel high speed transmission |
| WO2018090024A1 (en) * | 2016-11-14 | 2018-05-17 | Kaiam Corp. | Transceiver high density module |
| US10438894B1 (en) * | 2018-05-30 | 2019-10-08 | Globalfoundries Inc. | Chip-to-chip and chip-to-substrate interconnections in multi-chip semiconductor devices |
-
2022
- 2022-05-25 CA CA3220070A patent/CA3220070A1/en active Pending
- 2022-05-25 US US18/565,979 patent/US20240272383A1/en active Pending
- 2022-05-25 WO PCT/IB2022/054917 patent/WO2022254290A1/en active Application Filing
- 2022-05-25 KR KR1020237044975A patent/KR20240014497A/ko active Pending
- 2022-05-25 CN CN202280050545.6A patent/CN117751312A/zh active Pending
- 2022-05-25 EP EP22727494.1A patent/EP4348321B1/en active Active
- 2022-05-25 JP JP2024517593A patent/JP2024522322A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6888989B1 (en) | 2001-12-11 | 2005-05-03 | Phosistor Technologies, Inc. | Photonic chip mounting in a recess for waveguide alignment and connection |
| US7031576B2 (en) | 2003-07-25 | 2006-04-18 | National Semiconductor Corporation | Connectorized silicon bench for passively aligning optical fibers |
| US20190285813A1 (en) | 2018-03-14 | 2019-09-19 | Cisco Technology, Inc. | Fiber to chip alignment using passive vgroove structures |
| WO2020077285A1 (en) | 2018-10-12 | 2020-04-16 | Chiral Photonics, Inc. | Passive aligning optical coupler array |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2024522322A (ja) | 2024-06-17 |
| EP4348321B1 (en) | 2024-11-06 |
| EP4348321C0 (en) | 2024-11-06 |
| EP4348321A1 (en) | 2024-04-10 |
| CA3220070A1 (en) | 2022-12-08 |
| US20240272383A1 (en) | 2024-08-15 |
| WO2022254290A1 (en) | 2022-12-08 |
| CN117751312A (zh) | 2024-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11275225B2 (en) | Method and system for an optical coupler for silicon photonics devices | |
| US10466433B2 (en) | Optical module including silicon photonics chip and coupler chip | |
| US6759687B1 (en) | Aligning an optical device system with an optical lens system | |
| Schow et al. | A 24-channel, 300 Gb/s, 8.2 pJ/bit, full-duplex fiber-coupled optical transceiver module based on a single “Holey” CMOS IC | |
| US7537394B2 (en) | Method for assembling a two substrate parallel optical sub-assembly | |
| CN111033335A (zh) | 使用基于SOI的垂直分离波导的具有1xM个输出端口的三维光路 | |
| TWI675229B (zh) | 包含矽光晶片和耦合器晶片的光學模組 | |
| US20110206379A1 (en) | Opto-electronic module with improved low power, high speed electrical signal integrity | |
| Ishii et al. | SMT-compatible large-tolerance" OptoBump" interface for interchip optical interconnections | |
| CN107040318A (zh) | 用于通信的方法和系统 | |
| EP2259113A1 (en) | Surface mount (smt) connector for VCSEL and photodiode arrays | |
| CN100529812C (zh) | 具有光电器件对准的光学组件 | |
| CN106256055A (zh) | 光电模块和光学元件 | |
| US7876984B2 (en) | Planar optical waveguide array module and method of fabricating the same | |
| CN114488414A (zh) | 用于光电系统的模块化组件 | |
| US20060088246A1 (en) | Multi-wavelength optical transceiver module, and multiplexer/demultiplexer using thin film filter | |
| EP3757639B1 (en) | Optical subassembly with interposer | |
| JP4638044B2 (ja) | 光送受信モジュール | |
| KR20240014497A (ko) | 광자 집적 회로 기반 다중기능 자가 지속 호스팅 장치 및 관련 양방향 광학 서브 어셈블리 | |
| ES3006510T3 (en) | Multifunctional self-sustained hosting apparatus and related bidirectional optical sub assembly based on photonic integrated circuit | |
| Brusberg et al. | On-board optical fiber and embedded waveguide interconnects | |
| Suzuki et al. | Low-cost optical subassembly using VCSEL pre-self-aligned with optical fiber for optical interconnect applications | |
| Hwang et al. | Simple and high-accuracy integration for parallel optical subassembly with 120-Gbits/s data transmission | |
| Warren | Low Cost, Injection Molded 120 Gbps Optical Backplane | |
| Nieweglowski et al. | Optical link for high-speed board-level parallel interconnections |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0105 | International application |
Patent event date: 20231227 Patent event code: PA01051R01D Comment text: International Patent Application |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20241205 Comment text: Request for Examination of Application |