[go: up one dir, main page]

KR20230126340A - 세라믹 기판 유닛 및 그 제조방법 - Google Patents

세라믹 기판 유닛 및 그 제조방법 Download PDF

Info

Publication number
KR20230126340A
KR20230126340A KR1020220023361A KR20220023361A KR20230126340A KR 20230126340 A KR20230126340 A KR 20230126340A KR 1020220023361 A KR1020220023361 A KR 1020220023361A KR 20220023361 A KR20220023361 A KR 20220023361A KR 20230126340 A KR20230126340 A KR 20230126340A
Authority
KR
South Korea
Prior art keywords
ceramic substrate
protrusion
heat sink
bonding
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020220023361A
Other languages
English (en)
Other versions
KR102789062B1 (ko
Inventor
이지형
Original Assignee
주식회사 아모그린텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모그린텍 filed Critical 주식회사 아모그린텍
Priority to KR1020220023361A priority Critical patent/KR102789062B1/ko
Priority to US18/840,791 priority patent/US20250191984A1/en
Priority to PCT/KR2023/001906 priority patent/WO2023163423A1/ko
Publication of KR20230126340A publication Critical patent/KR20230126340A/ko
Application granted granted Critical
Publication of KR102789062B1 publication Critical patent/KR102789062B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4878—Mechanical treatment, e.g. deforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2089—Modifications to facilitate cooling, ventilating, or heating for power electronics, e.g. for inverters for controlling motor
    • H05K7/20909—Forced ventilation, e.g. on heat dissipaters coupled to components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H01L2224/03831—Reworking, e.g. shaping involving a chemical process, e.g. etching the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H01L2224/0384—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Thermal Sciences (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 세라믹 기판 유닛 및 그 제조방법에 관한 것으로, 세라믹 기재의 상하면에 금속층이 구비된 세라믹 기판과, 세라믹 기판의 상부 금속층에 접합되고, 반도체 칩이 실장되도록 구성되며, 외부 둘레면에 계단 형태의 제1 돌출부가 형성된 상부 전극과, 세라믹 기판의 하부 금속층에 접합되고, 외부 둘레면에 계단 형태의 제2 돌출부가 형성된 히트싱크를 구비하여 열응력을 완화할 수 있다.

Description

세라믹 기판 유닛 및 그 제조방법{CERAMIC SUBSTRATE UNIT AND MANUFACTURING METHOD THEREOF}
본 발명은 세라믹 기판 유닛 및 그 제조방법에 관한 것으로, 더욱 상세하게는 에지 영역에 집중되는 응력을 용이하게 분산시킬 수 있는 세라믹 기판 유닛 및 그 제조방법에 관한 것이다.
일반적으로 전기차는 고전압 배터리에서 제공되는 직류 전압을, 모터를 구동하기 위한 교류 3상 전압으로 변환시키는 인버터가 필요하다.
이러한 인버터는 구동용 배터리의 높은 전압을 모터에 적합한 상태로 조절하여 공급하기 위한 파워모듈이 조립된다. 파워모듈은 전력의 변환을 위한 반도체 칩을 포함하는데, 이러한 반도체 칩은 고전압 고전류 동작으로 인해 고온의 열이 발생한다. 이러한 열이 지속되면 반도체 칩이 열화되고, 파워모듈의 성능이 저하되는 문제가 있다.
이를 해결하기 위해 세라믹 또는 금속 기판의 적어도 일면에 히트 싱크를 구비하여, 히트 싱크의 방열 기능을 통해 열에 의한 반도체 칩의 열화 현상을 방지하고 있다. 히트 싱크는 방열을 위해 금속재로 제조되는데, 이러한 금속의 히트 싱크의 경우에도 방열에 한계가 있어 한계 이상의 열이 발생할 경우 냉각 효율이 급격히 떨어져 고장의 원인이 되고 있다. 아울러, 반도체 칩이 실장되는 기판의 경우에도 열로 인한 휨 등이 발생하여 접합 특성이 저하되는 문제점이 있다.
특히, 모서리, 가장자리와 같이 응력(stresss)이 집중되는 에지 영역은 열 충격에 취약하기 때문에 내부 균열 및 분리가 쉽게 발생하는 문제점이 있다.
등록특허공보 제10-1896569호(2018.09.03 등록)
본 발명의 상술한 문제점을 해결하고자 안출된 것으로서, 본 발명은 상부 전극과 히트싱크 각각의 외부 둘레면에 계단 형태의 돌출부가 형성되어 에지 영역에 집중되는 열응력을 완화할 수 있도록 한 세라믹 기판 유닛 및 그 제조방법을 제공하는 데 그 목적이 있다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 실시예에 따른 세라믹 기판 유닛은, 세라믹 기재의 상하면에 금속층이 구비된 세라믹 기판과, 세라믹 기판의 상부 금속층에 접합되고, 반도체 칩이 실장되도록 구성되며, 외부 둘레면에 계단 형태의 제1 돌출부가 형성된 상부 전극과, 세라믹 기판의 하부 금속층에 접합되고, 외부 둘레면에 계단 형태의 제2 돌출부가 형성된 히트싱크를 구비할 수 있다.
제1 돌출부 및 제2 돌출부에서 계단을 이루는 각각의 단은 돌출되는 길이가 다를 수 있다. 여기서, 제1 돌출부 및 제2 돌출부에서 계단을 이루는 각각의 단은 세라믹 기판에 가까울수록 돌출 길이가 증가할 수 있다.
제1 돌출부 및 제2 돌출부에서 계단을 이루는 각각의 단은, 측면이 수평선에 대하여 직각인 형상일 수 있다.
한편, 제1 돌출부 및 제2 돌출부에서 계단을 이루는 각각의 단은 오목부를 포함하고, 오목부는 세라믹 기판 방향으로 오목한 형상일 수 있다. 여기서, 제1 돌출부 및 제2 돌출부 각각은, 어느 하나의 오목부와 다른 오목부가 접하는 부분에 돌출단부가 형성될 수 있다.
히트싱크는, 상면이 하부 금속층에 접합되는 본체부와, 본체부의 하면에 배치되고, 냉매가 유동하는 통로를 형성하는 유로부를 구비하고, 본체부는 외부 둘레면에 제2 돌출부가 형성될 수 있다. 여기서, 유로부는 막대 형상으로 구비되어 복수 개가 서로 간격을 두고 수평으로 배치될 수 있다.
상부 전극 및 히트싱크 각각은 Cu, Al, Cu 합금 중 어느 하나의 재료로 형성될 수 있다.
세라믹 기판의 상부 금속층과 상부 전극 사이에 배치되고, 세라믹 기판과 상부 전극을 접합시키는 제1 접합층을 더 포함하고, 제1 접합층은 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어지거나, Ag 소결체를 포함하는 재료로 이루어질 수 있다.
세라믹 기판의 하부 금속층과 히트싱크 사이에 배치되고, 세라믹 기판과 히트싱크를 접합시키는 제2 접합층을 더 포함하고, 제2 접합층은 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어지거나, Ag 소결체를 포함하는 재료로 이루어질 수 있다.
본 발명의 실시예에 따른 세라믹 기판 유닛 제조 방법은, 세라믹 기재의 상하면에 금속층이 구비된 세라믹 기판을 준비하는 단계와, 반도체 칩이 실장되도록 구성되고, 외부 둘레면에 계단 형태의 제1 돌출부가 형성된 상부 전극을 준비하는 단계와, 외부 둘레면에 계단 형태의 제2 돌출부가 형성된 히트싱크를 준비하는 단계와, 세라믹 기판의 상부 금속층에 상부 전극을 접합하고, 세라믹 기판의 하부 금속층에 히트싱크를 접합하는 단계를 포함할 수 있다.
상부 전극을 준비하는 단계에서, 제1 돌출부는 화학적 에칭, 절삭 가공 중 적어도 하나에 의해 형성할 수 있다.
히트싱크를 준비하는 단계에서, 제2 돌출부는 화학적 에칭, 절삭 가공 중 적어도 하나에 의해 형성할 수 있다.
히트싱크를 준비하는 단계에서, 히트싱크는 상면이 하부 금속층에 접합되는 본체부와, 본체부의 하면에 배치되고, 냉매가 유동하는 통로를 형성하는 복수의 유로부를 구비하고, 본체부는 외부 둘레면에 제2 돌출부가 형성될 수 있다.
세라믹 기판의 상부 금속층에 상부 전극을 접합하고, 세라믹 기판의 하부 금속층에 히트싱크를 접합하는 단계는, 상부 금속층과 상부 전극 사이에 제1 접합층을 배치하고, 하부 금속층과 히트싱크 사이에 제2 접합층을 배치하는 단계와, 제1 접합층 및 제2 접합층을 매개로 세라믹 기판에 상부 전극 및 히트싱크를 접합하는 단계를 포함하며, 제1 접합층 및 제2 접합층은 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어지거나, Ag 소결체를 포함한 재료로 이루어질 수 있다.
본 발명은 상부 전극 및 히트싱크 각각의 외부 둘레면에 계단 형태의 돌출부를 형성함으로써, 에지 영역의 에너지를 분산시켜 열응력을 완화할 수 있고, 세라믹 기판으로부터 분리되는 것을 방지하여 신뢰성을 확보할 수 있다.
또한, 본 발명은 외부 둘레면에 형성된 돌출부에서, 계단을 이루는 각각의 단은 세라믹 기판에 가까울수록 돌출 길이가 증가하도록 형성되기 때문에 에지 영역으로 갈수록 두께가 감소하여 접합 강도를 유지하면서 접합 스트레스를 최소화할 수 있다.
또한, 본 발명은 상부 전극이 Cu, Al, CuMo 합금 및 CuW 합금 중 어느 하나의 재료로 형성되고, 상대적으로 두꺼운 두께로 형성되기 때문에 고전압 고전류가 통전될 수 있고, 열전도성이 우수하여 고출력의 전력 변환용 파워모듈에 적용 가능하다.
또한, 본 발명은 히트싱크가 Cu, Al, CuMo 합금 및 CuW 합금 중 어느 하나의 재료로 형성되고, 상대적으로 두꺼운 두께로 형성되기 때문에 파워모듈에서 요구하는 고방열 조건을 만족할 수 있고, 휨을 억제할 수 있다.
또한, 본 발명은 반도체 칩으로부터 고온의 열이 발생하더라도 냉매가 유동하는 통로가 형성된 히트싱크에 의해 열이 빠르게 냉각되어 반도체 칩이 열화하지 않고 안정적으로 동작할 수 있다.
도 1은 본 발명의 일 실시예에 따른 세라믹 기판 유닛을 도시한 사시도이다.
도 2는 도 1의 A-A'선에 따른 단면도이다.
도 3은 도 2의 돌출부를 확대한 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 세라믹 기판 유닛에서 돌출부를 확대한 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 세라믹 기판 유닛에서 오목부가 3개인 돌출부를 확대한 단면도이다.
도 6은 본 발명의 일 실시예에 따른 세라믹 기판 유닛 제조방법을 도시한 흐름도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이고, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 또한, 본 명세서에서 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다.
실시예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드　또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는　"직접(directly)" 또는 "다른 층을 개재하여(indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위　또는 아래에 대한 기준은 도면을 기준으로 하는 것을 원칙으로 한다.
도면은 본 발명의 사상을 이해할 수 있도록 하기 위한 것일 뿐, 도면에 의해서 본 발명의 범위가 제한되는 것으로 해석되지 않아야 한다. 또한 도면에서 상대적인 두께, 길이나 상대적인 크기는 설명의 편의 및 명확성을 위해 과장될 수 있다.
도 1은 본 발명의 일 실시예에 따른 세라믹 기판 유닛을 도시한 사시도이고, 도 2는 도 1의 A-A'선에 따른 단면도이며, 도 3은 도 2의 돌출부를 확대한 단면도이다.
도 1 내지 도 3에 도시된 바에 의하면, 본 발명의 실시예에 따른 세라믹 기판 유닛(1)은 세라믹 기판(100), 상부 전극(200) 및 히트싱크(300)를 포함하여 구성될 수 있다.
세라믹 기판(100)은 AMB(Active Metal Brazing) 기판, DBC(Direct Bonded Copper) 기판, TPC(Thick Printing Copper) 기판 중 어느 하나일 수 있다. 이러한 세라믹 기판들은 세라믹 기재에 금속이 직접적으로 본딩되어 있는 기판들이다. 본 발명의 실시예에서 세라믹 기판(100)은 반도체 칩(미도시)으로부터 발생하는 열의 방열 효율을 높일 수 있도록, 세라믹 기재(110)와 상기 세라믹 기재(110)의 상하면에 상부 금속층(120) 및 하부 금속층(130)이 구비될 수 있다. 여기서, 세라믹 기재(110)의 두께는 0.32t일 수 있고, 상하부 금속층(120,130) 각각의 두께는 0.3t일 수 있다.
세라믹 기재(110)는 산화물계 또는 질화물계 세라믹 재료로 이루어질 수 있다. 예컨대, 세라믹 기재(110)는 알루미나(Al2O3), AlN, SiN, Si3N4, ZTA(Zirconia Toughened Alumina) 중 어느 하나일 수 있으나, 이에 한정되는 것은 아니다.
상부 금속층(120)은 세라믹 기재의 상면에 형성되고, 회로패턴 형상으로 구비될 수 있다. 예컨대, 상부 금속층(120)은 금속박 형태로 구비되어 세라믹 기재(110)의 상면에 브레이징 접합되고, 이후에 에칭에 의해 반도체 칩을 실장하는 전극 패턴 및 구동소자를 실장하는 전극 패턴으로 형성될 수 있다. 상부 금속층(120)은 Cu, Cu합금(CuMo 등), OFC, EPT Cu, Al 중 하나로 이루어지는 것을 일 예로 할 수 있다. OFC는 무산소동이다.
하부 금속층(130)은 세라믹 기재(110)의 하면에 형성되고, 열 전달이 용이하도록 평판으로 구비될 수 있다. 하부 금속층(130)은 Cu, Cu합금(CuMo 등), OFC, EPT Cu, Al 중 하나로 이루어진 금속박 형태로 구비되어 세라믹 기재(110)의 하면에 브레이징 접합될 수 있다.
상부 전극(200)은 세라믹 기판(100)의 상부 금속층(120)에 접합되고, 반도체 칩(미도시)이 실장되도록 구성될 수 있다. 이러한 상부 전극(200)은 세라믹 기판(100)의 상부 금속층(120)에 대응되는 형상으로 이루어져 상부 금속층(120)에 하면이 접합되고, 소정의 두께를 갖도록 형성될 수 있다.
구체적으로, 상부 전극(200)은 0.6mm 이상 9.0mm 이하의 두께를 갖도록 형성될 수 있다. 이와 같이 상부 전극(200)의 두께가 두껍게 형성될 경우 고전압 고전류가 통전될 수 있다. 철도 차량의 경우 일반 차량에 비해 고출력의 전력 변환이 이루어지기 때문에 상부 전극(200)은 전기전도도가 높아야 하고, 방열을 위해 열전도도도 높아야 한다. 본 발명의 실시예에 따른 세라믹 기판 유닛(1)은 상부 전극(200)이 Cu, Al, CuMo 합금 및 CuW 합금 중 어느 하나의 재료로 형성되고, 0.6mm 이상 9.0mm 이하의 비교적 두꺼운 두께로 형성되기 때문에 전기전도성 및 열전도성이 우수하여 고출력의 전력 변환용 파워모듈에 적용 가능하다는 장점이 있다.
또한, 상부 전극(200)은 외부 둘레면에 계단 형태의 제1 돌출부(210)가 형성될 수 있다. 여기서, 계단 형태는 다단을 이루는 형태를 의미한다. 모서리, 가장자리와 같이 응력(stresss)이 집중되는 에지 영역은 열 충격에 취약하기 때문에 내부 균열 및 분리가 쉽게 발생하는 문제점이 있다. 이러한 에지 부근의 응력 집중 현상으로 인해 급격한 온도 변화에서 상부 전극(200)이 세라믹 기판(100)의 상부 금속층(120)으로부터 분리되는 문제점이 있다. 이를 방지하기 위해서, 본 발명은 상부 전극(200)의 외부 둘레면에 계단 형태의 제1 돌출부(210)를 형성함으로써 에지 영역의 두께를 최소화하고, 이를 통해 에지 영역의 에너지를 분산시켜 열응력을 완화할 수 있다.
제1 돌출부(210)는 복수의 단을 갖는 형상으로 형성되며, 각각의 단은 0.35mm 내지 1.2mm 범위의 폭(w)을 갖도록 형성될 수 있다. 제1 돌출부(210)에서 각각의 단의 측면(211)은 수평선에 대하여 직각인 형상일 수 있다. 비록 도시되지는 않았으나, 제1 돌출부(210)에서 각각의 단의 측면(211)은 수평선에 대하여 예각 또는 둔각을 이루는 형상일 수도 있다. 또한, 제1 돌출부(210)에서 계단을 이루는 각각의 단은 돌출되는 길이가 다르게 형성될 수 있다. 구체적으로, 제1 돌출부(210)에서 계단을 이루는 각각의 단은 세라믹 기판(100)에 가까울수록 돌출 길이가 증가하도록 형성될 수 있고, 이로 인해 에지 영역으로 갈수록 두께가 감소하여 접합 강도를 유지하면서 접합 스트레스를 최소화할 수 있다.
상부 전극(200)에 실장되는 반도체 칩은 SiC, GaN, Si, LED, VCSEL 등의 반도체 칩일 수 있다. 이러한 반도체 칩은 솔더(Solder) 또는 은 페이스트(Ag Paste)를 포함하는 본딩층(미도시)에 의해 상부 전극(200)의 상면에 접합될 수 있다. 이때, 적어도 두 개의 반도체 칩이 상부 전극(200)에 접합될 수 있고, 이러한 반도체 칩은 와이어 본딩 또는 플립칩 본딩 등에 의해 전기적으로 연결될 수 있다.
상부 전극(200)은 세라믹 기판(100)의 상부 금속층(120)에 제1 접합층(10)을 매개로 접합될 수 있다. 이때, 제1 접합층(10)은 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어진 브레이징 접합층 또는 Ag 소결 접합층일 수 있다. 제1 접합층(10)이 브레이징 접합층일 경우, 브레이징 접합층은 세라믹 기판(100)의 상부 금속층(120)과 상부 전극(200) 사이에 배치될 수 있고, 브레이징 온도에서 세라믹 기판(100)과 상부 전극(200)을 일체로 접합시킬 수 있다. 브레이징 온도는 450℃ 이상에서 수행될 수 있다. Ag, AgCu 및 AgCuTi는 열전도도가 높아 접합력을 높이는 역할과 동시에 세라믹 기판(100)과 상부 전극(200) 간의 열 전달을 용이하게 하여 방열 효율을 높일 수 있다.
제1 접합층(10)이 Ag 소결 접합층일 경우, 제1 접합층(10)은 Ag 소결체를 포함하는 재료로 이루어질 수 있다. 일 예로, 제1 접합층(10)이 Ag 소결체 필름일 경우, Ag 소결체 필름은 세라믹 기판(100)의 상부 금속층(120)과 상부 전극(200) 사이에 배치될 수 있고, 이 상태에서 압력을 가하여 경화시킴으로써 세라믹 기판(100)과 상부 전극(200)이 일체로 접합될 수 있다. 이와 같이 Ag 소결체 필름을 경화시키는 방식은 상대적으로 낮은 압력과 낮은 온도에서 접합이 가능하고, 고온 안정성이 높으며, 접합 강도가 약 80MPa 정도로 우수하다. 이와 같이, 세라믹 기판(100)과 상부 전극(200)은 브레이징 접합, Ag Sintering 접합과 같은 접합 방식에 의해 서로 기밀하게 접합되어 접합 강도가 높고, 고온 신뢰성이 우수하다. 세라믹 기판(100)과 상부 전극(200)은 열화학적 접합을 통해 가접착된 후 브레이징 접합 또는 Ag Sintering 접합될 수도 있다. 이때, 열화학적 접합은 열융착, 접착제, 점착제 등을 이용한 접합일 수 있다.
히트싱크(300)는 세라믹 기판(100)의 하부 금속층(130)에 접합되고, 방열 효율을 높일 수 있도록 Cu, Al, CuMo 합금 및 CuW 합금 중 어느 하나의 재료로 형성될 수 있다. 일 예로, 히트싱크(300)는 Cu, Al, AlSiC, CuMo, CuW, Cu/CuMo/Cu, Cu/Mo/Cu 및 Cu/W/Cu 중 어느 하나 또는 이들의 복합소재로 이루어질 수 있다. 여기서, Cu, Al, AlSiC, CuMo, CuW, Cu/CuMo/Cu, Cu/Mo/Cu 및 Cu/W/Cu의 소재는 열전도도가 우수하고, AlSiC, CuMo, CuW, Cu/CuMo/Cu, Cu/Mo/Cu 및 Cu/W/Cu의 소재는 저열팽창 계수를 가져 세라믹 기판(100)과 접합 시 휨 발생을 최소화할 수 있다.
히트싱크(300)는 0.6mm 이상 9.0mm 이하의 두께를 갖도록 형성될 수 있다. 이러한 히트싱크(300)는 Cu, Al, CuMo 합금 및 CuW 합금 중 어느 하나의 재료로 형성되어 열전도성이 우수할 뿐만 아니라, 상부 전극(200)에 대응하여 0.6mm 이상 9.0mm 이하의 비교적 두꺼운 두께로 형성되기 때문에 휨을 억제할 수 있으며, 열이 넓게 펴지면서 방열되기 때문에 방열 성능도 높일 수 있다는 장점이 있다. 따라서, 반도체 칩으로부터 고온의 열이 발생하더라도 히트싱크(300)에 의해 방열이 효과적으로 이루어져 반도체 칩이 열화하지 않고 안정적으로 동작할 수 있다.
히트싱크(300)는 공랭식, 수냉식 중 어느 하나의 냉각 방법에 의해 동작할 수 있다. 여기서, 공랭식은 냉매로서 공기가 공급될 수 있고, 수냉식은 냉매로서 냉각수, 액체질소, 알코올, 기타 용매가 펌핑력에 의해 순환 공급될 수 있다. 일 예로, 수냉식 히트싱크(300)는 냉매의 유속이 조절됨에 따라 신속하게 열이 흡수 및 방출될 수 있고, 연속 순환하는 냉매에 의해 강제 냉각되어 반도체 칩의 과열을 방지할 수 있다.
히트싱크(300)는 Micro Channel, Pin Fin, Micro Jet, Slit 타입 중 어느 하나일 수 있으며, 본 실시예에서는 막대 형상인 복수 개의 유로부(302)가 서로 간격을 두고 수평으로 배치된 슬릿 타입의 히트싱크(300)를 설명하기로 한다.
히트싱크(300)는 상면이 세라믹 기판(100)의 하부 금속층(130)에 접합되는 본체부(301)와, 상기 본체부(301)의 하면에 배치되는 유로부(302)를 구비할 수 있다. 본체부(301)는 상면이 하부 금속층(130)과 직접적으로 접하며, 하부 금속층(130)과의 접합 면적을 최대한 크게 하여 접합력과 방열 성능을 높일 수 있도록 평판 형태로 구비될 수 있다. 유로부(302)는 본체부(301)의 하면에 복수 개가 서로 간격을 두고 배치되고, 냉매가 유동하는 통로를 형성할 수 있다. 비록 도시되지는 않았으나, 유로부(302)는 원기둥, 다각기둥, 눈물방울 형상, 다이아몬드 형상 등의 다양한 핀 형태로 구비될 수도 있다. 이러한 유로부(302)의 형상은 금형 가공, 에칭 가공, 밀링 가공, 기타 가공에 의해 구현될 수 있다.
여기서, 본체부(301)의 두께는 유로부(302)의 두께보다 두껍게 형성될 수 있다. 일 예로, 본체부(301)의 두께가 2.0mm이면, 돌출부(320)의 두께는 1.0mm일 수 있다. 본체부(301)는 세라믹 기판(100)의 하부 금속층(130)과 접하여 열이 직접적으로 전달되는 부분이기 때문에 유로부(302)의 두께보다 더 두껍게 형성되면 열이 넓게 퍼지면서 고온에서 휨을 억제하기가 용이하고, 방열 성능을 높일 수 있다.
히트싱크(300)는 외부 둘레면에 계단 형태의 제2 돌출부(310)가 형성될 수 있다. 구체적으로, 히트싱크(300)는 본체부(301)의 외부 둘레면에 계단 형태의 제2 돌출부(310)가 형성될 수 있다. 여기서, 계단 형태는 다단을 이루는 형태를 의미한다. 모서리, 가장자리와 같이 응력이 집중되는 에지 영역은 열 충격에 취약하기 때문에 내부 균열 및 분리가 쉽게 발생하는 문제점이 있다. 이러한 에지 부근의 응력 집중 현상으로 인해 히트싱크(300)는 급격한 온도 변화에서 세라믹 기판(100)의 하부 금속층(130)으로부터 분리되는 문제점이 있다. 이를 방지하기 위해서, 본 발명은 히트싱크(300)의 외부 둘레면에 계단으로 이루어진 제2 돌출부(210)를 형성함으로써 에지 영역의 두께를 최소화하고, 이를 통해 에지 영역의 에너지를 분산시켜 열응력을 완화할 수 있다.
제2 돌출부(310)는 복수의 단을 갖는 형상으로 형성되며, 각각의 단은 0.35mm 내지 1.2mm 범위의 폭(w)을 갖도록 형성될 수 있다. 제2 돌출부(310)에서 각각의 단의 측면(311)은 수평선에 대하여 직각인 형상일 수 있다. 비록 도시되지는 않았으나, 제2 돌출부(310)에서 각각의 단의 측면(311)은 수평선에 대하여 예각 또는 둔각을 이루는 형상일 수도 있다. 또한, 제2 돌출부(310)에서 계단을 이루는 각각의 단은 돌출되는 길이가 다르게 형성될 수 있다. 구체적으로, 제2 돌출부(310)에서 계단을 이루는 각각의 단은 세라믹 기판(100)에 가까울수록 돌출 길이가 증가하도록 형성될 수 있고, 이로 인해 에지 영역으로 갈수록 두께가 감소하여 접합 강도를 유지하면서 접합 스트레스를 최소화할 수 있다.
히트싱크(300)는 세라믹 기판(100)의 하부 금속층(130)에 제2 접합층(20)을 매개로 접합될 수 있다. 이때, 제2 접합층(20)은 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어진 브레이징 접합층 또는 Ag 소결 접합층일 수 있다. 제2 접합층(20)이 브레이징 접합층일 경우, 브레이징 접합층은 세라믹 기판(100)의 하부 금속층(130)과 히트싱크(300) 사이에 배치될 수 있고, 브레이징 온도에서 세라믹 기판(100)과 히트싱크(300)를 일체로 접합시킬 수 있다. 브레이징 온도는 450℃ 이상에서 수행될 수 있다. Ag, AgCu 및 AgCuTi는 열전도도가 높아 접합력을 높이는 역할과 동시에 세라믹 기판(100)과 히트싱크(300) 간의 열 전달을 용이하게 하여 방열 효율을 높일 수 있다.
제2 접합층(20)이 Ag 소결 접합층일 경우, 제2 접합층(20)은 Ag 소결체를 포함하는 재료로 이루어질 수 있다. 일 예로, 제2 접합층(20)이 Ag 소결체 필름일 경우, Ag 소결체 필름은 세라믹 기판(100)의 하부 금속층(130)과 히트싱크(300) 사이에 배치될 수 있고, 이 상태에서 압력을 가하여 경화시킴으로써 세라믹 기판(100)과 히트싱크(300)가 일체로 접합될 수 있다. 이와 같이 Ag 소결체 필름을 경화시키는 방식은 상대적으로 낮은 압력과 낮은 온도에서 접합이 가능하고, 고온 안정성이 높으며, 접합 강도가 약 80MPa 정도로 우수하다. 이와 같이, 세라믹 기판(100)과 히트싱크(300)는 브레이징 접합, Ag Sintering 접합과 같은 접합 방식에 의해 서로 기밀하게 접합되어 수압, 유압 등에 견딜 수 있는 높은 접합 강도를 가질 수 있고, 고온 신뢰성이 우수하다. 세라믹 기판(100)과 히트싱크(300)는 열화학적 접합을 통해 가접착된 후 브레이징 접합 또는 Ag Sintering 접합될 수도 있다. 이때, 열화학적 접합은 열융착, 접착제, 점착제 등을 이용한 접합일 수 있다.
도 4는 본 발명의 다른 실시예에 따른 세라믹 기판 유닛에서 돌출부를 확대한 단면도이다.
도 4에 도시된 바에 의하면, 본 발명의 다른 실시예에 따른 세라믹 기판 유닛(1')은 상부 전극(200')의 제1 돌출부(210')에서 계단을 이루는 각각의 단이 제1 오목부(212')를 포함하고, 히트싱크(300')의 제2 돌출부(310')에서 계단을 이루는 각각의 단이 제2 오목부(312')를 포함하도록 구성될 수 있다. 제1 및 제2 오목부(212',312')는 곡선 형태의 경사를 갖고, 세라믹 기판(100) 방향으로 오목한 형상으로 형성될 수 있다.
상부 전극(200') 및 히트싱크(300') 각각은 2개의 오목부(212',312')를 포함한 돌출부(210',310')가 형성될 수 있다. 또한, 도 5에 도시된 바와 같이 상부 전극(200') 및 히트싱크(300') 각각은 3개의 오목부(212',312')를 포함한 돌출부(210',310')가 형성될 수도 있으며, 오목부(212',312')의 개수는 이에 한정되지는 않는다.
제1 돌출부(210')는 어느 하나의 제1 오목부(212')와 다른 오목부(212')가 접하는 부분에 뾰족한 형상의 제1 돌출단부(213')가 형성될 수 있다. 제2 돌출부(310')는 어느 하나의 제2 오목부(312')와 다른 오목부(312')가 접하는 부분에 뾰족한 형상의 제2 돌출단부(312')가 형성될 수 있다. 이와 같이, 제1 및 제2 오목부(212',312')가 곡선 형태의 경사를 갖고, 세라믹 기판(100) 방향으로 오목한 형상으로 형성됨으로써 에지 부근의 응력 집중 현상을 완화시킬 수 있다.
도 6은 본 발명의 일 실시예에 따른 세라믹 기판 유닛 제조방법을 도시한 흐름도이다.
본 발명의 일 실시예에 따른 세라믹 기판 유닛 제조방법은 도 6에 도시된 바와 같이, 세라믹 기재(110)의 상하면에 금속층(120,130)이 구비된 세라믹 기판(100)을 준비하는 단계(S10)와, 반도체 칩이 실장되도록 구성되고, 외부 둘레면에 계단 형태의 돌출부(210)가 형성된 상부 전극(200)을 준비하는 단계(S20)와, 외부 둘레면에 계단 형태의 돌출부(310)가 형성된 히트싱크(300)를 준비하는 단계(S30)와, 세라믹 기판(100)의 상부 금속층(120)에 상부 전극(200)을 접합하고, 세라믹 기판(100)의 하부 금속층(130)에 히트싱크(300)를 접합하는 단계(S40)를 포함할 수 있다. 여기서, 각각의 단계는 순차적으로 수행되거나, 서로 순서를 바꾸어 수행될 수 있고, 실질적으로 동시에 수행될 수도 있다. 본 실시예에서는 제1 돌출부(210) 및 제2 돌출부(310)가 접합하는 단계(S40) 이전에 형성되지만, 접합하는 단계(S40) 이후에 상부 전극(200) 및 히트싱크(300) 각각의 외부 둘레면을 가공하여 제1 돌출부(210) 및 제2 돌출부(310)를 형성할 수도 있다.
세라믹 기판(100)을 준비하는 단계(S10)에서, 세라믹 기판(100)은 세라믹 기재(110)의 상하면에 금속층(120,130)을 구비한 AMB(Active Metal Brazing) 기판, DBC(Direct Bonded Copper) 기판, TPC(Thick Printing Copper) 기판 중 어느 하나일 수 있다.
상부 전극(200)을 준비하는 단계(S20)에서, 상부 전극(200)은 반도체 칩이 실장되도록 구성되고, 세라믹 기판(100)의 상부 금속층(120)에 대응되는 형상으로 이루어질 수 있다. 이러한 상부 전극(200)은 Cu, Al, CuMo 합금 및 CuW 합금 중 어느 하나의 재료로 형성되고, 0.6mm 이상 9.0mm 이하의 비교적 두꺼운 두께로 형성되기 때문에 전기전도성 및 열전도성이 우수하여 고출력의 전력 변환용 파워모듈에 적용 가능하다.
상부 전극(200)을 준비하는 단계(S20)에서, 상부 전극(200)은 반도체 칩이 실장되도록 구성되고, 외부 둘레면에 계단 형태의 제1 돌출부(210)가 형성될 수 있다. 이와 같이, 상부 전극(200)에서 외부 둘레면과 같은 에지 영역에 계단으로 이루어진 제2 돌출부(310)가 형성될 경우, 급격한 온도 변화에서 에지 영역에 집중되는 응력을 용이하게 분산시켜 열응력을 완화할 수 있다.
상부 전극(200)을 준비하는 단계(S20)에서, 제1 돌출부(210)는 화학적 에칭, 절삭 가공 중 적어도 하나에 의해 형성할 수 있다. 비록 도시되지는 않았으나, 화학적 에칭의 경우, 상부 전극(200)의 일면에 적어도 하나의 마스크(미도시)를 형성한 후 마스크에 의해 노출된 상부 전극(200)을 선택적으로 식각하여 제1 돌출부(210)를 형성할 수 있다. 또한, 절삭 가공은 기계적 밀링가공 등의 방식으로 상부 전극(200)을 가공하여 제1 돌출부(210)를 형성할 수 있다. 아울러, 절삭 가공으로 상부 전극(200)의 일부를 깎아낸 이후에 화학적 에칭으로 미세하게 식각하여 제1 돌출부(210)를 형성할 수도 있다.
히트싱크(300)를 준비하는 단계(S30)에서, 히트싱크(300)는 외부 둘레면에 계단 형태의 제2 돌출부(310)가 형성될 수 있다. 이와 같이, 히트싱크(300)에서 외부 둘레면과 같은 에지 영역에 계단으로 이루어진 제2 돌출부(310)가 형성될 경우, 급격한 온도 변화에서 에지 영역에 집중되는 응력을 용이하게 분산시켜 열응력을 완화할 수 있다.
히트싱크(300)를 준비하는 단계(S30)에서, 제2 돌출부(310)는 화학적 에칭, 절삭 가공 중 적어도 하나에 의해 형성할 수 있다. 비록 도시되지는 않았으나, 화학적 에칭의 경우, 히트싱크(300)의 일면에 적어도 하나의 마스크(미도시)를 형성한 후 마스크에 의해 노출된 히트싱크(300)를 선택적으로 식각하여 제2 돌출부(310)를 형성할 수 있다. 또한, 절삭 가공은 기계적 밀링가공 등의 방식으로 히트싱크(300)를 가공하여 제2 돌출부(310)를 형성할 수 있다. 아울러, 절삭 가공으로 히트싱크(300)의 일부를 깎아낸 이후에 화학적 에칭으로 미세하게 식각하여 제2 돌출부(310)를 형성할 수도 있다.
히트싱크(300)를 준비하는 단계(S30)에서, 히트싱크(300)는 0.6mm 이상 9.0mm 이하의 두께를 갖도록 형성될 수 있다. 이러한 히트싱크(300)는 Cu, Al, CuMo 합금 및 CuW 합금 중 어느 하나의 재료로 형성되어 열전도성이 우수할 뿐만 아니라, 상부 전극(200)에 대응하여 0.6mm 이상 9.0mm 이하의 비교적 두꺼운 두께로 형성되기 때문에 휨을 억제할 수 있으며, 열이 넓게 펴지면서 방열되기 때문에 방열 성능도 높일 수 있다는 장점이 있다.
히트싱크(300)를 준비하는 단계(S30)에서, 히트싱크(300)는 본체부(301) 및 유로부(302)가 구비될 수 있다. 본체부(301)는 상면이 하부 금속층(130)에 접합되는 부분으로 접합 면적을 최대한 크게 할 수 있도록 평판 형태로 구비될 수 있다. 여기서, 본체부(301)는 외부 둘레면에 상술한 제2 돌출부(310)가 형성될 수 있다. 유로부(302)는 본체부(301)의 하면에 복수 개가 서로 간격을 두고 배치되고, 냉매가 유동하는 통로를 형성할 수 있다. 이러한 돌출부(320)의 형상은 금형 가공, 에칭 가공, 밀링 가공, 기타 가공에 의해 구현될 수 있다. 또한, 본체부(301)의 두께는 유로부(302)의 두께보다 두껍게 형성될 수 있다. 일 예로, 본체부(301)의 두께가 2.0mm이면, 돌출부(320)의 두께는 1.0mm일 수 있다.
세라믹 기판(100)의 상부 금속층(120)에 상부 전극(200)을 접합하고, 세라믹 기판(100)의 하부 금속층(130)에 히트싱크(300)를 접합하는 단계(S40)는, 세라믹 기판(100)의 상부 금속층(120)과 상부 전극(200) 사이에 제1 접합층(10)을 배치하고, 세라믹 기판(100)의 하부 금속층(130)과 히트싱크(300) 사이에 제2 접합층(20)을 배치하는 단계와, 제1 접합층(10) 및 제2 접합층(20)을 매개로 세라믹 기판(100)에 상부 전극(200) 및 히트싱크(300)를 접합하는 단계를 포함할 수 있다.
여기서, 제1 및 제2 접합층(10,20)은 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어지거나, Ag 소결체를 포함하는 재료로 이루어질 수 있다. 제1 및 제2 접합층(10,20)이 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어진 브레이징 접합층일 경우, 브레이징 접합층은 세라믹 기판(100)의 하부 금속층(130)과 히트싱크(300) 사이에 배치될 수 있고, 세라믹 기판(100)과 히트싱크(300)를 일체로 접합시킬 수 있다. 이러한 제1 및 제2 접합층(10,20)은 도금, 페이스트 도포, 포일(foil) 부착 중 어느 하나의 방법에 의해 형성될 수 있고, 두께는 약 0.3㎛ 내지 3.0㎛일 수 있다. 브레이징 접합은 450℃ 이상, 바람직하게는 780~900℃에서 수행될 수 있고, 접합력을 높이기 위해 브레이징 중에 지그에 의한 가압을 실시할 수 있다.
제1 및 제2 접합층(10,20)이 Ag 소결 접합층일 경우, 제1 및 제2 접합층(10,20)은 Ag 소결체를 포함하는 재료로 이루어질 수 있다. 일 예로, 제2 접합층(20)이 Ag 소결체 필름일 경우, Ag 소결체 필름은 상부 금속층(120)과 상부 전극(200) 사이, 하부 금속층(130)과 히트싱크(300) 사이에 배치될 수 있고, 이 상태에서 압력을 가하여 경화시킴으로써 세라믹 기판(100)에 상부 전극(200) 및 히트싱크(300)가 일체로 접합될 수 있다. 이와 같이 Ag 소결체 필름을 경화시키는 방식은 상대적으로 낮은 압력과 낮은 온도에서 접합이 가능하고, 고온 안정성이 높으며, 접합 강도가 약 80MPa 정도로 우수하다.
상술한 본 발명의 세라믹 기판 유닛은 상부 전극 및 히트싱크 각각의 외부 둘레면에 계단 형태의 돌출부를 형성함으로써, 에지 영역의 에너지를 분산시켜 열응력을 완화할 수 있고, 세라믹 기판으로부터 분리되는 것을 방지하여 신뢰성을 확보할 수 있다.
또한, 본 발명의 세라믹 기판 유닛은 세라믹 기판(100)의 상하부 금속층(120,130) 각각에 두께가 0.6mm 이상 9.0mm 이하의 범위인 상부 전극(200)과 히트싱크(300)가 접합된 구조이므로 고출력의 전력 변환 용도로 사용되거나 열적 특성의 보장이 요구되는 장치 등에 적용이 가능하다.
또한, 본 발명의 세라믹 기판 유닛은 상부 전극(200)과 히트싱크(300)가 세라믹 기판(100)의 상하부 금속층(120,130) 각각에 브레이징 접합 또는 Ag Sintering 접합되기 때문에 견고한 접합력과 우수한 열전도도를 가져 파워모듈에서 요구하는 고방열 조건을 만족할 수 있다.
상술한 본 발명의 세라믹 기판 유닛은 단면 또는 양면 냉각 파워모듈 외에도 고전력 및 고방열 특성이 필요한 다양한 장치 적용 가능하다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
1,1': 세라믹 기판 유닛 10: 제1 접합층
20: 제2 접합층 100,100': 세라믹 기판
110: 세라믹 기재 120: 상부 금속층
130: 하부 금속층 200,200': 상부 전극
210,210': 제1 돌출부 211,311: 측면
212': 제1 오목부 213': 제1 돌출단부
300,300': 히트싱크 301: 평면부
302: 유로부 310,310': 제2 돌출부
312': 제2 오목부 313':제2 돌출단부

Claims (16)

  1. 세라믹 기재의 상하면에 금속층이 구비된 세라믹 기판;
    상기 세라믹 기판의 상부 금속층에 접합되고, 반도체 칩이 실장되도록 구성되며, 외부 둘레면에 계단 형태의 제1 돌출부가 형성된 상부 전극; 및
    상기 세라믹 기판의 하부 금속층에 접합되고, 외부 둘레면에 계단 형태의 제2 돌출부가 형성된 히트싱크;
    를 구비한 세라믹 기판 유닛.
  2. 제1항에 있어서,
    상기 제1 돌출부 및 상기 제2 돌출부에서 상기 계단을 이루는 각각의 단은 돌출되는 길이가 다른 세라믹 기판 유닛.
  3. 제1항에 있어서,
    상기 제1 돌출부 및 상기 제2 돌출부에서 상기 계단을 이루는 각각의 단은 상기 세라믹 기판에 가까울수록 돌출 길이가 증가하는 세라믹 기판 유닛.
  4. 제1항에 있어서,
    상기 제1 돌출부 및 상기 제2 돌출부에서 상기 계단을 이루는 각각의 단은,
    측면이 수평선에 대하여 직각인 형상인 세라믹 기판 유닛.
  5. 제1항에 있어서,
    상기 제1 돌출부 및 상기 제2 돌출부에서 상기 계단을 이루는 각각의 단은 오목부를 포함하고,
    상기 오목부는 상기 세라믹 기판 방향으로 오목한 형상인 세라믹 기판 유닛.
  6. 제5항에 있어서,
    상기 제1 돌출부 및 상기 제2 돌출부 각각은,
    어느 하나의 오목부와 다른 오목부가 접하는 부분에 돌출단부가 형성된 세라믹 기판 유닛.
  7. 제1항에 있어서,
    상기 히트싱크는,
    상면이 상기 하부 금속층에 접합되는 본체부; 및
    상기 본체부의 하면에 배치되고, 냉매가 유동하는 통로를 형성하는 유로부를 구비하고,
    상기 본체부는 외부 둘레면에 상기 제2 돌출부가 형성된 세라믹 기판 유닛.
  8. 제7항에 있어서,
    상기 유로부는 막대 형상으로 구비되어 복수 개가 서로 간격을 두고 수평으로 배치된 세라믹 기판 유닛.
  9. 제1항에 있어서,
    상기 상부 전극 및 상기 히트싱크 각각은 Cu, Al, Cu 합금 중 어느 하나의 재료로 형성된 세라믹 기판 유닛.
  10. 제1항에 있어서,
    상기 세라믹 기판의 상부 금속층과 상기 상부 전극 사이에 배치되고, 상기 세라믹 기판과 상기 상부 전극을 접합시키는 제1 접합층을 더 포함하고,
    상기 제1 접합층은 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어지거나, Ag 소결체를 포함하는 재료로 이루어진 세라믹 기판 유닛.
  11. 제1항에 있어서,
    상기 세라믹 기판의 하부 금속층과 상기 히트싱크 사이에 배치되고, 상기 세라믹 기판과 상기 히트싱크를 접합시키는 제2 접합층을 더 포함하고,
    상기 제2 접합층은 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어지거나, Ag 소결체를 포함하는 재료로 이루어진 세라믹 기판 유닛.
  12. 세라믹 기재의 상하면에 금속층이 구비된 세라믹 기판을 준비하는 단계;
    반도체 칩이 실장되도록 구성되고, 외부 둘레면에 계단 형태의 제1 돌출부가 형성된 상부 전극을 준비하는 단계;
    외부 둘레면에 계단 형태의 제2 돌출부가 형성된 히트싱크를 준비하는 단계;
    상기 세라믹 기판의 상부 금속층에 상기 상부 전극을 접합하고, 상기 세라믹 기판의 하부 금속층에 상기 히트싱크를 접합하는 단계를 포함하는 세라믹 기판 유닛 제조방법.
  13. 제12항에 있어서,
    상기 상부 전극을 준비하는 단계에서,
    상기 제1 돌출부는 화학적 에칭, 절삭 가공 중 적어도 하나에 의해 형성하는 세라믹 기판 유닛 제조방법.
  14. 제12항에 있어서,
    상기 히트싱크를 준비하는 단계에서,
    상기 제2 돌출부는 화학적 에칭, 절삭 가공 중 적어도 하나에 의해 형성하는 세라믹 기판 유닛 제조방법.
  15. 제12항에 있어서,
    상기 히트싱크를 준비하는 단계에서,
    상기 히트싱크는,
    상면이 상기 하부 금속층에 접합되는 본체부; 및
    상기 본체부의 하면에 배치되고, 냉매가 유동하는 통로를 형성하는 복수의 유로부를 구비하고,
    상기 본체부는 외부 둘레면에 상기 제2 돌출부가 형성된 세라믹 기판 유닛 제조방법.
  16. 제12항에 있어서,
    상기 세라믹 기판의 상부 금속층에 상기 상부 전극을 접합하고, 상기 세라믹 기판의 하부 금속층에 상기 히트싱크를 접합하는 단계는,
    상기 상부 금속층과 상기 상부 전극 사이에 제1 접합층을 배치하고, 상기 하부 금속층과 상기 히트싱크 사이에 제2 접합층을 배치하는 단계; 및
    상기 제1 접합층 및 상기 제2 접합층을 매개로 상기 세라믹 기판에 상기 상부 전극 및 상기 히트싱크를 접합하는 단계를 포함하며,
    상기 제1 접합층 및 제2 접합층은 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어지거나, Ag 소결체를 포함한 재료로 이루어진 세라믹 기판 유닛 제조방법.
KR1020220023361A 2022-02-23 2022-02-23 세라믹 기판 유닛 및 그 제조방법 Active KR102789062B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220023361A KR102789062B1 (ko) 2022-02-23 2022-02-23 세라믹 기판 유닛 및 그 제조방법
US18/840,791 US20250191984A1 (en) 2022-02-23 2023-02-09 Ceramic substrate unit and method for manufacturing same
PCT/KR2023/001906 WO2023163423A1 (ko) 2022-02-23 2023-02-09 세라믹 기판 유닛 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220023361A KR102789062B1 (ko) 2022-02-23 2022-02-23 세라믹 기판 유닛 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20230126340A true KR20230126340A (ko) 2023-08-30
KR102789062B1 KR102789062B1 (ko) 2025-03-31

Family

ID=87766258

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220023361A Active KR102789062B1 (ko) 2022-02-23 2022-02-23 세라믹 기판 유닛 및 그 제조방법

Country Status (3)

Country Link
US (1) US20250191984A1 (ko)
KR (1) KR102789062B1 (ko)
WO (1) WO2023163423A1 (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0831990A (ja) * 1994-07-15 1996-02-02 Mitsubishi Materials Corp 放熱フィン
JP2011091184A (ja) * 2009-10-22 2011-05-06 Denki Kagaku Kogyo Kk 半導体搭載用回路基板及びその製造方法
KR20160122853A (ko) * 2014-04-25 2016-10-24 미쓰비시 마테리알 가부시키가이샤 파워 모듈용 기판 유닛 및 파워 모듈
KR20180066134A (ko) * 2015-10-08 2018-06-18 미쓰비시 마테리알 가부시키가이샤 히트 싱크가 부착된 파워 모듈용 기판 및 파워 모듈
KR101896569B1 (ko) 2016-12-01 2018-09-07 권오정 반도체 모듈의 방열 장치
KR20190119000A (ko) * 2016-08-30 2019-10-21 주식회사 아모센스 세라믹 기판 및 그 제조방법
KR20200127512A (ko) * 2019-05-02 2020-11-11 주식회사 아모센스 세라믹 기판 및 세라믹 기판 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6221590B2 (ja) * 2013-10-02 2017-11-01 日産自動車株式会社 絶縁基板と冷却器の接合構造体、その製造方法、パワー半導体モジュール、及びその製造方法
KR102031727B1 (ko) * 2016-08-30 2019-10-14 주식회사 아모센스 세라믹 기판 및 그 제조방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0831990A (ja) * 1994-07-15 1996-02-02 Mitsubishi Materials Corp 放熱フィン
JP2011091184A (ja) * 2009-10-22 2011-05-06 Denki Kagaku Kogyo Kk 半導体搭載用回路基板及びその製造方法
KR20160122853A (ko) * 2014-04-25 2016-10-24 미쓰비시 마테리알 가부시키가이샤 파워 모듈용 기판 유닛 및 파워 모듈
KR20180066134A (ko) * 2015-10-08 2018-06-18 미쓰비시 마테리알 가부시키가이샤 히트 싱크가 부착된 파워 모듈용 기판 및 파워 모듈
KR20190119000A (ko) * 2016-08-30 2019-10-21 주식회사 아모센스 세라믹 기판 및 그 제조방법
KR101896569B1 (ko) 2016-12-01 2018-09-07 권오정 반도체 모듈의 방열 장치
KR20200127512A (ko) * 2019-05-02 2020-11-11 주식회사 아모센스 세라믹 기판 및 세라믹 기판 제조 방법

Also Published As

Publication number Publication date
US20250191984A1 (en) 2025-06-12
WO2023163423A1 (ko) 2023-08-31
KR102789062B1 (ko) 2025-03-31

Similar Documents

Publication Publication Date Title
EP2018667B1 (en) Power semiconductor module
US9338877B2 (en) Power electronics assemblies, insulated metal substrate assemblies, and vehicles incorporating the same
US20040164403A1 (en) Semiconductor device with semiconductor chip formed by using wide gap semiconductor as base material
JP5151080B2 (ja) 絶縁基板および絶縁基板の製造方法並びにパワーモジュール用基板およびパワーモジュール
JP2016054279A (ja) 半導体レーザ
KR102789072B1 (ko) 세라믹 기판 유닛 및 그 제조방법
JP2017220609A (ja) 半導体モジュール
KR102730271B1 (ko) 세라믹 기판 유닛 및 그 제조방법
KR102789062B1 (ko) 세라믹 기판 유닛 및 그 제조방법
US20240347416A1 (en) Heatsink-integrated ceramic substrate and method for manufacturing same
KR102645303B1 (ko) 세라믹 기판 및 그 제조방법
KR102802844B1 (ko) 세라믹 기판 유닛 및 그 제조방법
US20240404927A1 (en) Ceramic substrate for power module, method for manufacturing same, and power module having same
JP2021034654A (ja) レーザ装置
KR102744232B1 (ko) 세라믹 기판 유닛 및 그 제조방법
KR102799465B1 (ko) 파워모듈 및 그 제조방법
US20250069983A1 (en) Ceramic substrate unit and manufacturing method therefor
KR20240068192A (ko) 파워모듈용 세라믹 기판 및 그 제조방법
KR20230153818A (ko) 세라믹 기판 제조방법
TWI778499B (zh) 具有導角金屬間隔單元的電源模組
KR20230119336A (ko) 세라믹 기판 유닛 및 그 제조방법
KR20240041536A (ko) 히트싱크 일체형 파워모듈용 기판 및 그 제조방법
KR20240032414A (ko) 세라믹 기판 제조방법
KR102588851B1 (ko) 파워모듈 및 그 제조방법
KR20240032231A (ko) 세라믹 기판 유닛 및 그 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20220223

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20230209

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20220223

Comment text: Patent Application

PG1501 Laying open of application
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240701

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20250325

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20250326

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20250326

End annual number: 3

Start annual number: 1

PG1601 Publication of registration