[go: up one dir, main page]

KR20220154595A - 비아-퍼스트 자기정렬 인터커넥트 형성 프로세스 - Google Patents

비아-퍼스트 자기정렬 인터커넥트 형성 프로세스 Download PDF

Info

Publication number
KR20220154595A
KR20220154595A KR1020220003862A KR20220003862A KR20220154595A KR 20220154595 A KR20220154595 A KR 20220154595A KR 1020220003862 A KR1020220003862 A KR 1020220003862A KR 20220003862 A KR20220003862 A KR 20220003862A KR 20220154595 A KR20220154595 A KR 20220154595A
Authority
KR
South Korea
Prior art keywords
edge
hard mask
opening
metal line
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020220003862A
Other languages
English (en)
Other versions
KR102773210B1 (ko
Inventor
유-체 라이
야 후이 창
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20220154595A publication Critical patent/KR20220154595A/ko
Application granted granted Critical
Publication of KR102773210B1 publication Critical patent/KR102773210B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Photovoltaic Devices (AREA)

Abstract

구조체는 유전체층과, 상기 유전체층 내에 금속 라인을 포함한다. 금속 라인은 상기 금속 라인의 길이 방향으로 연장되는 제1 직선 에지 및 제2 직선 에지를 가진다. 제1 직선 에지와 제2 직선 에지는 서로에 대해 평행하다. 비아가 상기 금속 라인의 아래에 놓이고 상기 금속 라인에 연결된다. 비아는 상기 제1 직선 에지의 아래에 놓이고 상기 제1 직선 에지에 수직으로 정렬된 제3 직선 에지, 및 상기 제3 직선 에지의 양 단에 연결되는 제1 곡선 에지 및 제2 곡선 에지를 가진다.

Description

비아-퍼스트 자기정렬 인터커넥트 형성 프로세스{VIA-FIRST SELF-ALIGNED INTERCONNECT FORMATION PROCESS}
우선권 주장 및 상호 참조
본 출원은 발명의 명칭이 "자기정렬된 비아를 갖는 인터커넥트 구조체 및 그 형성 방법(Interconnect Structures with Self-Aligned Via and Method for Forming the Same)"이고 2021년 5월 13일에 출원된 미국 임시 특허출원 No.63/188,205의 이익을 주장하며, 이 출원은 본 명세서에 참조로서 편입된다.
금속 라인 및 비아를 포함하는 인터커넥트(interconnect) 구조체는 트랜지스터와 같은 디바이스들을 기능 회로로서 상호접속하는 데 사용된다. 금속 라인과 비아의 크기와 피치가 축소됨에 따라, 비아 패터닝의 임계 치수(CD) 균일성 제어 및 오버레이 제어가 더 중요해지고 더 어려워졌으며, 특히 피치가 약 40 nm보다 작을 때 그러하다. 비아 크기의 감소는 광학 효과로 인해 제한된다. CD 균일성은 또한 확률적 효과에 의해 크게 영향을 받는다.
통상적으로, 금속 라인 및 비아의 형성은 트렌치-퍼스트 프로세스 및 비아-퍼스트 프로세스를 포함한다. 트렌치-퍼스트 프로세스에서는 비아 패턴의 형성 전에 트렌치 패턴이 형성된다. 비아-퍼스트 프로세스에서는 트렌치 패턴의 형성 전에 비아 패턴이 형성된다. 두 접근방식 모두 문제가 있다. 트렌치-퍼스트 프로세스에서는, 트렌치 패턴에 의해 생성되는 표면 토포그래피로 인해 비아 형성 프로세스 윈도우가 제한된다. 또한, 비아-투(to)-트렌치 공간 윈도우도 비아 오버레이 시프트에 의해 악영향을 받는다. 비아-퍼스트 프로세스에서, 각각의 비아 패턴들로부터 트렌치 패턴들의 오버레이 시프트가 트렌치들을 채우는 결과적인 금속 라인들 사이에 누설을 초래할 수 있다. 또한, 비아 홀 내의 하단 반사방지 코팅의 잔류물이 제거되기 어려울 수 있어, 비아 홀 내에 남을 수 있다.
본 개시의 측면들은 첨부 도면과 함께 다음의 상세한 설명으로부터 가장 잘 이해된다. 업계의 표준 실무에 따라 다양한 피처들(features)이 일정 비율로 도시된 것은 아님에 유의하여야 한다. 실제로 설명의 명확성을 위해 다양한 피처들의 크기가 임의로 확대되거나 축소되어 있을 수 있다.
도 1, 2a, 2b, 3, 4a, 4b, 5a, 5b, 6, 7a, 7b, 8, 9a, 9b, 10a 및 10b는 일부 실시형태에 따른 인터커넥트 구조체의 형성에 있어서 중간 단계의 단면도 및 평면도를 도시한다.
도 11a, 11b, 12a, 12b, 13a 및 13b는 일부 실시형태에 따른 인터커넥트 구조체의 형성에 있어서 중간 단계의 단면도 및 평면도를 도시한다.
도 14a, 14b, 15a, 15b, 16a 및 16b는 일부 실시형태에 따른 인터커넥트 구조체의 형성에 있어서 중간 단계의 단면도 및 평면도를 도시한다.
도 17a, 17b, 18a, 18b, 19a 및 19b는 일부 실시형태에 따른 인터커넥트 구조체의 형성에 있어서 중간 단계의 단면도 및 평면도를 도시한다.
도 20은 일부 실시형태에 따라 인터커넥트 구조체를 형성하기 위한 프로세스 흐름을 도시한다.
다음의 개시는 본 발명의 다양한 피처들을 구현하기 위한, 많은 다양한 실시형태 또는 실시예를 제공한다. 본 개시를 단순하게 하기 위해 컴포넌트 및 배열의 특정 실시예가 아래에 설명된다. 물론 이들은 단지 예시일 뿐이며 발명을 제한하고자 하는 것이 아니다. 예를 들면, 뒤따르는 설명에서 제1 피처를 제2 피처 위에(over) 또는 상에(on) 형성하는 것은, 제1 및 제2 피처가 직접 접촉하여 형성되는 실시형태를 포함할 수 있고, 또한 상기 제1 및 제2 피처가 직접 접촉하지 않도록 추가적인 피처가 상기 제1 피처와 제2 피처 사이에 형성될 수 있는 실시형태를 포함할 수도 있다. 또한, 본 개시는 다양한 실시예들에서 참조 번호 및/또는 문자를 반복할 수 있다. 이러한 반복은 단순성과 명료성을 위한 것이며 그 자체가 설명되는 다양한 실시형태 및/또는 구성 간의 관계를 결정하는 것은 아니다.
또한, "아래에 놓인(underlying)", "아래에(below)", "하부의(lower)", "위에 놓인(overlying)", "상부의(upper)" 등과 같은 공간적으로 상대적인 용어들이, 도면에 도시된 바와 같은 한 요소 또는 피처의 다른 요소(들) 또는 피처(들)에 대한 관계를 기술하기 위한 설명의 편의를 위해 여기서 사용될 수 있다. 공간적으로 상대적인 용어들은 도면에 도시된 방향에 부가하여, 사용 또는 동작 중인 디바이스의 다른 방향들을 포함하도록 의도된다. 장치는 달리 방향배치(90도 회전되거나 다른 방향으로)될 수 있으며, 여기서 사용된 공간적으로 상대적인 설명어구는 그에 따라 유사하게 해석될 수 있다.
인터커넥트 구조체 및 이를 형성하는 방법이 제공된다. 본 개시의 일부 실시형태에 따르면, 인터커넥트 구조체가 비아-퍼스트 프로세스를 사용하여 형성되고, 이 프로세스에서는 비아 패턴이 제1 하드 마스크에 형성된다. 그 다음, 상기 제1 하드 마스크 위의 제2 하드 마스크에 트렌치 패턴이 형성된다. 제2 하드 마스크와 제1 하드 마스크 모두를 에칭 마스크로 사용하여 아래에 놓인 유전체층에 비아 홀을 형성함으로써, 비아 홀은 비아 패턴뿐만 아니라 트렌치 패턴에 의해서도 한정된다. 결과적인 금속 비아는 따라서 각각의 위에 놓인 금속 라인에 자기정렬(self-aligned)된다. 이에 따라, 금속 라인들과 그 대응하는 이웃하는 비아들 사이의 거리가 이웃하는 금속 라인들 사이의 거리보다 크지 않게 유지된다. 따라서 누설이 제어되고 브릿징(bridging) 가능성이 제거된다. 본 명세서에서 설명되는 실시형태는 본 개시의 주제를 제조하거나 이용하는 것이 가능하도록 실시예를 제공하기 위한 것이며, 이 분야의 통상의 기술자는 다양한 실시형태의 고려된 범위 내에 있으면서 이루어질 수 있는 변경(modifications)을 용이하게 이해할 것이다. 다양한 도면 및 예시적인 실시형태에 걸쳐, 유사한 참조 번호들은 유사한 요소들을 지정하는 데 사용된다. 방법 실시형태들이 특정 순서로 수행되는 것으로 설명될 수 있지만, 기타 방법 실시형태들은 임의의 논리적 순서로 수행될 수도 있다.
도 1, 2a, 2b, 3, 4a, 4b, 5a, 5b, 6, 7a, 7b, 8, 9a, 9b, 10a 및 10b는 본 개시의 일부 실시형태에 따른 인터커넥트 구조체의 형성에 있어서 중간 단계의 단면도 및 평면도를 도시한다. 해당 프로세스들은 또한 도 20에 도시된 프로세스 흐름에 개략적으로 반영되어 있다.
도 1은 패키지 구성요소(10)의 단면도를 예시한다. 패키지 구성요소는 디바이스 웨이퍼 또는 인터포저 웨이퍼일 수 있고, 따라서 후속 설명에서는 웨이퍼(10)로 지칭되며, 한편 패키지 구성요소(10)는 내부에 패키징된 디바이스 다이를 가지는 재구성된 웨이퍼, 패키지 기판 등과 같은 또 다른 타입일 수도 있다. 도시된 부분은 패키지 구성요소(10)가 디바이스 웨이퍼일 때 디바이스 다이의 일 부분일 수 있다. 해당 패키지 구성요소(10)는 트랜지스터 및/또는 다이오드와 같은 능동 디바이스, 및 가능하게는 커패시터, 인덕터, 저항기, 및/또는 기타 등등과 같은 수동 디바이스를 포함할 수 있다.
본 개시의 일부 실시형태에 따르면, 웨이퍼(10)는 반도체 기판(12) 및 반도체 기판(12)의 상단 표면에 형성된 피처들을 포함한다. 반도체 기판(12)은 실리콘, 게르마늄, 실리콘 게르마늄과 같은 결정질 반도체 재료, 및/또는 GaAsP, AlInAs, AlGaAs, GaInAs, GaInP, GaInAsP, 기타 등등과 같은 III-V족 화합물 반도체로 형성될 수 있다. 반도체 기판(12)은 또한 벌크 실리콘 기판 또는 실리콘-온-인슐레이터(SOI) 기판일 수 있다. 얕은 트렌치 격리(Shallow Trench Isolation, STI) 영역(도시되지 않음)이 반도체 기판(12) 내의 활성 영역을 격리하기 위해 반도체 기판(12) 내에 형성될 수 있다. 도시되지는 않았지만, 관통 비아(through-vias)가 반도체 기판(12) 내로 연장되도록 형성될 수 있으며, 관통 비아는 반도체 기판(12)의 양 측면 상의 피처들을 전기적으로 상호 결합하는데 사용된다. 트랜지스터와 같은 능동 디바이스 및/또는 커패시터, 저항기 등과 같은 수동 디바이스를 포함할 수 있는 집적 회로 디바이스들(14)이 반도체 기판(12)의 상단 표면에 형성될 수 있다.
유전체층(16)이 형성된다. 개별적인 프로세스가 도 20에 도시된 바와 같이 프로세스 흐름(200)에서 프로세스(202)로서 도시되어 있다. 본 개시의 일부 실시형태에 따르면, 유전체층(16)은 약 3.5 미만, 약 3.0 미만, 또는 그보다 더 낮은 유전상수(k-값)를 갖는 저-유전상수(low-k) 유전체 재료로 형성된다. 유전체층(16)은 Black Diamond(Applied Materials의 등록상표), 탄소-함유 저-유전상수 유전체 재료, 하이드로겐 실세스퀴옥산(Hydrogen SilsesQuioxane, HSQ), 메틸실세스퀴옥산(MethylSilsesQuioxane, MSQ) 등으로 형성될 수 있다. 본 개시의 일부 실시형태에 따르면, 유전체층(16)의 형성은 포로젠(porogen)-함유 유전체 재료를 퇴적하는 단계, 그 다음 포로젠을 드라이브 아웃(drive out)하기 위한 경화 프로세스를 수행하는 단계를 포함하며, 따라서 남아 있는 IMD 층(16)은 다공성이다.
전도성 피처(22)가 IMD(16) 내에 형성된다. 일부 실시형태에 따르면, 각각의 전도성 피처(22)는 적어도 확산 배리어층 및 상기 확산 배리어층 위에 구리-함유 또는 텅스텐-함유 재료를 포함한다. 확산 배리어층은 티타늄(titanium), 티타늄 나이트라이드(titanium nitride), 탄탈륨(tantalum), 탄탈륨 나이트라이드(tantalum nitride) 등으로 형성될 수 있으며, 구리-함유 재료의 구리가 IMD(16)로 확산하는 것을 방지하는 기능을 갖는다. 대안적으로, 전도성 피처(22)는 배리어가 없을 수 있고, 코발트(cobalt), 텅스텐(tungsten), 루테늄(ruthenium) 등으로 형성될 수 있다. 전도성 피처(22)는 단일 다마신(single damascene) 구조 또는 이중 다마신(dual damascene) 구조를 가질 수 있다. 전도성 피처(22)는 직접적인 금속 에칭 프로세스를 통해 형성될 수 있다. 유전체층(16)은 전도성 형성 후에 덮여진다.
일부 실시형태에 따르면, 유전체층(16)은 금속간 유전체(Inter-Metal Dielectric, IMD)층이고, 전도성 피처(22)는 금속 라인(metal lines) 및/또는 비아(vias)이다. 대안적인 실시형태에 따르면, 유전체층(16)은 층간 유전체(inter-layer dielectric)층이고, 전도성 피처(22)는 콘택트 플러그(contact plugs)이다. 유전체층(16)과 디바이스(14) 사이에는 추가적인 피처가 있을 수도 있고 없을 수도 있으며, 상기 추가적인 피처는 구조체(15)로 표시되며, 이는 콘택트 에칭 정지층, 층간 유전체, 에칭 정지층, 및 IMD와 같은 유전체층을 포함할 수 있다. 구조체(15)는 또한 콘택트 플러그, 비아, 금속 라인, 등을 포함할 수 있다.
유전체층(24)이 유전체층(16) 및 전도성 라인(22) 위에 퇴적된다. 유전체층(24)은 에칭 정지층(Etch Stop Layer, ESL)으로 사용될 수 있고, 따라서 명세서 전반에 걸쳐 에칭 정지층 또는 ESL(24)로 지칭된다. 에칭 정지층(24)은 질화물, 실리콘-탄소계 재료, 탄소-도핑된 산화물, 산소-도핑된 탄화물, 금속-함유 유전체 등을 포함할 수 있다. 예를 들어, ESL(24)의 재료는 SiCN, SiOCN, SiOC, AlOx, AlN, AlCN 등, 또는 이들의 조합을 포함할 수 있다. ESL(24)은 동종의(homogeneous) 재료로 형성된 단일층이거나, 복수의 유전체 서브-층(sub-layers)을 포함하는 복합층일 수 있다. 본 개시의 일부 실시형태에 따르면, ESL(24)은 알루미늄 나이트라이드(AlN) 층, 상기 AlN 층 위의 SiOC 층, 및 상기 SiOC 층 위의 알루미늄 옥사이드(AlOx) 층을 포함한다.
유전체층(26)이 ESL(24) 위에 퇴적된다. 본 개시의 일부 예시적인 실시형태에 따르면, 유전체층(26)은 실리콘 옥사이드와 같은 실리콘-함유 유전체 재료로 형성된다. 유전체층(26)은 저-유전상수(low-k) 유전체 재료로 형성될 수 있고, 따라서 이하에서는 저-유전상수 유전체층(26)으로 언급된다. 저-유전상수 유전체층(26)은 유전체층(16)을 형성하기 위한 후보 재료의 동일한 그룹에서 선택되는 재료, 또는 유전체층(16)의 재료와 상이한 재료를 사용하여 형성될 수 있다. 상기 후보 재료의 동일한 그룹에서 선택될 때, 유전체층들(16, 24)의 재료는 동일하거나 서로 상이할 수 있다.
제1 하드 마스크(28), 제2 하드 마스크(30), 및 제3 하드 마스크(32)가 유전체층(26) 위에 순차적으로 퇴적된다. 개별적인 프로세스가 도 20에 도시된 바와 같이 프로세스 흐름(200)에서 프로세스(204)로서 예시되어 있다. 하드 마스크들(28, 30, 32)은 플라즈마 강화 화학 기상 퇴적(Plasma Enhanced Chemical Vapor Deposition, PECVD), 원자층 퇴적(Atomic Layer Deposition, ALD), 화학 기상 퇴적(Chemical Vapor Deposition, CVD) 등을 사용하여 퇴적될 수 있다. 일부 실시형태에 따르면, 하드 마스크(28)의 두께(T1)는 약 1 nm와 약 100 nm 사이의 범위에 있고, 하드 마스크(30)의 두께(T2)는 약 10 nm와 약 200 nm 사이의 범위에 있으며, 하드 마스크(32)의 두께(T3)는 약 1 nm와 약 100 nm 사이의 범위에 있다.
일부 실시형태에 따르면, 하드 마스크(28)의 후보 재료는 AlOx, SiOx, SiN, SiOC, SiON, SiOCN, TiN, TiOx 등, 또는 이들의 조합을 포함할 수 있다. 하드 마스크(30)는, 하드 마스크(30)의 후속 에칭에서 에칭 선택비(etching selectivity) ER30/ER28가 1보다 크거나, 예를 들면, 약 5, 10보다 크거나 또는 그 이상일 수 있도록, 하드 마스크(28)의 재료와 상이한 재료로 형성되며, 여기서 에칭 선택비 ER30/ER28는 하드 마스크(28)의 에칭 속도(etching rate)(ER28)에 대한 하드 마스크(30)의 에칭 속도(ER30)의 비율이다. 에칭 선택비 ER30/ER28가 하드 마스크(28) 및 하드 마스크(30)의 재료와 관련되고, 에칭 프로세스에 사용되는 에칭 화학물질과도 관련있다는 것이 이해될 것이다. 더 큰 에칭 선택비는 하드 마스크(28)와 하드 마스크(30) 재료들 사이의 더 큰 재료 차이로부터 기인할 수 있다. 일부 실시형태에 따르면, 하드 마스크(30)는 AlOx, SiOx, SiN, SiOC, SiON, SiOCN, TiN, TiO, BN, AlN 등, 또는 이들의 조합으로 형성될 수 있다.
하드 마스크(32)는 하드 마스크(30) 및 하드 마스크(28) 모두의 재료와 상이한 재료로 형성될 수 있다. (하드 마스크(32)의 에칭에서) 에칭 선택비 값 ER32/ER30 및 (하드 마스크(32)의 에칭에서) 에칭 선택비 값 ER32/ER28은 모두 1보다 클 수 있으며, 여기서 ER32는 하드 마스크(32)의 에칭 속도이다. 에칭 선택비 값은 또한 약 5, 10보다 크거나 또는 그 이상일 수 있다. 일부 실시형태에 따르면, 하드 마스크(32)는 AlN, AlOx, SiOx, SiN, SiOC, SiON, SiOCN 등, 또는 이들의 조합으로부터 선택되는 재료로 형성된다.
도 1을 더 참조하면, 3층일 수 있는 에칭 마스크(34)가 형성된다. 개별적인 프로세스가 도 20에 도시된 바와 같이 프로세스 흐름(200)에서 프로세스(206)로서 예시되어 있다. 에칭 마스크(34)는 하단층(때때로 하부층으로도 지칭됨)(34BL), 하단층(34BL) 위의 중간층(34ML), 및 중간층(34ML) 위의 상단층(때때로 상부층으로도 지칭됨)(34TL)을 포함할 수 있다. 하부층(34BL), 중간층(34ML) 및 상단층(34TL)은 또한 각각 하단 반사방지 코팅(Bottom Anti-Reflective Coating, BARC), 중간 마스크층 및 상단 포토레지스트층으로 지칭될 수 있다. 일부 실시형태에 따르면, 하단층(34BL)은 (CVD를 통해) 탄소-함유 재료로 형성되고, 상단층(34TL)은 (스핀 코팅을 통해) 유기 또는 무기 재료를 포함할 수 있는 포토 레지스트로 형성된다. 상단층(34TL)은 하단층(34BL)이 이미 결정화되거나 가교된 상태에서 형성된다. 중간층(34ML)은 (실리콘 나이트라이드(silicon nitride)와 같은) 질화물, (실리콘 옥시나이트라이드(silicon oxynitride)와 같은) 산질화물, (실리콘 옥사이드(silicon oxide)와 같은) 산화물 등일 수 있는, 혼합 무기 실리콘-함유 재료로 형성될 수 있다. 중간층(34ML)은 또한 CVD를 통해 퇴적된 (실리콘과 같은) 무기 필름(inorganic film)일 수 있다. 중간층(34ML)은 상단층(34TL) 및 하단층(34BL)에 비해 높은 에칭 선택비를 가지며, 따라서 상단층(34TL)은 중간층(34ML)을 패터닝하기 위한 에칭 마스크로 사용될 수 있고, 중간층(34ML)은 하단층(34BL)을 패터닝을 위한 에칭 마스크로 사용될 수 있다. 일부 실시형태에 따르면, 34TL에 대한 34BL의 에칭 선택비가 패터닝에 충분할 때, 중간층(34ML)은 생략될 수 있다. 상단층(34TL)은 패터닝되어 개구(36)를 형성하고, 이는 하드 마스크(32)에 비아 개구를 정의하는 데 사용된다.
하드 마스크(28, 30, 32)는 전체 웨이퍼(10)에 걸쳐 완전히 평평한 층들로서 형성될 수 있어서, 후속 리소그래피 프로세스의 포커스 윈도우(focus window)가 감소될 수 있다. 일부 실시형태에 따르면, 개구(36)의 측방향 치수(폭)(W1)는 약 15 nm와 약 40 nm 사이의 범위에 있을 수 있다. 일부 실시형태에 따르면, 개구(36)는 위에서 볼 때 원형이다. 대안적인 실시형태에 따르면, 개구(36)는 직사각형, 둥근 모서리를 갖는 직사각형, 타원형 등과 같이 다른 평면도(top-view) 형상을 가질 수 있다.
후속 프로세스에서, 에칭 마스크(34)의 패턴이 아래에 놓인 하드 마스크(32)로 전사된다. 개별적인 프로세스가 도 20에 도시된 바와 같이 프로세스 흐름(200)에서 프로세스(208)로 예시되어 있다. 먼저, 중간층(34ML)이 패터닝된 상단층(34TL)을 에칭 마스크로 사용하여 에칭되어, 개구(36)가 중간층(34ML)으로 연장된다. 중간층(34ML)이 에칭스루(etched-through)된 후, 하단층(34BL)이 추가로 패터닝되고, 그 동안 중간층(34ML)이 에칭 마스크로 사용된다. 하단층(34BL)의 패터닝 동안에, 상단층(34TL)은 소모된다. 중간층(34ML)은 하단층(34BL)의 패터닝 동안 부분적으로 또는 완전히 소모될 수 있다. 하단층(34BL)의 패터닝에서, 개구(36)는 아래로 연장되어 아래에 놓인 하드 마스크(32)를 드러낸다.
다음으로, 하드 마스크(32)가 에칭을 통해 패터닝되고, 이때 하단층(34BL)(및 중간층(34ML)이 아직 완전히 소모되지 않은 경우에 중간층(34ML))이 에칭 마스크로 사용된다. 하드 마스크(32)의 패터닝은 에칭 정지층으로서 작용하는 하드 마스크(30) 상에서 정지한다. 따라서 개구(36)는 하드 마스크(32) 내로 연장된다. 하드 마스크(32) 내의 개구(36) 부분은 이하에서 제1 (비아) 개구로도 지칭된다. 하드 마스크(32)의 패터닝 후에, 하단층(34BL)의 나머지 부분들이 제거된다. 결과적인 구조가 도 2a 및 2b에 도시되어 있다. 도 2b는 도 2a에 도시된 구조의 평면도를 도시하며, 여기서 도 2a에 도시된 단면도는 도 2b의 참조 단면 2A-2A로부터 얻어진다.
도 3을 참조하면, 제4 하드 마스크(40)가 퇴적된다. 개별적인 프로세스가 도 20에 도시된 바와 같이 프로세스 흐름(200)에서 프로세스(210)로서 예시되어 있다. 하드 마스크(40)는, 에칭 선택비 ER40/ER32가 1.0보다 크고, 트렌치를 형성하기 위한 후속 에칭 프로세스에서 약 5, 10보다 크거나 또는 그 이상일 수 있도록, 하드 마스크(32)의 재료와 상이한 재료로 형성된다. 또한, 하드 마스크(40)는 하드 마스크(28) 재료와 동일하거나 상이한 재료로 형성되거나, 하드 마스크(28) 재료와 동일하거나 상이한 재료를 포함할 수 있다. 일부 실시형태에 따르면, 하드 마스크(40)는 AlN, AlOx, SiOx, SiN, SiOC, SiON, SiOCN, TiN, TiO 등, 또는 이들의 조합으로 형성되거나, 상기와 같은 재료들을 포함할 수 있다.
도 4a를 참조하면, 3층일 수 있는 에칭 마스크(42)가 형성된다. 개별적인 프로세스가 도 20에 도시된 바와 같이 프로세스 흐름(200)에서 프로세스(212)로서 예시되어 있다. 에칭 마스크(42)는 하단층(42BL), 하단층(42BL) 위의 중간층(42ML), 및 중간층(42ML) 위의 상단층(42TL)을 포함할 수 있다. 하단층(42BL), 중간층(42ML) 및 상단층(42TL)의 재료는 각각 하단층(34BL), 중간층(34ML) 및 상단층(34TL)을 형성하기 위한 후보 재료의 동일한 그룹에서 선택될 수 있다. 상단 층(42TL)은 패터닝되어 트렌치(44)(부분들(44A, 44B)을 포함)를 형성하고, 이는 하드 마스크(40) 내의 트렌치를 정의하는 데 사용된다. 일부 실시형태에 따르면, 트렌치(44)의 측방향 치수(폭)(W2)는 하드 마스크(32) 내의 비아 개구(36)의 치수(폭)(W1)보다 작다. 예를 들어, 비율 W2/W1은 약 0.7과 약 0.9 사이의 범위에 있을 수 있다. 폭(W2)은 약 36 nm보다 작을 수 있거나, 약 13 nm와 약 30 nm 사이의 범위에 있을 수 있다.
도 4b는 도 4a에 도시된 구조의 평면도를 도시하며, 여기서 도 4a에 도시된 단면도는 도 4b의 참조 단면 4A-4A로부터 얻어진다. 평면도에서, 비아 개구(36)는 +X 방향 및 -X 방향 중 하나 또는 둘 모두로 경계를 넘어 측방향으로 연장될 수 있다. 각각의 비아 개구(36)의 일 부분은 대응하는 트렌치(44) 바로 아래에 있고, 비아 개구(36)는 또한 트렌치(44)의 대향하는 직선 에지들을 넘어 측방향으로 연장되는 일부 부분들을 포함한다. 도 4a 및 4b에 도시된 바와 같이, 트렌치(44)는 트렌치 부분들(44B, 44A)을 포함한다. 트렌치 부분(44B)은 비아 개구(36) 바로 위에 있다. 트렌치 부분(44A)은 하드 마스크(32)와 중첩되고, 비아 개구(36)로부터 수직으로(vertically) 오프셋(offset)된다.
후속 프로세스에서, 에칭 마스크(42)의 패턴이 아래에 놓인 하드 마스크(40)로 전사된다. 개별적인 프로세스가 도 20에 도시된 바와 같이 프로세스 흐름(200)에서 프로세스(214)로 예시되어 있다. 패터닝은 상단층(42TL)의 패턴을 중간층(42ML) 및 하단층(42BL)으로 전사하는 것을 포함하며, 중간층(42ML) 및 하단층(42BL)은 그 다음 하드 마스크(40)를 에칭하기 위한, 그리고 트렌치(44)를 하방으로 연장하기 위한 에칭 마스크들로서 사용된다.
도 5a를 참조하면, 트렌치 부분(44A)의 하방 연장은 하드 마스크(32) 상에서 정지된다. 한편, 트렌치 부분(44B)의 하방 연장은 바로 아래에 하드 마스크(32)가 없기 때문에 정지되지 않는다. 따라서, 트렌치 부분(44B)은 하드 마스크(40)를 관통하여 하드 마스크(30)에 도달하고, 하드 마스크(30)가 그 다음 에칭되어, 트렌치(44)가 비아 개구(36)와 연결되어 하드 마스크(30)에 새로운 좁은 비아 개구(36')를 형성하도록 된다. 비아 개구(36')는 또한 제2 비아 개구(36')로도 지칭된다. 하드 마스크(30)의 에칭은 하드 마스크(28) 상에서 중단된다. 도 5a에 도시된 바와 같은 에칭 프로세스는 하드 마스크들(40, 30) 모두를 공격(attack)하지만 하드 마스크(32, 28)는 공격하지 않는 적절한 에칭 가스를 선택함으로써 달성될 수 있다.
도 5b는 도 5a에 도시된 구조의 평면도를 도시하며, 도 5a에 도시된 단면도는 도 5b의 참조 단면 5A-5A로부터 얻어진다. 도 5a 및 도 5b를 참조하면, 하드 마스크(32)가 하드 마스크들(40, 30)의 에칭을 위한 에칭 마스크로 작용하기 때문에, 비아 개구(36')는 하드 마스크(32) 내에 비아 개구(36)가 형성된 곳에 형성되고, 하드 마스크(32)가 존재하는 곳에는 형성되지 않는다. 따라서, 비아 개구(36)의 형성에서, 에칭 마스크(40) 및 하드 마스크(32)는 비아 개구(36')의 위치 및 크기를 정의하기 위한 에칭 마스크로서 조합되어 사용된다. 따라서, 비아 개구(36')는 트렌치(44) 바로 아래에 있고, 트렌치(44)가 형성되지 않은 곳에는 형성되지 않기 때문에, 비아 개구(36')는 트렌치(44)에 자기정렬된다. 따라서, 비아 개구(36')의 폭(W2)은 개구(36)의 폭(W1)보다 작고 (프로세스 편차 내에서) 트렌치(44)의 폭(W2)과 동일하다. 도 5b에 도시된 바와 같이, 비아 개구(36')의 (Y-방향에 평행한) 좌측 에지 및 우측 에지는 트렌치(44)의 에지에 의해 정의되고, 따라서 직선일 수 있지만, 다른 2개의 에지는 트렌치(44)에 의해 제한되지 않고 만곡될 수 있다. 하드 마스크(40)의 패터닝 후에, 하단층(42BL)의 나머지 부분들은 제거된다.
다음으로, 도 6에 도시된 바와 같이, 트렌치 부분(44A)이 하드 마스크(32)를 관통하여 하드 마스크(30) 상에서 정지되도록, 하드 마스크(32)를 에칭하기 위한 에칭 프로세스가 수행된다. 개별적인 프로세스가 또한 도 20에 도시된 바와 같이 프로세스 흐름(200)에서 공정(214)으로 예시되어 있다.
도 7a는 비아 개구(36')의 하드 마스크(28) 및 유전체층(26)으로의 하방 연장, 및 트렌치 부분(44A)의 하드 마스크(30)로의 하방 연장을 도시한다. 일부 실시형태에 따르면, 비아 개구(36') 및 트렌치 부분(44A)의 하방 연장은 2단계 에칭 프로세스를 통해 수행되며, 상이한 에칭 가스가 상기 2단계에서 사용된다. 제1 단계에서, 비아 개구(36')가 아래로 연장되며, 이는 하드 마스크(28)를 에칭스루하는(etching-through)하는 단계를 포함하고, 비아 개구(36')가 유전체층(26)의 상단 표면과 하단 표면 사이의 중간 레벨에서 정지하도록 유전체층(26)의 에칭이 뒤따른다. 개별적인 프로세스가 도 20에 도시된 바와 같이 프로세스 흐름(200)에서 프로세스(216)로 예시되어 있다. 하드 마스크(28) 및 유전체층(26)의 에칭은 동일한 에칭 가스 또는 상이한 에칭 가스를 사용하여 달성될 수 있다. 제1 에칭 단계에서, 하드 마스크(30)는 에칭되지 않으므로 트렌치 부분(44A)은 하드 마스크(30) 상에서 멈추도록 남아 있다. 제2 에칭 단계에서는, 하드 마스크(28)와 유전체층(26)은 에칭되지 않으면서 하드 마스크(30)를 에칭스루하기 위해 다른 에칭 가스가 선택된다. 개별적인 프로세스가 도 20에 도시된 바와 같이 프로세스 흐름(200)에서 프로세스(218)로 예시되어 있다. 따라서, 제2 에칭 단계는 결과적으로 트렌치 부분(44A)이 하드 마스크(28) 상에서 멈추도록 한다. 한편, 비아 개구(36')는 제2 에칭 프로세스 동안 깊이가 변하지 않은 채로 유지된다. 도 7b는 도 7a에 도시된 구조의 평면도를 도시하며, 여기서 도 7a에 도시된 단면도는 도 7b에서 참조 단면 7A-7A로부터 얻어진다. 도 7a 및 7b에서 구조를 형성하기 위해 설명된 프로세스들은 예시이고, 도 7a 및 7b에 도시된 구조를 형성하기 위한 다른 프로세스들이 있으며, 그러한 프로세스들도 본 개시의 범위 내에 있다는 것이 이해될 것이다.
대안적인 실시형태에 따르면, 비아 개구(36') 및 트렌치 부분(44A)을 하방으로 연장하기 위해 2단계 에칭 프로세스를 사용하는 대신에, 단일 단계 에칭 프로세스가 사용될 수 있다. 이들 실시형태에 따르면, 하드 마스크(28)의 두께(T1)는 하드 마스크(30)의 두께(T2)에 비해 상대적으로 작고, 예를 들면, 비율 T1/T2이 약 1보다 작다. 또한, 에칭 선택비 ER30/ER28가 상대적으로 작아, 예를 들면, 에칭 선택비 ER30/ER28는 약 5보다 작거나, 약 0.3과 약 3 사이의 범위에 있을 수 있다. 최종 결과는 하드 마스크(30, 28) 모두가 동시에 에칭되고, 트렌치 부분(44B) 바로 아래에 있는 하드 마스크(28)의 부분은 하드 마스크(28)가 얇기 때문에 먼저 에칭스루된다. 그 다음, 유전체층(26)이 에칭된다. 비아 개구(36')가 유전체층(26)에서 바람직한 깊이에 도달할 때, 아래에 놓인 유전체층(26)을 보호하기 위해 트렌치 부분(44A) 바로 아래에 있는 하드 마스크(30, 28)의 일 부분은 여전히 존재한다.
다음으로, 도 8을 참조하면, 트렌치 부분들(44A, 44B)의 패턴이 에칭을 통해 하드 마스크(28) 내로 전사된다. 에칭 마스크로서 하드 마스크들(32, 40)의 조합을 사용하여 에칭이 수행된다. 개별적인 프로세스가 또한 도 20에 도시된 바와 같이 프로세스 흐름(200)에서 프로세스(220)로서 예시되어 있다.
도 9a 및 도 9b는 유전체층(26)에의 트렌치 부분들(44A, 44B)의 전사에 있어서 단면도 및 평면도를 각각 도시한다. 트렌치(44)의 전사는 에칭 마스크로서 하드 마스크(28)(그리고 남아 있는 경우 하드 마스크(30), 도 8에 도시됨)를 사용하여 유전체층(26)을 에칭함으로써 수행된다. 트렌치(44)의 하단은 유전체층(26)의 상단 표면과 하단 표면 사이의 중간 레벨에 있다. 일부 실시형태에 따르면, 유전체층(26)의 에칭은 C4F6, C4F8, C5F8, CF4, CHF3, CH2F2, NF3, N2, O2, Ar, He 및 이들의 조합으로부터 선택되는 에칭 가스를 사용하여 수행된다. 동시에 트렌치(44)가 형성되고, 비아 개구(36')가 유전체층(26)의 하단까지 연장되고, 에칭 정지층(24)이 드러난다. 개별적인 프로세스가 도 20에 도시된 바와 같이 프로세스 흐름(200)에서 프로세스(222)로서 예시되어 있다.
다음으로, 에칭 정지층(24)이 건식 에칭 프로세스 및/또는 습식 에칭 프로세스를 포함할 수 있는 에칭 프로세스에서 제거된다. 따라서 전도성 피처(22)가 비아 개구(36')에 노출된다.
도 9b는 도 9a에 도시된 구조의 평면도를 도시한다. 도 9a에 도시된 단면도는 도 9b에서의 참조 단면 9A-9A로부터 얻어진다. 트렌치(44)는 비아 개구(36')로부터 수직으로 오프셋된 부분(44A)을 포함하고, 비아 개구(36') 바로 위에 있는 부분(44B)을 포함하는 것이 이해될 수 있다. 또한, 트렌치 부분들(44A, 44B)의 폭(W3)은 (프로세스 편차 내에서) 비아 개구(36')의 폭(W4)과 동일하다.
도 10a 및 도 10b는 비아(50) 및 금속 라인(52)을 형성하기 위해 비아 개구(36') 및 트렌치(44)를 채우는 전도성 재료의 형성을 예시한다. 개별적인 프로세스가 도 20에 도시된 바와 같이 프로세스 흐름(200)에서 프로세스(224)로서 예시되어 있다. 도 10b는 도 10a에 도시된 구조의 평면도를 도시한다. 도 10a에 도시된 단면도는 도 10b에서의 참조 단면 10A-10A로부터 얻어진다. 일부 실시형태에 따르면, 코발트(cobalt), 텅스텐(tungsten), 루테늄(ruthenium) 등, 또는 이들의 조합과 같은 금속 재료가 퇴적된다. 상기 퇴적은 배리어가 형성되지 않고, 금속 재료가 전도성 피처(22) 및 유전체층(26)과 접촉하는, 무-배리어(barrier-less) 프로세스를 사용하여 수행될 수 있다. 대안적인 실시형태에 따르면, 전도성 재료는 적어도 확산 배리어(46A) 및 확산 배리어 상의 금속 재료(46B)를 포함할 수 있다. 확산 배리어(46A)는 티타늄(titanium), 티타늄 나이트라이드(titanium nitride), 탄탈륨(tantalum), 탄탈륨 나이트라이드(tantalum nitride) 등으로 형성될 수 있다. 금속 재료(46B)는 구리로 형성되거나 구리를 포함할 수 있고, 한편 텅스텐, 코발트, 루테늄 등과 같은 다른 재료도 사용될 수 있다.
후속 프로세스에서, CMP 프로세스 또는 기계적 연마 프로세스와 같은 평탄화 프로세스가 수행되어 유전체층(26) 위의 과잉 전도성 재료를 제거한다. 평탄화 프로세스는 유전체층(26)이 드러날 때까지 수행될 수 있다. 따라서 비아(50) 및 금속 라인(52)이 형성된다.
도 10a 및 도 10b에 도시된 바와 같이, 비아(50)는 금속 라인(52)에 자기정렬되며, 비아(50)의 폭(W4) 및 (Y-방향에 평행한) 에지는 금속 라인(52)의 (Y-방향에 평행한) 에지에 의해 국한되어 있다. 일부 실시형태에 따르면, 금속 라인(52)은 직선 에지(52E1)를 포함하고, 비아(50)의 직선 에지(50E1)는 직선 에지(52E1)에 수직으로 정렬된다. 비아(50)는 또한 금속 라인(52)에 의해 중첩되는 만곡된 에지(50E2)(도 10b)를 더 포함한다. 일부 실시형태에 따르면, 만곡된 에지(50E2)는 라운딩되고, 점선으로 도시된 원(54)에 들어맞을 수 있다.
도 11a, 11b, 12a, 12b, 13a 및 13b, 도 14a, 14b, 15a, 15b, 16a 및 16b, 및 도 17a, 17b, 18a, 18b, 19a 및 19b는 본 개시의 대안적인 실시형태에 따른 자기정렬된 인터커넥트 구조체의 형성에서 중간 단계의 단면도를 도시한다. 달리 명시되지 않는 한, 이들 실시형태에서 구성요소들의 재료 및 형성 프로세스는 선행하는 도면들에 도시된 선행하는 실시형태들에서 유사한 참조 번호로 표시되어 있는 유사한 구성요소들과 본질적으로 동일하다. 따라서 이들 실시형태들에 도시된 구성요소들의 재료 및 형성 프로세스에 관한 세부사항은 선행하는 실시형태들에 대한 설명에서 찾을 수 있다.
도 11a, 11b, 12a, 12b, 13a 및 13b는 일부 중간 단계를 도시한다. 이들 실시형태들은 트렌치 패턴들이 일 방향으로 각각의 아래에 놓인 비아 개구들로부터 수직으로 오프셋된다는 점을 제외하고는 선행하는 실시형태들과 유사하다. 이들 실시형태들의 초기 단계는 도 1, 2a, 2b 및 3에 도시된 것과 본질적으로 동일하다. 다음으로, 도 11a 및 11b(각각 단면도 및 평면도를 도시함)에 도시된 바와 같이, 에칭 마스크(42)가 형성된다. 트렌치(44)는 상단층(42TL)에 형성된다. 도 11a는 도 11b의 단면 11A-11A를 예시한다. 일부 실시형태에 따르면, 트렌치(44)는 여전히 하드 마스크(32)의 개구(36)의 폭(W1)보다 작은 폭(W2)을 갖는다. 또한, 트렌치(44)는 오버레이 시프트로 인해 각각의 아래에 놓인 개구(36)로부터 수직으로 오프셋된다. 따라서, 개구(36)가 각각의 위에 놓인 트렌치(44)의 대향하는 에지를 넘어 측방향으로 연장되는 대신에, 개구(36)는 -X 방향으로는 각각의 위에 있는 트렌치(44)의 에지를 넘어 측방향으로 연장되고, +X 방향으로는 각각의 위에 놓인 트렌치(44)의 에지로부터 리세싱된다.
후속 프로세스에서는, 도 5a, 5b, 6, 7a 및 7b에 도시된 프로세스들이 수행된다. 결과적인 구조가 각각 단면도 및 평면도를 도시하는 도 12a 및 12b에 도시되어 있다. 비아 개구(36')가 형성되고, 트렌치(44)는 에칭을 통해 하드 마스크(30) 내로 연장된다. 예시된 단면도에서 도 12a 및 12b의 트렌치(44)는 아래에 놓인 비아 개구(36')에 대해 +X 방향으로 오프셋되는 점을 제외하고, 도 12a 및 12b는 도 7a 및 도 7b에 상응한다. 트렌치 부분(44A)은 도 12b에서는 발견될 수 있지만, 도 12a에는 도시되어 있지 않다.
후속 프로세스들은 도 8, 9a, 9b, 10a 및 10b를 참조하여 도시되고 설명된 것과 본질적으로 동일하다. 결과적인 비아(50) 및 금속 라인(52)이 도 13a 및 13b에 도시되며, 도 13a는 도 13b의 단면 13A-13A를 도시한다. 도 13b에 도시된 바와 같이, 비아(50)의 좌측 에지(50E1)는 대응하는 금속 라인(52)의 좌측 직선 에지(52E1)에 수직으로 정렬된 직선 에지이다. 비아(50)의 우측 에지(50E1')는 금속 라인(52)의 대응하는 우측 에지로부터 이미 리세싱되어 있고, 대응하는 트렌치에 의해 국한되어 있지 않다. 따라서, 비아(50)의 (도 13b의 X 방향으로의) 우측 에지(50E1') 및 +Y 및 -Y 방향으로의 에지(50E2)는 만곡되고 라운딩될 수 있다. 일부 실시형태에 따르면, 우측 에지 및 +Y 및 -Y 방향으로의 에지는 원(54)에 들어맞는 동일한 만곡된 에지의 부분일 수 있다. 비아 개구(36')의 폭(W2')은 트렌치(44)의 폭(W2)보다 더 작다.
도 13a 및 도 13b에 도시된 바와 같이, 오버레이 시프트가 발생하여 트렌치 패턴이 대응하는 비아 개구 패턴으로부터 시프트될 때, 금속 라인들과 이웃하는 비아들 사이의 간격(S1)은 종래 프로세스에서 발생했던 것과 달리 증가되지 않은 채로 유지된다. 이것은 간격 감소로 인해 이웃하는 금속 라인들/비아들 사이에 누설 증가 가능성 문제를 제거한다.
도 14a, 14b, 15a, 15b, 16a 및 16b는 대안적인 실시형태에 따른 일부 중간 단계를 도시한다. 이들 실시형태들은 비아 개구들의 간격이 너무 작다는 점을 제외하고는 선행하는 실시형태들과 유사하다. 이들 실시형태들의 초기 단계는 도 1, 2a, 2b 및 3에 도시된 것과 본질적으로 동일하다. 다음으로, 단면도 및 평면도를 각각 도시하는 도 14a 및 14b에 도시된 바와 같이, 트렌치(44)가 상단층(42TL)에 형성되어 있는 에칭 마스크(42)가 형성된다. 도 14a는 도 14b의 단면 14A-14A를 도시한다. 일부 실시형태에 따르면, 트렌치(44)는 여전히 하드 마스크(32)에서의 개구(36)의 폭(W1)보다 작은 폭(W2)을 갖는다. 그러나, 이웃하는 개구들(36) 사이의 간격(S2)은 너무 작다. 예를 들어, 비율 S2/W2은 약 1보다 작을 수 있다. 비율 S2/W1은 약 0.7보다 작을 수 있고, 여기서 W1은 비아 개구(36)의 폭이다. 간격(S2)은 또한 약 25 nm보다 작을 수 있다.
후속 프로세스에서는, 도 5a, 5b, 6, 7a 및 7b에 도시된 프로세스들이 수행된다. 결과적인 구조가 단면도 및 평면도를 각각 도시하는 도 15a 및 15b에 도시되어 있다. 비아 개구(36')가 형성되고, 트렌치(44)가 에칭을 통해 하드 마스크(30) 내로 연장된다. 도 15a 및 15b는 도 7a 및 7b에 상응한다.
후속 프로세스들은 도 8, 9a, 9b, 10a 및 10b를 참조하여 도시되고 설명된 것과 본질적으로 동일하다. 결과적인 비아(50) 및 금속 라인(52)이 도 16a 및 16b에 도시되며, 도 16a는 도 16b의 단면 16A-16A을 도시한다. 도 16b에 도시된 바와 같이, 비아(50)의 좌측 에지(50E1) 및 우측 에지(50E1) 모두는 금속 라인(52)의 직선 에지(52E1)에 수직으로 정렬되는 직선 에지이다. +Y 및 -Y 방향으로의 에지(50E2)는 만곡되고 라운딩될 수 있으며, 금속 라인(52)에 의해 중첩된다. 상기 만곡된 에지(50E2)는 직선 에지(50E1)로 연결된다. 일부 실시형태에 따르면, 비아들(50)의 만곡된 에지들(50E2)은 간격(S2)을 갖는 원들(54)에 들어맞을 수 있다.
도 16a 및 도 16b에 도시된 바와 같이, 비아 개구들 사이의 간격(S2)은 너무 작다. 종래의 형성 프로세스가 사용되는 경우, 간격(S2)은 금속 라인들(52)과 그들의 대응하는 이웃하는 비아들(50) 사이의 간격이 될 것이다. 작은 간격(S2)은 금속 라인들의 이웃하는 비아들로의 누설 증가 또는 브릿징 결과를 초래할 수 있다. 본 개시의 실시형태들을 채택함으로써, 금속 라인들과 이웃하는 비아들 사이의 간격(S2')은 이웃하는 금속 라인들(52) 사이의 간격(S1)에 의해 정의되고, 비아 패턴들의 확대로 인해 간격(S2')이 증가하지 않는다. 이것은 누설 증가 및 브릿징 가능성 문제를 제거한다.
도 17a, 17b, 18a, 18b, 19a 및 19b는 대안적인 실시형태에 따른 일부 중간 단계를 도시한다. 이들 실시형태들은 하드 마스크(32)에서의 인접하는 비아 개구들이 서로 연결될 정도로 크다는 점을 제외하고는 선행하는 실시형태들과 유사하다. 이들 실시형태들의 초기 단계는 도 1, 2a, 2b 및 3에 도시된 것과 본질적으로 동일하다. 결과적인 구조가 단면도 및 평면도를 각각 도시하는 도 17a 및 17b에 도시되어 있다. 도 17b는 두 개의 연결된 개구(36)를 포함하는 큰 개구를 도시한다. 인접한 개구들(36)의 접합은 광학 효과에 의해 초래될 수 있으며, X-방향 및 Y-방향 모두에서 작은 치수를 갖는 작은 비아 개구는 각각의 리소그래피 마스크에서의 패턴보다 더 크게 확대될 수 있다. 다음으로, 트렌치(44)가 상단층(42TL)에 형성되는 에칭 마스크(42)가 형성된다.
후속 프로세스에서, 도 5a, 5b, 6, 7a 및 7b에 도시된 프로세스들이 수행된다. 결과적인 구조가 단면도 및 평면도를 각각 도시하는 도 18a 및 18b에 도시되어 있다. 비아 개구(36')가 형성되고, 트렌치(44)는 에칭을 통해 하드 마스크(30) 내로 연장된다. 도 18a 및 18b는 도 7a 및 7b에 상응한다.
후속 프로세스들은 도 8, 9a, 9b, 10a 및 10b를 참조하여 도시되고 설명된 것과 본질적으로 동일하다. 결과적인 비아(50) 및 금속 라인(52)이 도 19a 및 19b에 도시되며, 도 19a는 도 19b에서의 단면 19A-19A를 도시한다. 비아(50)의 좌측 에지(50E1) 및 우측 에지(50E1) 모두는 직선 에지이며, 이들은 각각의 위에 놓인 금속 라인(52)의 직선 에지(52E1)에 수직으로 정렬된다. 비아(50)의 에지(50E2)는 만곡되고 라운딩될 수 있으며, 위에 놓인 금속 라인(52)에 의해 중첩된다. 일부 실시형태에 따르면, 만곡된 에지(50E2)는 적어도 서로 접촉하거나, 서로 부분적으로 중첩될 수 있는 원(54)에 들어맞을 수 있다. 본 개시의 실시형태들을 채택함으로써, 이웃하는 비아들에 대한 금속 라인들의 간격(S2')은 이웃하는 금속 라인들 사이의 간격(S1)과 동일하다. 종래의 형성 프로세스에서 발생하는 이웃하는 비아들에 대한 금속 라인들의 브릿징 문제가 제거된다.
본 개시의 실시형태들은 몇 가지 유리한 특징을 가진다. 제1 하드 마스크 내의 비아 개구 패턴들이 제2 하드 마스크 내의 트렌치 패턴들과 결합되어 전도성 비아의 에지를 정의하도록 된, 비아-퍼스트 접근 방식을 채택함으로써, 전도성 비아는 그 대응하는 위에 놓인 금속 라인들의 에지에 의해 국한된 에지를 가진다. 따라서, 비아 개구 패턴이 그 대응하는 트렌치 패턴보다 얼마나 넓은지에 관계없이 금속 라인들과 이웃하는 비아들 사이의 간격은 증가되지 않는다. 따라서 이웃하는 금속 라인들과 비아들 사이의 누설 및 잠재적인 브릿징이 제거된다.
본 개시의 일부 실시형태에 따르면, 방법은 기판 위에 유전체층을 형성하는 단계; 상기 유전체층 위에 제1 하드 마스크를 형성하는 단계; 상기 제1 하드 마스크 위에 제2 하드 마스크를 형성하는 단계; 상기 제2 하드 마스크를 에칭하여 상기 제2 하드 마스크에 제1 개구를 형성하는 단계 - 상기 제1 개구는 제1 폭을 가짐 -; 상기 제2 하드 마스크 위에 제3 하드 마스크를 형성하고 상기 제1 개구를 채우는 단계; 상기 제3 하드 마스크 및 상기 제1 하드 마스크를 에칭하여 상기 제3 하드 마스크에 트렌치를 형성하고 상기 제1 하드 마스크에 제2 개구를 형성하는 단계 - 상기 트렌치는 상기 제1 개구 바로 위에 일 부분을 포함하고, 상기 제1 개구는 상기 제2 개구 바로 위에 있고, 상기 트렌치는 상기 제1 개구의 상기 제1 폭보다 작은 제2 폭을 가지고, 상기 제2 개구는 상기 트렌치의 상기 제2 폭보다 작거나 같은 제3 폭을 가짐 -; 상기 유전체층에 제1 에칭 프로세스를 수행하여 상기 트렌치 및 상기 제2 개구를 상기 유전체층 내로 연장하는 단계; 및 상기 트렌치 및 상기 제2 개구에 금속 라인 및 비아를 각각 형성하는 단계를 포함한다. 일 실시형태에서, 상기 제1 개구는 상기 트렌치의 길이 방향에 수직인 제1 방향으로 상기 제2 개구를 넘어 측방향으로 연장된다. 일 실시형태에서, 상기 제1 개구는 상기 트렌치의 상기 길이 방향에 수직인 제2 방향으로 상기 제2 개구를 넘어 측방향으로 연장되고, 상기 제1 방향 및 상기 제2 방향은 서로 반대이다. 일 실시형태에서, 상기 제1 개구는 상기 트렌치의 상기 길이 방향에 수직인 제2 방향으로 상기 트렌치의 대응하는 에지로부터 리세싱되며, 상기 제1 방향 및 상기 제2 방향은 서로 반대이다. 일 실시형태에서, 방법은 상기 유전체층 위에 제4 하드 마스크를 형성하는 단계 - 상기 제1 하드 마스크는 상기 제4 하드 마스크 위에 형성되고, 상기 제3 하드 마스크 및 상기 제1 하드 마스크를 에칭하여 상기 트렌치를 형성하는 중에, 상기 제4 하드 마스크는 에칭 정지층으로 사용됨 - 를 더 포함한다. 일 실시형태에서, 방법은 상기 제2 개구를 상기 유전체층의 상단 부분으로 연장하고 비아 개구를 형성하기 위해, 상기 유전체층에 제2 에칭 프로세스를 수행하는 단계 - 상기 유전체층을 에칭하는 중에, 상기 제4 하드 마스크는 에칭 마스크로 사용됨 - 를 더 포함한다. 일 실시형태에서, 방법은 상기 제4 하드 마스크를 관통하여 상기 트렌치를 연장하기 위해 상기 제4 하드 마스크를 에칭하는 단계 - 상기 유전체층에 대한 상기 제1 에칭 프로세스는 상기 유전체층에 대한 제2 에칭 프로세스와 상기 제4 하드 마스크를 에칭하는 단계 모두가 수행된 후에 수행됨 - 를 더 포함한다. 일 실시형태에서, 상기 제4 하드 마스크를 에칭하는 단계 동안, 상기 유전체층은 에칭되지 않는다. 일 실시형태에서, 상기 금속 라인은 상기 금속 라인의 길이 방향을 따라 연장되는 제1 에지 및 제2 에지를 포함하고, 상기 제1 에지 및 상기 제2 에지는 서로 대향하고, 상기 비아는 서로에 대해 평행하고 상기 제1 에지 및 상기 제2 에지에 수직으로 정렬된 제3 에지 및 제4 에지를 각각 포함한다. 일 실시형태에서, 상기 금속 라인은 상기 금속 라인의 길이 방향으로 연장되는 제1 에지 및 제2 에지를 포함하고, 상기 제1 에지와 상기 제2 에지는 서로 대향하고, 상기 비아는: 상기 금속 라인의 상기 제1 에지 아래에 놓이고 상기 금속 라인의 상기 제1 에지에 수직으로 정렬된 제3 에지; 및 상기 제1 에지와 상기 제2 에지 사이의 위치에 수직으로 정렬된 제4 에지를 포함한다.
본 개시의 일부 실시형태에 따르면, 구조체는 유전체층; 상기 유전체층 내의 금속 라인 - 상기 금속 라인은 상기 금속 라인의 길이 방향으로 연장되는 제1 직선 에지 및 제2 직선 에지를 포함하고, 상기 제1 직선 에지 및 제2 직선 에지는 서로에 대해 평행함 -; 및 상기 금속 라인 아래에 놓이고 상기 금속 라인에 연결된 비아 - 상기 비아는: 상기 제1 직선 에지 아래에 놓이고 상기 제1 직선 에지에 수직으로 정렬된 제3 직선 에지; 및 상기 제3 직선 에지의 양 단에 연결되는 제1 곡선 에지 및 제2 곡선 에지를 포함함 - 를 포함한다. 일 실시형태에서, 상기 금속 라인은 상기 길이 방향으로 상기 제1 곡선 에지 및 상기 제2 곡선 에지를 넘어 측방향으로 연장된다. 일 실시형태에서, 상기 비아는 상기 제2 직선 에지 아래에 놓이고 상기 제2 직선 에지에 수직으로 정렬된 제4 직선 에지를 더 포함하고, 상기 제1 곡선 에지 및 상기 제2 곡선 에지는 상기 제4 직선 에지의 양 단에 또한 연결된다. 일 실시형태에서, 상기 비아는 곡선 에지를 포함하고, 상기 제1 곡선 에지 및 상기 제2 곡선 에지는 상기 곡선 에지의 부분들이고, 상기 제3 직선 에지의 양단은 상기 곡선 에지에 연결된다. 일 실시형태에서, 상기 곡선 에지의 전체는 연속적으로 만곡되어 있다. 일 실시형태에서, 상기 제1 곡선 에지는 원에 들어맞는다.
본 개시의 일부 실시형태에 따르면, 구조체는 서로 인접하고 서로 평행한 제1 금속 라인 및 제2 금속 라인; 상기 제1 금속 라인 아래에 놓이는 제1 비아 - 상기 제1 비아의 전체가 상기 제1 금속 라인 바로 아래에 있는 제1 영역에 있고, 상기 제1 비아는 상기 제1 금속 라인 바로 아래에 놓이는 제1 곡선 에지; 및 상기 제1 금속 라인의 에지에 수직으로 정렬된 제1 직선 에지로서, 상기 제1 곡선 에지에 연결되는 제1 직선 에지를 포함함 - ; 및 상기 제2 금속 라인 아래에 놓이는 제2 비아 - 상기 제2 비아의 전체가 상기 제2 금속 라인 바로 아래에 있는 제2 영역에 있고, 상기 제2 비아는 상기 제2 금속 라인 바로 아래에 놓이는 제2 곡선 에지; 및 상기 제2 금속 라인의 부가적인 에지에 수직으로 정렬된 제2 직선 에지로서, 상기 제2 곡선 에지에 연결되는 제2 직선 에지를 포함함 - 를 포함한다. 일 실시형태에서, 상기 제1 곡선 에지는 제1 원에 들어맞고, 상기 제2 곡선 에지는 제2 원에 들어맞는다. 일 실시형태에서, 상기 제1 원은 상기 제2 원과 적어도 접촉하거나 부분적으로 중첩된다. 일 실시형태에서, 상기 제1 비아는, 제3 곡선 에지 - 상기 제1 곡선 에지 및 상기 제3 곡선 에지는 상기 제1 직선 에지의 양 단에 연결되고, 상기 제3 곡선 에지는 상기 제1 금속 라인에 의해 중첩되고, 상기 제1 금속 라인은 상기 제1 곡선 에지 및 상기 제3 곡선 에지 모두를 넘어 측방향으로 연장됨 - 를 더 포함한다.
이상의 내용은 이 분야의 기술자가 본 발명의 측면을 더 잘 이해할 수 있도록 여러 실시형태의 특징의 개요를 설명한다. 이 분야의 기술자는 여기에 소개된 실시형태와 동일한 목적을 수행하고 및/또는 동일한 이점을 달성하기 위해, 다른 프로세스 및 구조를 설계 또는 수정하기 위한 기초로서 본 개시를 쉽게 이용할 수 있다는 것을 이해하여야 한다. 이 분야의 기술자는 그러한 균등한 구성은 본 발명의 사상 및 범위를 벗어나지 않으며, 본 발명의 사상 및 범위를 벗어나지 않고 다양한 변경, 치환 및 개조가 만들어질 수 있음을 인식해야 한다.
<부기>
1. 방법으로서,
기판 위에 유전체층을 형성하는 단계;
상기 유전체층 위에 제1 하드 마스크를 형성하는 단계;
상기 제1 하드 마스크 위에 제2 하드 마스크를 형성하는 단계;
상기 제2 하드 마스크를 에칭하여 상기 제2 하드 마스크에 제1 개구를 형성하는 단계 - 상기 제1 개구는 제1 폭을 가짐 -;
상기 제2 하드 마스크 위에 제3 하드 마스크를 형성하고 상기 제1 개구를 채우는 단계;
상기 제3 하드 마스크 및 상기 제1 하드 마스크를 에칭하여, 상기 제3 하드 마스크에 트렌치를 형성하고 상기 제1 하드 마스크에 제2 개구를 형성하는 단계 - 상기 트렌치는 상기 제1 개구 바로 위에 일 부분을 포함하고, 상기 제1 개구는 상기 제2 개구 바로 위에 있고, 상기 트렌치는 상기 제1 개구의 상기 제1 폭보다 작은 제2 폭을 가지고, 상기 제2 개구는 상기 트렌치의 상기 제2 폭보다 작거나 같은 제3 폭을 가짐 -;
상기 유전체층에 제1 에칭 프로세스를 수행하여 상기 트렌치 및 상기 제2 개구를 상기 유전체층 내로 연장하는 단계; 및
상기 트렌치 및 상기 제2 개구에 금속 라인 및 비아를 각각 형성하는 단계
를 포함하는 방법.
2. 제1 항에 있어서,
상기 제1 개구는 상기 트렌치의 길이 방향에 수직인 제1 방향으로 상기 제2 개구를 넘어 측방향으로 연장되는, 방법.
3. 제2 항에 있어서,
상기 제1 개구는 상기 트렌치의 상기 길이 방향에 수직인 제2 방향으로 상기 제2 개구를 넘어 측방향으로 연장되고, 상기 제1 방향 및 상기 제2 방향은 서로 반대인, 방법.
4. 제2 항에 있어서,
상기 제1 개구는 상기 트렌치의 상기 길이 방향에 수직인 제2 방향으로 상기 트렌치의 대응하는 에지로부터 리세싱되며, 상기 제1 방향 및 상기 제2 방향은 서로 반대인, 방법.
5. 제1 항에 있어서,
상기 유전체층 위에 제4 하드 마스크를 형성하는 단계 - 상기 제1 하드 마스크는 상기 제4 하드 마스크 위에 형성되고, 상기 제3 하드 마스크 및 상기 제1 하드 마스크를 에칭하여 상기 트렌치를 형성하는 중에, 상기 제4 하드 마스크는 에칭 정지층으로서 사용됨 - 를 더 포함하는 방법.
6. 제5 항에 있어서,
상기 제2 개구를 상기 유전체층의 상단 부분으로 연장하고 비아 개구를 형성하기 위해, 상기 유전체층에 제2 에칭 프로세스를 수행하는 단계 - 상기 유전체층을 에칭하는 중에, 상기 제4 하드 마스크는 에칭 마스크로서 사용됨 - 를 더 포함하는 방법.
7. 제6 항에 있어서,
상기 제4 하드 마스크를 관통하여 상기 트렌치를 연장하기 위해 상기 제4 하드 마스크를 에칭하는 단계 - 상기 유전체층에 대한 상기 제1 에칭 프로세스는, 상기 유전체층에 대한 제2 에칭 프로세스와 상기 제4 하드 마스크를 에칭하는 단계 모두가 수행된 후에 수행됨 - 를 더 포함하는 방법.
8. 제7 항에 있어서,
상기 제4 하드 마스크를 에칭하는 단계 동안, 상기 유전체층은 에칭되지 않는, 방법.
9. 제1 항에 있어서,
상기 금속 라인은 상기 금속 라인의 길이 방향을 따라 연장되는 제1 에지 및 제2 에지를 포함하고, 상기 제1 에지 및 상기 제2 에지는 서로 대향하고, 상기 비아는, 서로에 대해 평행하고 각각 상기 제1 에지 및 상기 제2 에지에 수직으로 정렬된 제3 에지 및 제4 에지를 포함하는, 방법.
10. 제1 항에 있어서,
상기 금속 라인은 상기 금속 라인의 길이 방향으로 연장되는 제1 에지 및 제2 에지를 포함하고, 상기 제1 에지와 상기 제2 에지는 서로 대향하고, 상기 비아는:
상기 금속 라인의 상기 제1 에지의 아래에 놓이고 상기 금속 라인의 상기 제1 에지에 수직으로 정렬된 제3 에지; 및
상기 제1 에지와 상기 제2 에지 사이의 위치에 수직으로 정렬된 제4 에지
를 포함하는, 방법.
11. 구조체로서,
유전체층;
상기 유전체층 내의 금속 라인 - 상기 금속 라인은 상기 금속 라인의 길이 방향으로 연장되는 제1 직선 에지 및 제2 직선 에지를 포함하고, 상기 제1 직선 에지 및 제2 직선 에지는 서로에 대해 평행함 -; 및
상기 금속 라인의 아래에 놓이고 상기 금속 라인에 연결된(join) 비아 - 상기 비아는:
상기 제1 직선 에지의 아래에 놓이고 상기 제1 직선 에지에 수직으로 정렬된 제3 직선 에지; 및
상기 제3 직선 에지의 양 단에 연결되는 제1 곡선 에지 및 제2 곡선 에지를 포함함 -
를 포함하는 구조체.
12. 제11 항에 있어서,
상기 금속 라인은 상기 길이 방향으로 상기 제1 곡선 에지 및 상기 제2 곡선 에지를 넘어 측방향으로 연장되는, 구조체.
13. 제11 항에 있어서,
상기 비아는 상기 제2 직선 에지의 아래에 놓이고 상기 제2 직선 에지에 수직으로 정렬된 제4 직선 에지를 더 포함하고, 상기 제1 곡선 에지 및 상기 제2 곡선 에지는 또한, 상기 제4 직선 에지의 양 단에 연결되는, 구조체.
14. 제11 항에 있어서,
상기 비아는 곡선 에지를 포함하고, 상기 제1 곡선 에지 및 상기 제2 곡선 에지는 상기 곡선 에지의 부분들이고, 상기 제3 직선 에지의 양단은 상기 곡선 에지에 연결되는, 구조체.
15. 제14 항에 있어서,
상기 곡선 에지의 전체는 연속적으로 만곡된, 구조체.
16. 제11 항에 있어서,
상기 제1 곡선 에지는 원에 들어맞는, 구조체.
17. 구조체로서,
서로 인접하고 서로 평행한 제1 금속 라인 및 제2 금속 라인;
상기 제1 금속 라인의 아래에 놓이는 제1 비아 - 상기 제1 비아의 전체가 상기 제1 금속 라인의 바로 아래에 있는 제1 영역에 있고, 상기 제1 비아는:
상기 제1 금속 라인의 바로 아래에 놓이는 제1 곡선 에지; 및
상기 제1 금속 라인의 에지에 수직으로 정렬되며, 상기 제1 곡선 에지에 연결되는 제1 직선 에지를 포함함 - ; 및
상기 제2 금속 라인의 아래에 놓이는 제2 비아 - 상기 제2 비아의 전체는 상기 제2 금속 라인의 바로 아래에 있는 제2 영역에 있고, 상기 제2 비아는:
상기 제2 금속 라인의 바로 아래에 놓이는 제2 곡선 에지; 및
상기 제2 금속 라인의 부가적인 에지에 수직으로 정렬되며, 상기 제2 곡선 에지에 연결되는 제2 직선 에지를 포함함 -
를 포함하는 구조체.
18. 제17 항에 있어서,
상기 제1 곡선 에지는 제1 원에 들어맞고, 상기 제2 곡선 에지는 제2 원에 들어맞는, 구조체.
19. 제18 항에 있어서,
상기 제1 원은 적어도 상기 제2 원과 접촉하거나 부분적으로 중첩되는, 구조체.
20. 제17 항에 있어서,
상기 제1 비아는,
제3 곡선 에지 - 상기 제1 곡선 에지 및 상기 제3 곡선 에지는 상기 제1 직선 에지의 양 단에 연결되고, 상기 제3 곡선 에지는 상기 제1 금속 라인에 의해 중첩되고, 상기 제1 금속 라인은 상기 제1 곡선 에지 및 상기 제3 곡선 에지 모두를 넘어 측방향으로 연장됨 - 를 더 포함하는, 구조체.

Claims (10)

  1. 방법으로서,
    기판 위에 유전체층을 형성하는 단계;
    상기 유전체층 위에 제1 하드 마스크를 형성하는 단계;
    상기 제1 하드 마스크 위에 제2 하드 마스크를 형성하는 단계;
    상기 제2 하드 마스크를 에칭하여 상기 제2 하드 마스크에 제1 개구를 형성하는 단계 - 상기 제1 개구는 제1 폭을 가짐 -;
    상기 제2 하드 마스크 위에 제3 하드 마스크를 형성하고 상기 제1 개구를 채우는 단계;
    상기 제3 하드 마스크 및 상기 제1 하드 마스크를 에칭하여, 상기 제3 하드 마스크에 트렌치를 형성하고 상기 제1 하드 마스크에 제2 개구를 형성하는 단계 - 상기 트렌치는 상기 제1 개구 바로 위에 일 부분을 포함하고, 상기 제1 개구는 상기 제2 개구 바로 위에 있고, 상기 트렌치는 상기 제1 개구의 상기 제1 폭보다 작은 제2 폭을 가지고, 상기 제2 개구는 상기 트렌치의 상기 제2 폭보다 작거나 같은 제3 폭을 가짐 -;
    상기 유전체층에 제1 에칭 프로세스를 수행하여 상기 트렌치 및 상기 제2 개구를 상기 유전체층 내로 연장하는 단계; 및
    상기 트렌치 및 상기 제2 개구에 금속 라인 및 비아를 각각 형성하는 단계
    를 포함하는 방법.
  2. 제1 항에 있어서,
    상기 제1 개구는 상기 트렌치의 길이 방향에 수직인 제1 방향으로 상기 제2 개구를 넘어 측방향으로 연장되는, 방법.
  3. 제2 항에 있어서,
    상기 제1 개구는 상기 트렌치의 상기 길이 방향에 수직인 제2 방향으로 상기 제2 개구를 넘어 측방향으로 연장되며, 상기 제1 방향 및 상기 제2 방향은 서로 반대인, 방법.
  4. 제2 항에 있어서,
    상기 제1 개구는 상기 트렌치의 상기 길이 방향에 수직인 제2 방향으로 상기 트렌치의 대응하는 에지로부터 리세싱되며, 상기 제1 방향 및 상기 제2 방향은 서로 반대인, 방법.
  5. 제1 항에 있어서,
    상기 유전체층 위에 제4 하드 마스크를 형성하는 단계 - 상기 제1 하드 마스크는 상기 제4 하드 마스크 위에 형성되고, 상기 제3 하드 마스크 및 상기 제1 하드 마스크를 에칭하여, 상기 트렌치를 형성하는 중에, 상기 제4 하드 마스크가 에칭 정지층으로서 사용됨 - 를 더 포함하는 방법.
  6. 제5 항에 있어서,
    상기 제2 개구를 상기 유전체층의 상단 부분으로 연장하고 비아 개구를 형성하기 위해, 상기 유전체층에 제2 에칭 프로세스를 수행하는 단계 - 상기 유전체층을 에칭하는 중에, 상기 제4 하드 마스크가 에칭 마스크로서 사용됨 - 를 더 포함하는 방법.
  7. 제1 항에 있어서,
    상기 금속 라인은 상기 금속 라인의 길이 방향을 따라 연장되는 제1 에지 및 제2 에지를 포함하고, 상기 제1 에지 및 상기 제2 에지는 서로 대향하고, 상기 비아는, 서로에 대해 평행하고 각각 상기 제1 에지 및 상기 제2 에지에 수직으로 정렬된 제3 에지 및 제4 에지를 포함하는, 방법.
  8. 제1 항에 있어서,
    상기 금속 라인은 상기 금속 라인의 길이 방향으로 연장되는 제1 에지 및 제2 에지를 포함하고, 상기 제1 에지와 상기 제2 에지는 서로 대향하고, 상기 비아는:
    상기 금속 라인의 상기 제1 에지의 아래에 놓이고 상기 금속 라인의 상기 제1 에지에 수직으로 정렬된 제3 에지; 및
    상기 제1 에지와 상기 제2 에지 사이의 위치에 수직으로 정렬된 제4 에지
    를 포함하는, 방법.
  9. 구조체로서,
    유전체층;
    상기 유전체층 내의 금속 라인 - 상기 금속 라인은 상기 금속 라인의 길이 방향으로 연장되는 제1 직선 에지 및 제2 직선 에지를 포함하고, 상기 제1 직선 에지 및 제2 직선 에지는 서로에 대해 평행함 -; 및
    상기 금속 라인의 아래에 놓이고 상기 금속 라인에 연결된(join) 비아 - 상기 비아는:
    상기 제1 직선 에지의 아래에 놓이고 상기 제1 직선 에지에 수직으로 정렬된 제3 직선 에지; 및
    상기 제3 직선 에지의 양 단에 연결되는 제1 곡선 에지 및 제2 곡선 에지
    를 포함함 -
    를 포함하는 구조체.
  10. 구조체로서,
    서로 인접하고 서로 평행한 제1 금속 라인 및 제2 금속 라인;
    상기 제1 금속 라인의 아래에 놓이는 제1 비아 - 상기 제1 비아의 전체는 상기 제1 금속 라인의 바로 아래에 있는 제1 영역에 있고, 상기 제1 비아는:
    상기 제1 금속 라인의 바로 아래에 놓이는 제1 곡선 에지; 및
    상기 제1 금속 라인의 에지에 수직으로 정렬되며, 상기 제1 곡선 에지에 연결되는 제1 직선 에지
    를 포함함 - ; 및
    상기 제2 금속 라인의 아래에 놓이는 제2 비아 - 상기 제2 비아의 전체는 상기 제2 금속 라인의 바로 아래에 있는 제2 영역에 있고, 상기 제2 비아는:
    상기 제2 금속 라인의 바로 아래에 놓이는 제2 곡선 에지; 및
    상기 제2 금속 라인의 부가적인 에지에 수직으로 정렬되며, 상기 제2 곡선 에지에 연결되는 제2 직선 에지
    를 포함함 -
    를 포함하는 구조체.
KR1020220003862A 2021-05-13 2022-01-11 비아-퍼스트 자기정렬 인터커넥트 형성 프로세스 Active KR102773210B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163188205P 2021-05-13 2021-05-13
US63/188,205 2021-05-13
US17/371,556 US11908731B2 (en) 2021-05-13 2021-07-09 Via-first self-aligned interconnect formation process
US17/371,556 2021-07-09

Publications (2)

Publication Number Publication Date
KR20220154595A true KR20220154595A (ko) 2022-11-22
KR102773210B1 KR102773210B1 (ko) 2025-02-25

Family

ID=83806553

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220003862A Active KR102773210B1 (ko) 2021-05-13 2022-01-11 비아-퍼스트 자기정렬 인터커넥트 형성 프로세스

Country Status (5)

Country Link
US (2) US11908731B2 (ko)
KR (1) KR102773210B1 (ko)
CN (1) CN115346916A (ko)
DE (1) DE102021118132A1 (ko)
TW (1) TWI789898B (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163316A (ja) * 1996-12-04 1998-06-19 Sony Corp 半導体装置における埋め込み配線の形成方法
JP2004281936A (ja) * 2003-03-18 2004-10-07 Fujitsu Ltd 半導体装置の製造方法
JP2011171705A (ja) * 2010-01-19 2011-09-01 Panasonic Corp 半導体装置及びその製造方法
KR20140113246A (ko) * 2013-03-15 2014-09-24 삼성전자주식회사 반도체 장치의 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287960B1 (en) * 2000-05-08 2001-09-11 Motorola, Inc. Self aligned dual inlaid patterning and etching
US6911389B2 (en) * 2002-09-18 2005-06-28 Texas Instruments Incorporated Self aligned vias in dual damascene interconnect, buried mask approach
US9496217B2 (en) * 2009-06-04 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus of forming a via
DE102010002454A1 (de) 2010-02-26 2011-09-01 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Metallisierungssystem eines Halbleiterbauelements mit verrundeten Verbindungen, die durch Hartmaskenverrundung hergestellt sind
US9685404B2 (en) 2012-01-11 2017-06-20 International Business Machines Corporation Back-end electrically programmable fuse
US9406589B2 (en) 2014-03-14 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Via corner engineering in trench-first dual damascene process
US9412648B1 (en) * 2016-01-11 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Via patterning using multiple photo multiple etch
US9679804B1 (en) * 2016-07-29 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-patterning to form vias with straight profiles

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163316A (ja) * 1996-12-04 1998-06-19 Sony Corp 半導体装置における埋め込み配線の形成方法
JP2004281936A (ja) * 2003-03-18 2004-10-07 Fujitsu Ltd 半導体装置の製造方法
JP2011171705A (ja) * 2010-01-19 2011-09-01 Panasonic Corp 半導体装置及びその製造方法
KR20140113246A (ko) * 2013-03-15 2014-09-24 삼성전자주식회사 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
US20240145297A1 (en) 2024-05-02
US11908731B2 (en) 2024-02-20
KR102773210B1 (ko) 2025-02-25
TW202245139A (zh) 2022-11-16
CN115346916A (zh) 2022-11-15
TWI789898B (zh) 2023-01-11
US20220367252A1 (en) 2022-11-17
DE102021118132A1 (de) 2022-11-17

Similar Documents

Publication Publication Date Title
US11217476B2 (en) Method of forming an interconnect structure of a semiconductor device
KR101711264B1 (ko) 반도체 디바이스용 상호 접속 구조체를 형성하는 방법
US10510585B2 (en) Multi-patterning to form vias with straight profiles
US8404581B2 (en) Method of forming an interconnect of a semiconductor device
TWI536520B (zh) 半導體裝置及方法
US7470616B1 (en) Damascene wiring fabrication methods incorporating dielectric cap etch process with hard mask retention
US8709942B2 (en) Methods for fabricating semiconductor devices
US20090087992A1 (en) Method of minimizing via sidewall damages during dual damascene trench reactive ion etching in a via first scheme
US20250132204A1 (en) Self-aligned via formation using spacers
US20250079172A1 (en) Metal hard masks for reducing line bending
TWI744897B (zh) 形成半導體裝置結構的方法
KR102773210B1 (ko) 비아-퍼스트 자기정렬 인터커넥트 형성 프로세스
US12068168B2 (en) Processes for reducing line-end spacing

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20220111

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20231212

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20241128

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20250221

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20250221

End annual number: 3

Start annual number: 1

PG1601 Publication of registration