[go: up one dir, main page]

KR20220089571A - 안정된 전기 연결을 위한 양면 회로 패널 - Google Patents

안정된 전기 연결을 위한 양면 회로 패널 Download PDF

Info

Publication number
KR20220089571A
KR20220089571A KR1020200180330A KR20200180330A KR20220089571A KR 20220089571 A KR20220089571 A KR 20220089571A KR 1020200180330 A KR1020200180330 A KR 1020200180330A KR 20200180330 A KR20200180330 A KR 20200180330A KR 20220089571 A KR20220089571 A KR 20220089571A
Authority
KR
South Korea
Prior art keywords
substrate
circuit
double
conductive
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
KR1020200180330A
Other languages
English (en)
Inventor
오병두
Original Assignee
아피오테크 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아피오테크 주식회사 filed Critical 아피오테크 주식회사
Priority to KR1020200180330A priority Critical patent/KR20220089571A/ko
Priority to PCT/IB2021/061854 priority patent/WO2022137045A1/ko
Publication of KR20220089571A publication Critical patent/KR20220089571A/ko
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

본 발명의 양면 회로 패널은 기판, 기판의 상면에 형성된 제1 회로, 제1 회로에 대응하여 기판의 상면 일측에 형성된 다수의 상부 전극들, 기판의 저면에 형성된 제2 회로, 및 제2 회로에 대응하여 기판의 저면 일측에 형성된 다수의 하부 전극들을 포함하며, 제1 회로와 제2 회로를 기능적으로 연결하기 위하여 상부 전극들과 하부 전극들이 도달하도록 기판의 상면 일측, 측면 및 저면 일측을 덮는 절연 필름, 절연 필름의 내면에 나란하게 형성된 다수의 도전 패턴들, 및 기판과 절연 필름 사이에 개재되는 이방전도성 레이어를 포함할 수 있고, 상호 전기적으로 연결되는 한 쌍의 상부 전극과 하부 전극은 적어도 2개 이상의 도전 패턴에 의해서 연결되며, 인접한 두 쌍의 상부 전극과 하부 전극 사이로 제1 회로 및 제2 회로와 연결되지 않는 도전 패턴이 존재하여 안정적인 연결을 가능하게 할 수 있다.

Description

안정된 전기 연결을 위한 양면 회로 패널 {DOUBLE SIDE CIRCUIT PANEL FOR STABLE ELECTRIC CONNECTION}
본 발명은 양면에 회로가 형성된 양면 회로 패널에 관한 것으로서, 보다 자세하게는, 한 패널의 양면에 형성된 양면의 회로를 측면 배선으로 안정적으로 연결하는 양면 회로 패널에 관한 것이다.
전기회로 장비가 집적화 및 고밀도로 형성됨에 따라 하나의 기판에 다수의 회로 레이어를 형성할 필요가 있다. 한국등록특허 제10-0755615호에는 수지 재질의 양면 인쇄회로기판을 이용하고, 인쇄회로기판을 연결용 커넥터로 연결하는 내용을 포함하고 있다.
이러한 수지 재질의 일반 PCB 기판은 종래의 인쇄회로기판 기술을 이용하기 때문에 회로 형성 및 정밀도가 높다는 장점이 있다. 하지만, 부품의 실장 개수 및 밀도가 증가함에 따라 전류 사용량도 높아지고 발열량도 많아져 변형 및 벤딩이 쉽게 일어날 수 있다는 문제점이 있다. 특히, LED와 같이 발열량이 다른 전기적 요소에 비해 높은 부속이 고밀도로 집적된다면 이러한 문제점을 더욱 배가될 수 있다.
집적화와 고밀도 형성에 대한 문제는 일반 PCB 기판에만 한정되지 않는다. 유리 기판이나 사파이어 기판 등과 같이 기계적 특성이나 열적 내구성이 다른 기판에서도 이러한 문제는 동일하게 적용될 수 있다. 다만, 일반 PCB 기판에서는 비아홀 등을 이용하여 기판의 상면과 저면의 회로를 연결할 수 있지만, 유리 기판 등에서는 비아홀 등을 형성하기가 용이하지 않다는 문제점이 있다.
본 발명은 기판의 양면에 회로를 형성함에 있어서, 2면의 회로를 기능적으로 연결할 수 있는 일 방법을 제공한다.
본 발명은 2면의 회로를 기능적으로 연결함에 있어서 측면을 통해 회로를 연결할 수 있는 양면 회로 패널 및 그 제조방법을 제공한다.
본 발명은 측면을 통해 2면의 회로를 연결할 때, 도전 패턴 중 하나에 단선이 발생하여도 이를 효율적으로 극복하고, 도전 패턴 간의 더미를 형성하여 도전 패턴 간의 신호 간섭을 줄일 수 있는 양면 회로 패널 및 그 제조방법을 제공한다.
본 발명의 예시적인 일 실시예에 따르면, 본 발명의 양면 회로 패널은 기판, 기판의 상면에 형성된 제1 회로, 제1 회로에 대응하여 기판의 상면 일측에 형성된 다수의 상부 전극들, 기판의 저면에 형성된 제2 회로, 및 제2 회로에 대응하여 기판의 저면 일측에 형성된 다수의 하부 전극들을 포함하며, 제1 회로와 제2 회로를 기능적으로 연결하기 위하여 상부 전극들과 하부 전극들이 도달하도록 기판의 상면 일측, 측면 및 저면 일측을 덮는 절연 필름, 절연 필름의 내면에 나란하게 형성된 다수의 도전 패턴들, 및 기판과 절연 필름 사이에 개재되는 이방전도성 레이어를 포함할 수 있고, 상호 전기적으로 연결되는 한 쌍의 상부 전극과 하부 전극은 적어도 2개 이상의 도전 패턴에 의해서 연결되며, 이렇게 연결된 복수 쌍의 상부 전극과 하부 전극 사이 각각에는 제1 회로 및 제2 회로와 연결되지 않는 더미(dummy) 도전 패턴이 존재하여 안정적인 연결을 가능하게 할 수 있다.
본 발명의 예시적인 일 실시예에 따르면, 본 발명의 양면 회로 패널은 기판, 기판의 상면에 형성된 제1 회로, 제1 회로에 대응하여 기판의 상면 일측에 형성된 다수의 상부 전극들, 기판의 저면에 형성된 제2 회로, 및 제2 회로에 대응하여 기판의 저면 일측에 형성된 다수의 하부 전극들을 포함하며, 제1 회로와 제2 회로를 기능적으로 연결하기 위하여 상부 전극들과 하부 전극들을 전부 또는 부분적으로 덮도록 기판의 상면 일측, 측면 및 저면 일측을 덮는 이방전도성 레이어, 및 이방전도성 레이어를 매개로 기판의 상면 일측, 측면 및 저면 일측에 나란하게 형성되는 다수의 도전 패턴들을 포함할 수 있고, 상호 전기적으로 연결되는 한 쌍의 상부 전극과 하부 전극은 적어도 2개 이상의 도전 패턴에 의해서 연결되며, 역시 인접한 두 쌍의 상부 전극과 하부 전극 사이로 제1 회로 및 제2 회로와 연결되지 않는 더미 도전 패턴이 존재하여 안정적인 연결을 가능하게 할 수 있다.
더미 도전 패턴은 상부 전극과 하부 전극을 연결하는 도전 패턴들의 사이에 배치되어, 전기적으로 연결된 도전 패턴 간의 신호 간섭을 줄일 수 있다.
본 명세서에서 기판이라 하면, 수지 계열의 일반적인 PCB용 기판 외에도 유리 기판, 사파이어 기판, 세라믹, 기타 유리 유사 재질의 기판 등을 포함할 수 있으며, 양면 회로 패널은 측면 배선을 통해 제1 회로와 제2 회로를 연결할 수 있는 것으로서, 그 응용은 로컬 디밍(Local dimming or Zone dimming)용 LED 백라이트 기판, 마이크로 LED 디스플레이 등에 이용될 수 있다.
상부 전극과 하부 전극을 2개 이상의 도전 패턴이 병렬로 연결하여 하나의 단선이 생겨도 나머지로 양호한 전기적 연결을 형성할 수 있으며, 전기적으로 연결된 도전 패턴들의 그룹들 사이로 그 어느 것도 연결되지 않은 적어도 하나의 더미 도전 패턴이 존재하여 신호 간의 간섭이나 노이즈를 차단할 수 있다.
도전 패턴들을 상부 전극 및 하부 전극의 최소 간격보다 작은 간격으로 균일 또는 불균일한 간격으로 형성할 수 있으며, 도전 패턴들을 촘촘하게 균일한 간격으로 형성한다면 측면 배선 연결을 범용으로 사용할 수 있고, 불량 발생도 억제하면서 제조의 난이도 역시 감소할 수 있다.
또한, 도전 패턴들의 폭을 균일하게 형성할 수 있지만, 다른 실시예에 따르면, 양 단부를 상대적으로 좁게 형성하여 도전 패턴들이 일정 각도 내에서 틀어지게 부착되어도 양호한 전기적 접속을 이루게 하고, 기판의 측면을 통과하는 중간을 상대적으로 넓게 형성하여 각 도전 패턴들의 저항을 낮출 수도 있다.
또한, 도전 패턴들은 금속 후막을 이용하여 형성될 수 있으며, 금속 후막을 에칭, 리프트 오프, 타발 또는 반타발 등을 이용하여 형성할 수 있다.
이방전도성 레이어도 이방전도성 접착제, 이방전도성 페이스트 또는 이방전도성 접착필름을 이용하여 형성될 수 있다.
본 발명의 예시적인 일 실시예에 따르면, 양면 회로 패널의 제조방법은 기판, 기판의 상면에 형성된 제1 회로, 제1 회로에 대응하여 기판의 상면 일측에 형성된 다수의 상부 전극들, 기판의 저면에 형성된 제2 회로, 및 제2 회로에 대응하여 기판의 저면 일측에 형성된 다수의 하부 전극들을 포함하는 양면 회로 기판을 제공하는 단계; 내면에 나란하게 형성된 다수의 도전 패턴들을 포함하는 필름을 제공하는 단계; 및 기판과 필름 사이에 개재되는 이방전도성 레이어를 이용하여 필름의 내면을 기판의 상면 일측, 측면 및 저면 일측을 따라 부착하는 단계;를 포함할 수 있으며, 한 쌍의 상부 전극과 하부 전극은 적어도 2개 이상의 도전 패턴에 의해서 연결되며, 상부 전극과 하부 전극을 전기적으로 연결하는 도전 패턴들의 그룹들 사이로 제1 회로 및 제2 회로와 연결되지 않는 적어도 하나의 도전 패턴이 존재하도록 할 수 있다.
이방전도성 레이어를 이용하기 때문에, 도전 패턴들에 의해서 전기적으로 연결되는 상부 전극과 하부 전극이 형성된 부분을 외부에서 가압하여 상부 전극, 도전 패턴 및 하부 전극 간의 전기적 연결을 완성할 수 있다.
또한, 필름을 도전 패턴으로부터 분리하여 필름을 기판으로부터 제거할 수 있으며, 이러한 과정을 통해서 도전 패턴을 기판에 전이 또는 전사할 수 있다. 물론, 필름을 제거하지 않고 기판의 상면, 측면 및 저면을 덮도록 할 수 있으며, 이 경우 필름은 절연 재질로 형성되는 것이 바람직하다.
도전 패턴들을 상부 전극 및 하부 전극의 최소 간격보다 작은 간격으로 균일 또는 불균일한 간격으로 형성할 수 있다.
본 발명의 양면 회로 패널은 기판의 양면에 형성된 회로를 기능적으로 연결함에 있어서, 비아홀을 형성할 수 없는 경우에 측면을 통해 회로를 연결할 수 있다.
본 발명의 양면 회로 패널 및 그 제조방법에 따르면, 측면 배선을 형성하면서 2번의 직각 꺾임이 발생할 수 있으며, 측면 배선의 도전 패턴이 외부의 충격이나 긁힘이 가해질 수 있는 위험이 있다. 이러한 경우 도전 패턴 중 어느 것이 손상될 수 있다는 가능성이 존재할 수 있는데, 본 발명에 따르면 도전 패턴 중 하나에 단선이 발생하여도 다른 도전 패턴이 전기적 연결을 유지하여 회로의 전체 불량을 방지할 수 있다. 또한, 도전 패턴 간의 더미를 형성하여 도전 패턴 간의 신호 간섭을 줄일 수도 있다.
또한, 상부 전극과 하부 전극을 연결함에 있어서도, 도전 패턴들의 간격을 상부 전극 및 하부 전극의 간격보다 작게 형성하되, 상술한 조건을 유지하도록 균일한 조전으로 형성한다면, 상부 전극 및 하부 전극의 형상이나 치수와 관계없이 범용으로 사용할 수 있으며, 얼라인먼트 등의 공정을 간략하게 하거나 생략할 수 있다.
도전 패턴들을 금속 후막을 통해 형성한다면, 도전 패턴들을 견고하고, 신뢰성 있는 구조로 형성할 수 있고, 배선들의 저항도 감소시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 양면 회로 패널의 평면 구조를 설명하기 위한 도면이다.
도 2는 도 1의 양면 회로 패널의 단면 구조를 설명하기 위한 도면이다.
도 3은 도 1의 양면 회로 패널에서 상부 전극과 도전 패턴 간의 전기적 연결을 설명하기 위한 도면이다.
도 4는 본 발명의 일 실시예에 따른 양면 회로 패널의 분해 구조를 설명하기 위한 도면이다.
도 5는 도 4의 양면 회로 패널에서 상부 전극과 도전 패턴 간의 전기적 연결을 설명하기 위한 도면이다.
도 6은 본 발명의 일 실시예에 따른 양면 회로 패널의 단면 구조를 설명하기 위한 도면이다.
이하 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하지만, 본 발명이 실시예에 의해 제한되거나 한정되는 것은 아니다. 참고로, 본 설명에서 동일한 번호는 실질적으로 동일한 요소를 지칭하며, 이러한 규칙하에서 다른 도면에 기재된 내용을 인용하여 설명할 수 있고, 당업자에게 자명하다고 판단되거나 반복되는 내용은 생략될 수 있다.
도 1은 본 발명의 일 실시예에 따른 양면 회로 패널의 평면 구조를 설명하기 위한 도면이며, 도 2는 도 1의 양면 회로 패널의 단면 구조를 설명하기 위한 도면이며, 도 3은 도 1의 양면 회로 패널에서 상부 전극과 도전 패턴 간의 전기적 연결을 설명하기 위한 도면이다.
도 1 내지 도 3을 참조하면, 본 실시예에 따른 양면 회로 패널은 상면과 저면에 각각 회로가 형성된 양면 회로 기판에서 측면을 따라 배선을 연결하는 기술에 관한 것으로서, 양면 회로 패널(100)은 기판(110), 기판(110)의 상면에 형성된 제1 회로(120), 제1 회로(120)에 대응하여 기판(110)의 상면 일측에 형성된 다수의 상부 전극들(130), 기판(110)의 저면에 형성된 제2 회로(140), 및 제2 회로(140)에 대응하여 기판(110)의 저면 일측에 형성된 다수의 하부 전극들(150)을 포함한다.
그리고 상면의 제1 회로(120)와 저면의 제2 회로(140)를 전기적 및 기능적으로 연결하기 위하여 다수의 도전 패턴들(180)이 형성된 절연 필름(170)을 이용할 수 있다. 절연 필름(170)은 상부 전극들(130)과 하부 전극들(150)을 전부 또는 부분적으로 덮을 정도로 도달할 수 있으며, 전극들이 형성된 측면 모서리 주변으로 기판(110)의 상면 일측, 측면 및 저면 일측을 덮을 수 있고, 그 내면에는 도전 패턴들(180)이 나란하게 형성될 수 있다.
참고로, 본 실시예서 상기 기판(110)은 유리 재질로 형성될 수 있으며, 기판(110)의 상면에는 마이크로 LED와 같은 발광 소자로 이루어진 제1 회로(120)가 형성되고, 저면으로는 발광 소자를 구동하기 위한 구동 회로로서 제2 회로(140)가 형성될 수 있으며, 이러한 양면 회로 패널은 로컬 디밍(Local dimming or Zone dimming)용 LED 백라이트 기판 등으로 이용될 수도 있다.
또한, 기판(110)에 형성되는 상부 전극들(130) 또는 하부 전극들(150)은 구리를 비롯한 금속의 박막 또는 후막, 실버 페이스트, 이황화 몰리브덴(MoS2) 또는 실버 나노 와이어를 이용하여 형성될 수 있으며, OMO(Oxide-Metal-Oxide) 등의 소재를 이용하여서도 형성될 수가 있다.
도 2를 보면, 도전 패턴들(180)이 형성된 절연 필름(170)을 기판(110)에 부착하기 위해서, 이방전도성 레이어(Anisotropic Conductive Layer)가 형성될 수 있다. 이방전도성 레이어(160)는 접착제, 페이스트 또는 필름 형태로 제공될 수 있으며, 레이어의 두께 방향으로 배타적 또는 주로 통전이 가능한 레이어를 의미할 수 있다. 예를 들어, 전도성 캡슐을 레이어에 포함시켜 가압되는 부분만 선택적으로 통전이 가능하게 할 수도 있다.
도 3에 도시된 바와 같이, 상부 전극(130)에 비해 절연 필름(170)의 도전 패턴(180)은 상대적으로 좁은 폭으로 형성될 수 있으며, 도전 패턴들은 상부 전극(130)과 하부 전극(150)을 연결하기 위한 2개 또는 그 이상의 도전 패턴(180-1)과 전기적으로 연결된 인접한 도전 패턴들 사이에 위치하며 그 어느 전극과도 전기적으로 연결되지 않는 도전 패턴(180-2)을 포함할 수 있다.
따라서, 전극들을 연결하는 도전 패턴들(180-1) 중 하나가 단선되거나 손상되어 높은 저항으로 형성하여도 병렬로 연결된 다른 도전 패턴(180-1)에 의해서 양호한 전기적 연결을 형성하거나 낮은 저항을 형성할 수 있다.
또한, 전극들 사이에서 전극을 상호 연결되지 않은 도전 패턴(180-2)들이 존재할 수 있다. 이들은 일종의 더미 도전 패턴(180-2)으로서 주변의 도전 패턴(180-1) 간의 신호 간섭이나 노이즈 차단 등을 수행할 수 있다.
본 실시예에서 전극을 연결하는 도전 패턴(180-1)과 더미로서의 도전 패턴(180-2)이 동일한 폭으로 형성되지만, 경우에 따라서는 전극을 연결하는 도전 패턴(180-1)을 더 넓은 폭으로 형성하는 것도 가능하다.
이 외에도 도전 패턴들의 폭을 균일하게 형성할 수 있지만, 다른 실시예에 따르면, 각 도전 패턴들, 특히 전극과 연결되는 도전 패턴에서 양 단부를 중간 부분 또는 나머지 부분에 비해서 상대적으로 좁게 형성할 수 있다. 이렇게 도전 패턴의 양 단부를 상대적으로 좁게 형성함으로써, 절연 필름을 기판의 측면에 부착하는 과정에서 도전 패턴들이 일정 각도 내에서 틀어지게 부착되어도 양호한 전기적 접속을 이루게 할 수 있으며, 기판의 측면을 통과하는 중간 부분을 상대적으로 넓게 형성하여 각 도전 패턴들의 저항을 낮출 수도 있다.
본 실시예의 도전 패턴들(180)은 금속 후막(metal thick layer)을 형성하고, 금속 후막을 에칭, 리프트 오프(lift-off), 타발 또는 반타발 등으로 부분적으로 제거하여 형성될 수 있다.
도 4는 본 발명의 일 실시예에 따른 양면 회로 패널의 분해 구조를 설명하기 위한 도면이고, 도 5는 도 4의 양면 회로 패널에서 상부 전극과 도전 패턴 간의 전기적 연결을 설명하기 위한 도면이다.
도 4 및 도 5를 참조하면, 절연 필름(270) 상에 도전 패턴(280)이 균일한 폭과 간격으로 형성될 수 있고, 사용 용도나 목적에 따라 폭과 간격을 조절할 수도 있다. 상부 전극(130)에 비해 절연 필름(270)의 도전 패턴(280)은 상대적으로 좁은 폭으로 형성될 수 있으며, 도전 패턴들은 상부 전극(130)과 하부 전극(150)을 연결하기 위한 2개 또는 그 이상의 도전 패턴(280-1)과 전기적으로 연결된 상부 전극(130)과 하부 전극(150)들로 이루어진 그룹들 사이에 위치하여 그 어느 전극과도 전기적으로 연결되지 않는 도전 패턴(280-2)으로 자연스럽게 구분될 수 있다.
따라서, 상부 전극(130) 및 하부 전극(150)에 2개 이상의 도전 패턴(280-1)이 연결되었을 때, 상대적으로 낮은 저항을 형성할 수 있으며, 전극들을 연결하는 도전 패턴들(280-1) 중 하나가 단선되거나 손상되어도 안정적인 전기 연결을 형성할 수 있고, 전극들과 연결되지 않은 더미 도전 패턴(180-2)들은 주변의 도전 패턴(280-1) 간의 신호 간섭이나 노이즈 차단 등을 수행할 수 있다.
이러한 효과에 보태어, 절연 필름(270)과 도전 패턴(280)을 정렬함에 있어서도, 낮은 정밀도로 정렬하여도 상하로 대응되는 상부 전극들(130)과 하부 전극들(150)을 양호하게 연결할 수 있다.
도 6은 본 발명의 일 실시예에 따른 양면 회로 패널의 단면 구조를 설명하기 위한 도면이다.
도 6을 참조하면, 본 실시예에 따른 양면 회로 패널에는 절연 필름 또는 필름 없이 제공될 수 있다. 이를 위해서 도전 패턴(180)을 필름에 형성하고, 필름과 함께 도전 패턴(180)을 기판(110)에 부착하고, 기판(110)으로부터 필름을 제거하면서 도전 패턴(180)을 기판(110)의 상면, 측면 및 저면을 경유하도록 전사할 수 있다.
전술한 실시예에서와 같이 필름을 제거하지 않고 도전 패턴(180)을 보호하도록 할 수 있지만, 필름을 제거할 수도 있고, 이에 추가로 보호 코팅을 형성할 수도 있다.
본 실시예에서도 상호 연결되는 상부 전극(130)과 하부 전극(150)을 2개 이상의 도전 패턴들(180)이 연결하며, 상부 전극(130)들 사이 및 하부 전극(150)들 사이로 더미 도전 패턴이 제공될 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술분야의 숙련된 당업자라면 하기의 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100 : 양면 회로 기판 110 : 기판
120 : 제1 회로 130 : 상부 전극
140 : 제2 회로 150 : 하부 전극
160 : 이방전도성 레이어 170 : 절연 필름
180 : 도전 패턴

Claims (13)

  1. 기판, 상기 기판의 상면에 형성된 제1 회로, 상기 제1 회로에 대응하여 상기 기판의 상면 일측에 형성된 다수의 상부 전극들, 상기 기판의 저면에 형성된 제2 회로, 및 상기 제2 회로에 대응하여 상기 기판의 저면 일측에 형성된 다수의 하부 전극들을 포함하는 양면 회로 패널에 있어서,
    상기 상부 전극들과 상기 하부 전극들이 도달하도록 상기 기판의 상기 상면 일측, 측면 및 상기 저면 일측을 덮는 절연 필름;
    상기 절연 필름의 내면에 나란하게 형성된 다수의 도전 패턴들; 및
    상기 기판과 상기 절연 필름 사이에 개재되는 이방전도성 레이어;를 포함하며,
    상호 전기적으로 연결되는 한 쌍의 상기 상부 전극과 상기 하부 전극은 적어도 2개 이상의 도전 패턴에 의해서 연결되며, 인접한 두 쌍의 상기 상부 전극과 상기 하부 전극 사이로 상기 제1 회로 및 상기 제2 회로와 연결되지 않는 도전 패턴이 존재하는 것을 특징으로 하는 양면 회로 패널.
  2. 기판, 상기 기판의 상면에 형성된 제1 회로, 상기 제1 회로에 대응하여 상기 기판의 상면 일측에 형성된 다수의 상부 전극들, 상기 기판의 저면에 형성된 제2 회로, 및 상기 제2 회로에 대응하여 상기 기판의 저면 일측에 형성된 다수의 하부 전극들을 포함하는 양면 회로 패널에 있어서,
    상기 상부 전극들과 상기 하부 전극들을 전부 또는 부분적으로 덮도록 상기 기판의 상기 상면 일측, 측면 및 상기 저면 일측을 덮는 이방전도성 레이어; 및
    상기 이방전도성 레이어를 매개로 상기 기판의 상기 상면 일측, 상기 측면 및 상기 저면 일측에 나란하게 형성되는 다수의 도전 패턴들;을 포함하며,
    상호 전기적으로 연결되는 한 쌍의 상기 상부 전극과 상기 하부 전극은 적어도 2개 이상의 도전 패턴에 의해서 연결되며, 인접한 두 쌍의 상기 상부 전극과 상기 하부 전극 사이로 상기 제1 회로 및 상기 제2 회로와 연결되지 않는 도전 패턴이 존재하는 것을 특징으로 하는 양면 회로 패널.
  3. 제1항 또는 제2항에 있어서,
    상기 도전 패턴들은 상기 상부 전극 및 상기 하부 전극의 최소 간격보다 작은 간격으로 균일 또는 불균일한 간격으로 형성된 것을 특징으로 하는 양면 회로 패널.
  4. 제1항 또는 제2항에 있어서,
    상기 이방전동성 레이어는 이방전도성 접착제, 이방전도성 페이스트 또는 이방전도성 접착필름을 이용하여 형성되는 것을 특징으로 하는 양면 회로 패널.
  5. 제1항 또는 제2항에 있어서,
    상기 도전 패턴은 금속 후막(metal thick film)을 이용하여 형성되는 것을 특징으로 하는 양면 회로 패널.
  6. 제1항 또는 제2항에 있어서,
    상기 도전 패턴에서 양 단부의 폭이 나머지 부분에 비해 상대적으로 좁게 형성된 것을 특징으로 하는 양면 회로 패널.
  7. 기판, 상기 기판의 상면에 형성된 제1 회로, 상기 제1 회로에 대응하여 상기 기판의 상면 일측에 형성된 다수의 상부 전극들, 상기 기판의 저면에 형성된 제2 회로, 및 상기 제2 회로에 대응하여 상기 기판의 저면 일측에 형성된 다수의 하부 전극들을 포함하는 양면 회로 기판을 제공하는 단계;
    내면에 나란하게 형성된 다수의 도전 패턴들을 포함하는 필름을 제공하는 단계; 및
    상기 기판과 상기 필름 사이에 개재되는 이방전도성 레이어를 이용하여 상기 필름의 내면을 상기 기판의 상기 상면 일측, 측면 및 상기 저면 일측을 따라 부착하는 단계;를 포함하며,
    한 쌍의 상기 상부 전극과 상기 하부 전극은 적어도 2개 이상의 도전 패턴에 의해서 연결되며, 인접한 두 쌍의 상기 상부 전극과 상기 하부 전극 사이로 상기 제1 회로 및 상기 제2 회로와 연결되지 않는 도전 패턴이 존재하는 것을 특징으로 하는 양면 회로 패널의 제조방법.
  8. 제7항에 있어서,
    상기 도전 패턴들에 의해서 전기적으로 연결되는 상기 상부 전극과 상기 하부 전극이 형성된 부분을 외부에서 가압하여 상기 상부 전극, 상기 도전 패턴 및 상기 하부 전극 간의 전기적 연결을 완성하는 것을 특징으로 하는 양면 회로 패널의 제조방법.
  9. 제7항에 있어서,
    상기 필름을 상기 도전 패턴으로부터 분리하여 상기 도전 패턴을 상기 기판에 전이하는 것을 특징으로 하는 양면 회로 패널의 제조방법.
  10. 제7항에 있어서,
    상기 도전 패턴들을 상기 상부 전극 및 상기 하부 전극의 최소 간격보다 작은 간격으로 균일 또는 불균일한 간격으로 형성하는 것을 특징으로 하는 양면 회로 패널의 제조방법.
  11. 제7항에 있어서,
    상기 이방전동성 레이어는 이방전도성 접착제, 이방전도성 페이스트 또는 이방전도성 접착필름을 이용하는 것을 특징으로 하는 양면 회로 패널의 제조방법.
  12. 제7항에 있어서,
    상기 도전 패턴은 금속 후막(metal thick film)으로 형성하는 것을 특징으로 하는 양면 회로 패널의 제조방법.
  13. 제7항에 있어서,
    상기 도전 패턴에서 양 단부의 폭을 나머지 부분에 비해 상대적으로 좁게 형성한 것을 특징으로 하는 양면 회로 패널의 제조방법.
KR1020200180330A 2020-12-21 2020-12-21 안정된 전기 연결을 위한 양면 회로 패널 Pending KR20220089571A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200180330A KR20220089571A (ko) 2020-12-21 2020-12-21 안정된 전기 연결을 위한 양면 회로 패널
PCT/IB2021/061854 WO2022137045A1 (ko) 2020-12-21 2021-12-16 안정된 전기 연결을 위한 양면 회로 패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200180330A KR20220089571A (ko) 2020-12-21 2020-12-21 안정된 전기 연결을 위한 양면 회로 패널

Publications (1)

Publication Number Publication Date
KR20220089571A true KR20220089571A (ko) 2022-06-28

Family

ID=82159003

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200180330A Pending KR20220089571A (ko) 2020-12-21 2020-12-21 안정된 전기 연결을 위한 양면 회로 패널

Country Status (2)

Country Link
KR (1) KR20220089571A (ko)
WO (1) WO2022137045A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024019459A1 (ko) 2022-07-20 2024-01-25 주식회사 엘지에너지솔루션 배터리 팩 및 이를 포함하는 자동차
KR102768589B1 (ko) * 2024-08-23 2025-02-18 메타솔 주식회사 발열 구조체 및 ipl을 이용한 발열 구조체 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100716809B1 (ko) * 2005-02-28 2007-05-09 삼성전기주식회사 이방전도성필름을 이용한 인쇄회로기판 및 그 제조방법
US9756733B2 (en) * 2011-10-04 2017-09-05 Apple Inc. Display and multi-layer printed circuit board with shared flexible substrate
KR20130069076A (ko) * 2011-12-16 2013-06-26 삼성전기주식회사 터치패널용 기판과 ｆｐｃｂ의 연결구조
US9516744B2 (en) * 2014-04-16 2016-12-06 Eastman Kodak Company Wrap-around micro-wire circuit method
KR20200022626A (ko) * 2018-08-23 2020-03-04 박철 마이크로 led를 포함하는 디스플레이 패널 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024019459A1 (ko) 2022-07-20 2024-01-25 주식회사 엘지에너지솔루션 배터리 팩 및 이를 포함하는 자동차
KR102768589B1 (ko) * 2024-08-23 2025-02-18 메타솔 주식회사 발열 구조체 및 ipl을 이용한 발열 구조체 제조 방법

Also Published As

Publication number Publication date
WO2022137045A1 (ko) 2022-06-30

Similar Documents

Publication Publication Date Title
US6705005B1 (en) Method of forming assemblies of circuit boards in different planes
US7410362B2 (en) Connecting structure of printed circuit board of liquid crystal display module
US8242374B2 (en) Flexible-circuit-board cable with positioning structure for insertion
CN104871654B (zh) 电子基板及其接头连接的结构
TW201931961A (zh) 高頻傳輸用印刷線路板
US8779292B2 (en) Substrate and substrate bonding device using the same
WO2022137045A1 (ko) 안정된 전기 연결을 위한 양면 회로 패널
US9949368B2 (en) Resin substrate and electronic device
CN103338590B (zh) 软性电路板及其制造方法
ATE352977T1 (de) Leiterplatte mit mindestens einem elektronischen bauteil
EP3430469B1 (en) Flexible circuit board, array substrate, fabricating method thereof, and display apparatus
CN104427740A (zh) 电路板及其制作方法
TWI875838B (zh) 配線電路基板及其製造方法
TWI730368B (zh) 內埋電路板及其製作方法
KR101061915B1 (ko) 배선 단자를 구비한 전자 장치
KR20220121980A (ko) 측면 배선을 이용한 회로 패널 및 측면 배선 형성방법
CN117460150B (zh) 柔性电路板、显示模组以及电子装置
KR101052160B1 (ko) 멀티 배선 레이어를 구비한 플랫 케이블
CN108633176B (zh) 具扩充功能的薄膜线路结构
CN107359426B (zh) 电连接结构及软性电路板
KR20180000813A (ko) 고집적 연성회로기판 Ｂｏｎｄｉｎｇ Ｐａｄ 누적 ｐｉｔｃｈ 관리를 위한 설계구조
TW202143807A (zh) 影像顯示器及其拼接式電路承載與控制模組
JP3696418B2 (ja) 電気部品検査用ソケット
KR101321499B1 (ko) 인쇄회로기판 및 이를 구비한 평판 디스플레이 장치
JPH066006A (ja) 部品端子の接続構造

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20201221

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20220523

Patent event code: PE09021S01D

PG1501 Laying open of application
E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20230111

Patent event code: PE09021S02D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20230724

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20230111

Comment text: Final Notice of Reason for Refusal

Patent event code: PE06011S02I

Patent event date: 20220523

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20231023

Patent event code: PE09021S02D

PX0701 Decision of registration after re-examination

Patent event date: 20240715

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

X701 Decision to grant (after re-examination)