TWI875838B - 配線電路基板及其製造方法 - Google Patents
配線電路基板及其製造方法 Download PDFInfo
- Publication number
- TWI875838B TWI875838B TW109135660A TW109135660A TWI875838B TW I875838 B TWI875838 B TW I875838B TW 109135660 A TW109135660 A TW 109135660A TW 109135660 A TW109135660 A TW 109135660A TW I875838 B TWI875838 B TW I875838B
- Authority
- TW
- Taiwan
- Prior art keywords
- wiring
- insulating layer
- layer
- wiring portion
- thickness direction
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 230000005540 biological transmission Effects 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 20
- 230000000694 effects Effects 0.000 description 10
- 238000004873 anchoring Methods 0.000 description 7
- 238000009413 insulation Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000011342 resin composition Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Abstract
配線電路基板1具備:基底絕緣層2;第1配線層7,其配置於基底絕緣層2之厚度方向一側;以及覆蓋絕緣層3,其以被覆第1配線層7之方式配置於基底絕緣層2之厚度方向一面。第1配線層7具備:第1配線部8,其與基底絕緣層之一面接觸;以及第2配線部9,其與第1配線部之厚度方向一面接觸。第2配線部9之與厚度方向及傳輸方向正交之寬度方向的兩端面配置於較第1配線部8之兩端面更靠寬度方向內側。
Description
本發明係關於一種配線電路基板及其製造方法。
先前,已知有一種配線電路基板,其具備:基底絕緣層;配線層,其形成於上述基底絕緣層之上,且剖面為矩形狀;以及覆蓋絕緣層,其被覆配線層(例如參照下述專利文獻1)。
[先前技術文獻]
[專利文獻]
[專利文獻1]日本專利特開2011-119599號公報
[發明所欲解決之問題]
近年來,要求使配線電路基板高效率地向配線層傳輸大電流。
因此,有如下試行方案:使配線層之寬度變大、或使配線層之厚度變厚,使剖面中之面積變大,從而降低配線層之電阻。於配線層之設置空間受到限定時,有時無法使配線層之寬度擴大,有鑒於此,特別提出使配線層之厚度變厚之方法作為試行方案。
然而,於此情形時,存在覆蓋絕緣層容易從配線之上端之寬度方向兩端剝離之缺陷。
本發明提供一種可降低配線層之電阻,且可抑制覆蓋絕緣層從配線層剝離之配線電路基板及其製造方法。
[解決問題之技術手段]
本發明(1)包含一種配線電路基板,其具備:基底絕緣層;配線層,其配置於上述基底絕緣層之厚度方向一側;以及覆蓋絕緣層,其以被覆上述配線層之方式配置於上述基底絕緣層之厚度方向一面;上述配線層具備:第1配線部,其與上述基底絕緣層之上述一面接觸;以及第2配線部,其與上述第1配線部之上述厚度方向一面接觸;上述第2配線部之與上述厚度方向及傳輸方向正交之寬度方向的兩端面配置於較上述第1配線部之兩端面更靠上述寬度方向內側。
於該配線電路基板中,配線層具備第1配線部、及第2配線部。因此,使剖面中之面積變大,可降低配線層之電阻。
又,第2配線部之寬度方向之兩端面配置於較第1配線部之兩端面更靠寬度方向內側。因此,於配線層之寬度方向兩端部之各者,可由第1配線部及第2配線部形成2個階差。因此,覆蓋絕緣層藉由被覆該等階差之投錨效應,可抑制覆蓋絕緣層從配線層剝離。
本發明(2)包含如(1)之配線電路基板,其中上述第2配線部之厚度T2相對於上述第1配線部之厚度T1之比(T2/T1)為0.7以上3.0以下。
於該配線電路基板中,因上述第2配線部之厚度T2相對於第1配線部之厚度T1之比(T2/T1)為0.7以上3.0以下,故可使配線層之剖面中之面積變大,且確實地發揮投錨效應,可更加確實地抑制覆蓋絕緣層從配線層剝離。
本發明(3)包含如(1)或(2)之配線電路基板,其中上述配線層進而具備:第3配線部,其與上述基底絕緣層之上述厚度方向一面接觸;以及第4配線部,其與上述第3配線部於上述厚度方向一側隔開間隔。
於該配線電路基板中,配線層具備第3配線部、及第4配線部,因此,可將第3配線部及第4配線部用於與第1配線部及第2配線部相同之用途或其他用途。因此,可將配線層用於較廣範圍之用途。
本發明(4)包含如(3)之配線電路基板,其中上述配線層具備:第1圖案部,其包含上述第1配線部及上述第2配線部;以及第2圖案部,其包含上述第3配線部及上述第4配線部,且與上述第1圖案部獨立。
於該配線電路基板中,配線層具備第1圖案、以及獨立於第1圖案之第2圖案,因此,可將該等圖案之各者用於各種用途。
本發明(5)包含一種配線電路基板之製造方法,其係如(4)之配線電路基板之製造方法,其具備:形成上述基底絕緣層之步驟;形成上述第1配線部、及上述第3配線部之步驟;同時形成上述第2配線部、及上述第4配線部之步驟;以及形成上述覆蓋絕緣層之步驟。
於該方法中,因同時形成第1圖案所包含之第2配線部、及第2圖案所包含之第4配線部,故可簡便地一次形成互不相同之圖案所包含之第2配線部及第4配線部。
[發明之效果]
根據本發明之配線電路基板,可降低配線層之電阻,且可抑制覆蓋絕緣層從配線層剝離。
根據本發明之配線電路基板之製造方法,可簡便地一次形成互不相同之圖案所包含之第2配線部及第4配線部。
<一實施方式>
參照圖1A~圖2B,對本發明之配線電路基板之一實施方式進行說明。再者,圖1A中,為了明確表示配線層6(下述)之相對位置,而省略了覆蓋絕緣層3(下述)。
該配線電路基板1具有特定厚度,且具有於前後方向(圖1A中之紙面上下方向、圖1B中之紙面深度方向)上較長地延伸之平帶形狀。配線電路基板1具備基底絕緣層2、配置於上述基底絕緣層2之厚度方向一側之配線層6、以及被覆上述配線層6之覆蓋絕緣層3。
基底絕緣層2於俯視下具有與配線電路基板1相同之外形形狀。作為基底絕緣層2之材料,例如,可舉出聚醯亞胺等絕緣樹脂。基底絕緣層2之厚度例如為5 μm以上,且例如為30 μm以下。
配線層6具備第1配線層7、第2配線層10、及第3配線層12。作為配線層6之材料,例如,可舉出銅等導體。配線層6於前後方向上延伸。即,配線層6所延伸之方向為傳輸方向,亦為前後方向。配線層6之形狀、配置及尺寸於後文詳述。
覆蓋絕緣層3配置於基底絕緣層2之厚度方向一面。覆蓋絕緣層3被覆配線層6。作為覆蓋絕緣層3之材料,例如,可舉出聚醯亞胺等絕緣樹脂。
又,配線電路基板1具備第1圖案部4、及第2圖案部5。第1圖案部4係配線電路基板1之寬度方向(與厚度方向及前後方向正交之方向)一側部,第2圖案部5係配線電路基板1之寬度方向另一側部。第1圖案部4與第2圖案部5於寬度方向上相互隔開間隔。於第1圖案部4及第2圖案部5之間設置有邊界(margin)部19。邊界部19不包含覆蓋絕緣層3及配線層6(下述),而僅包含基底絕緣層2。
如圖1B之左側圖及圖2A所示,第1圖案部4具備基底絕緣層2、第1配線層7、及覆蓋絕緣層3。
第1配線層7例如係用以傳輸電源電流(例如10 mA以上、進而100 mA以上之大電流)之電源配線。第1配線層7係第1圖案之一例。
第1配線層7具有沿前後方向延伸之俯視大致矩形狀。或者,第1配線層7於與第1配線層7之傳輸方向及厚度方向正交之剖面中具有大致凸字(倒T字)形狀。
如圖1B所示,第1配線層7朝向厚度方向一側按順序具備第1配線部8、及寬度小於上述第1配線部8之第2配線部9。較佳為第1配線層7僅具備第1配線部8、及第2配線部9。
第1配線部8係第1配線層7之厚度方向另一部。第1配線部8配置於基底絕緣層2之厚度方向一面。第1配線部8具有在寬度方向上較長之大致矩形狀。第1配線部8之厚度方向另一面之全部與基底絕緣層2之厚度方向一面接觸。
第2配線部9係第1配線層7之厚度方向一部。第2配線部9配置於第1配線部8之厚度方向一面之寬度方向中間部(兩端部之間之部分)。第2配線部9在與第1配線層7之傳輸方向及厚度方向正交之剖面中具有大致矩形狀。第2配線部9之厚度方向另一面之全部與第1配線部8之厚度方向一面之寬度方向兩端部不接觸,與厚度方向一面之寬度方向中間部接觸。
藉此,於第1配線層7中,第2配線部9之寬度方向之兩端面配置於較第1配線部8之兩端面更靠寬度方向內側。
於第1配線層7之寬度方向一端部形成2個一側階差17,上述2個一側階差17包含第1配線部8之側端面及厚度方向一面、與第2配線部9之側端面及厚度方向一面。又,於第1配線層7之寬度方向另一端部形成2個另一側階差18,上述2個另一側階差18包含第1配線部8之側端面及厚度方向一面、與第2配線部9之側端面及厚度方向一面。
上述第1配線部8及第2配線部9構成第1圖案。
第1配線部8之厚度T1例如為3 μm以上,較佳為5 μm以上,又,例如為40 μm以下,較佳為25 μm以下。第2配線部9之厚度T2例如為3 μm以上,較佳為5 μm以上,又,例如為50 μm以下,較佳為30 μm以下。第2配線部9之厚度T2相對於第1配線部8之厚度T1之比(T2/T1)例如為0.7以上,較佳為0.9以上,更佳為1.0以上,又,例如為3.0以下,較佳為2.0以下,更佳為1.5以下。第1配線部8之厚度T1係第1配線部8之厚度方向一面與基底絕緣層2之厚度方向一面之間的長度。第2配線部9之厚度T2係第2配線部9之厚度方向一面與第1配線部8之厚度方向一面之間的長度。若比處於上述範圍,則可使第1配線層7之剖面中之面積變大,且可確實地發揮覆蓋絕緣層3(第2覆蓋絕緣層16)對第1配線層7之投錨效應,從而更確實地抑制覆蓋絕緣層3從第1配線層7剝離。
第1配線部8之寬度例如為10 μm以上,較佳為20 μm以上,更佳為30 μm以上,又,例如為500 μm以下,更佳為250 μm以下。第1配線部8之寬度係第1配線部8之寬度方向之兩端面之間的距離。若第1配線部8之寬度為上述上限以下,則即便空間狹小亦可配置第1配線層7。第2配線部9之寬度例如為5 μm以上,較佳為15 μm以上,更佳為20 μm以上,又,例如為450 μm以下,較佳為200 μm以下。第2配線部9之寬度係第2配線部9之寬度方向之兩端面之間的距離。第2配線部9之寬度相對於第1配線部8之寬度之比例如為0.8以下,較佳為0.6以下,又,例如為0.1以上,較佳為0.3以上。
第1配線層7之厚度係第1配線部8之厚度T1及第2配線部9之厚度T2的合計。第1配線層7之寬度與第1配線部8之寬度相同。
再者,於第1配線層7之前後方向兩端連接有未圖示之端子。端子與電極電連接。電極設置於用以對第1配線層7輸入電源電流之電源裝置、及用以從第1配線層7提取電源電流之驅動裝置。
如圖1B及圖2A所示,於第1圖案部4中,覆蓋絕緣層3具備第2覆蓋絕緣層16。具體而言,於本實施方式中,覆蓋絕緣層3僅具備第2覆蓋絕緣層16。
如圖1B之左側圖所示,第2覆蓋絕緣層16被覆第1配線層7。具體而言,第2覆蓋絕緣層16與基底絕緣層2之厚度方向一面中之第1配線部8之外側附近部分、第1配線部8之寬度方向兩端面及厚度方向一面、以及第2配線部9之寬度方向兩端面及厚度方向一面接觸。更具體而言,第2覆蓋絕緣層16與第1配線層7之2個一側階差17及2個另一側階差18接觸(密接)。第2覆蓋絕緣層16固定於第1配線層7之寬度方向兩端部之各者。
第2覆蓋絕緣層16之厚度方向一面與第2配線部9之厚度方向一面之間的長度相當於第2覆蓋絕緣層16之厚度。第2覆蓋絕緣層16之厚度例如為5 μm以上,且例如為50 μm以下。
如圖1B之右側圖及圖2B所示,第2圖案部5具備基底絕緣層2、第2配線層10、第1覆蓋絕緣層15、第3配線層12、及第2覆蓋絕緣層16。
第2圖案部5中之基底絕緣層2與第1圖案部4中之基底絕緣層2係相同層。
第2配線層10例如係用以傳輸電氣信號(例如未達10 mA、進而未達1 mA之微弱電流)之信號配線。第2配線層10具備大致矩形狀之第3配線部13。較佳為第2配線層10僅具備第3配線部13。
第3配線部13配置於基底絕緣層2之厚度方向一面。第3配線部13之厚度方向另一面之全部與基底絕緣層2之厚度方向一面接觸。第3配線部13之厚度T3例如與第1配線部8之厚度T1相同。第3配線部13之寬度無特別限定,於本實施方式中,例如與第2配線部9之寬度相同。如此,於本實施方式中,第3配線部13之寬度小於第1配線部8之寬度。
第1覆蓋絕緣層15於與第1配線層7之傳輸方向及厚度方向正交之剖面中被覆第3配線部13。具體而言,第1覆蓋絕緣層15與基底絕緣層2之厚度方向一面中之第3配線部13之外側附近部分、以及第3配線部13之寬度方向兩端面及厚度方向一面接觸。第1覆蓋絕緣層15之厚度方向一面與第3配線部13之厚度方向一面之間的長度相當於第1覆蓋絕緣層15之厚度。第1覆蓋絕緣層15之厚度例如為5 μm以上,且例如為50 μm以下。
第3配線層12例如係用以傳輸電氣信號(例如未達10 mA、進而未達1 mA之微弱電流)之信號配線。第3配線層12具備大致矩形狀之第4配線部14。較佳為第3配線層12僅具備第4配線部14。
第4配線部14配置於第1覆蓋絕緣層15之厚度方向一面。第4配線部14之厚度方向另一面之全部與第1覆蓋絕緣層15之厚度方向一面接觸。於厚度方向上投影時,第4配線部14與第3配線部13重疊。具體而言,第4配線部14之俯視形狀與第3配線部13之俯視形狀吻合。第4配線部14之厚度T4例如與第3配線部13之厚度T3相同。第4配線部14之寬度與第3配線部13之寬度相同。
上述第2配線層10及第3配線層12係第2圖案之一例。第3配線部13及第4配線部14構成第2圖案。
第2覆蓋絕緣層16被覆第4配線部14。具體而言,第2覆蓋絕緣層16與第1覆蓋絕緣層15之厚度方向一面中之第4配線部14之外側附近部分、以及第4配線部14之寬度方向兩端面及厚度方向一面接觸。第2覆蓋絕緣層16之厚度方向一面與第4配線部14之厚度方向一面之間的長度相當於第2覆蓋絕緣層16之厚度。第2覆蓋絕緣層16之厚度例如為5 μm以上,且例如為50 μm以下。
上述第1覆蓋絕緣層15及第2覆蓋絕緣層16配置於覆蓋絕緣層3。較佳為第2圖案部5中之覆蓋絕緣層3僅具備第1覆蓋絕緣層15及第2覆蓋絕緣層16。
其次,參照圖3A~圖3E,對該配線電路基板1之製造方法進行說明。配線電路基板1之製造方法包含:第1步驟,其係準備基底絕緣層2;第2步驟,其係形成第1配線部8及第3配線部13;第3步驟,其係形成第1覆蓋絕緣層15;第4步驟,其係形成第2配線部9及第4配線部14;以及第5步驟,其係形成第2覆蓋絕緣層16。第1步驟~第5步驟按順序實施。
如圖3A所示,於第1步驟中,例如,對感光性絕緣樹脂組合物進行光微影處理而形成基底絕緣層2。
如圖3B所示,於第2步驟中,例如藉由加成法、減成法等圖案形成法而同時形成第1配線部8及第3配線部13。於第2圖案部5,形成具備第3配線部13之第2配線層10(信號配線)。
如圖3C所示,於第3步驟中,例如,以被覆第1配線部8及第3配線部13之方式,將感光性之絕緣樹脂組合物塗佈於基底絕緣層2之厚度方向一面,其後,進行光微影處理。藉此,於第2圖案部5,形成被覆第3配線部13之第1覆蓋絕緣層15。
如圖3D所示,於第4步驟中,例如藉由加成法、減成法等圖案形成法而同時形成第2配線部9及第4配線部14。藉此,於第1圖案部4,形成具備第1配線部8及第2配線部9之第1配線層7(電源配線)。又,於第2圖案部5,形成具備第4配線部14之第3配線層12(信號配線)。
如圖3E所示,於第5步驟中,例如,以被覆第2配線部9及第4配線部14之方式,將感光性之絕緣樹脂組合物塗佈於基底絕緣層2及第1覆蓋絕緣層15之厚度方向一面,其後,進行光微影處理。藉此,於第1圖案部4及第2圖案部5雙方形成第2覆蓋絕緣層16。藉此,於第1圖案部4,形成具備第2覆蓋絕緣層16之覆蓋絕緣層3。於第2圖案部5,形成具備第1覆蓋絕緣層15及第2覆蓋絕緣層16之覆蓋絕緣層3。
(一實施方式之作用效果)
並且,於該配線電路基板1中,配線層6之第1配線層7具備第1配線部8、及第2配線部9。因此,可使剖面中之面積變大而降低第1配線層7之電阻。
又,第2配線部9之寬度方向之兩端面配置於較第1配線部8之兩端面更靠寬度方向內側。因此,於第1配線層7之寬度方向一端部,可由第1配線部8及第2配線部9形成2個一側階差17。於第1配線層7之寬度方向另一端部,可由第1配線部8及第2配線部9形成2個另一側階差18。因此,覆蓋絕緣層3藉由被覆該等階差之投錨效應,可抑制覆蓋絕緣層3從第1配線層7剝離。
另一方面,如圖10所示之比較例1,第2配線部9之寬度方向之兩端面位於與第1配線部8之兩端面相同的位置,若一側階差17及另一側階差18分別為1個,則覆蓋絕緣層3對第1配線層7之投錨效應會顯著降低。因此,無法充分抑制覆蓋絕緣層3從第1配線層7剝離。
又,於一實施方式之配線電路基板1中,若第2配線部9之厚度T2相對於第1配線部8之厚度T1之比(T2/T1)為0.9以上2.0以下,則可使第1配線層7之剖面中之面積變大,且可確實地發揮投錨效應,從而更確實地抑制覆蓋絕緣層3從第1配線層7剝離。
進而,於該配線電路基板1中,配線層6之第2配線層10及第3配線層12分別具備第3配線部13、及第4配線部14。因此,可將包含第3配線部13之第2配線層10、及包含第4配線部14之第3配線層12用於與第1配線部8及第2配線部9不同之其他用途,具體而言,可用於信號配線。因此,可將配線層6用於較廣範圍之用途。
進而,於該配線電路基板1中,配線層6具備第1配線層7(第1圖案)、以及獨立於第1配線層7之第2配線層10及第3配線層12(第2圖案),因此,例如可將第1配線層7用作電源配線,可將第2配線層10及第3配線層12用作信號配線。
又,於該方法中,如圖3D所示,因同時形成第1配線層7所包含之第2配線部9、及第3配線層12所包含之第4配線部14,故可簡便地一次形成互不相同之圖案所包含之第2配線部9及第4配線部14。
(變化例)
於以下各變化例中,對於與上述一實施方式相同之構件及步驟,標註相同之參照符號,並省略其詳細說明。又,各變化例除了特別記載以外,可發揮與一實施方式相同之作用效果。進而,可將一實施方式及其變化例適當組合。
亦可如圖4~圖7所示,邊界部19包含覆蓋絕緣層3。於該等變化例中,邊界部19之覆蓋絕緣層3係第1覆蓋絕緣層15。邊界部19之第1覆蓋絕緣層15在寬度方向上連結第1圖案部4之第1覆蓋絕緣層15與第2圖案部5之第1覆蓋絕緣層15。
如圖4所示,於第1圖案部4中,覆蓋絕緣層3進而包含第1覆蓋絕緣層15。即,於第1圖案部4中,覆蓋絕緣層3具備第1覆蓋絕緣層15及第2覆蓋絕緣層16。
第1覆蓋絕緣層15與基底絕緣層2之厚度方向一面中之第1配線部8之外側附近部分、及第1配線部8之寬度方向兩端面接觸。
第2覆蓋絕緣層16與第1配線部8之厚度方向一面接觸。
如圖5所示,第2覆蓋絕緣層16與第2配線部9之寬度方向兩端面之厚度方向一側部分接觸。另一方面,第1覆蓋絕緣層15與第2配線部9之寬度方向兩端面之厚度方向另一側部分接觸。
如圖6所示,第2覆蓋絕緣層16與第2配線部9之寬度方向兩端面之全部、以及第1配線部8之厚度方向一面中之第2配線部9之外側附近部分接觸。另一方面,第1覆蓋絕緣層15與第2配線部9之第1配線部8之厚度方向一面中之寬度方向兩端部接觸。
如圖7所示,簷部20可與第2配線部9之寬度方向兩端面之厚度方向一側部分連續。簷部20從第2配線部9之寬度方向兩端面之厚度方向一側部分向寬度方向兩外側突出。寬度方向一側之簷部20之端面與寬度方向另一側之簷部20之端面之間的長度例如與第1配線部8之寬度相同。於該變化例中,於簷部20與第1配線部8之寬度方向端部之間形成槽部23。再者,第2配線部9之寬度方向兩端面之厚度方向另一側部分配置於較第1配線部8之寬度方向兩端面在寬度方向上更靠內側,與簷部20及第1配線部8之兩端部一起形成槽部23。於槽部23填充第1覆蓋絕緣層15。因此,覆蓋絕緣層3可發揮覆蓋絕緣層3基於槽部23之投錨效應。
如圖8A~圖8B所示,配線電路基板1不具備第2圖案部5,而具備第1圖案部4。
按照朝向後側之順序,第1圖案部4具有前側區域21、及後側區域22。
前側區域21之正剖面係沿圖8A~圖8B之X-X線之切斷面,與圖1B之左側圖相同。如圖1B之左側圖所示,第1圖案部4於前側區域21中具備基底絕緣層2、第1配線部8、第2配線部9、及第2覆蓋絕緣層16。
後側區域22之正剖面係沿圖8A~圖8B之Y-Y線之切斷面,與圖1B之右側圖相同。如圖1B之右側圖所示,第1圖案部4於後側區域22中具備基底絕緣層2、第3配線部13、第1覆蓋絕緣層15、第4配線部14、及第2覆蓋絕緣層16。
如圖8B所示,第1圖案部4具備:1層第4配線層24,其包含第1配線部8及第3配線部13;以及第5配線層25,其包含第2配線部9及第4配線部14。由於前側區域21中第1配線部8及第2配線部9在厚度方向上相互接觸,因此,第4配線層24與第5配線層25電連接。
於該配線電路基板1中,亦如圖1B之左側圖所示,於前側區域21,藉由上述2個一側階差17及2個另一側階差18,可抑制覆蓋絕緣層3從第1配線部8及第2配線部9剝離。
如圖3E之假想線所示,配線電路基板1可進而具備金屬支持層29。金屬支持層29與基底絕緣層2之厚度方向另一面接觸。
又,參照圖9A~圖9E,對本發明之配線電路基板之製造方法的另一變化例進行說明。
於一實施方式之製造方法中,如圖3D所示,使第2配線部9與第4配線部14同時形成,但例如,於該變化例中,如圖9B所示,使第2配線部9與第3配線部13同時形成。
於該變化例中,首先,如圖9A所示,準備基底絕緣層2。繼而,僅形成第1配線部8。
其次,如圖9B所示,同時形成第2配線部9及第3配線部13。
其次,如圖9C所示,以被覆第2配線部9及第3配線部13之方式,形成第1覆蓋絕緣層15。
其次,如圖9D所示,僅形成第4配線部14。
其後,如圖9E所示,以僅被覆第4配線部14之方式,形成第2覆蓋絕緣層16。
於藉由該方法獲得之配線電路基板1之第1圖案部4中,覆蓋絕緣層3具備第1覆蓋絕緣層15。
於該變化例之製造方法及一實施方式之製造方法中,一實施方式之製造方法較適宜。
一實施方式之製造方法中,如圖3B所示,一次形成第1配線部8及第3配線部13。又,如圖3D所示,一次形成第2配線部9及第4配線部14。因此,藉由2個步驟(圖3B、圖3D)便可形成配線層6。
相對於此,上述變化例中,於圖9A之步驟中,形成第1配線部8,於圖9B之步驟中,形成第2配線部9,於圖9D之步驟中,形成第4配線部14。因此,要藉由3個步驟形成配線層6,即,所需步驟數較一實施方式多。
再者,上述發明係作為本發明之例示之實施方式而提供,其僅為例示,不可作限定性解釋。藉由該技術領域之業者而明確之本發明之變化例包含於下述申請專利範圍中。
[產業上之可利用性]
配線電路基板用於各種電子用途。
1:配線電路基板
2:基底絕緣層
3:覆蓋絕緣層
4:第1圖案部
5:第2圖案部
6:配線層
7:第1配線層
8:第1配線部
9:第2配線部
10:第2配線層
12:第3配線層
13:第3配線部
14:第4配線部
15:第1覆蓋絕緣層
16:第2覆蓋絕緣層
17:一側階差
18:另一側階差
19:邊界部
20:簷部
21:前側區域
22:後側區域
23:槽部
24:第4配線層
25:第5配線層
29:金屬支持層
T1:厚度
T2:厚度
T3:厚度
T4:厚度
圖1A~圖1B係本發明之配線電路基板之一實施方式的放大圖,圖1A係俯視圖,圖1B係沿圖1A之X-X線之正剖視圖。
圖2A~圖2B係圖1A~圖1B所示之配線電路基板之側剖視圖,圖2A係沿圖1A~圖1B之Y-Y線之剖視圖,圖2B係沿圖1A~圖1B之Z-Z線之剖視圖。
圖3A~圖3E係圖1B所示之配線電路基板之製造步驟圖,圖3A表示準備基底絕緣層之步驟,圖3B表示形成第1配線部及第3配線部之步驟,圖3C表示形成第1覆蓋絕緣層之步驟,圖3D表示形成第2配線部及第4配線部之步驟,圖3E表示形成第2覆蓋絕緣層之步驟。
圖4係圖1B所示之配線電路基板之變化例(第1圖案部具有第2覆蓋絕緣層之形態)之剖視圖。
圖5係圖1B所示之配線電路基板之變化例(第2覆蓋絕緣層與第2配線部之側面之一部分接觸之形態)之剖視圖。
圖6係圖1B所示之配線電路基板之變化例(第2覆蓋絕緣層與第1配線部之厚度方向一面之一部分接觸之形態)之剖視圖。
圖7係圖1B所示之配線電路基板之變化例(簷部與第2配線部連續之形態)之剖視圖。
圖8A~圖8B係圖1A~圖1B所示之配線電路基板之變化例(不具備第2圖案部而具備第1圖案部之形態),圖8A係俯視圖,圖8B係沿圖8A之Z-Z線之側剖視圖。
圖9A~圖9E係其他配線電路基板之製造方法之步驟圖配線電路基板之剖視圖,圖9A表示形成第1配線部之步驟,圖9B表示形成第2配線部及第3配線部之步驟,圖9C表示形成第1覆蓋絕緣層之步驟,圖9D表示形成第4配線部之步驟,圖9E表示形成第2覆蓋絕緣層之步驟。
圖10係比較例1之配線電路基板之剖視圖。
1:配線電路基板
2:基底絕緣層
3:覆蓋絕緣層
4:第1圖案部
5:第2圖案部
6:配線層
7:第1配線層
8:第1配線部
9:第2配線部
10:第2配線層
12:第3配線層
13:第3配線部
14:第4配線部
15:第1覆蓋絕緣層
16:第2覆蓋絕緣層
17:一側階差
18:另一側階差
19:邊界部
T1:厚度
T2:厚度
T3:厚度
T4:厚度
Claims (5)
- 一種配線電路基板,其特徵在於,其具備:基底絕緣層;配線層,其配置於上述基底絕緣層之厚度方向一側;以及覆蓋絕緣層,其以被覆上述配線層之方式配置於上述基底絕緣層之厚度方向一面;上述配線層具備:第1配線部,其與上述基底絕緣層之厚度方向一面接觸;以及第2配線部,其與上述第1配線部之上述厚度方向一面接觸;上述第2配線部之與上述厚度方向及傳輸方向正交之寬度方向的兩端面配置於較上述第1配線部之兩端面更靠上述寬度方向內側;上述配線層於上述配線層之上述寬度方向兩端部之各者具有由上述第1配線部與上述第2配線部形成之階差;且上述覆蓋絕緣層被覆上述階差。
- 如請求項1之配線電路基板,其中上述第2配線部之厚度T2相對於上述第1配線部之厚度T1之比(T2/T1)為0.7以上3.0以下。
- 如請求項1或2之配線電路基板,其中上述配線層進而具備:第3配線部,其與上述基底絕緣層之上述厚度方向一面接觸;以及第4配線部,其與上述第3配線部於上述厚度方向一側隔開間隔。
- 如請求項3之配線電路基板,其中上述配線層具備:第1圖案部,其包含上述第1配線部及上述第2配線部;以及 第2圖案部,其包含上述第3配線部及上述第4配線部,且與上述第1圖案部獨立。
- 一種配線電路基板之製造方法,其特徵在於,其係如請求項4之配線電路基板之製造方法,其具備:形成上述基底絕緣層之步驟;形成上述第1配線部、及上述第3配線部之步驟;同時形成上述第2配線部、及上述第4配線部之步驟;以及形成上述覆蓋絕緣層之步驟。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019-204943 | 2019-11-12 | ||
JP2019204943A JP7424802B2 (ja) | 2019-11-12 | 2019-11-12 | 配線回路基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202135618A TW202135618A (zh) | 2021-09-16 |
TWI875838B true TWI875838B (zh) | 2025-03-11 |
Family
ID=
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021095416A1 (ja) | 2019-11-12 | 2021-05-20 | 日東電工株式会社 | 配線回路基板およびその製造方法 |
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021095416A1 (ja) | 2019-11-12 | 2021-05-20 | 日東電工株式会社 | 配線回路基板およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2014504019A (ja) | 絶縁された金属基板を有するプリント回路板 | |
WO2017002720A1 (ja) | 電子装置 | |
TWI875838B (zh) | 配線電路基板及其製造方法 | |
WO2022137045A1 (ko) | 안정된 전기 연결을 위한 양면 회로 패널 | |
JPH0918108A (ja) | フレキシブルプリント基板の接続構造 | |
TW202135618A (zh) | 配線電路基板及其製造方法 | |
JP2007220960A (ja) | プリント配線板及びその接続構造 | |
JPH0621628A (ja) | 印刷配線板 | |
TWI608769B (zh) | 柔性電路板及其製作方法 | |
JP4831819B2 (ja) | 回路基板の端子群製造方法 | |
JPH0832195A (ja) | 複合プリント基板の接続構造 | |
US11716811B2 (en) | Printed wiring board | |
WO2021095421A1 (ja) | 配線回路基板およびその製造方法 | |
US20140048311A1 (en) | Wired circuit board | |
JP2005072482A (ja) | ランドパターン構造および電気部品搭載用基板 | |
JP5214038B1 (ja) | プリント配線板及びその製造方法 | |
KR101157552B1 (ko) | 임피던스 특성의 향상구조를 갖는 플랫 케이블 | |
JPS5849653Y2 (ja) | プリント配線板 | |
JP2006120738A (ja) | セラミック多層基板およびその製造方法 | |
JP2021012945A (ja) | 配線基板 | |
JPH04162795A (ja) | 薄膜多層基板 | |
US20120241196A1 (en) | Circuit board and method of manufacturing same | |
JP2007311723A (ja) | 多層回路基板 | |
JP2004023082A (ja) | プリント基板 | |
JP2008112838A (ja) | 配線基板およびその製造方法ならびに半導体装置およびその製造方法 |