[go: up one dir, main page]

KR20220061283A - 반도체 장치, 전자 기기 - Google Patents

반도체 장치, 전자 기기 Download PDF

Info

Publication number
KR20220061283A
KR20220061283A KR1020227014861A KR20227014861A KR20220061283A KR 20220061283 A KR20220061283 A KR 20220061283A KR 1020227014861 A KR1020227014861 A KR 1020227014861A KR 20227014861 A KR20227014861 A KR 20227014861A KR 20220061283 A KR20220061283 A KR 20220061283A
Authority
KR
South Korea
Prior art keywords
layer
package
lens
substrate
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020227014861A
Other languages
English (en)
Other versions
KR102528610B1 (ko
Inventor
타카아키 히라노
신지 미야자와
켄사쿠 마에다
유스케 모리야
순스케 후루세
유타카 오오카
Original Assignee
소니그룹주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니그룹주식회사 filed Critical 소니그룹주식회사
Publication of KR20220061283A publication Critical patent/KR20220061283A/ko
Application granted granted Critical
Publication of KR102528610B1 publication Critical patent/KR102528610B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8063—Microlenses
    • H01L27/14627—
    • H01L27/14618—
    • H01L27/14621—
    • H01L27/14623—
    • H01L27/14636—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/024—Manufacture or treatment of image sensors covered by group H10F39/12 of coatings or optical elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/804—Containers or encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8053—Colour filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8057—Optical shielding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 기술은, 렌즈의 변형이 발생하지 않도록 제어할 수 있도록 하는 반도체 장치, 전자 기기에 관한 것이다. 광학 소자가 형성된 반도체 기판과, 광학 소자를 덮도록 반도체 기판상에 마련되는 투광판과, 반도체 기판과 투광판 사이에 마련되는 무기 재료의 렌즈를 구비하고, 반도체 기판을 평면으로 보았을 때, 광학 소자가 형성되어 있는 유효 감광 영역의 외측의 부분에, 렌즈와 단위 면적당의 힘과 같은 힘을 갖는 구조체가 배치되어 있다. 예를 들면, 구조체는, 렌즈와 동일 형상이고, 동일한 재료로 형성된다. 본 발명은, 캐비티레스 CSP를 갖는 촬상 장치에 적용할 수 있다.

Description

반도체 장치, 전자 기기{SEMICONDUCTOR DEVICE AND ELECTRONIC EQUIPMENT}
본 기술은, 반도체 장치, 전자 기기에 관한 것이다. 상세하게는, 렌즈의 변형이 발생하는 일이 없는 반도체 장치, 전자 기기에 관한 것이다.
근래의 반도체 개발에서는, 보다 고집적화를 목표로 한 무어의 법칙(more Moore)으로부터, 무어 법칙 이상(beyond Moore)의 기술의 하나로서 수직 방향으로 소자를 쌓아올려서 3차원적으로 구성하여 가는 3차원 적층 기술이 주목을 모으고 있다. 2차원적인 배선에서는 설계하기가 어렵고, 전력 소비가 많았던 것도, 다양한 기능을 갖는 회로 블록을 분할하고 적층하여 칩 사이를 연결하는 3차원적인 배선의 설계에 의해, 소비 전력의 저감이나 처리 속도의 향상이 가능해지는 것이 제안되어 있다. 또한 패키지에서의 3차원 방향으로의 적층 기술의 하나인 웨이퍼 레벨 패키지 기술을 사용하면 저비용화나 소형도 가능해진다는 것이 제안되어 있다.
특히, 휴대 전화기 등의 카메라 모듈을 이용하는 전자 기기에서는, 한층 더 소형화가 요구되어 있고, 종래의 세라믹 패키지 내에 고체 촬상 소자를 배치하여 표면을 글라스판으로 접착하여 밀봉하는 구조로는 요구에 응할 수가 없게 되어 오고 있다.
그래서 종래와 같은 글라스와 고체 촬상 소자의 사이에 캐비티를 갖고 있던 패키지 구조로부터, 마이크로렌즈상에 직접 글라스판을 붙인 구조의 개발이 진행되고 있다. 이와 같은 저배화·소형화를 겨냥한 캐비티레스의 패키지 구조에서는, 캐비티였던 마이크로렌즈의 표면 부분에 충전하는 수지와 마이크로렌즈에 굴절율에 차를 주기 위해, 마이크로렌즈에 고굴절율(고굴)을 갖는 무기 재료 SiN(질화규소, 실리콘나이트라이드)을 이용하여 형성하는 것이 제안되어 있다.(특허 문헌 1 참조)
마이크로렌즈를 형성하는 투명성과 고굴절율을 갖는 SiN은, 막응력이 높아지는 경향에 있다. 그 때문에, 하지의 수지와의 막응력의 현저한 차에 의해 주름이나 왜곡과 같은 표면 부적합을 일으키는 문제가 있다. 이 문제에 대해 적어도 1층 이상의 응력 완화층을 개재시키는 것이 제안되어 있다(특허 문헌2 참조).
특허 문헌 1 : 일본 특개2003-338613호 공보 특허 문헌 2 : 일본 특개2012-023251호 공보
마이크로렌즈가, 고굴절율(고굴)을 갖는 SiN 등의 무기 재료로 수지의 위에 형성되어 있는 경우, 마이크로렌즈 층의 형상에 불균일한 영역이 있으면, 막응력이 높아지는 경향에 있는 SiN이기 때문에, 응력의 밸런스가 깨져서 주름이나 왜곡이 생기기 쉬워진다.
이와 같은 주름·왜곡 등의 표면 부적합이 발생한 경우, 웨이퍼면 내나 칩 내의 균일성 등이 악화하고, 집광 특성의 악화를 일으키는 원인이 된다. 따라서, 응력의 밸런스를 취하여, 주름이나 왜곡이 생기지 않는 구성으로 하는 것이 바람직하다.
본 기술은, 이와 같은 상황을 감안하여 이루어진 것으로, 응력의 밸런스를 취하여, 주름이나 왜곡이 생기지 않고, 집광 특성에 우수한 촬상 소자를 제공할 수 있도록 하는 것이다.
본 기술의 한 측면의 제1의 반도체 장치는, 광학 소자를 갖는 다층의 기판과, 상기 광학 소자를 덮도록 상기 기판상에 마련되는 투광판과, 상기 기판과 상기 투광판 사이에 마련되는 무기 재료의 렌즈를 구비하고, 상기 기판을 평면으로 보았을 때, 상기 광학 소자가 형성되어 있는 유효 감광 영역의 외측의 부분에, 상기 렌즈의 단위 면적당의 힘과 같은 힘을 갖는 구조체가 배치되어 있다.
상기 렌즈의 하측에 마련되는 제1의 유기 재료 층과, 상기 렌즈의 상측에 마련되는 제2의 유기 재료 층을 또한 구비하도록 할 수 있다.
상기 구조체는, 상기 렌즈와, 동일 형상이고 상기 무기 재료로 구성되도록 할 수 있다.
상기 구조체는, 상기 렌즈와, 동일한 재료로 구성되고, 단위 면적당의 체적이 같도록 구성된 평탄한 막인 것으로 할 수 있다.
상기 구조체는, 상기 렌즈와, 단위 면적당의 힘이 같도록 설계된 평탄한 막인 것으로 할 수 있다.
상기 렌즈의 연장상에 일단이 마련되고, 상기 기판의 소정의 층에 타단이 접속되어 있는 막을 또한 구비하도록 할 수 있다.
상기 막은, 상기 유효 감광 영역을 둘러싸도록 연속적으로 마련되어 있도록 할 수 있다.
상기 막은, 상기 유효 감광 영역을 둘러싸도록 불연속적으로 마련되어 있도록 할 수 있다.
상기 무기 재료는 질화규소인 것으로 할 수 있다.
이면 조사형의 촬상 소자인 것으로 할 수 있다.
표면 조사형의 촬상 소자인 것으로 할 수 있다.
본 기술의 한 측면의 제1의 반도체 장치에서는, 광학 소자를 갖는 다층의 기판과, 광학 소자를 덮도록 기판상에 마련되는 투광판과, 기판과 투광판 사이에 마련되는 무기 재료의 렌즈가 구비되어 있다. 또한 기판을 평면으로 보았을 때, 광학 소자가 형성되어 있는 유효 감광 영역의 외측의 부분에, 렌즈와 단위 면적당의 힘과 같은 힘을 갖는 구조체가 배치되어 있다.
본 기술의 한 측면의 제2의 반도체 장치는, 광학 소자를 갖는 다층의 기판과, 상기 광학 소자를 덮도록 상기 기판상에 마련되는 투광판과, 상기 기판과 상기 투광판 사이에 마련되는 무기 재료의 렌즈를 구비하고, 상기 렌즈의 일부는, 상기 기판의 소정의 층과, 상기 렌즈와 동일한 재료로 구성된 막에 의해 접속되어 있다.
본 기술의 한 측면의 제2의 반도체 장치에서는, 광학 소자를 갖는 다층의 기판과, 광학 소자를 덮도록 기판상에 마련되는 투광판과, 기판과 투광판 사이에 마련되는 무기 재료의 렌즈가 구비된다. 그리고 렌즈의 일부는, 기판의 소정의 층과, 렌즈와 동일한 재료로 구성된 막에 의해 접속되어 있다.
본 기술의 한 측면의 전자 기기는, 광학 소자를 갖는 다층의 기판과, 상기 광학 소자를 덮도록 상기 기판상에 마련되는 투광판과, 상기 기판과 상기 투광판 사이에 마련되는 무기 재료의 렌즈를 구비하고, 상기 기판을 평면으로 보았을 때, 상기 광학 소자가 형성되어 있는 유효 감광 영역의 외측의 부분에, 상기 렌즈의 단위 면적당의 힘과 같은 힘을 갖는 구조체가 배치되어 있는 반도체 장치와, 상기 반도체 장치로부터 출력되는 화소 신호에 대해 신호 처리를 행하는 신호 처리부를 구비한다.
본 기술의 한 측면의 전자 기기에서는, 광학 소자를 갖는 다층의 기판과, 광학 소자를 덮도록 기판상에 마련되는 투광판과, 기판과 투광판 사이에 마련되는 무기 재료의 렌즈가 구비되어 있다. 또한 기판을 평면으로 보았을 때, 광학 소자가 형성되어 있는 유효 감광 영역의 외측의 부분에, 렌즈와 단위 면적당의 힘과 같은 힘을 갖는 구조체가 배치되어 있다. 그리고 반도체 장치로부터 출력되는 화소 신호에 대해 신호 처리가 행하여진다.
본 기술에 의하면, 응력의 밸런스를 취하여, 주름이나 왜곡이 생기지 않고, 집광 특성에 우수한 촬상 소자를 제공하는 것이 가능해진다.
도 1은 CMOS 이미지 센서의 구성례를 도시하는 블록도.
도 2는 본 기술을 적용한 CMOS 이미지 센서를 구성하는 반도체 패키지의 구성을 도시하는 단면도.
도 3은 영역에 관해 설명하기 위한 도면.
도 4는 제2의 실시의 형태에서의 반도체 패키지의 구성을 도시하는 단면도.
도 5는 제3의 실시의 형태에서의 반도체 패키지의 구성을 도시하는 단면도.
도 6은 제4의 실시의 형태에서의 반도체 패키지의 구성을 도시하는 단면도.
도 7은 제5의 실시의 형태에서의 반도체 패키지의 구성을 도시하는 단면도.
도 8은 제6의 실시의 형태에서의 반도체 패키지의 구성을 도시하는 단면도.
도 9는 앵커 링의 배치에 관해 설명하기 위한 도면.
도 10은 제7의 실시의 형태에서의 반도체 패키지의 구성을 도시하는 단면도.
도 11은 전자 기기의 구성에 관해 설명하기 위한 도면.
이하에, 본 기술을 실시하기 위한 형태(이하, 실시의 형태라고 한다)에 관해 설명한다. 또한, 설명은 이하의 순서로 행한다.
1. 촬상 장치의 구성에 관해
2. 제1의 실시의 형태에서의 반도체 패키지의 구성
3. 제2의 실시의 형태에서의 반도체 패키지의 구성
4. 제3의 실시의 형태에서의 반도체 패키지의 구성
5. 제4의 실시의 형태에서의 반도체 패키지의 구성
6. 제5의 실시의 형태에서의 반도체 패키지의 구성
7. 제6의 실시의 형태에서의 반도체 패키지의 구성
8. 제7의 실시의 형태에서의 반도체 패키지의 구성
9. 전자 기기의 구성에 관해
<촬상 장치의 구성에 관해>
도 1은, 본 기술이 적용되는 촬상 장치, 예를 들면 X-Y 어드레스 방식 촬상 장치의 일종인 CMOS 이미지 센서의 구성의 개략을 도시하는 시스템 구성도이다. 여기서, CMOS 이미지 센서란, CMOS 프로세스를 응용하고, 또는, 부분적으로 사용하여 작성된 이미지 센서이다.
도 1의 CMOS 이미지 센서(100)는, 도시하지 않은 반도체 기판상에 형성된 화소 어레이부(111)와, 당해 화소 어레이부(111)와 같은 반도체 기판상에 집적된 주변 회로부를 갖는 구성으로 되어 있다. 주변 회로부는, 예를 들면, 수직 구동부(112), 칼럼 처리부(113), 수평 구동부(114) 및 시스템 제어부(115)로 구성되어 있다.
CMOS 이미지 센서(100)는 또한, 신호 처리부(118) 및 데이터 격납부(119)를 구비하고 있다. 신호 처리부(118) 및 데이터 격납부(119)에 관해서는, 본 CMOS 이미지 센서(100)와 같은 기판상에 탑재하여도 상관없고, 본 CMOS 이미지 센서(100)와는 다른 기판상에 배치하도록 하여도 상관없다. 또한, 신호 처리부(118) 및 데이터 격납부(119)의 각 처리에 관해서는, 본 CMOS 이미지 센서(100)와는 다른 기판에 마련되는 외부 신호 처리부, 예를 들면, DSP(Digital Signal Processor) 회로나 소프트웨어에 의한 처리라도 상관없다.
화소 어레이부(111)는, 수광한 광량에 응한 광전하를 생성하며 또한 축적하는 광전 변환부를 갖는 단위 화소(이하, 단지 「화소」라고 기술하는 경우도 있다)가 행방향 및 열방향으로, 즉, 행렬형상으로 2차원 배치된 구성으로 되어 있다. 여기서, 행방향이란 화소행의 화소의 배열 방향(즉, 수평 방향)을 말하고, 열방향이란 화소열의 화소의 배열 방향(즉, 수직 방향)을 말한다.
화소 어레이부(111)에서, 행렬형상의 화소 배열에 대해, 화소행마다 화소 구동선(116)이 행방향에 따라 배선되고, 화소열마다 수직 신호선(117)이 열방향에 따라 배선되어 있다. 화소 구동선(116)은, 화소로부터 신호를 판독할 때의 구동을 행하기 위한 구동 신호를 전송한다. 도 1에서는, 화소 구동선(116)에 관해 1개의 배선으로서 나타내고 있지만, 1개로 한정되는 것이 아니다. 화소 구동선(116)의 일단은, 수직 구동부(112)의 각 행에 대응한 출력단에 접속되어 있다.
수직 구동부(112)는, 시프트 레지스터나 어드레스 디코더 등에 의해 구성되고, 화소 어레이부(111)의 각 화소를 전 화소 동시 또는 행 단위 등으로 구동한다. 즉, 수직 구동부(112)는, 당해 수직 구동부(112)를 제어하는 시스템 제어부(115)와 함께, 화소 어레이부(111)의 각 화소를 구동하는 구동부를 구성하고 있다. 이 수직 구동부(112)는 그 구체적인 구성에 관해서는 도시를 생략하지만, 일반적으로, 판독 주사계와 소출(sweep) 주사계의 2개의 주사계를 갖는 구성으로 되어 있다.
판독 주사계는, 단위 화소로부터 신호를 판독하기 위해, 화소 어레이부(111)의 단위 화소를 행 단위로 차례로 선택 주사한다. 단위 화소로부터 판독되는 신호는 아날로그 신호이다. 소출 주사계는, 판독 주사계에 의해 판독 주사가 행하여지는 판독 행에 대해, 그 판독 주사보다도 셔터 스피드의 시간 분만큼 선행하여 소출 주사를 행한다.
이 소출 주사계에 의한 소출 주사에 의해, 판독 행의 단위 화소의 광전 변환부로부터 불필요한 전하가 소출됨에 의해 당해 광전 변환부가 리셋된다. 그리고, 이 소출 주사계에 의한 불필요 전하의 소출됨(리셋됨)에 의해, 이른바 전자 셔터 동작이 행하여진다. 여기서, 전자 셔터 동작이란, 광전 변환부의 광전하를 버리고, 새롭게 노광을 시작하는(광전하의 축적을 시작하는) 동작인 것을 말한다.
판독 주사계에 의한 판독 동작에 의해 판독되는 신호는, 그 직전의 판독 동작 또는 전자 셔터 동작 이후에 수광한 광량에 대응하는 것이다. 그리고, 직전의 판독 동작에 의한 판독 타이밍 또는 전자 셔터 동작에 의한 소출 타이밍부터, 금회의 판독 동작에 의한 판독 타이밍까지의 기간이, 단위 화소에서의 광전하의 노광 기간이 된다.
수직 구동부(112)에 의해 선택 주사된 화소행의 각 단위 화소로부터 출력되는 신호는, 화소열마다 수직 신호선(117)의 각각을 통하여 칼럼 처리부(113)에 입력된다. 칼럼 처리부(113)는, 화소 어레이부(111)의 화소열마다, 선택행의 각 화소로부터 수직 신호선(117)을 통하여 출력되는 신호에 대해 소정의 신호 처리를 행함과 함께, 신호 처리 후의 화소 신호를 일시적으로 유지한다.
구체적으로는, 칼럼 처리부(113)는, 신호 처리로서 적어도, 노이즈 제거 처리, 예를 들면 CDS(Correlated Double Sampling ; 상관 이중 샘플링) 처리를 행한다. 이 칼럼 처리부(113)에 의한 CDS 처리에 의해, 리셋 노이즈나 화소 내의 증폭 트랜지스터의 임계치 편차 등의 화소 고유의 고정 패턴 노이즈가 제거된다. 칼럼 처리부(113)에 노이즈 제거 처리 이외에, 예를 들면, AD(아날로그-디지털) 변환 기능을 갖게 하여, 아날로그의 화소 신호를 디지털 신호로 변환하여 출력하는 것도 가능하다.
수평 구동부(114)는, 시프트 레지스터나 어드레스 디코더 등에 의해 구성되고, 칼럼 처리부(113)의 화소열에 대응하는 단위 회로를 순번대로 선택한다. 이 수평 구동부(114)에 의한 선택 주사에 의해, 칼럼 처리부(113)에서 단위 회로마다 신호 처리된 화소 신호가 순번대로 출력된다.
시스템 제어부(115)는, 각종의 타이밍 신호를 생성하는 타이밍 제너레이터 등에 의해 구성되고, 당해 타이밍 제너레이터에서 생성된 각종의 타이밍을 기초로, 수직 구동부(112), 칼럼 처리부(113), 및, 수평 구동부(114) 등의 구동 제어를 행한다.
신호 처리부(118)는, 적어도 연산 처리 기능을 가지며, 칼럼 처리부(113)로부터 출력되는 화소 신호에 대해 연산 처리 등의 여러 가지의 신호 처리를 행한다. 데이터 격납부(119)는, 신호 처리부(118)에서의 신호 처리에 있어서, 그 처리에 필요한 데이터를 일시적으로 격납한다.
<제1의 실시의 형태에서의 반도체 패키지의 구성>
도 2는, 본 기술이 적용되는 촬상 장치인 도 1의 CMOS 이미지 센서(100)를 구성하는 반도체 패키지의 기본적인 구성을 모식적으로 도시하는 단면도이다. 도 2의 반도체 패키지(200)는, 이면 조사형의 CMOS 이미지 센서를 구성하고 있다. 또한, 도 3을 참조하여 설명하지만, 반도체 패키지(200)를 유효 화소 영역(A1), 유효 화소 영역 외(A2), 및 종단부(A3)의 3개의 영역으로 나누어서 설명을 한다. 우선, 유효 화소 영역(A1) 내의 반도체 패키지(200)의 구성에 관해 설명한다.
도 2에 도시한 유효 화소 영역(A1) 내의 반도체 패키지(200)에서는, 지지 기판(211)의 위에, SiO2로 이루어지는 배선층(212)이 형성되고, 배선층(212)의 위에 실리콘 기판(213)이 형성되어 있다. 지지 기판(211)은, 실리콘, 글라스 에폭시, 글라스, 플라스틱 등이 사용된다. 실리콘 기판(213)의 표면에는, 각 화소의 광전 변환부로서의 복수의 포토 다이오드(214)(광학 소자)가, 소정의 간격으로 형성되어 있다.
실리콘 기판(213) 및 포토 다이오드(214)의 위에는, SiO2로 이루어지는 보호막(215)이 형성되어 있다. 보호막(215)의 위에는, 인접하는 화소로의 광의 누입을 방지하기 위한 차광막(216)이, 인접하는 포토 다이오드(214)의 사이에 형성되어 있다. 보호막(215) 및 차광막(216)의 위에는, 컬러 필터를 형성하는 영역을 평탄화하기 위한 평탄화막(217)이 형성되어 있다.
평탄화막(217)의 위에는, 컬러 필터층(218)이 형성되어 있다. 컬러 필터층(218)에는, 복수의 컬러 필터가 화소마다 마련되어 있고, 각 컬러 필터의 색은, 예를 들면, 베이어 배열에 따라 나열되어 있다.
컬러 필터층(218)의 위에는, 제1의 유기 재료 층(219)이 형성되어 있다. 이 제1의 유기 재료 층(219)은, 아크릴계 수지 재료, 스티렌계 수지 재료, 에폭시계 수지 재료 등이 사용된다. 제1의 유기 재료 층(219)의 위에는, 마이크로렌즈 층(220)이 형성되어 있다. 이와 같이, 포토 다이오드(214)를 구비하는 복수의 층을 갖는 기판상에, 마이크로렌즈 층(220)이 마련된다. 마이크로렌즈 층(220)에는, 각 화소의 포토 다이오드(214)에 광을 모으기 위한 마이크로렌즈가 화소마다 형성되어 있다. 마이크로렌즈 층(220)은, 무기 재료 층이고, SiN, SiO, SiOxNY(단, 0<x≤1, 0<y≤1이다)가 사용된다.
마이크로렌즈 층(220) 상부에는, 커버 글라스(221)가 제2의 유기 재료 층(222)을 통하여 접착되어 있다. 커버 글라스(221)는, 글라스로 한정되지 않고, 수지 등의 투명판이 사용되어도 좋다. 마이크로렌즈 층(220)과 커버 글라스(221) 사이에, 수분이나 불순물의 침수를 방지하기 위한 보호막이 형성되어도 좋다.
제2의 유기 재료 층(222)은, 제1의 유기 재료 층(219)과 같이, 아크릴계 수지 재료, 스티렌계 수지 재료, 에폭시계 수지 재료 등이 사용된다.
여기서, 도 2에 더하여, 또한 도 3을 참조하여, 마이크로렌즈 층(220)의 구성에 관해 설명한다. 도 3은, 반도체 패키지(200)의 구성을 모식적으로 평면으로 보았을 때의 도면이다. 반도체 패키지(200)는, 유효 감광 영역(A1), 유효 감광 영역 외(A2), 종단부(A3)로 크게 나누어진다.
유효 감광 영역(A1)은, 실리콘 기판(213)의 표면에 마련된 포토 다이오드(214)를 갖는 화소가 배치되어 있는 영역이다. 유효 감광 영역 외(A2)는, 포토 다이오드(214)를 갖는 화소가 배치되어 있지 않는 영역이고, 유효 감광 영역(A1)의 주위에 마련된 영역이다. 종단부(A3)는, 예를 들면, 웨이퍼로부터 반도체 패키지(200)를 잘라 나누기 위한 영역이고, 반도체 패키지(200)의 단부(이하, 칩단이라고 칭한다)를 포함하는 영역이다.
그런데, 마이크로렌즈 층(220)은, 제1의 유기 재료 층(219)과 제2의 유기 재료 층(222)에 끼어진 상태로 되어 있다. 근래의 CSP(Chip Size Package)에서는, 저배화, 소형화를 실현하기 위해, 캐비티레스 CSP가 보급되어 있다. 이 캐비티레스 CSP에서는, 공간에 충전하는 저굴재 수지(제2의 유기 재료 층(222)에 해당)와, 마이크로렌즈 층(220)으로서 굴절율에 차를 두기 위해, 마이크로렌즈 층(220)의 재료로서 고굴절율(고굴)을 갖는 무기 재료 SiN이 사용되는 일이 많다.
이와 같은 구조에서는, 마이크로렌즈 층(220)을 구성하는 SiN은, 높은 막응력을 가지며, 그와 같은 마이크로렌즈 층(220)의 주변은 제2의 유기 재료 층(222)으로서의 수지로 둘러싸여 있는 상태이다. 이와 같은 상태라면, 고온시에 마이크로렌즈 층(220)의 주변의 제2의 유기 재료 층(222)이 연화하여 막응력이 해방되어, 마이크로렌즈 층(220)의 렌즈의 변형이 발생하여 버릴 가능성이 있다. 렌즈의 변형이 발생하면, 셰이딩이나 색얼룩 등의 화질의 열화가 발생할 가능성이 있기 때문에, 이와 같은 렌즈의 변형을 막을 필요가 있다.
그래서, 도 2에 도시한 바와 같이, 유효 감광 영역 외(A2)의 부분에, 더미 렌즈(251)를 마련한다. 더미 렌즈(251)는, 마이크로렌즈 층(220)과 동일한 재료(무기 재료 SiN(질화규소, 실리콘 나이트라이드) 등)이 사용되고, 마이크로렌즈 층(220)의 렌즈와 동일한 크기, 형태로 형성된다. 환언하면, 마이크로렌즈 층(220)은, 본래, 유효 감광 영역 외(A2)에 마련할 필요는 없지만, 유효 감광 영역 외(A2)에도 마이크로렌즈 층(220)을 연장하여, 더미 렌즈(251)로서 마련함으로써, 렌즈의 변형을 막는 것이 가능해진다.
이와 같은 더미 렌즈(251)의 형성은, 마이크로렌즈 층(220)의 형성시에 형성할 수 있기 때문에, 공정수가 증가하는 일 없이, 형성하는 것이 가능하다.
이와 같이, 마이크로렌즈 층(220)과 단위 면적당의 힘과 같은 힘을 갖는 구조체를, 마이크로렌즈 층(220)과 동일한 재료(무기 재료)와 동일한 재료로 유효 화소 영역 외(A2)에 구성함으로써, 마이크로렌즈 층(220)과 더미 렌즈(251)로 응력의 밸런스를 취할 수 있다.
종단부(A3)에는, 마이크로렌즈 층(220)의 렌즈와는 다른 형상이지만, 마이크로렌즈 층(220)이나 더미 렌즈(251)와 동일한 재료로, 유효 감광 영역 외(A2)로부터의 더미 렌즈(251)로부터의 연장으로서, 평탄한 막(302)이 마련되어 있다. 또한 막(302)은, 마이크로렌즈 층이나 더미 렌즈(251)와 동일한 재료가 아니라도 좋다.
이와 같이, 더미 렌즈(251)를 마련함으로써, 유효 감광 영역(A1)의 마이크로렌즈 층(220)과 더미 렌즈(251)로 응력의 밸런스를 취할 수가 있어서, 마이크로렌즈 층(220)에 변형이 발생하는 것을 막는 것이 가능해진다.
<제2의 실시의 형태에서의 반도체 패키지의 구성>
도 4는, 제2의 실시의 형태에서의 반도체 패키지의 구성을 도시하는 도면이다. 도 4에 도시한 반도체 패키지와, 도 2에 도시한 제1의 실시의 형태에서의 반도체 패키지에서 동일한 부분에는 동일한 부호를 붙이고, 그 설명은 생략한다. 다른 도면에서도 마찬가지로, 제1의 실시의 형태에서의 반도체 패키지와 동일한 부분에는 동일한 부호를 붙이고, 그 설명은 생략한다.
또한, 이하에 제2 내지 제6의 실시의 형태에서의 반도체 패키지에 관해 설명하지만, 유효 감광 영역(A1) 내의 반도체 패키지의 구성은 전부 같기 때문에, 그 설명은 생략한다. 유효 감광 영역 외(A2) 또는/및 종단부(A3)의 구성이 다르기 때문에, 다른 부분에 관한 설명을 가한다.
도 4에 도시한 제2의 실시의 형태에서의 반도체 패키지(200)에서는, 유효 감광 영역 외(A2)의 구성이 도 2에 도시한 제1의 실시의 형태에서의 반도체 패키지(200)와 다르다. 도 4에 도시한 반도체 패키지(200)의 유효 감광 영역 외(A2)에는, 더미 렌즈(251) 대신에, 응력 조정막(301)이 마련되어 있다.
이 응력 조정막(301)은, 마이크로렌즈 층(220)의 렌즈와 같은 단위 면적당의 체적을 갖는 평탄한 막이다. 응력 조정막(301)은, 마이크로렌즈 층(220)과 동일한 재료로 구성되어 있다.
종단부(A3)에는, 마이크로렌즈 층(220)과 동일한 재료, 또는 다른 재료로, 평탄한 막(302)이 마련되어 있다.
이와 같이, 마이크로렌즈 층(220)의 렌즈와 같은 단위 면적당의 체적을 갖는 평탄한 응력 조정막(301)을 마련함으로써, 유효 감광 영역(A1)의 마이크로렌즈 층(220)과 응력 조정막(301)으로 응력의 밸런스를 취할 수가 있어서, 마이크로렌즈 층(220)에 변형이 발생하는 것을 막는 것이 가능해진다.
<제3의 실시의 형태에서의 반도체 패키지의 구성>
도 5는, 제3의 실시의 형태에서의 반도체 패키지의 구성을 도시하는 도면이다. 도 5에 도시한 제3의 실시의 형태에서의 반도체 패키지(200)에서는, 유효 감광 영역 외(A2)의 구성이 도 2에 도시한 제1의 실시의 형태에서의 반도체 패키지(200)와 다르다. 도 5에 도시한 반도체 패키지(200)의 유효 감광 영역 외(A2)에는, 더미 렌즈(251) 대신에, 응력 조정막(351)이 마련되어 있다.
이 응력 조정막(351)은, 도 4에 도시한 응력 조정막(301)과 같이, 평탄한 막으로서 형성되어 있다. 응력 조정막(351)은, 마이크로렌즈 층(220)의 렌즈와 다른 재료이지만, 마이크로렌즈 층(220)과 같은 단위 면적당의 힘을 갖도록 막두께와 응력이 설계된 막이다.
종단부(A3)에는, 마이크로렌즈 층(220)과 동일한 재료, 또는 다른 재료로, 평탄한 막(352)이 마련되어 있다.
이와 같이, 마이크로렌즈 층(220)의 렌즈와 동일한 단위 면적당의 힘을 갖는 평탄한 응력 조정막(351)을 마련함으로써, 유효 감광 영역(A1)의 마이크로렌즈 층(220)과 응력 조정막(351)으로 응력의 밸런스를 취할 수가 있어서, 마이크로렌즈 층(220)에 변형이 발생하는 것을 막는 것이 가능해진다.
<제4의 실시의 형태에서의 반도체 패키지의 구성>
도 6은, 제4의 실시의 형태에서의 반도체 패키지의 구성을 도시하는 도면이다. 도 6에 도시한 제4의 실시의 형태에서의 반도체 패키지(200)에서는, 종단부(A3)의 구성이 도 2에 도시한 제1의 실시의 형태에서의 반도체 패키지(200)와 다르다. 도 6에 도시한 반도체 패키지(200)의 유효 감광 영역 외(A2)에는, 도 2에 도시한 제1의 실시의 형태에서의 반도체 패키지(200)와 같이, 더미 렌즈(401)가 마련되고, 종단부(A3)에는, 다시 앵커 링(402)이 마련되는 구성으로 되어 있다.
이 종단부(A3)에 마련되는 앵커 링(402)은, 도 6에 도시하는 바와 같이 L자형으로 구성되어 있다. 앵커 링(402)은, 수평막(402a)과 수직막(402b)으로 구성되어 있다. 수평막(402a)은, 지지 기판(211) 등에 수평으로 마련되고, 수직막(402b)은, 지지 기판(211) 등에 수직으로 마련되어 있다.
수평막(402a)의 일단은, 더미 렌즈(401)의 연장상에 있고, 타단은, 수직막(402b)의 일단이 되는 구성으로 되어 있다. 또한 수직막(402b)의 타단은, 지지 기판(211)과 접하는, 또는 지지 기판(211)의 내부에 달하는 구성으로 되어 있다. 도면에서는, 지지 기판(211)과 접하도록 구성된 경우를 도시하고 있다.
종단부(A3)의 앵커 링(402)은, 마이크로렌즈 층(220)과 동일한 재료, 또는 다른 재료로 구성된다. 또한, 앵커 링(402)의 수직막(402b)의 일단은, 지지 기판(211)에 접속된다고 하였지만, 다른 부분에 접속되는 구성으로 하는 것도 가능하다. 또한, 수평막(402a)과 수직막(402b)의 두께는, 동일한 두께라도 좋고, 예를 들면, 수직막(402b)의 두께가 수평막(402a)의 두께보다도 두껍게 구성되어 있어도 좋다.
이와 같이, 더미 렌즈(251)를 마련함으로써, 유효 감광 영역(A1)의 마이크로렌즈 층(220)과 더미 렌즈(251)로 응력의 밸런스를 취할 수가 있어서, 마이크로렌즈 층(220)에 변형이 발생하는 것을 막는 것이 가능해진다. 또한, 종단부(A3)에 앵커 링(402)을 마련하고, 그 앵커 링(402)이, 지지 기판(211) 등의 다른 부분에 접속하여, 물리적으로 고정되는 구성으로 함으로써, 보다 마이크로렌즈 층(220)에 변형이 발생하는 것을 막는 것이 가능해진다.
<제5의 실시의 형태에서의 반도체 패키지의 구성>
도 7은, 제5의 실시의 형태에서의 반도체 패키지의 구성을 도시하는 도면이다. 도 7에 도시한 제5의 실시의 형태에서의 반도체 패키지(200)는, 도 4에 도시한 제2의 실시의 형태에서의 반도체 패키지(200)의 유효 감광 영역 외(A2)와 같이, 응력 조정막(451)이 마련되고, 도 6에 도시한 제4의 실시의 형태에서의 반도체 패키지(200)의 종단부(A3)와 같이, 앵커 링(452)이 마련되는 구성으로 되어 있다.
이 종단부(A3)에 마련되는 앵커 링(452)은, 도 6에 도시한 앵커 링(402)과 같이, L자형으로 구성되고, 수평막(452a)은, 지지 기판(211) 등에 수평으로 마련되고, 수직막(452b)은, 지지 기판(211) 등에 수직으로 마련되어 있다.
수평막(452a)의 일단은, 응력 조정막(451)의 연장상에 있고, 타단은, 수직막(452b)의 일단이 되는 구성으로 되어 있다. 또한 수직막(452b)의 타단은, 지지 기판(211)과 접하는, 또는 지지 기판(211)의 내부에 달하는 구성으로 되어 있다. 도면에서는, 지지 기판(211)과 접하도록 구성된 경우를 도시하고 있다.
응력 조정막(451)은, 도 4를 참조하여 설명한 바와 같이, 마이크로렌즈 층(220)의 렌즈와 같은 단위 면적당의 체적을 갖는 평탄한 막이고, 마이크로렌즈 층(220)과 동일한 재료로 구성되어 있다. 이와 같은 응력 조정막(451)의 연장상에 앵커 링(452)이 마련되는데, 응력 조정막(451)과 앵커 링(452)은, 동일한 두께로 구성되지 않아도 좋다. 또한 앵커 링(452)은, 마이크로렌즈 층(220)이나 응력 조정막(451)과 동일한 재료로 구성되어도 좋지만, 다른 재료로 구성되어도 좋다.
이와 같이, 마이크로렌즈 층(220)의 렌즈와 같은 단위 면적당의 체적을 갖는 평탄한 응력 조정막(451)을 마련함으로써, 유효 감광 영역(A1)의 마이크로렌즈 층(220)과 응력 조정막(451)으로 응력의 밸런스를 취할 수가 있어서, 마이크로렌즈 층(220)에 변형이 발생하는 것을 막는 것이 가능해진다. 또한, 종단부(A3)에 앵커 링(452)을 마련하고, 그 앵커 링(452)이, 지지 기판(211) 등의 다른 부분에 접속하여, 물리적으로 고정되는 구성으로 함으로써, 보다 마이크로렌즈 층(220)에 변형이 발생하는 것을 막는 것이 가능해진다.
<제6의 실시의 형태에서의 반도체 패키지의 구성>
도 8은, 제6의 실시의 형태에서의 반도체 패키지의 구성을 도시하는 도면이다. 도 8에 도시한 제6의 실시의 형태에서의 반도체 패키지(200)는, 도 5에 도시한 제3의 실시의 형태에서의 반도체 패키지(200)의 유효 감광 영역 외(A2)와 같이, 응력 조정막(501)이 마련되고, 도 6에 도시한 제4의 실시의 형태에서의 반도체 패키지(200)의 종단부(A3)와 같이, 앵커 링(502)이 마련되는 구성으로 되어 있다.
이 종단부(A3)에 마련되는 앵커 링(502)은, 도 6에 도시한 앵커 링(402)과 같이, L자형으로 구성되고, 수평막(502a)은, 지지 기판(211) 등에 수평으로 마련되고, 수직막(502b)은, 지지 기판(211) 등에 수직으로 마련되어 있다.
수평막(502a)의 일단은, 응력 조정막(501)의 연장상에 있고, 타단은, 수직막(502b)의 일단이 되는 구성으로 되어 있다. 또한 수직막(502b)의 타단은, 지지 기판(211)과 접하는, 또는 지지 기판(211)의 내부에 달하는 구성으로 되어 있다. 도면에서는, 지지 기판(211)과 접하도록 구성된 경우를 도시하고 있다.
응력 조정막(501)은, 도 5를 참조하여 설명한 바와 같이, 마이크로렌즈 층(220)의 렌즈와 다른 재료이지만, 마이크로렌즈 층(220)과 같은 단위 면적당의 힘을 갖도록 막두께와 응력이 설계된 막이다. 이와 같은 응력 조정막(501)의 연장상에 앵커 링(502)이 마련되는데, 응력 조정막(501)과 앵커 링(502)은, 동일한 두께로 구성되지 않아도 좋다. 또한 앵커 링(502)은, 마이크로렌즈 층(220) 또는 응력 조정막(501)과 동일한 재료로 구성되어도 좋지만, 다른 재료로 구성되어도 좋다.
이와 같이, 마이크로렌즈 층(220)의 렌즈와 동일한 단위 면적당의 힘을 갖는 평탄한 응력 조정막(501)을 마련함으로써, 유효 감광 영역(A1)의 마이크로렌즈 층(220)과 응력 조정막(501)으로 응력의 밸런스를 취할 수가 있어서, 마이크로렌즈 층(220)에 변형이 발생하는 것을 막는 것이 가능해진다. 또한, 종단부(A3)에 앵커 링(502)을 마련하고, 그 앵커 링(502)이, 지지 기판(211) 등의 다른 부분에 접속하여, 물리적으로 고정되는 구성으로 함으로써, 보다 마이크로렌즈 층(220)에 변형이 발생하는 것을 막는 것이 가능해진다.
여기서, 앵커 링의 마련 방법에 관해, 재차 도 3을 참조하여 설명한다. 여기서는, 앵커 링(402)(도 6), 앵커 링(452)(도 7), 및 앵커 링(502)(도 8) 중, 앵커 링(402)을 예로 들어 설명하지만, 앵커 링(452)과 앵커 링(502)에도 이하에 설명하는 구성을 적용할 수는 있다.
도 3을 참조하면, 도 3에는, 3개의 사각형이 도시되어 있다. 가장(1番) 내측의 사각형은 유효 감광 영역(A1)의 영역을 나타내고, 2번째로 내측의 사각형은, 앵커 링(402)을 나타낸다. 즉 도 3에 도시한 예에서는, 앵커 링(402)은, 유효 감광 영역(A1)을 둘러싸도록 연속적으로 마련되어 있다. 이와 같이, 칩을 둘러싸도록 앵커 링(402)을 연속적으로 마련함으로써, 흡수를 막는 실 재로서의 효과를 앵커 링(402)에 갖게 하는 것도 가능해진다.
또는, 도 9에 도시하는 바와 같이, 앵커 링(402)을 불연속으로 마련하는 구성으로 하는 것도 가능하다. 도 9에는, 도 3과 같이, 3개의 사각형이 도시되고, 가장 내측의 사각형은 유효 감광 영역(A1)의 영역을 나타내고, 2번째로 내측의 사각형이고 파선으로 도시된 사각형은, 앵커 링(402)을 나타낸다.
예를 들면, 배선 등을 행하기 위해, 앵커 링(402)을 연속적으로 마련되지 않는 경우 등도 있다. 또한, 앵커 링(402)을 연속적으로 마련하지 않아도, 마이크로렌즈 층(220)의 렌즈의 변형을 막는 것은 가능하다. 따라서, 도 9에 도시하는 바와 같이, 불연속으로 앵커 링(402)을 마련하는 구성으로 하는 것도 가능하다. 또한, 불연속으로 앵커 링(402)을 마련하는 경우, 앵커 링(402)은, 균등하게 배치되는 것이 바람직하고, 균등하게 배치됨으로써, 마이크로렌즈 층(220)의 렌즈의 변형을 보다 확실하게 막는 것이 가능해진다.
<제7의 실시의 형태에서의 반도체 패키지의 구성>
도 10은, 제7의 실시의 형태에서의 반도체 패키지의 구성을 도시하는 도면이다. 제7의 실시의 형태에서의 반도체 패키지(200)는, 유효 감광 영역(A1) 내에 접속부(551)를 마련하여, 마이크로렌즈 층(220)의 렌즈가 변형하지 않는 구성으로 되어 있다.
접속부(551)는, 마이크로렌즈 층(220)과 동일한 재료로 구성되고, 각 층에 대해, 수직 방향으로 마련되어 있다. 또한, 접속부(551)는, 렌즈의 사이이고, 화소
사이의 광학적인 무효 영역에 배치된다. 접속부(551)의 일단은, 마이크로렌즈 층(220)의 일부가 되고, 타단은, 지지 기판(211)과 접하는, 또는 지지 기판(211)의 내부에 달하는 구성으로 되어 있다. 도면에서는, 지지 기판(211)과 접하도록 구성된 경우를 도시하고 있다.
접속부(551)는, 도 10에 도시한 바와 같이, 마이크로렌즈 층(220)의 하나의 렌즈마다 마련되는 구성으로 하는 것도 가능하고, 복수의 렌즈마다(등 간격으로) 마련되는 구성으로 하는 것도 가능하다.
이와 같이, 접속부(551)를 마련함으로써, 마이크로렌즈 층(220)의 렌즈가 변형을 일으키는 상황 하라고 하여도, 접속부(551)에 의해 그 변형을 억제하는 것이 가능해진다. 따라서, 마이크로렌즈 층(220)의 렌즈의 변형이 발생하는 것을 막는 것이 가능해진다.
또한, 제7의 실시의 형태에서의 반도체 패키지의 구성과 제1 내지 제6의 실시의 형태에서의 반도체 패키지의 어느 하나의 구성을 조합시키는 것은 가능하다. 즉, 제7의 실시의 형태를 적용하여, 유효 감광 영역(A1)에 접속부(551)를 마련함과 함께, 유효 감광 영역 외(A2)에 더미 렌즈나 응력 조정막을 마련하고, 종단부(A3)에 앵커링을 마련하는 구성으로 하는 것도 가능하다.
또한, 상술한 실시의 형태에서는, 캐비티레스 CSP를 예로 들어 설명하였지만, 캐비티레스의 CSP로 본 기술의 적용 범위가 한정되는 것은 아니고, 다른 CSP에 대해서도 본 기술을 적용할 수 있다. 또한, 상술한 실시의 형태에서는, 이면 조사형의 반도체 패키지를 예로 들어 설명하였지만, 예를 들면, 표면 조사형의 반도체 패키지 등에도 본 기술은 적용할 수 있다.
본 기술은, 렌즈를 가지며, 그 렌즈에 변형이 발생한 것이 상정된 경우에 적용할 수 있다.
<전자 기기의 구성>
상기한 반도체 패키지는, 디지털 스틸 카메라나 비디오 카메라 등의 촬상 장치나, 휴대 전화기 등의 촬상 기능을 갖는 휴대 단말 장치나, 화상 판독부에 촬상 장치를 이용하는 복사기 등, 화상 취입부(광전 변환부)에 반도체 패키지를 이용하는 전자 기기 전반에 대해 적용 가능하다.
도 11은, 본 기술에 관한 전자 기기, 예를 들면 촬상 장치의 구성의 한 예를 도시하는 블록도이다. 도 11에 도시하는 바와 같이, 본 기술에 관한 촬상 장치 1000은, 렌즈군(1001) 등을 포함하는 광학계, 촬상 소자(촬상 디바이스)(1002), DSP 회로(1003), 프레임 메모리(1004), 표시 장치(1005), 기록 장치(1006), 조작계(1007) 및 전원계(1008) 등을 갖는다. 그리고, DSP 회로(1003), 프레임 메모리(1004), 표시 장치(1005), 기록 장치(1006), 조작계(1007) 및 전원계(1008)가 버스 라인(1009)을 통하여 상호 접속되어 있다.
렌즈군(1001)은, 피사체로부터의 입사광(상광)을 취입하여 촬상 소자(1002)의 촬상면상에 결상한다. 촬상 소자(1002)는, 렌즈군(1001)에 의해 촬상면상에 결상된 입사광의 광량을 화소 단위로 전기 신호로 변환하여 화소 신호로서 출력한다.
표시 장치(1005)는, 액정 표시 장치나 유기 EL(electro luminescence) 표시 장치 등의 패널형 표시 장치로 이루어지고, 촬상 소자(1002)에서 촬상된 동화 또는 정지화를 표시한다. 기록 장치(1006)는, 촬상 소자(1002)에서 촬상된 동화 또는 정지화를, 비디오테이프나 DVD(Digital Versatile Disk) 등의 기록 매체에 기록한다.
조작계(1007)는, 유저에 의한 조작 하에서, 본 촬상 장치가 갖는 다양한 기능에 관해 조작 지령을 발한다. 전원계(1008)는, DSP 회로(1003), 프레임 메모리(1004), 표시 장치(1005), 기록 장치(1006) 및 조작계(1007)의 동작 전원이 되는 각종의 전원을, 이들 공급 대상에 대해 적절히 공급한다.
상기한 구성의 촬상 장치는, 비디오 카메라나 디지털 스틸 카메라, 나아가서는 휴대 전화기 등의 모바일 기기용 카메라 모듈 등의 촬상 장치로서 이용할 수 있다. 그리고, 당해 촬상 장치에서, 촬상 소자(1002)로서, 상술한 반도체 패키지를 이용할 수 있다.
본 명세서에서, 시스템이란, 복수의 장치에 의해 구성된 장치 전체를 나타내는 것이다.
또한, 본 기술의 실시의 형태는, 상술한 실시의 형태로 한정되는 것이 아니고, 본 기술의 요지를 일탈하지 않는 범위에서 여러 가지의 변경이 가능하다.
또한, 본 기술은 이하와 같은 구성도 취할 수 있다.
(1) 광학 소자를 갖는 다층의 기판과,
상기 광학 소자를 덮도록 상기 기판상에 마련되는 투광판과,
상기 기판과 상기 투광판 사이에 마련되는 무기 재료의 렌즈를 구비하고,
상기 기판을 평면으로 보았을 때, 상기 광학 소자가 형성되어 있는 유효 감광 영역의 외측의 부분에, 상기 렌즈의 단위 면적당의 힘과 같은 힘을 갖는 구조체가 배치되어 있는 반도체 장치.
(2) 상기 렌즈의 하측에 마련되는 제1의 유기 재료 층과,
상기 렌즈의 상측에 마련되는 제2의 유기 재료 층을 또한 구비하는 상기 (1)에 기재된 반도체 장치.
(3) 상기 구조체는, 상기 렌즈와, 동일 형상이고 상기 무기 재료로 구성되는
상기 (1) 또는 (2)에 기재된 반도체 장치.
(4) 상기 구조체는, 상기 렌즈와, 동일한 재료로 구성되고, 단위 면적당의 체적이 같도록 구성된 평탄한 막인 상기 (1) 내지 (3)의 어느 하나에 기재된 반도체 장치.
(5) 상기 구조체는, 상기 렌즈와, 단위 면적당의 힘이 같도록 설계된 평탄한 막인 상기 (1) 내지 (3)의 어느 하나에 기재된 반도체 장치.
(6) 상기 렌즈의 연장상에 일단이 마련되고, 상기 기판의 소정의 층에 타단이 접속되어 있는 막을 또한 구비하는 상기 (1) 내지 (5)의 어느 하나에 기재된 반도체 장치.
(7) 상기 막은, 상기 유효 감광 영역을 둘러싸도록 연속적으로 마련되어 있는 상기 (6)에 기재된 반도체 장치.
(8) 상기 막은, 상기 유효 감광 영역을 둘러싸도록 불연속적으로 마련되어 있는 상기 (6)에 기재된 반도체 장치.
(9) 상기 무기 재료는 질화규소인 상기 (1) 내지 (7)의 어느 하나에 기재된 반도체 장치.
(10) 이면 조사형의 촬상 소자인 상기 (1) 내지 (9)의 어느 하나에 기재된 반도체 장치.
(11) 표면 조사형의 촬상 소자인 상기 (1) 내지 (9)의 어느 하나에 기재된 반도체 장치.
(12) 광학 소자를 갖는 다층의 기판과,
상기 광학 소자를 덮도록 상기 기판상에 마련되는 투광판과,
상기 기판과 상기 투광판 사이에 마련되는 무기 재료의 렌즈를 구비하고,
상기 렌즈의 일부는, 상기 기판의 소정의 층과, 상기 렌즈와 동일한 재료로 구성된 막에 의해 접속되어 있는 반도체 장치.
(13) 광학 소자를 갖는 다층의 기판과,
상기 광학 소자를 덮도록 상기 기판상에 마련되는 투광판과,
상기 기판과 상기 투광판 사이에 마련되는 무기 재료의 렌즈를 구비하고,
상기 기판을 평면으로 보았을 때, 상기 광학 소자가 형성되어 있는 유효 감광 영역의 외측의 부분에, 상기 렌즈의 단위 면적당의 힘과 같은 힘을 갖는 구조체가 배치되어 있는 반도체 장치와,
상기 반도체 장치로부터 출력되는 화소 신호에 대해 신호 처리를 행하는 신호 처리부를 구비하는 전자 기기.
100 : CMOS 이미지 센서 111 : 화소 어레이부
200 : 반도체 패키지 212 : 배선층
213 : 실리콘 기판 214 : 포토 다이오드
215 : 보호막 216 : 차광막
217 : 평탄화막 218 : 컬러 필터층
219 : 제1의 유기 재료 층 220 : 마이크로렌즈 층
221 : 커버 글라스 222 : 제2의 유기 재료 층
251 : 더미 렌즈 252 : 막
301 : 응력 조정막 302 : 막
351 : 응력 조정막 352 : 막
401 : 더미 렌즈 402 : 앵커 링
451 : 응력 조정막 452 : 앵커 링
501 : 응력 조정막 502 : 앵커 링
551 : 접속부

Claims (20)

  1. 반도체 기판,
    상기 반도체 기판의 광입사측에 있는 컬러 필터층,
    상기 컬러 필터층의 광입사측 위에 배치된 투명 기판,
    상기 반도체 기판에 위치한 복수의 광전 변환 영역,
    상기 컬러 필터층과 상기 투명 기판 사이에 있으며, 복수의 마이크로 렌즈를 포함하는 마이크로 렌즈층, 및
    상기 투명 기판과 상기 마이크로 렌즈층의 적어도 몇몇의 상기 마이크로 렌즈 사이에 있는 수지층을 포함하고,
    상기 광전 변환 영역은 패키지의 유효 감광 영역에 포함되고,
    상기 광전 변환 영역 각각은 상기 마이크로 렌즈층의 상기 마이크로 렌즈의 하나와 대응하고,
    상기 마이크로 렌즈층의 적어도 몇몇의 상기 마이크로 렌즈는 상기 패키지의 상기 유효 감광 영역의 외측에 있는 유효 감광 영역 둘러쌈 영역에 있고,
    상기 유효 감광 영역 둘러쌈 영역의 상기 마이크로 렌즈의 적어도 하나는 상기 유효 감광 영역의 상기 마이크로 렌즈의 적어도 하나와 동일한 크기와 형상을 갖고,
    상기 투명 기판의 에지점(edge point)은 상기 패키지의 외부 에지점과 일치하는 것을 특징으로 하는 패키지.
  2. 제1항에 있어서,
    상기 수지층은 상기 투명 기판과 상기 패키지의 상기 유효 감광 영역의 외축에 있는 상기 마이크로 렌즈층의 적어도 상기 마이크로 렌즈 사이에 있는 것을 특징으로 하는 패키지.
  3. 제2항에 있어서,
    상기 마이크로 렌즈층과 상기 컬러 필터층 사이에서 연장하는 제1 재료층을 더 포함하는 것을 특징으로 하는 패키지.
  4. 제3항에 있어서,
    상기 제1 재료층은 상기 패키지의 상기 유효 감광 영역를 가로질러 연장하는 것을 특징으로 하는 패키지.
  5. 제4항에 있어서,
    상기 제1 재료층은 상기 유효 감광 영역 둘러쌈 영역을 가로질러 연장하는 것을 특징으로 하는 패키지.
  6. 제5항에 있어서,
    상기 제1 재료층은 상기 유효 감광 영역 둘러쌈 영역의 단부 외측을 가로질러 연장하는 것을 특징으로 하는 패키지.
  7. 제6항에 있어서,
    상기 제1 재료층은 유기 재료층인 것을 특징으로 하는 패키지.
  8. 제1항에 있어서,
    상기 투명 기판은 투광판인 것을 특징으로 하는 패키지.
  9. 제1항에 있어서,
    상기 투명 기판은 커버 글라스인 것을 특징으로 하는 패키지.
  10. 제1항에 있어서,
    상기 투명 기판과 상기 마이크로 렌즈층 사이에 보호막을 더 포함하는 것을 특징으로 하는 패키지.
  11. 제1항에 있어서,
    상호 접속층을 더 포함하고,
    상기 복수의 광전 변환 영역은 상기 상호 접배층과 상기 컬러 필터층 사이에 있는 하나의 층에 있는 것을 특징으로 하는 패키지.
  12. 제1항에 있어서,
    상기 반도체 기판의 상기 반도체 기판의 광입사측에 위치하는 실리콘 산화막을 더 포함하는 것을 특징으로 하는 패키지.
  13. 제12항에 있어서,
    상기 실리콘 산화막 위에 위치하는 차광막을 더 포함하는 것을 특징으로 하는 패키지.
  14. 제1항에 있어서,
    상기 반도체 기판의 상기 광입사측에 대향하는 상기 반도체 기판의 한 측에 있는 지지 기판을 더 포함하는 것을 특징으로 하는 패키지.
  15. 제14항에 있어서,
    상기 반도체 기판과 상기 지지 기판 사이에 배선층을 더 포함하는 것을 특징으로 하는 패키지.
  16. 제1항에 있어서,
    칩 사이즈(chip-size package) 패키지인 것을 특징으로 하는 패키지.
  17. 렌즈,
    신호 처리 회로, 및
    패키지를 포함하고,
    상기 패키지는,
    반도체 기판,
    상기 반도체 기판의 광입사측에 있는 컬러 필터층,
    상기 컬러 필터층의 광입사측 위에 배치된 투명 기판,
    상기 반도체 기판에 위치한 복수의 광전 변환 영역,
    상기 컬러 필터층과 상기 투명 기판 사이에 있으며, 복수의 마이크로 렌즈를 포함하는 마이크로 렌즈층, 및
    상기 투명 기판과 상기 마이크로 렌즈층의 적어도 몇몇의 상기 마이크로 렌즈 사이에 있는 수지층을 포함하고,
    상기 광전 변환 영역은 패키지의 유효 감광 영역에 포함되고,
    상기 광전 변환 영역 각각은 상기 마이크로 렌즈층의 상기 마이크로 렌즈의 하나와 대응하고,
    상기 마이크로 렌즈층의 적어도 몇몇의 상기 마이크로 렌즈는 상기 패키지의 상기 유효 감광 영역의 외측에 있는 유효 감광 영역 둘러쌈 영역에 있고,
    상기 유효 감광 영역 둘러쌈 영역의 상기 마이크로 렌즈의 적어도 하나는 상기 유효 감광 영역의 상기 마이크로 렌즈의 적어도 하나와 동일한 크기와 형상을 갖고,
    상기 투명 기판의 에지점은 상기 패키지의 외부 에지점과 일치하는 것을 특징으로 전자 기기.
  18. 제17항에 있어서,
    상기 수지층은 상기 투명 기판과 상기 패키지의 상기 유효 감광 영역의 외축에 있는 상기 마이크로 렌즈층의 적어도 상기 마이크로 렌즈 사이에 있는 것을 특징으로 하는 전자 기기.
  19. 제18항에 있어서,
    상기 마이크로 렌즈층과 상기 컬러 필터층 사이에서 연장하는 제1 재료층을 더 포함하는 것을 특징으로 하는 전자 기기.
  20. 제19항에 있어서,
    상기 제1 재료층은 상기 패키지의 상기 유효 감광 영역를 가로질러 연장하는 것을 특징으로 하는 전자 기기.
KR1020227014861A 2013-03-18 2014-03-07 반도체 장치, 전자 기기 Active KR102528610B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013054587 2013-03-18
JPJP-P-2013-054587 2013-03-18
PCT/JP2014/055927 WO2014148276A1 (ja) 2013-03-18 2014-03-07 半導体装置、電子機器
KR1020217016746A KR102396886B1 (ko) 2013-03-18 2014-03-07 반도체 장치, 전자 기기

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020217016746A Division KR102396886B1 (ko) 2013-03-18 2014-03-07 반도체 장치, 전자 기기

Publications (2)

Publication Number Publication Date
KR20220061283A true KR20220061283A (ko) 2022-05-12
KR102528610B1 KR102528610B1 (ko) 2023-05-04

Family

ID=51579963

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020157018299A Active KR102263206B1 (ko) 2013-03-18 2014-03-07 반도체 장치, 전자 기기
KR1020217016746A Active KR102396886B1 (ko) 2013-03-18 2014-03-07 반도체 장치, 전자 기기
KR1020227014861A Active KR102528610B1 (ko) 2013-03-18 2014-03-07 반도체 장치, 전자 기기

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020157018299A Active KR102263206B1 (ko) 2013-03-18 2014-03-07 반도체 장치, 전자 기기
KR1020217016746A Active KR102396886B1 (ko) 2013-03-18 2014-03-07 반도체 장치, 전자 기기

Country Status (6)

Country Link
US (6) US9728568B2 (ko)
JP (1) JP6327480B2 (ko)
KR (3) KR102263206B1 (ko)
CN (5) CN111668247B (ko)
TW (1) TWI612649B (ko)
WO (1) WO2014148276A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI612649B (zh) 2013-03-18 2018-01-21 Sony Corp 半導體裝置及電子機器
JP2015076475A (ja) * 2013-10-08 2015-04-20 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
US10580816B2 (en) 2014-11-04 2020-03-03 Sony Corporation Solid-state imaging device, camera module, and electronic apparatus
US9923007B2 (en) 2015-12-29 2018-03-20 Viavi Solutions Inc. Metal mirror based multispectral filter array
US9960199B2 (en) 2015-12-29 2018-05-01 Viavi Solutions Inc. Dielectric mirror based multispectral filter array
JP7035333B2 (ja) * 2017-04-13 2022-03-15 凸版印刷株式会社 固体撮像素子の製造方法及び固体撮像素子
US10170511B1 (en) * 2017-06-07 2019-01-01 Visera Technologies Company Limited Solid-state imaging devices having a microlens layer with dummy structures
US10192916B2 (en) * 2017-06-08 2019-01-29 Visera Technologies Company Limited Methods of fabricating solid-state imaging devices having flat microlenses
WO2018225367A1 (ja) * 2017-06-09 2018-12-13 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
JPWO2019069733A1 (ja) * 2017-10-06 2020-11-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、製造方法、および電子機器
US20210233951A1 (en) * 2018-05-16 2021-07-29 Sony Semiconductor Solutions Corporation Solid-state imaging device and method of manufacturing solid-state imaging device
KR102687972B1 (ko) 2019-06-21 2024-07-25 삼성전자주식회사 이미지 센서
JP7362313B2 (ja) * 2019-06-28 2023-10-17 キヤノン株式会社 電子部品および電子部品の製造方法および検査方法、機器
KR102746859B1 (ko) 2020-01-23 2024-12-27 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR102766214B1 (ko) * 2020-04-06 2025-02-12 에스케이하이닉스 주식회사 이미지 센싱 장치
US11616101B2 (en) * 2020-04-21 2023-03-28 Samsung Display Co., Ltd. Display device having optical auxiliary layer and method of manufacturing the same
JP2022014507A (ja) * 2020-07-07 2022-01-20 ソニーセミコンダクタソリューションズ株式会社 半導体パッケージ及び半導体パッケージの製造方法
JP2024075806A (ja) * 2021-03-30 2024-06-05 ソニーセミコンダクタソリューションズ株式会社 撮像装置
KR20230012140A (ko) * 2021-07-14 2023-01-26 삼성전자주식회사 이미지 센서
CN113793855B (zh) * 2021-09-13 2025-04-04 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338613A (ja) 2002-05-21 2003-11-28 Sanyo Electric Co Ltd 固体撮像素子及びその製造方法
JP2010212735A (ja) * 2010-06-17 2010-09-24 Sony Corp 固体撮像装置とその製造方法、及びカメラ
JP2012023251A (ja) 2010-07-15 2012-02-02 Sony Corp 固体撮像素子及び固体撮像素子の製造方法、電子機器
JP2012204402A (ja) * 2011-03-23 2012-10-22 Toshiba Corp 固体撮像装置及びその製造方法
JP2012227474A (ja) * 2011-04-22 2012-11-15 Panasonic Corp 固体撮像装置およびその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4810806B2 (ja) * 2004-07-30 2011-11-09 ソニー株式会社 固体撮像装置
JP2007096202A (ja) * 2005-09-30 2007-04-12 Sanyo Electric Co Ltd 集積回路及びその製造方法
EP2006913B1 (en) * 2006-04-03 2013-01-02 Toppan Printing Co., Ltd. Color image sensor and method for fabricating color image sensor
JP4609497B2 (ja) * 2008-01-21 2011-01-12 ソニー株式会社 固体撮像装置とその製造方法、及びカメラ
KR101503683B1 (ko) * 2008-03-04 2015-03-20 삼성전자 주식회사 이미지 센서 및 그 제조 방법
US7928527B2 (en) * 2008-06-04 2011-04-19 International Business Machines Corporation Delamination and crack resistant image sensor structures and methods
JP5511180B2 (ja) * 2008-12-19 2014-06-04 キヤノン株式会社 固体撮像装置の製造方法及び固体撮像装置
JP4798232B2 (ja) * 2009-02-10 2011-10-19 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5401168B2 (ja) * 2009-05-14 2014-01-29 富士フイルム株式会社 ウェハレベルレンズアレイの製造方法、ウェハレベルレンズアレイ、レンズモジュール及び撮像ユニット
JP5532867B2 (ja) * 2009-11-30 2014-06-25 ソニー株式会社 固体撮像装置及びその製造方法、並びに固体撮像素子の製造方法及び半導体装置
JP5430387B2 (ja) * 2009-12-22 2014-02-26 キヤノン株式会社 固体撮像装置及び固体撮像装置の製造方法
JP5682174B2 (ja) * 2010-08-09 2015-03-11 ソニー株式会社 固体撮像装置とその製造方法、並びに電子機器
JP5709435B2 (ja) * 2010-08-23 2015-04-30 キヤノン株式会社 撮像モジュール及びカメラ
JP5741012B2 (ja) * 2011-01-26 2015-07-01 ソニー株式会社 固体撮像装置の製造方法
JP5921129B2 (ja) * 2011-02-09 2016-05-24 キヤノン株式会社 固体撮像装置、及び固体撮像装置の製造方法
JP5241902B2 (ja) * 2011-02-09 2013-07-17 キヤノン株式会社 半導体装置の製造方法
JP5429208B2 (ja) * 2011-02-09 2014-02-26 ソニー株式会社 固体撮像素子、カメラモジュール及び電子機器モジュール
JP2013021168A (ja) * 2011-07-12 2013-01-31 Sony Corp 固体撮像装置、固体撮像装置の製造方法、電子機器
TWI612649B (zh) 2013-03-18 2018-01-21 Sony Corp 半導體裝置及電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338613A (ja) 2002-05-21 2003-11-28 Sanyo Electric Co Ltd 固体撮像素子及びその製造方法
JP2010212735A (ja) * 2010-06-17 2010-09-24 Sony Corp 固体撮像装置とその製造方法、及びカメラ
JP2012023251A (ja) 2010-07-15 2012-02-02 Sony Corp 固体撮像素子及び固体撮像素子の製造方法、電子機器
JP2012204402A (ja) * 2011-03-23 2012-10-22 Toshiba Corp 固体撮像装置及びその製造方法
JP2012227474A (ja) * 2011-04-22 2012-11-15 Panasonic Corp 固体撮像装置およびその製造方法

Also Published As

Publication number Publication date
CN111629160A (zh) 2020-09-04
US20160027830A1 (en) 2016-01-28
JP6327480B2 (ja) 2018-05-23
TWI612649B (zh) 2018-01-21
CN105074926B (zh) 2020-05-19
TW201438214A (zh) 2014-10-01
KR20210069734A (ko) 2021-06-11
US9941318B2 (en) 2018-04-10
CN110931518A (zh) 2020-03-27
CN111668247B (zh) 2024-05-14
US20230178575A1 (en) 2023-06-08
US20180190700A1 (en) 2018-07-05
KR102263206B1 (ko) 2021-06-14
US20170287964A1 (en) 2017-10-05
CN108337456A (zh) 2018-07-27
WO2014148276A1 (ja) 2014-09-25
KR102396886B1 (ko) 2022-05-12
CN108337456B (zh) 2020-01-14
JPWO2014148276A1 (ja) 2017-02-16
KR102528610B1 (ko) 2023-05-04
KR20150130968A (ko) 2015-11-24
US11037975B2 (en) 2021-06-15
US20210265407A1 (en) 2021-08-26
US11600648B2 (en) 2023-03-07
US9728568B2 (en) 2017-08-08
CN111668247A (zh) 2020-09-15
US20190244996A1 (en) 2019-08-08
CN111629160B (zh) 2022-09-16
US10332924B2 (en) 2019-06-25
CN105074926A (zh) 2015-11-18
CN110931518B (zh) 2024-04-12

Similar Documents

Publication Publication Date Title
KR102396886B1 (ko) 반도체 장치, 전자 기기
JP7301936B2 (ja) 固体撮像素子およびその製造方法、並びに電子機器
JP6127869B2 (ja) 固体撮像素子及びその駆動方法、並びに電子機器
JP2015060855A (ja) 固体撮像装置およびその製造方法、並びに電子機器
KR20140001734A (ko) 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 기기
US10070086B2 (en) Solid-state imaging device, method of manufacturing the same, and electronic device
HK1209551B (zh) 多透鏡陣列模塊中的緊湊間隔件
JP2016076886A (ja) 撮像装置及びその形成方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
PA0104 Divisional application for international application

St.27 status event code: A-0-1-A10-A16-div-PA0104

St.27 status event code: A-0-1-A10-A18-div-PA0104

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

Fee payment year number: 1

St.27 status event code: A-2-2-U10-U12-oth-PR1002

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000