[go: up one dir, main page]

KR20220002255A - 돌멘 구조를 갖는 반도체 장치 및 그 제조 방법, 및, 지지편 형성용 적층 필름 및 그 제조 방법 - Google Patents

돌멘 구조를 갖는 반도체 장치 및 그 제조 방법, 및, 지지편 형성용 적층 필름 및 그 제조 방법 Download PDF

Info

Publication number
KR20220002255A
KR20220002255A KR1020217028895A KR20217028895A KR20220002255A KR 20220002255 A KR20220002255 A KR 20220002255A KR 1020217028895 A KR1020217028895 A KR 1020217028895A KR 20217028895 A KR20217028895 A KR 20217028895A KR 20220002255 A KR20220002255 A KR 20220002255A
Authority
KR
South Korea
Prior art keywords
chip
film
support piece
layer
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020217028895A
Other languages
English (en)
Other versions
KR102764810B1 (ko
Inventor
다츠야 야하타
고헤이 다니구치
신타로 하시모토
요시노부 오자키
Original Assignee
쇼와덴코머티리얼즈가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2019017688A external-priority patent/JP7043438B2/ja
Application filed by 쇼와덴코머티리얼즈가부시끼가이샤 filed Critical 쇼와덴코머티리얼즈가부시끼가이샤
Publication of KR20220002255A publication Critical patent/KR20220002255A/ko
Application granted granted Critical
Publication of KR102764810B1 publication Critical patent/KR102764810B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Dicing (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Adhesive Tapes (AREA)

Abstract

본 개시에 관한 반도체 장치는, 기판과, 기판 상에 배치된 제1 칩과, 기판 상이며 제1 칩의 주위에 배치된 복수의 지지편과, 복수의 지지편에 의하여 지지되고 또한 제1 칩을 덮도록 배치된 제2 칩을 포함하는 돌멘 구조를 가지며, 지지편이 열경화성 수지 조성물의 경화물로 이루어지거나, 혹은, 열경화성 수지 조성물의 경화물로 이루어지는 층과 수지층 또는 금속층을 포함한다.

Description

돌멘 구조를 갖는 반도체 장치 및 그 제조 방법, 및, 지지편 형성용 적층 필름 및 그 제조 방법
본 개시는, 기판과, 기판 상에 배치된 제1 칩과, 기판 상이며 제1 칩의 주위에 배치된 복수의 지지편과, 복수의 지지편에 의하여 지지되고 또한 제1 칩을 덮도록 배치된 제2 칩을 포함하는 돌멘 구조를 갖는 반도체 장치에 관한 것이다. 또, 본 개시는, 돌멘 구조를 갖는 반도체 장치의 제조 방법, 및, 지지편 형성용 적층 필름 및 그 제조 방법에 관한 것이다. 또한, 돌멘(dolmen, 지석묘(支石墓))은, 석분묘(石墳墓)의 일종이며, 복수의 지주석(支柱石)과, 그 위에 올려진 판상의 바위를 구비한다. 돌멘 구조를 갖는 반도체 장치에 있어서, 지지편이 "지주석"에 상당하고, 제2 칩이 "판상의 바위"에 상당한다.
최근, 반도체 장치의 분야에 있어서, 고집적, 소형화 및 고속화가 요구되고 있다. 반도체 장치의 일 양태로서, 기판 상에 배치된 컨트롤러 칩 위에 반도체 칩을 적층시키는 구조가 주목을 받고 있다. 예를 들면, 특허문헌 1은, 컨트롤러 다이와, 컨트롤러 다이 위에 지지 부재에 의하여 지지된 메모리 다이를 포함하는 반도체 다이 어셈블리를 개시하고 있다. 특허문헌 1의 도 1a에 도시된 반도체 어셈블리(100)는 돌멘 구조를 갖는다고 할 수 있다. 즉, 반도체 어셈블리(100)는, 패키지 기판(102)과, 그 표면 상에 배치된 컨트롤러 다이(103)와, 컨트롤러 다이(103)의 상방에 배치된 메모리 다이(106a, 106b)와, 메모리 다이(106a)를 지지하는 지지 부재(130a, 130b)를 구비한다.
특허문헌 1: 일본 공표특허공보 2017-515306호
특허문헌 1은, 지지 부재(지지편)로서, 실리콘 등의 반도체 재료를 사용할 수 있는 것, 보다 구체적으로는 반도체 웨이퍼를 다이싱하여 얻어지는 반도체 재료의 단편(斷片)을 사용할 수 있는 것을 개시하고 있다(특허문헌 1의 [0012], [0014] 및 도 2 참조). 반도체 웨이퍼를 사용하여 돌멘 구조용의 지지편을 제조하기 위해서는, 통상의 반도체 칩의 제조와 동일하게, 예를 들면, 이하의 각 공정이 필요하다.
(1) 반도체 웨이퍼에 백그라인드 테이프를 첩부하는 공정
(2) 반도체 웨이퍼를 백그라인드하는 공정
(3) 다이싱 링과 그 중에 배치된 백그라인드 후의 반도체 웨이퍼에 대하여, 점착층과 접착제층을 갖는 필름(다이싱·다이본딩 일체형 필름)을 첩부하는 공정
(4) 반도체 웨이퍼로부터 백그라인드 테이프를 박리하는 공정
(5) 반도체 웨이퍼를 개편화하는 공정
(6) 반도체 칩과 접착제편의 적층체로 이루어지는 지지편을 점착층으로부터 픽업하는 공정
(7) 복수의 지지편을 기판의 소정의 위치에 압착하는 공정
본 개시는, 돌멘 구조를 갖는 반도체 장치의 제조 프로세스에 있어서 지지편을 제작하는 공정을 간략화할 수 있는 반도체 장치의 제조 방법을 제공한다. 또, 본 개시는, 돌멘 구조를 갖는 반도체 장치, 및 지지편 형성용 적층 필름 및 그 제조 방법을 제공한다.
본 개시의 일 측면은 돌멘 구조를 갖는 반도체 장치의 제조 방법에 관한 것이다. 이 제조 방법은 이하의 공정을 포함한다.
(A) 기재 필름과, 점착층과, 지지편 형성용 필름을 이 순서로 구비하는 적층 필름을 준비하는 공정
(B) 지지편 형성용 필름을 개편화함으로써, 점착층의 표면 상에 복수의 지지편을 형성하는 공정
(C) 점착층으로부터 지지편을 픽업하는 공정
(D) 기판 상에 제1 칩을 배치하는 공정
(E) 기판 상이며 제1 칩의 주위 또는 제1 칩이 배치되어야 할 영역의 주위에 복수의 지지편을 배치하는 공정
(F) 제2 칩과, 제2 칩의 일방의 면 상에 마련된 접착제편을 구비하는 접착제편 부착 칩을 준비하는 공정
(G) 복수의 지지편의 표면 상에 접착제편 부착 칩을 배치함으로써 돌멘 구조를 구축하는 공정
상기 지지편 형성용 필름은 이하의 필름 중 어느 하나이다.
·열경화성 수지층으로 이루어지는 필름
·열경화성 수지층 중 적어도 일부를 경화시킨 층으로 이루어지는 필름
·열경화성 수지층과, 당해 열경화성 수지층보다 높은 강성을 갖는 수지층을 갖는 다층 필름
·열경화성 수지층과, 당해 열경화성 수지층보다 높은 강성을 갖는 금속층을 갖는 다층 필름
(D) 공정 및 (E) 공정은 어느 쪽을 먼저 실시해도 된다. (D) 공정을 먼저 실시하는 경우, (E) 공정에 있어서, 기판 상이며 제1 칩의 주위에 복수의 지지편을 배치하면 된다. 다른 한편, (E) 공정을 먼저 실시하는 경우, (E) 공정에 있어서, 기판 상이며 제1 칩이 배치되어야 할 영역의 주위에 복수의 지지편을 배치하고, 그 후, (D) 공정에 있어서, 당해 영역에 제1 칩을 배치하면 된다. 또한, 상기 열경화성 수지층의 열경화 후의 강성은 수지층 또는 금속층의 강성보다 낮아도 되고 높아도 된다. 강성은, 물체가 굽힘 또는 비틀림에 대하여 파괴에 견디는 능력을 의미한다.
본 개시에 관한 상기 제조 방법에 있어서는, 지지편 형성용 필름을 개편화하여 얻어지는 지지편을 사용한다. 이로써, 지지편으로서, 반도체 웨이퍼를 다이싱하여 얻어지는 반도체 재료의 단편을 사용하는 종래의 제조 방법과 비교하면, 지지편을 제작하는 공정을 간략화할 수 있다. 즉, 종래, 상술한 (1)~(7)의 공정을 필요로 하고 있었던 데 대하여, 지지편 형성용 필름은 반도체 웨이퍼를 포함하지 않기 때문에, 반도체 웨이퍼의 백그라인드에 관한 (1), (2) 및 (4)의 공정을 생략할 수 있다. 또, 수지 재료와 비교하여 고가의 반도체 웨이퍼를 사용하지 않기 때문에, 비용도 삭감할 수 있다. 또한, 열경화성 수지층은 다른 부재(예를 들면, 기판)에 대하여 접착성을 갖기 때문에, 지지편에 접착제층 등을 별도 마련하지 않아도 된다.
(A) 공정에서 준비하는 적층 필름의 점착층은, 감압형이어도 되고, 자외선 경화형이어도 된다. 즉, 점착층은, 자외선 조사에 의하여 경화되는 것이어도 되고, 그렇지 않아도 되며, 환언하면, 광반응성을 갖는 탄소-탄소 이중 결합을 갖는 수지를 함유해도 되고, 함유하지 않아도 된다. 또한, 감압형의 점착층이 광반응성을 갖는 탄소-탄소 이중 결합을 갖는 수지를 함유해도 된다. 예를 들면, 점착층은, 그 소정의 영역에 자외선을 조사함으로써 당해 영역의 점착성을 저하시킨 것이어도 되고, 예를 들면, 광반응성을 갖는 탄소-탄소 이중 결합을 갖는 수지가 잔존하고 있어도 된다. 점착층이 자외선 경화형인 경우, (B) 공정과 (C) 공정의 사이에, 점착층에 자외선을 조사하는 공정을 실시함으로써 점착층의 점착성을 저하시킬 수 있다.
지지편 형성용 필름은 열경화성 수지층을 포함한다. 지지편 형성용 필름 또는 지지편을 가열하여 열경화성 수지층 또는 접착제편을 경화시키는 공정은 적절한 타이밍에 실시하면 되고, 예를 들면, (G) 공정보다 전에 실시하면 된다. 복수의 지지편의 표면에 접하도록 접착제편 부착 칩을 배치하는 단계에 있어서, 열경화성 수지층이 이미 경화되어 있음으로써 접착제편 부착 칩의 배치에 따라 지지편이 변형하는 것을 억제할 수 있다.
본 개시의 일 측면은 돌멘 구조를 갖는 반도체 장치에 관한 것이다. 즉, 이 반도체 장치는, 기판과, 기판 상에 배치된 제1 칩과, 기판 상이며 제1 칩의 주위에 배치된 복수의 지지편과, 복수의 지지편에 의하여 지지되고 또한 제1 칩을 덮도록 배치된 제2 칩을 포함하는 돌멘 구조를 가지며, 지지편이, 열경화성 수지 조성물의 경화물로 이루어지거나, 혹은, 열경화성 수지 조성물의 경화물로 이루어지는 층과 수지층 또는 금속층을 포함한다. 제1 칩은, 제2 칩과 이간되어 있어도 된다.
본 개시에 관한 상기 반도체 장치는, 제2 칩의 일방의 면 상에 마련되어 있고 또한 제2 칩과 복수의 지지편에 의하여 협지되어 있는 접착제편을 더 구비해도 된다. 이 경우, 상기 제1 칩은, 접착제편과 이간되어 있어도 되고, 접착제편과 접하고 있어도 된다. 접착제편은, 예를 들면, 제2 칩에 있어서의 제1 칩과 대면하는 영역을 적어도 덮도록 마련되어 있다. 접착제편은, 제2 칩의 상기 영역부터 제2 칩의 둘레 가장자리 측에까지 연속적으로 뻗어 있으며 제2 칩과 복수의 지지편에 의하여 협지되어 있어도 된다. 즉, 하나의 접착제편이 제2 칩의 상기 영역을 덮고 또한 제2 칩과 복수의 지지편을 접착하고 있어도 된다.
본 개시의 일 측면은 지지편 형성용 적층 필름에 관한 것이다. 이 적층 필름은, 기재 필름과, 점착층과, 지지편 형성용 필름을 이 순서로 구비하고, 지지편 형성용 필름은, 열경화성 수지층으로 이루어지는 필름, 또는 열경화성 수지층 중 적어도 일부를 경화시킨 층으로 이루어지는 필름, 혹은, 열경화성 수지층과 당해 열경화성 수지층보다 높은 강성을 갖는 수지층 또는 금속층을 갖는 다층 필름이다.
상기 지지편 형성용 필름의 두께는, 예를 들면, 5~180μm이다. 지지편 형성용 필름의 두께가 이 범위임으로써, 제1 칩(예를 들면, 컨트롤러 칩)에 대하여 적절한 높이의 돌멘 구조를 구축할 수 있다. 지지편 형성용 필름에 있어서의 열경화성 수지층은, 예를 들면, 에폭시 수지를 포함한다. 열경화성 수지층은 엘라스토머를 포함하는 것이 바람직하다. 지지편을 구성하는 열경화성 수지층이 엘라스토머를 포함함으로써 반도체 장치 내에 있어서의 응력을 완화할 수 있다.
지지편 형성용 필름이 갖는 수지층은, 예를 들면, 폴리이미드층이다. 지지편 형성용 필름이 갖는 금속층은, 예를 들면, 구리층 또는 알루미늄층이다.
본 개시의 일 측면은 지지편 형성용 적층 필름의 제조 방법에 관한 것이다. 이 제조 방법은, 기재 필름과, 그 일방의 면 상에 형성된 점착층을 갖는 점착 필름을 준비하는 공정과, 점착층의 표면 상에 지지편 형성용 필름을 적층하는 공정을 포함하고, 지지편 형성용 필름은, 열경화성 수지층으로 이루어지는 필름 또는 열경화성 수지층 중 적어도 일부를 경화시킨 층으로 이루어지는 필름, 혹은, 열경화성 수지층과 당해 열경화성 수지층보다 높은 강성을 갖는 수지층 또는 금속층을 갖는 다층 필름이다.
수지층 또는 금속층을 갖는 지지편 형성용 적층 필름은, 예를 들면, 이하와 같이 제조할 수 있다. 즉, 이 지지편 형성용 적층 필름의 제조 방법은, 기재 필름과, 점착층과, 열경화성 수지층을 이 순서로 구비하는 적층 필름을 준비하는 공정과, 열경화성 수지층의 표면에 당해 열경화성 수지층보다 높은 강성을 갖는 수지층 또는 금속층을 첩합하는 공정을 포함한다.
본 개시에 의하면, 돌멘 구조를 갖는 반도체 장치의 제조 프로세스에 있어서 지지편을 제작하는 공정을 간략화할 수 있는 반도체 장치의 제조 방법이 제공된다. 또, 본 개시에 의하면, 돌멘 구조를 갖는 반도체 장치, 및 지지편 형성용 적층 필름 및 그 제조 방법이 제공된다.
도 1은 본 개시에 관한 반도체 장치의 제1 실시형태를 모식적으로 나타내는 단면도이다.
도 2의 (a) 및 도 2의 (b)는 제1 칩과 복수의 지지편의 위치 관계의 예를 모식적으로 나타내는 평면도이다.
도 3의 (a)는 지지편 형성용 적층 필름의 일 실시형태를 모식적으로 나타내는 평면도이며, 도 3의 (b)는 도 3의 (a)의 b-b선에 있어서의 단면도이다.
도 4는 점착층과 지지편 형성용 필름을 첩합하는 공정을 모식적으로 나타내는 단면도이다.
도 5의 (a)~도 5의 (d)는 지지편의 제작 과정을 모식적으로 나타내는 단면도이다.
도 6은 기판 상이며 제1 칩의 주위에 복수의 지지편을 배치한 상태를 모식적으로 나타내는 단면도이다.
도 7은 접착제편 부착 칩의 일례를 모식적으로 나타내는 단면도이다.
도 8은 기판 상에 형성된 돌멘 구조를 모식적으로 나타내는 단면도이다.
도 9는 본 개시에 관한 반도체 장치의 제2 실시형태를 모식적으로 나타내는 단면도이다.
도 10의 (a) 및 도 10의 (b)는 지지편 형성용 적층 필름의 다른 실시형태를 각각 모식적으로 나타내는 단면도이다.
이하, 도면을 참조하면서, 본 개시의 실시형태에 대하여 상세하게 설명한다. 단, 본 발명은 이하의 실시형태에 한정되는 것은 아니다. 또한, 본 명세서에 있어서, "(메트)아크릴산"이란, 아크릴산 또는 메타크릴산을 의미하고, "(메트)아크릴레이트"란, 아크릴레이트 또는 그에 대응하는 메타크릴레이트를 의미한다. "A 또는 B"란, A와 B 중 어느 일방을 포함하고 있으면 되고, 양방 모두 포함하고 있어도 된다.
본 명세서에 있어서 "층"이라는 용어는, 평면도로서 관찰했을 때에, 전면(全面)에 형성되어 있는 형상의 구조에 더하여, 일부에 형성되어 있는 형상의 구조도 포함된다. 또, 본 명세서에 있어서 "공정"이라는 용어는, 독립적인 공정뿐만 아니라, 다른 공정과 명확하게 구별할 수 없는 경우이더라도 그 공정의 소기 작용이 달성되면, 본 용어에 포함된다. 또, "~"를 이용하여 나타난 수치 범위는, "~"의 전후에 기재되는 수치를 각각 최솟값 및 최댓값으로서 포함하는 범위를 나타낸다.
본 명세서에 있어서 조성물 중의 각 성분의 함유량은, 조성물 중에 각 성분에 해당하는 물질이 복수 존재하는 경우, 특별히 설명하지 않는 한, 조성물 중에 존재하는 당해 복수의 물질의 합계량을 의미한다. 또, 예시 재료는 특별히 설명하지 않는 한 단독으로 이용해도 되고, 2종 이상을 조합하여 이용해도 된다. 또, 본 명세서 중에 단계적으로 기재되어 있는 수치 범위에 있어서, 소정의 단계의 수치 범위의 상한값 또는 하한값은, 다른 단계의 수치 범위의 상한값 또는 하한값으로 치환해도 된다. 또, 본 명세서 중에 기재되어 있는 수치 범위에 있어서, 그 수치 범위의 상한값 또는 하한값은, 실시예에 나타나 있는 값으로 치환해도 된다.
<제1 실시형태>
(반도체 장치)
도 1은 본 실시형태에 관한 반도체 장치를 모식적으로 나타내는 단면도이다. 이 도면에 나타내는 반도체 장치(100)는, 기판(10)과, 기판(10)의 표면 상에 배치된 칩(T1)(제1 칩)과, 기판(10)의 표면 상이며 칩(T1)의 주위에 배치된 복수의 지지편(Dc)과, 칩(T1)의 상방에 배치된 칩(T2)(제2 칩)과, 칩(T2)과 복수의 지지편(Dc)에 의하여 협지되어 있는 접착제편(Tc)과, 칩(T2) 상에 적층된 칩(T3, T4)과, 기판(10)의 표면 상의 전극(도시하지 않음)과 칩(T1~T4)을 각각 전기적으로 접속하는 복수의 와이어(w)와, 칩(T1)과 칩(T2)의 간극 등에 충전된 밀봉재(50)를 구비한다.
본 실시형태에 있어서는, 복수의 지지편(Dc)과, 칩(T2)과, 지지편(Dc)과 칩(T2)의 사이에 위치하는 접착제편(Tc)에 의하여 기판(10) 상에 돌멘 구조가 구성되어 있다. 칩(T1)은, 접착제편(Tc)과 이간되어 있다. 지지편(Dc)의 두께를 적절히 설정함으로써, 칩(T1)의 상면과 기판(10)을 접속하는 와이어(w)를 위한 공간을 확보할 수 있다. 칩(T1)이 접착제편(Tc)과 이간되어 있음으로써, 칩(T1)과 접속되는 와이어(w)의 상부가 칩(T2)에 접하는 것에 의한 와이어(w)의 쇼트를 방지할 수 있다. 또, 칩(T2)과 접하는 접착제편(Tc)에 와이어를 매립할 필요성이 없기 때문에, 접착제편(Tc)을 얇게 할 수 있다는 이점이 있다.
도 1에 나타내는 바와 같이, 칩(T1)과 칩(T2)의 사이의 접착제편(Tc)은, 칩(T2)에 있어서의 칩(T1)과 대면하는 영역(R)을 덮음과 함께, 영역(R)부터 칩(T2)의 둘레 가장자리 측에까지 연속적으로 뻗어 있다. 즉, 하나의 접착제편(Tc)이, 칩(T2)의 영역(R)을 덮음과 함께, 칩(T2)과 복수의 지지편의 사이에 개재되어, 이들을 접착하고 있다. 또한, 도 1에는, 접착제편(Tc)이 칩(T2)의 일방의 면(하면)의 전체를 덮도록 마련되어 있는 양태를 도시했다. 그러나, 접착제편(Tc)은, 반도체 장치(100)의 제조 과정에 있어서 수축되는 경우가 있을 수 있기 때문에, 칩(T2)의 일방의 면(하면)의 전체를 실질적으로 덮고 있으면 되고, 예를 들면, 칩(T2)의 둘레 가장자리의 일부에 접착제편(Tc)으로 덮여 있지 않은 개소가 있어도 된다. 도 1에 있어서의 칩(T2)의 하면은 칩의 이면에 상당한다. 최근의 칩의 이면은 요철이 형성되어 있는 것이 많다. 칩(T2)의 이면의 실질적 전체가 접착제편(Tc)으로 덮여 있음으로써, 칩(T2)에 크랙 또는 균열이 발생하는 것을 억제할 수 있다.
기판(10)은, 유기 기판이어도 되고, 리드 프레임 등의 금속 기판이어도 된다. 기판(10)은, 반도체 장치(100)의 휨을 억제하는 관점에서, 기판(10)의 두께는, 예를 들면, 90~300μm이며, 90~210μm여도 된다.
칩(T1)은, 예를 들면, 컨트롤러 칩이며, 접착제편(T1c)에 의하여 기판(10)에 접착되고 또한 와이어(w)에 의하여 기판(10)과 전기적으로 접속되어 있다. 평면시(平面視)에 있어서의 칩(T1)의 형상은, 예를 들면 사각형(정사각형 또는 직사각형)이다. 칩(T1)의 한 변의 길이는, 예를 들면, 5mm 이하이며, 2~5mm 또는 1~5mm여도 된다. 칩(T1)의 두께는, 예를 들면, 10~150μm이며, 20~100μm여도 된다.
칩(T2)은, 예를 들면, 메모리 칩이며, 접착제편(Tc)을 개재하여 지지편(Dc) 위에 접착되어 있다. 평면시에서 칩(T2)은, 칩(T1)보다 큰 사이즈를 갖는다. 평면시에 있어서의 칩(T2)의 형상은, 예를 들면 사각형(정사각형 또는 직사각형)이다. 칩(T2)의 한 변의 길이는, 예를 들면, 20mm 이하이며, 4~20mm 또는 4~12mm여도 된다. 칩(T2)의 두께는, 예를 들면, 10~170μm이며, 20~120μm여도 된다. 또한, 칩(T3, T4)도, 예를 들면, 메모리 칩이며, 접착제편(Tc)을 개재하여 칩(T2) 위에 접착되어 있다. 칩(T3, T4)의 한 변의 길이는, 칩(T2)과 동일하면 되고, 칩(T3, T4)의 두께도 칩(T2)과 동일하면 된다.
지지편(Dc)은, 칩(T1)의 주위에 공간을 형성하는 스페이서의 역할을 한다. 지지편(Dc)은, 열경화성 수지 조성물의 경화물로 이루어진다. 또한, 도 2의 (a)에 나타내는 바와 같이, 칩(T1)의 양측이 떨어진 위치에, 2개의 지지편(Dc)(형상: 직사각형)을 배치해도 되고, 도 2의 (b)에 나타내는 바와 같이, 칩(T1)의 모서리에 대응하는 위치에 각각 1개의 지지편(Dc)(형상: 정사각형, 합계 4개)을 배치해도 된다. 평면시에 있어서의 지지편(Dc)의 한 변의 길이는, 예를 들면, 20mm 이하이며, 1~20mm 또는 1~12mm여도 된다. 지지편(Dc)의 두께(높이)는, 예를 들면, 10~180μm이며, 20~120μm여도 된다.
(지지편의 제작 방법)
지지편의 제작 방법의 일례에 대하여 설명한다. 또한, 도 1에 나타내는 지지편(Dc)은 열경화성 수지 조성물이 경화된 후의 것이다. 한편, 지지편(Da)은 열경화성 수지 조성물이 완전히 경화되기 전의 상태인 것이다(예를 들면, 도 5의 (b) 참조).
먼저, 도 3의 (a) 및 도 3의 (b)에 나타내는 지지편 형성용 적층 필름(20)(이하, 경우에 따라 "적층 필름(20)"이라고 한다.)을 준비한다. 적층 필름(20)은, 기재 필름(1)과, 점착층(2)과, 지지편 형성용 필름(D)을 구비한다. 기재 필름(1)은, 예를 들면, 폴리에틸렌테레프탈레이트 필름(PET 필름)이다. 점착층(2)은, 펀칭 등에 의하여 원형으로 형성되어 있다(도 3의 (a) 참조). 점착층(2)은, 자외선 경화형의 점착제로 이루어진다. 즉, 점착층(2)은 자외선이 조사됨으로써 점착성이 저하되는 성질을 갖는다. 지지편 형성용 필름(D)은, 펀칭 등에 의하여 원형으로 형성되어 있고, 점착층(2)보다 작은 직경을 갖는다(도 3의 (a) 참조). 지지편 형성용 필름(D)은, 열경화성 수지 조성물로 이루어진다.
지지편 형성용 필름(D)을 구성하는 열경화성 수지 조성물은, 반경화(B 스테이지) 상태를 거쳐, 그 후의 경화 처리에 의하여 완전 경화물(C 스테이지) 상태가 될 수 있는 것이다. 열경화성 수지 조성물은, 에폭시 수지와, 경화제와, 엘라스토머(예를 들면, 아크릴 수지)를 포함하고, 필요에 따라, 무기 필러 및 경화 촉진제 등을 더 포함한다. 지지편 형성용 필름(D)을 구성하는 열경화성 수지 조성물의 상세에 대해서는 후술한다.
적층 필름(20)은, 예를 들면, 기재 필름(1)과 그 표면 상에 점착층(2)를 갖는 제1 적층 필름과, 커버 필름(3)과 그 표면 상에 지지편 형성용 필름(D)을 갖는 제2 적층 필름을 첩합함으로써 제작할 수 있다(도 4 참조). 제1 적층 필름은, 기재 필름(1)의 표면 상에 점착층을 도공에 의하여 형성하는 공정과, 점착층을 펀칭 등에 의하여 소정의 형상(예를 들면, 원형)으로 가공하는 공정을 거쳐 얻어진다. 제2 적층 필름은, 커버 필름(3)(예를 들면, PET 필름 또는 폴리에틸렌 필름)의 표면 상에 지지편 형성용 필름을 도공에 의하여 형성하는 공정과, 지지편 형성용 필름을 펀칭 등에 의하여 소정의 형상(예를 들면, 원형)으로 가공하는 공정을 거쳐 얻어진다. 적층 필름(20)을 사용함에 있어서, 커버 필름(3)은 적당한 타이밍에 박리된다.
도 5의 (a)에 나타난 바와 같이, 적층 필름(20)에 다이싱 링(DR)을 첩부한다. 즉, 적층 필름(20)의 점착층(2)에 다이싱링(DR)을 첩부하고, 다이싱링(DR)의 내측에 지지편 형성용 필름(D)이 배치된 상태로 한다. 지지편 형성용 필름(D)을 다이싱에 의하여 개편화한다(도 5의 (b) 참조). 이로써, 지지편 형성용 필름(D)으로부터 다수의 지지편(Da)이 얻어진다. 그 후, 점착층(2)에 대하여 자외선을 조사함으로써, 점착층(2)과 지지편(Da)의 사이의 점착력을 저하시킨다. 자외선 조사 후, 도 5의 (c)에 나타나는 바와 같이, 기재 필름(1)을 익스팬드함으로써, 지지편(Da)을 서로 이간시킨다. 도 5의 (d)에 나타나는 바와 같이, 지지편(Da)을 밀어 올림 지그(42)로 밀어 올림으로써 점착층(2)으로부터 지지편(Da)을 박리시킴과 함께, 흡인 콜릿(44)으로 흡인하여 지지편(Da)을 픽업한다. 또한, 다이싱 전의 지지편 형성용 필름(D) 또는 픽업 전의 지지편(Da)을 가열함으로써, 열경화성 수지의 경화 반응을 진행시켜 두어도 된다. 픽업할 때에 지지편(Da)이 적절하게 경화되어 있음으로써 우수한 픽업성을 달성할 수 있다. 개편화를 위한 절개는 지지편 형성용 필름(D)의 외연(外緣)까지 형성되어 있는 것이 바람직하다. 지지편 형성용 필름(D)의 직경은, 예를 들면, 300~310mm 또는 300~305mm여도 된다. 지지편 형성용 필름(D)의 평면시(平面視)에 있어서의 형상은, 도 3의 (a)에 나타내는 원형에 한정되지 않으며, 직사각형(정사각형 또는 직사각형)이어도 된다.
(반도체 장치의 제조 방법)
반도체 장치(100)의 제조 방법에 대하여 설명한다. 본 실시형태에 관한 제조 방법은, 이하의 (A)~(H)의 공정을 포함한다.
(A) 적층 필름(20)을 준비하는 공정(도 4 참조)
(B) 지지편 형성용 필름(D)을 개편화함으로써, 점착층(2)의 표면 상에 복수의 지지편(Da)을 형성하는 공정(도 5의 (b) 참조)
(C) 점착층(2)으로부터 지지편(Da)을 픽업하는 공정(도 5의 (d) 참조)
(D) 기판(10) 상에 제1 칩(T1)을 배치하는 공정
(E) 기판(10) 상이며 제1 칩(T1)의 주위에 복수의 지지편(Da)을 배치하는 공정(도 6 참조)
(F) 제2 칩(T2)과, 제2 칩(T2)의 일방의 면 상에 마련된 접착제편(Ta)을 구비하는 접착제편 부착 칩(T2a)을 준비하는 공정(도 7 참조)
(G) 복수의 지지편(Dc)의 표면 상에 접착제편 부착 칩(T2a)을 배치함으로써 돌멘 구조를 구축하는 공정(도 8 참조)
(H) 칩(T1)과 칩(T2)의 간극 등을 밀봉재(50)로 밀봉하는 공정(도 1 참조)
(A)~(C) 공정은, 복수의 지지편(Da)을 제작하는 프로세스이며, 이미 설명한 바와 같다. (D)~(H) 공정은, 복수의 지지편(Da)을 사용하여 돌멘 구조를 기판(10) 상에 구축해 가는 프로세스이다. 이하, 도 6~8을 참조하면서, (D)~(H) 공정에 대하여 설명한다.
[(D) 공정]
(D) 공정은, 기판(10) 상에 제1 칩(T1)을 배치하는 공정이다. 예를 들면, 먼저, 기판(10) 상의 소정의 위치에 접착제층(T1c)을 개재하여 칩(T1)을 배치한다. 그 후, 칩(T1)은 와이어(w)로 기판(10)과 전기적으로 접속된다. (D) 공정은, (E) 공정보다 전에 행해지는 공정이어도 되고, (A) 공정보다 전, (A) 공정과 (B) 공정의 사이, (B) 공정과 (C) 공정의 사이, 또는 (C) 공정과 (E) 공정의 사이여도 된다.
[(E) 공정]
(E) 공정은, 기판(10) 상이며 제1 칩(T1)의 주위에 복수의 지지편(Da)을 배치하는 공정이다. 이 공정을 거쳐, 도 6에 나타내는 구조체(30)가 제작된다. 구조체(30)는, 기판(10)과, 그 표면 상에 배치된 칩(T1)과, 복수의 지지편(Da)을 구비한다. 지지편(Da)의 배치는 압착 처리에 의하여 행하면 된다. 압착 처리는, 예를 들면, 80~180℃, 0.01~0.50MPa의 조건으로, 0.5~3.0초간에 걸쳐 실시하는 것이 바람직하다. 또한, 지지편(Da)은 (E) 공정의 시점에서 완전히 경화되어 지지편(Dc)이 되어 있어도 되고, 이 시점에서는 완전 경화되어 있지 않아도 된다. 지지편(Da)은 (G) 공정의 개시 전의 시점에서 완전 경화되어 지지편(Dc)이 되어 있는 것이 바람직하다.
[(F) 공정]
(F) 공정은, 도 7에 나타내는 접착제편 부착 칩(T2a)을 준비하는 공정이다. 접착제편 부착 칩(T2a)은, 칩(T2)과, 그 일방의 표면에 마련된 접착제편(Ta)을 구비한다. 접착제편 부착 칩(T2a)은, 예를 들면, 반도체 웨이퍼 및 다이싱·다이본딩 일체형 필름을 사용하여, 다이싱 공정 및 픽업 공정을 거쳐 얻을 수 있다.
[(G) 공정]
(G) 공정은, 복수의 지지편(Dc)의 상면에 접착제편(Ta)이 접하도록, 칩(T1)의 상방에 접착제편 부착 칩(T2a)을 배치하는 공정이다. 구체적으로는, 지지편(Dc)의 상면에 접착제편(Ta)을 개재하여 칩(T2)을 압착한다. 이 압착 처리는, 예를 들면, 80~180℃, 0.01~0.50MPa의 조건으로, 0.5~3.0초간에 걸쳐 실시하는 것이 바람직하다. 다음으로, 가열에 의하여 접착제편(Ta)을 경화시킨다. 이 경화 처리는, 예를 들면, 60~175℃, 0.01~1.0MPa의 조건으로, 5분간 이상에 걸쳐서 실시하는 것이 바람직하다. 이로써, 접착제편(Ta)이 경화되어 접착제편(Tc)이 된다. 이 공정을 거쳐, 기판(10) 상에 돌멘 구조가 구축된다(도 8 참조). 칩(T1)이 접착제편 부착 칩(T2a)과 이간되어 있음으로써, 와이어(w)의 상부가 칩(T2)에 접하는 것에 의한 와이어(w)의 쇼트를 방지할 수 있다. 또, 칩(T2)과 접하는 접착제편(Ta)에 와이어를 매립할 필요성이 없기 때문에, 접착제편(Ta)을 얇게 할 수 있다는 이점이 있다.
(G) 공정 후이며 (H) 공정 전에, 칩(T2) 위에 접착제편을 개재하여 칩(T3)을 배치하고, 또한, 칩(T3) 위에 접착제편을 개재하여 칩(T4)을 배치한다. 접착제편은 상술한 접착제편(Ta)과 동일한 열경화성 수지 조성물이면 되고, 가열 경화에 의하여 접착제편(Tc)이 된다(도 1 참조). 다른 한편, 칩(T2, T3, T4)과 기판(10)을 와이어(w)로 전기적으로 각각 접속한다. 또한, 칩(T1)의 상방에 적층하는 칩의 수는 본 실시형태의 3개에 한정되지 않고, 적절히 설정하면 된다.
[(H) 공정]
(H) 공정은, 칩(T1)과 칩(T2)의 간극 등을 밀봉재(50)로 밀봉하는 공정이다. 이 공정을 거쳐 도 1에 나타내는 반도체 장치(100)가 완성된다.
(지지편 형성용 필름을 구성하는 열경화성 수지 조성물)
지지편 형성용 필름(D)을 구성하는 열경화성 수지 조성물은, 상술한 바와 같이, 에폭시 수지와, 경화제와, 엘라스토머를 포함하고, 필요에 따라, 무기 필러 및 경화 촉진제 등을 더 포함한다. 본 발명자들의 검토에 의하면, 지지편(Da) 및 경화 후의 지지편(Dc)은 이하의 특성을 갖는 것이 바람직하다.
·특성 1: 기판(10)의 소정의 위치에 지지편(Da)을 열압착했을 때 위치 어긋남이 발생하기 어려운 것(120℃에 있어서의 지지편(Da)의 용융 점도가, 예를 들면, 4300~50000Pa·s 또는 5000~40000Pa·s인 것)
·특성 2: 반도체 장치(100) 내에 있어서 지지편(Dc)이 응력 완화성을 발휘하는 것(열경화성 수지 조성물이 엘라스토머(고무 성분)를 포함하는 것)
·특성 3: 접착제편 부착 칩의 접착제편(Tc)과의 접착 강도가 충분히 높은 것(접착제편(Tc)에 대한 지지편(Dc)의 다이 시어 강도가, 예를 들면, 2.0~7.0Mpa 또는 3.0~6.0Mpa인 것)
·특성 4: 경화에 따른 수축률이 충분히 작은 것
·특성 5: 픽업 공정에 있어서 카메라에 의한 지지편(Da)의 시인성이 양호한 것(열경화성 수지 조성물이, 예를 들면, 착색료를 포함하고 있는 것)
·특성 6: 지지편(Dc)이 충분한 기계적 강도를 갖는 것
[에폭시 수지]
에폭시 수지는, 경화되어 접착 작용을 갖는 것이면 특별히 한정되지 않는다. 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지 등의 2관능 에폭시 수지, 페놀 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지 등의 노볼락형 에폭시 수지 등을 사용할 수 있다. 또, 다관능 에폭시 수지, 글리시딜아민형 에폭시 수지, 복소환 함유 에폭시 수지 또는 지환식 에폭시 수지 등, 일반적으로 알려져 있는 것을 적용할 수 있다. 이들은 1종을 단독으로 사용해도 되고, 2종 이상을 병용해도 된다.
[경화제]
경화제로서, 예를 들면, 페놀 수지, 에스터 화합물, 방향족 아민, 지방족 아민 및 산무수물을 들 수 있다. 이들 중, 높은 다이 시어 강도를 달성하는 관점에서, 페놀 수지가 바람직하다. 페놀 수지의 시판품으로서, 예를 들면, DIC(주)제의 LF-4871(상품명, BPA 노볼락형 페놀 수지), 에어·워터(주)제의 HE-100C-30(상품명, 페닐아랄킬형 페놀 수지), DIC(주)제의 페놀라이트 KA 및 TD 시리즈, 미쓰이 가가쿠(주)제의 밀렉스 XLC-시리즈와 XL 시리즈(예를 들면, 밀렉스 XLC-LL), 에어·워터(주)제의 HE 시리즈(예를 들면, HE100C-30), 메이와 가세이(주)제의 MEHC-7800 시리즈(예를 들면 MEHC-7800-4S), JEF 케미컬(주)의 JDPP 시리즈를 들 수 있다. 이들은 1종을 단독으로 사용해도 되고, 2종 이상을 병용해도 된다.
에폭시 수지와 페놀 수지의 배합량은, 높은 다이 시어 강도를 달성하는 관점에서, 각각 에폭시 당량과 수산기 당량의 당량비가 0.6~1.5인 것이 바람직하고, 0.7~1.4인 것이 보다 바람직하며, 0.8~1.3인 것이 더 바람직하다. 배합비가 상기 범위 내임으로써, 경화성 및 유동성의 양방을 충분히 고수준으로 달성하기 쉽다.
[엘라스토머]
엘라스토머로서, 예를 들면, 아크릴 수지, 폴리에스터 수지, 폴리아마이드 수지, 폴리이미드 수지, 실리콘 수지, 폴리뷰타다이엔, 아크릴로나이트릴, 에폭시 변성 폴리뷰타다이엔, 무수 말레산 변성 폴리뷰타다이엔, 페놀 변성 폴리뷰타다이엔 및 카복시 변성 아크릴로나이트릴을 들 수 있다.
높은 다이 시어 강도를 달성하는 관점에서, 엘라스토머로서 아크릴계 수지가 바람직하고, 또한, 글리시딜아크릴레이트 또는 글리시딜메타크릴레이트 등의 에폭시기 또는 글리시딜기를 가교성 관능기로서 갖는 관능성 모노머를 중합시켜 얻은 에폭시기 함유 (메트)아크릴 공중합체 등의 아크릴계 수지가 보다 바람직하다. 아크릴계 수지 중에서도 에폭시기 함유 (메트)아크릴산 에스터 공중합체 및 에폭시기 함유 아크릴 고무가 바람직하고, 에폭시기 함유 아크릴 고무가 보다 바람직하다. 에폭시기 함유 아크릴 고무는, 아크릴산 에스터를 주성분으로 하고, 주로, 뷰틸아크릴레이트와 아크릴로나이트릴 등의 공중합체, 에틸아크릴레이트와 아크릴로나이트릴 등의 공중합체 등으로 이루어지는, 에폭시기를 갖는 고무이다. 또한, 아크릴계 수지는, 에폭시기뿐만 아니라, 알코올성 또는 페놀성 수산기, 카복실기 등의 가교성 관능기를 갖고 있어도 된다.
아크릴 수지의 시판품으로서는, 나가세 켐텍(주)제의 SG-70L, SG-708-6, WS-023 EK30, SG-280 EK23, SG-P3 용제 변경품(상품명, 아크릴 고무, 중량 평균 분자량: 80만, Tg: 12℃, 용제는 사이클로헥산온) 등을 들 수 있다.
아크릴 수지의 유리 전이 온도(Tg)는, 높은 다이 시어 강도를 달성하는 관점에서, -50~50℃인 것이 바람직하고, -30~30℃인 것이 보다 바람직하다. 아크릴 수지의 중량 평균 분자량(Mw)은, 높은 다이 시어 강도를 달성하는 관점에서, 10만~300만인 것이 바람직하고, 50만~200만인 것이 보다 바람직하다. 여기에서, Mw는, 젤 퍼미에이션 크로마토그래피(GPC)로 측정하고, 표준 폴리스타이렌에 의한 검량선을 이용하여 환산한 값을 의미한다. 또한, 분자량 분포가 좁은 아크릴 수지를 이용함으로써, 고탄성의 접착제편을 형성할 수 있는 경향이 있다.
열경화성 수지 조성물에 포함되는 아크릴 수지의 양은, 높은 다이 시어 강도를 달성하는 관점에서, 에폭시 수지 및 에폭시 수지 경화제의 합계 100질량부에 대하여 10~200질량부인 것이 바람직하고, 20~100질량부인 것이 보다 바람직하다.
[무기 필러]
무기 필러로서, 예를 들면, 수산화 알루미늄, 수산화 마그네슘, 탄산 칼슘, 탄산 마그네슘, 규산 칼슘, 규산 마그네슘, 산화 칼슘, 산화 마그네슘, 산화 알루미늄, 질화 알루미늄, 붕산 알루미늄 위스커, 질화 붕소 및 결정성 실리카, 비정성 실리카 등을 들 수 있다. 이들은 1종을 단독으로 사용해도 되고, 2종 이상을 병용해도 된다.
무기 필러의 평균 입경은, 높은 다이 시어 강도를 달성하는 관점에서, 0.005μm~1.0μm가 바람직하고, 0.05~0.5μm가 보다 바람직하다. 무기 필러의 표면은, 높은 다이 시어 강도를 달성하는 관점에서, 화학 수식되어 있는 것이 바람직하다. 표면을 화학 수식하는 재료로서 적합한 것으로 실레인 커플링제를 들 수 있다. 실레인 커플링제의 관능기의 종류로서, 예를 들면, 바이닐기, 아크릴로일기, 에폭시기, 머캅토기, 아미노기, 다이아미노기, 알콕시기, 에톡시기를 들 수 있다.
높은 다이 시어 강도를 달성하는 관점에서, 열경화성 수지 조성물의 수지 성분 100질량부에 대하여, 무기 필러의 함유량은 20~200질량부인 것이 바람직하고, 30~100질량부인 것이 보다 바람직하다.
[경화 촉진제]
경화 촉진제로서, 예를 들면, 이미다졸류 및 그 유도체, 유기 인계 화합물, 제2급 아민류, 제3급 아민류, 및 제4급 암모늄염을 들 수 있다. 높은 다이 시어 강도를 달성하는 관점에서, 이미다졸계의 화합물이 바람직하다. 이미다졸류로서는, 2-메틸이미다졸, 1-벤질-2-메틸이미다졸, 1-사이아노에틸-2-페닐이미다졸, 1-사이아노에틸-2-메틸이미다졸 등을 들 수 있다. 이들은 1종을 단독으로 사용해도 되고, 2종 이상을 병용해도 된다.
열경화성 수지 조성물에 있어서의 경화 촉진제의 함유량은, 높은 다이 시어 강도를 달성하는 관점에서, 에폭시 수지 및 에폭시 수지 경화제의 합계 100질량부에 대하여 0.04~3질량부가 바람직하고, 0.04~0.2질량부가 보다 바람직하다.
<제2 실시형태>
도 9는 제2 실시형태에 관한 반도체 장치를 모식적으로 나타내는 단면도이다. 제1 실시형태에 관한 반도체 장치(100)는 칩(T1)이 접착제편(Tc)과 이간되어 있는 양태였던 데 대하여, 본 실시형태에 관한 반도체 장치(200)는 칩(T1)이 접착제편(Tc)과 접하고 있다. 즉, 접착제편(Tc)은, 칩(T1)의 상면 및 지지편(Dc)의 상면에 접하고 있다. 예를 들면, 지지편 형성용 필름(D)의 두께를 적절히 설정함으로써, 칩(T1)의 상면의 위치와 지지편(Dc)의 상면의 위치를 일치시킬 수 있다.
반도체 장치(200)에 있어서는, 칩(T1)이 기판(10)에 대하여, 와이어 본딩이 아닌, 플립 칩 접속되어 있다. 또한, 와이어(w)가 접착제편(Ta)에 매립되는 구성으로 하면, 기판(10)에 칩(T1)이 와이어 본딩된 양태이더라도, 칩(T1)이 접착제편(Tc)과 접한 상태로 할 수 있다. 접착제편(Ta)은 칩(T2)과 함께 접착제편 부착 칩(T2a)을 구성하는 것이다(도 8 참조).
도 9에 나타내는 바와 같이, 칩(T1)과 칩(T2)의 사이의 접착제편(Tc)은, 칩(T2)에 있어서의 칩(T1)과 대면하는 영역(R)을 덮음과 함께, 영역(R)부터 칩(T2)의 둘레 가장자리 측에까지 연속적으로 뻗어 있다. 이 하나의 접착제편(Tc)이, 칩(T2)의 영역(R)을 덮음과 함께, 칩(T2)과 복수의 지지편의 사이에 개재되어, 이들을 접착하고 있다. 도 9에 있어서의 칩(T2)의 하면은 이면에 상당한다. 상술한 바와 같이, 최근의 칩의 이면은 요철이 형성되어 있는 것이 많다. 칩(T2)의 이면의 실질적 전체가 접착제편(Tc)으로 덮여 있음으로써, 접착제편(Tc)에 칩(T1)의 상면이 접해도 칩(T2)에 크랙 또는 균열이 발생하는 것을 억제할 수 있다.
이상, 본 개시의 적합한 실시형태에 대하여 상세하게 설명했지만, 본 발명은 상기 실시형태에 한정되는 것은 아니다. 예를 들면, 상기 실시형태에 있어서는, 자외선 경화형의 점착층(2)을 갖는 적층 필름(20)을 예시했지만, 점착층(2)은 감압형이어도 된다.
상기 실시형태에 있어서는, 도 3의 (b)에 나타내는 바와 같이, 열경화성 수지층으로 이루어지는 지지편 형성용 필름(D)을 구비하는 지지편 형성용 적층 필름(20)을 예시했지만, 지지편 형성용 적층 필름은, 열경화성 수지층과 당해 열경화성 수지층보다 높은 강성을 갖는 수지층 또는 금속층을 갖는 다층 필름을 구비한 것이어도 된다. 도 10의 (a)에 나타내는 지지편 형성용 적층 필름(20A)은, 열경화성 수지층(5)과, 열경화성 수지층(5)보다 높은 강성을 갖는 수지층(6)을 갖는 2층 필름(D2)(지지편 형성용 필름)을 갖는다. 즉, 지지편 형성용 적층 필름(20A)에 있어서는, 점착층(2)과 최외면의 수지층(6)의 사이에 열경화성 수지층(5)이 배치되어 있다. 또한, 열경화성 수지층(5)은, 제1 실시형태에 관한 지지편 형성용 필름(D)을 구성하는 열경화성 수지 조성물로 이루어진다. 수지층(6)의 두께는, 예를 들면, 5~100μm이며, 10~90μm 또는 20~80μm여도 된다. 수지층(6)은, 예를 들면, 폴리이미드층이다. 열경화성 수지층(5)은, 수지층(6)과 다른 재질로 이루어지는 것이다.
2층 필름(D2)의 두께에 대한 열경화성 수지층(5)의 두께의 비율은 바람직하게는 0.1~0.8이고, 보다 바람직하게는 0.2~0.7이며, 더 바람직하게는 0.2~0.6이다. 이 비율이 0.1 이상임으로써, 접착제편(5p, 5c)이 그 역할(예를 들면, 칩(T2)의 지지 및 수지편(6p)의 위치 어긋남 방지)을 보다 한층 고도로 할 수 있다. 다른 한편, 비율이 0.8 이하이면, 수지편(6p)이 충분한 두께를 갖기 때문에, 수지편(6p)이 스프링판과 같은 역할을 하여, 보다 우수한 픽업성을 달성할 수 있다(도 5의 (d) 참조). 이들의 관점에서, 수지층(6)의 두께는, 예를 들면, 20~80μm이며, 20~60μm여도 된다. 열경화성 수지층(5)의 두께는, 예를 들면, 5~120μm이며, 10~60μm여도 된다.
도 10의 (b)에 나타내는 지지편 형성용 적층 필름(20B)은, 열경화성 수지층보다 높은 강성을 갖는 수지층(6)과, 수지층(6)을 협지하는 2층의 열경화성 수지층(5)을 갖는 3층 필름(D3)(지지편 형성용 필름)을 갖는다. 지지편 형성용 적층 필름(20B)에 있어서는, 점착층(2)의 표면 상에 3층 필름(D3)이 배치되어 있다. 열경화성 수지층(5)은, 수지층(6)과 다른 재질로 이루어지는 것이다.
지지편 형성용 적층 필름(20A, 20B)은, 열경화성 수지층(5)보다 높은 강성을 갖는 수지층(6)을 포함함으로써, 다이싱에 의하여 개편화된 후에 있어서, 열경화성 수지층(5)의 열경화 처리를 실시하지 않아도, 우수한 픽업성을 달성할 수 있다. 지지편 형성용 적층 필름(20A, 20B)에 있어서, 수지층(6) 대신에, 열경화성 수지층보다 높은 금속층(예를 들면, 구리층 또는 알루미늄층)을 채용해도 된다. 금속층의 두께는, 예를 들면, 5~100μm이며, 10~90μm 또는 20~80μm여도 된다. 지지편 형성용 적층 필름(20A, 20B)이 금속층을 포함함으로써, 우수한 픽업성에 더하여, 수지 재료와 금속 재료의 광학적인 콘트라스트에 의하여, 픽업 공정에 있어서 지지편의 우수한 시인성을 달성할 수 있다.
3층 필름(D3)의 두께에 대한 2개의 열경화성 수지층(5, 5)의 두께의 합계의 비율은 바람직하게는 0.1~0.9이고, 보다 바람직하게는 0.2~0.8이며, 더 바람직하게는 0.2~0.7이다. 이 비율이 상기 범위임으로써, 지지편의 제조 과정에 있어서 픽업성을 실현할 수 있다(도 5의 (d) 참조). 즉, 비율이 0.1 이상임으로써, 수지층(6) 대신에 금속층을 채용한 경우이더라도, 금속편(금속층이 개편화된 것)의 에지가 점착층(2)에 들어가는 것에 기인하여 지지편의 픽업성이 저하되는 것을 보다 고도로 억제할 수 있다. 다른 한편, 비율이 0.9 이하이면, 수지편(수지층(6)이 개편화된 것) 또는 금속편이 충분한 두께를 갖기 때문에, 이들이 스프링판과 같은 역할을 하여, 보다 우수한 픽업성을 달성할 수 있다. 이들의 관점에서, 수지층(6) 또는 금속층의 두께는, 예를 들면, 10~80μm이며, 20~60μm여도 된다. 열경화성 수지층(5)(1층)의 두께는, 예를 들면, 5~120μm이며, 10~60μm여도 된다.
상기의 필름(D2, D3)과 같이, 지지편 형성용 필름이 서로 다른 재질로 이루어지는 복수의 층을 가짐으로써, 각층(各層)에 기능을 분담시킬 수 있어, 필름의 고기능화를 도모할 수 있다. 이러한 다층 구조의 필름을 개편화함으로써, 돌멘 구조에 보다 한층 적합한 지지편(Da)을 제작할 수 있다.
지지편 형성용 적층 필름(20A)은, 예를 들면, 이하의 공정을 거쳐 제조할 수 있다.
·기재 필름(1)과, 점착층(2)과, 열경화성 수지층(5)을 이 순서로 구비하는 적층 필름을 준비하는 공정
·상기 적층 필름의 표면에 열경화성 수지층(5)보다 높은 강성을 갖는 수지층(6) 또는 금속층을 첩합하는 공정
실시예
이하, 실시예에 의하여 본 개시에 대하여 설명하지만, 본 발명은 이들 실시예에 한정되는 것은 아니다.
(바니시 A의 조제)
이하의 재료를 사용하여 지지편 형성용 필름을 위한 바니시 A를 조제했다.
·에폭시 수지 1: YDCN-700-10: (상품명, 신닛테쓰 스미킨 가가쿠(주)제, 크레졸 노볼락형 에폭시 수지, 25℃에 있어서 고체) 5.4질량부
·에폭시 수지 2: YDF-8170C: (상품명, 신닛테쓰 스미킨 가가쿠(주)제, 액상 비스페놀 F형 에폭시 수지, 25℃에 있어서 액상) 16.2질량부
·페놀 수지(경화제): LF-4871: (상품명, DIC(주)제, BPA 노볼락형 페놀 수지) 13.3질량부
·무기 필러: SC2050-HLG: (상품명, (주)아드마텍스제, 실리카 필러 분산액, 평균 입경 0.50μm) 49.8질량부
·엘라스토머: SG-P3 용제 변경품(상품명, 나가세 켐텍스(주)제, 아크릴 고무, 중량 평균 분자량: 80만, Tg: 12℃, 용제는 사이클로헥산온) 14.9질량부
·커플링제 1: A-189: (상품명, GE 도시바(주)제, γ-머캅토프로필트라이메톡시실레인) 0.1질량부
·커플링제 2: A-1160: (상품명, GE 도시바(주)제, γ-유레이도프로필트라이에톡시실레인) 0.3질량부
·경화 촉진제: 큐아졸 2PZ-CN: (상품명, 시코쿠 가세이 고교(주)제, 1-사이아노에틸-2-페닐이미다졸) 0.05질량부
·용매: 사이클로헥세인
(바니시 B의 조제)
이하의 재료를 사용하여 지지편 형성용 필름을 위한 바니시 B를 조제했다.
·에폭시 수지: YDCN-700-10: (상품명, 신닛테쓰 스미킨 가가쿠(주)제, 크레졸 노볼락형 에폭시 수지, 25℃에 있어서 고체) 13.2질량부
·페놀 수지(경화제): HE-100C-30: (상품명, 에어·워터(주)제, 페닐아랄킬형 페놀 수지) 11.0질량부
·무기 필러: 에어로질 R972: (상품명, 닛폰 에어로질(주)제, 실리카, 평균 입경 0.016μm) 7.8질량부
·엘라스토머: SG-P3 용제 변경품(상품명, 나가세 켐텍스(주)제, 아크릴 고무, 중량 평균 분자량: 80만, Tg: 12℃, 용제는 사이클로헥산온) 66.4질량부
·커플링제 1: A-189: (상품명, GE 도시바(주)제, γ-머캅토프로필트라이메톡시실레인) 0.4질량부
·커플링제 2: A-1160: (상품명, GE 도시바(주)제, γ-유레이도프로필트라이에톡시실레인) 1.15질량부
·경화 촉진제: 큐아졸 2PZ-CN: (상품명, 시코쿠 가세이 고교(주)제, 1-사이아노에틸-2-페닐이미다졸) 0.03질량부
·용매: 사이클로헥세인
<실시예 1>
상기와 같이, 용매로서 사이클로헥산온을 사용하여, 바니시 A의 고형분 비율이 40질량%가 되도록 조정했다. 100메시의 필터로 바니시 A를 여과함과 함께 진공 탈포했다. 바니시 A를 도포하는 필름으로서, 이형 처리가 실시된 폴리에틸렌테레프탈레이트(PET) 필름(두께 38μm)을 준비했다. 진공 탈포 후의 바니시 A를, PET 필름의 이형 처리가 실시된 면 상에 도포했다. 도포한 바니시 A를, 90℃에서 5분간, 계속해서 140℃에서 5분간의 2단계로 가열 건조했다. 이렇게 하여, B 스테이지 상태(반경화 상태)의 열경화성 수지층 A를 PET 필름의 표면 상에 제작했다.
자외선 경화형의 점착층을 갖는 적층 필름(다이싱 테이프)을 이하의 수순으로 제작했다. 먼저, 아크릴산 2-에틸헥실 83질량부, 아크릴산 2-하이드록시에틸 15질량부, 메타크릴산 2질량부를 원료로 하고, 용매로는 아세트산에틸을 이용하여, 용액 라디칼 중합에 의하여 공중합체를 얻었다. 이 아크릴 공중합체에 대하여, 2-메타크릴로일옥시에틸아이소사이아네이트를, 12질량부 반응시켜, 탄소-탄소 이중 결합을 갖는 자외선 조사형 아크릴 공중합체를 합성했다. 상기의 반응에 있어서는, 중합 금지제로서 하이드로퀴논·모노메틸에터를 0.05부 이용했다. 합성한 아크릴 공중합체의 중량 평균 분자량을 GPC에 의하여 측정한 결과, 30만~70만이었다. 이와 같이 하여 얻어진 아크릴 공중합체와, 경화제로서 폴리아이소사이아네이트 화합물(닛폰 폴리유레테인(주)제, 상품명: 코로네이트 L)을 고형분 환산으로 2.0부와, 광중합 개시제로서 1-하이드록시사이클로헥실페닐케톤 0.5부를 혼합하여, 자외선 조사형 점착제 용액을 조제했다. 이 자외선 조사형 점착제 용액을, 폴리에틸렌테레프탈레이트제 박리 필름(두께: 38μm) 상에, 건조 후의 두께가 10μm가 되도록 도포 및 건조했다. 그 후, 점착제층에, 편면에 코로나 방전 처리가 실시된 폴리올레핀제 필름(두께: 90μm)을 첩합했다. 얻어진 적층 필름을 40℃의 항온조(槽)에서 72시간 에이징을 행하여, 다이싱 테이프를 제작했다.
두께는 50μm의 열경화성 수지층 A를 110℃에서 1시간에 걸쳐 가열한 후, 130℃에서 3시간에 걸쳐 가열함으로써 경화시켜, 경화 수지층 A를 얻었다. 다이싱 테이프의 점착층에, 경화 수지층 A를 70℃의 핫플레이트 상에서 고무 롤을 사용하여 첩합했다. 이 공정을 거쳐 지지편 형성용 필름과, 다이싱 테이프의 적층체를 얻었다.
<실시예 2>
열경화성 수지층 A를 110℃에서 1시간에 걸쳐 가열한 후, 130℃에서 3시간에 걸쳐 가열하는 대신에, 110℃에서 2시간에 걸쳐 가열함으로써 경화시킨 것 이외에는 실시예 1과 동일하게 하여, 지지편 형성용 필름과, 다이싱 테이프의 적층체를 얻었다.
<실시예 3>
바니시 A 대신에 바니시 B를 사용하여 PET 필름의 표면 상에 열경화성 수지층 B를 형성함과 함께, 70℃의 핫플레이트 상에 있어서, 다이싱 테이프의 점착층에 열경화성 수지층 B를 고무 롤로 첩합한 후, 열경화성 수지층 B에 폴리이미드 필름(두께 25μm)을 고무 롤로 첩합했다. 이 공정을 거쳐 지지편 형성용 필름과, 다이싱테이프의 적층체를 얻었다.
실시예 1~3의 지지편 형성용 필름에 대하여 이하의 평가를 행했다.
(1) 박리 강도
실시예 1~3에 관한 지지편 형성용 필름을 포함하는 적층체를 폭 25mm, 길이 100mm의 길이로 각각 컷팅하여 시험편을 제작했다. 그 후, 할로젠 램프로 80mW/cm2, 200mJ/cm2의 조건으로 다이싱 테이프 측으로부터 자외선을 조사했다. 자외선 조사의 점착층과 지지편 형성용 필름의 계면의 박리 강도(박리 각도: 180°, 박리 속도: 300mm/분)를 측정했다. 각 실시예당, 측정을 3회씩 행하고, 그 평균값을 이하에 나타낸다.
·실시예 1…0.03N/25mm
·실시예 2…0.04N/25mm
·실시예 3…0.05N/25mm
(2) 픽업성
실시예 1~3에 관한 지지편 형성용 필름(형상: 직경 320mm의 원형)과, 상기와 동일하게 하여 제작한 다이싱 테이프(형상: 직경 335mm의 원형)의 적층체를 준비했다. 이 적층체의 다이싱 테이프에 다이싱 링을 70℃의 조건으로 래미네이팅했다. 다이서를 이용하여 지지편 형성용 필름을 높이 55μm의 조건으로 개편화했다. 이로써, 사이즈가 10mm×10mm의 지지편을 얻었다. 지지편의 점착층을 향하여 할로젠 램프로 80mW/cm2, 200mJ/cm2의 조건으로 다이싱 테이프 측으로부터 자외선 조사했다. 그 후, 다이본더로 익스팬드(익스팬드양: 3mm)한 상태로, 지지편을 픽업했다. 밀어 올림 지그로서, 3단 밀어 올림 스테이지를 사용하고, 조건은 밀어 올림 속도 10mm/초 및 밀어 올림 높이 1200μm로 했다. 각 실시예에 대하여, 6개의 지지편에 대하여 픽업을 시도한 결과, 실시예 1~3 중 어느 것에 있어서도, 6개의 지지편 모두를 픽업할 수 있었다.
산업상 이용가능성
본 개시에 의하면, 돌멘 구조를 갖는 반도체 장치의 제조 프로세스에 있어서 지지편을 제작하는 공정을 간략화할 수 있는 반도체 장치의 제조 방법이 제공된다. 또, 본 개시에 의하면, 돌멘 구조를 갖는 반도체 장치, 및 지지편 형성용 적층 필름 및 그 제조 방법이 제공된다.
1…기재 필름
2…점착층
5…열경화성 수지층
6…수지층
10…기판
20, 20A, 20B…지지편 형성용 적층 필름
50…밀봉재
100, 200…반도체 장치
D…지지편 형성용 필름
D2…2층 필름(지지편 형성용 필름)
D3…3층 필름(지지편 형성용 필름)
Da…지지편
Dc…지지편(경화물)
R…영역
T1…제1 칩
T2…제2 칩
T2a…접착제편 부착 칩
Ta…접착제편
Tc…접착제편(경화물)

Claims (20)

  1. 기판과, 상기 기판 상에 배치된 제1 칩과, 상기 기판 상이며 상기 제1 칩의 주위에 배치된 복수의 지지편과, 상기 복수의 지지편에 의하여 지지되고 또한 상기 제1 칩을 덮도록 배치된 제2 칩을 포함하는 돌멘 구조를 갖는 반도체 장치의 제조 방법으로서,
    (A) 기재 필름과, 점착층과, 지지편 형성용 필름을 이 순서로 구비하는 적층 필름을 준비하는 공정과,
    (B) 상기 지지편 형성용 필름을 개편화함으로써, 상기 점착층의 표면 상에 복수의 지지편을 형성하는 공정과,
    (C) 상기 점착층으로부터 상기 지지편을 픽업하는 공정과,
    (D) 기판 상에 제1 칩을 배치하는 공정과,
    (E) 상기 기판 상이며 상기 제1 칩의 주위 또는 상기 제1 칩이 배치되어야 할 영역의 주위에 복수의 상기 지지편을 배치하는 공정과,
    (F) 제2 칩과, 상기 제2 칩의 일방의 면 상에 마련된 접착제편을 구비하는 접착제편 부착 칩을 준비하는 공정과,
    (G) 복수의 상기 지지편의 표면 상에 상기 접착제편 부착 칩을 배치함으로써 돌멘 구조를 구축하는 공정을 포함하고,
    상기 지지편 형성용 필름이, 열경화성 수지층으로 이루어지는 필름 또는 열경화성 수지층 중 적어도 일부를 경화시킨 층으로 이루어지는 필름, 혹은, 열경화성 수지층과 당해 열경화성 수지층보다 높은 강성을 갖는 수지층 또는 금속층을 갖는 다층 필름인, 반도체 장치의 제조 방법.
  2. 청구항 1에 있어서,
    상기 점착층이 자외선 경화형이며,
    (B) 공정과 (C) 공정의 사이에, 상기 점착층에 자외선을 조사하는 공정을 포함하는, 반도체 장치의 제조 방법.
  3. 청구항 1 또는 청구항 2에 있어서,
    (G) 공정보다 전에, 상기 지지편 형성용 필름 또는 상기 지지편을 가열하는 공정을 포함하는, 반도체 장치의 제조 방법.
  4. 기판과,
    상기 기판 상에 배치된 제1 칩과,
    상기 기판 상이며 상기 제1 칩의 주위에 배치된 복수의 지지편과,
    상기 복수의 지지편에 의하여 지지되고 또한 상기 제1 칩을 덮도록 배치된 제2 칩을 포함하는 돌멘 구조를 가지며,
    상기 지지편이, 열경화성 수지 조성물의 경화물로 이루어지거나, 혹은, 열경화성 수지 조성물의 경화물로 이루어지는 층과 수지층 또는 금속층을 포함하는, 반도체 장치.
  5. 청구항 4에 있어서,
    상기 제1 칩이 상기 제2 칩과 이간되어 있는, 반도체 장치.
  6. 청구항 4 또는 청구항 5에 있어서,
    상기 제2 칩의 일방의 면 상에 마련되어 있고 또한 상기 제2 칩과 상기 복수의 지지편에 의하여 협지되어 있는 접착제편을 더 구비하는, 반도체 장치.
  7. 청구항 6에 있어서,
    상기 제1 칩이 상기 접착제편과 이간되어 있는, 반도체 장치.
  8. 청구항 4 또는 청구항 5에 있어서,
    상기 제2 칩에 있어서의 상기 제1 칩과 대면하는 영역을 적어도 덮도록 마련된 접착제편을 더 구비하고,
    상기 제1 칩이 상기 접착제편과 이간되어 있는, 반도체 장치.
  9. 청구항 8에 있어서,
    상기 접착제편이, 상기 제2 칩의 상기 영역부터 상기 제2 칩의 둘레 가장자리 측에까지 연속적으로 뻗어 있으며 상기 제2 칩과 상기 복수의 지지편에 의하여 협지되어 있는, 반도체 장치.
  10. 청구항 6에 있어서,
    상기 제1 칩이 상기 접착제편과 접하고 있는, 반도체 장치.
  11. 청구항 10에 있어서,
    상기 접착제편이, 상기 제2 칩에 있어서의 상기 제1 칩과 대면하는 영역을 덮음과 함께, 상기 제2 칩의 상기 영역부터 상기 제2 칩의 둘레 가장자리 측에까지 연속적으로 뻗어 있으며 상기 제2 칩과 상기 복수의 지지편에 의하여 협지되어 있는, 반도체 장치.
  12. 기판과, 상기 기판 상에 배치된 제1 칩과, 상기 기판 상이며 상기 제1 칩의 주위에 배치된 복수의 지지편과, 상기 복수의 지지편에 의하여 지지되고 또한 상기 제1 칩을 덮도록 배치된 제2 칩을 포함하는 돌멘 구조를 갖는 반도체 장치의 제조 프로세스에 있어서 사용되는 지지편 형성용 적층 필름으로서,
    기재 필름과,
    점착층과,
    지지편 형성용 필름을 이 순서로 구비하며,
    상기 지지편 형성용 필름이, 열경화성 수지층으로 이루어지는 필름 또는 열경화성 수지층 중 적어도 일부를 경화시킨 층으로 이루어지는 필름, 혹은, 열경화성 수지층과 당해 열경화성 수지층보다 높은 강성을 갖는 수지층 또는 금속층을 갖는 다층 필름인, 지지편 형성용 적층 필름.
  13. 청구항 12에 있어서,
    상기 지지편 형성용 필름의 두께가 5~180μm인, 지지편 형성용 적층 필름.
  14. 청구항 12 또는 청구항 13에 있어서,
    상기 점착층이 감압형 또는 자외선 경화형인, 지지편 형성용 적층 필름.
  15. 청구항 12 내지 청구항 14 중 어느 한 항에 있어서,
    상기 열경화성 수지층이 에폭시 수지를 포함하는, 지지편 형성용 적층 필름.
  16. 청구항 12 내지 청구항 15 중 어느 한 항에 있어서,
    상기 열경화성 수지층이 엘라스토머를 포함하는, 지지편 형성용 적층 필름.
  17. 청구항 12 내지 청구항 16 중 어느 한 항에 있어서,
    상기 수지층이 폴리이미드층인, 지지편 형성용 적층 필름.
  18. 청구항 12 내지 청구항 17 중 어느 한 항에 있어서,
    상기 금속층이 구리층 또는 알루미늄층인, 지지편 형성용 적층 필름.
  19. 기판과, 상기 기판 상에 배치된 제1 칩과, 상기 기판 상이며 상기 제1 칩의 주위에 배치된 복수의 지지편과, 상기 복수의 지지편에 의하여 지지되고 또한 상기 제1 칩을 덮도록 배치된 제2 칩을 포함하는 돌멘 구조를 갖는 반도체 장치의 제조 프로세스에 있어서 사용되는 지지편 형성용 적층 필름의 제조 방법으로서,
    기재 필름과, 그 일방의 면 상에 형성된 점착층을 갖는 점착 필름을 준비하는 공정과,
    상기 점착층의 표면 상에 지지편 형성용 필름을 적층하는 공정을 포함하며,
    상기 지지편 형성용 필름이, 열경화성 수지층으로 이루어지는 필름 또는 열경화성 수지층 중 적어도 일부를 경화시킨 층으로 이루어지는 필름, 혹은, 열경화성 수지층과 당해 열경화성 수지층보다 높은 강성을 갖는 수지층 또는 금속층을 갖는 다층 필름인, 지지편 형성용 적층 필름의 제조 방법.
  20. 기판과, 상기 기판 상에 배치된 제1 칩과, 상기 기판 상이며 상기 제1 칩의 주위에 배치된 복수의 지지편과, 상기 복수의 지지편에 의하여 지지되고 또한 상기 제1 칩을 덮도록 배치된 제2 칩을 포함하는 돌멘 구조를 갖는 반도체 장치의 제조 프로세스에 있어서 사용되는 지지편 형성용 적층 필름의 제조 방법으로서,
    기재 필름과, 점착층과, 열경화성 수지층을 이 순서로 구비하는 적층 필름을 준비하는 공정과,
    상기 열경화성 수지층의 표면에 당해 열경화성 수지층보다 높은 강성을 갖는 수지층 또는 금속층을 첩합하는 공정을 포함하는, 지지편 형성용 적층 필름의 제조 방법.
KR1020217028895A 2019-02-04 2020-04-24 돌멘 구조를 갖는 반도체 장치 및 그 제조 방법, 및, 지지편 형성용 적층 필름 및 그 제조 방법 Active KR102764810B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2019017688A JP7043438B2 (ja) 2013-08-07 2019-02-04 目直しツール及びこれを生産するための方法
PCT/JP2019/017688 WO2020217394A1 (ja) 2019-04-25 2019-04-25 ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法
JPJP-P-PCT/JP2019/017688 2019-04-25
JPJP-P-2019-017688 2019-04-25
PCT/JP2020/017731 WO2020218526A1 (ja) 2019-04-25 2020-04-24 ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法

Publications (2)

Publication Number Publication Date
KR20220002255A true KR20220002255A (ko) 2022-01-06
KR102764810B1 KR102764810B1 (ko) 2025-02-06

Family

ID=72940649

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217028895A Active KR102764810B1 (ko) 2019-02-04 2020-04-24 돌멘 구조를 갖는 반도체 장치 및 그 제조 방법, 및, 지지편 형성용 적층 필름 및 그 제조 방법

Country Status (7)

Country Link
US (1) US20220149031A1 (ko)
JP (1) JP7494843B2 (ko)
KR (1) KR102764810B1 (ko)
CN (1) CN113574665A (ko)
SG (1) SG11202110148YA (ko)
TW (2) TWI850375B (ko)
WO (2) WO2020217394A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023102570A (ja) * 2022-01-12 2023-07-25 株式会社レゾナック 個片化体形成用積層フィルム及びその製造方法、並びに半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124433A (ja) * 2001-08-27 2003-04-25 Samsung Electronics Co Ltd マルチチップパッケージ
JP2007220913A (ja) * 2006-02-16 2007-08-30 Nitto Denko Corp 半導体装置の製造方法
US20080029885A1 (en) * 2006-08-07 2008-02-07 Sandisk Il Ltd. Inverted Pyramid Multi-Die Package Reducing Wire Sweep And Weakening Torques
US20110256666A1 (en) * 2010-04-16 2011-10-20 Yuki Sugo Thermosetting die bond film, dicing die bond film and semiconductor device
JP2017515306A (ja) 2014-04-29 2017-06-08 マイクロン テクノロジー， インク． 支持部材を有する積層半導体ダイアセンブリと、関連するシステムおよび方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3210126B2 (ja) * 1993-03-15 2001-09-17 株式会社東芝 液晶表示装置の製造方法
US5721452A (en) * 1995-08-16 1998-02-24 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
JP2002222889A (ja) * 2001-01-24 2002-08-09 Nec Kyushu Ltd 半導体装置及びその製造方法
US6930378B1 (en) * 2003-11-10 2005-08-16 Amkor Technology, Inc. Stacked semiconductor die assembly having at least one support
DE10360708B4 (de) * 2003-12-19 2008-04-10 Infineon Technologies Ag Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
JP4188337B2 (ja) * 2004-05-20 2008-11-26 株式会社東芝 積層型電子部品の製造方法
TWI292617B (en) * 2006-02-03 2008-01-11 Siliconware Precision Industries Co Ltd Stacked semiconductor structure and fabrication method thereof
TWI317993B (en) * 2006-08-18 2009-12-01 Advanced Semiconductor Eng Stackable semiconductor package
JP5791866B2 (ja) * 2009-03-06 2015-10-07 株式会社ディスコ ワーク分割装置
US8169058B2 (en) * 2009-08-21 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of stacking die on leadframe electrically connected by conductive pillars
JP5840479B2 (ja) * 2011-12-20 2016-01-06 株式会社東芝 半導体装置およびその製造方法
KR101906269B1 (ko) * 2012-04-17 2018-10-10 삼성전자 주식회사 반도체 패키지 및 그 제조 방법
JP2015176906A (ja) * 2014-03-13 2015-10-05 株式会社東芝 半導体装置および半導体装置の製造方法
KR102161776B1 (ko) * 2014-03-28 2020-10-06 에스케이하이닉스 주식회사 적층 패키지
US9412722B1 (en) * 2015-02-12 2016-08-09 Dawning Leading Technology Inc. Multichip stacking package structure and method for manufacturing the same
JP6748976B2 (ja) * 2017-02-28 2020-09-02 パナソニックＩｐマネジメント株式会社 ピラー供給用シートの製造方法、ガラスパネルユニットの製造方法及びガラス窓の製造方法
JP7294410B2 (ja) * 2019-04-25 2023-06-20 株式会社レゾナック ドルメン構造を有する半導体装置及びその製造方法
WO2020217401A1 (ja) * 2019-04-25 2020-10-29 日立化成株式会社 ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法
IT201900006736A1 (it) * 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124433A (ja) * 2001-08-27 2003-04-25 Samsung Electronics Co Ltd マルチチップパッケージ
JP2007220913A (ja) * 2006-02-16 2007-08-30 Nitto Denko Corp 半導体装置の製造方法
US20080029885A1 (en) * 2006-08-07 2008-02-07 Sandisk Il Ltd. Inverted Pyramid Multi-Die Package Reducing Wire Sweep And Weakening Torques
US20110256666A1 (en) * 2010-04-16 2011-10-20 Yuki Sugo Thermosetting die bond film, dicing die bond film and semiconductor device
JP2017515306A (ja) 2014-04-29 2017-06-08 マイクロン テクノロジー， インク． 支持部材を有する積層半導体ダイアセンブリと、関連するシステムおよび方法

Also Published As

Publication number Publication date
CN113574665A (zh) 2021-10-29
TWI850375B (zh) 2024-08-01
US20220149031A1 (en) 2022-05-12
JPWO2020218526A1 (ko) 2020-10-29
WO2020218526A1 (ja) 2020-10-29
KR102764810B1 (ko) 2025-02-06
JP7494843B2 (ja) 2024-06-04
TW202445823A (zh) 2024-11-16
SG11202110148YA (en) 2021-11-29
TW202107670A (zh) 2021-02-16
WO2020217394A1 (ja) 2020-10-29

Similar Documents

Publication Publication Date Title
US20240371832A1 (en) Semiconductor device having dolmen structure and manufacturing method therefor, and support piece formation laminate film and manufacturing method therefor
TWI830901B (zh) 半導體裝置的製造方法
US11935870B2 (en) Method for manufacturing semiconductor device having dolmen structure, method for manufacturing support piece, and laminated film
KR102764810B1 (ko) 돌멘 구조를 갖는 반도체 장치 및 그 제조 방법, 및, 지지편 형성용 적층 필름 및 그 제조 방법
JP2023115060A (ja) ドルメン構造を有する半導体装置及びその製造方法、支持片の製造方法、並びに、支持片形成用積層フィルム
TWI833985B (zh) 支撐片的製造方法、半導體裝置的製造方法及支撐片形成用積層膜
TWI830906B (zh) 具有支石墓結構的半導體裝置的製造方法及支持片的製造方法
KR102755201B1 (ko) 돌멘 구조를 갖는 반도체 장치 및 그 제조 방법, 및, 지지편 형성용 적층 필름 및 그 제조 방법
KR20220002256A (ko) 돌멘 구조를 갖는 반도체 장치 및 그 제조 방법, 및, 지지편 형성용 적층 필름 및 그 제조 방법
KR20210146908A (ko) 돌멘 구조를 갖는 반도체 장치의 제조 방법, 지지편의 제조 방법, 및 지지편 형성용 적층 필름
TWI873133B (zh) 具有支石墓結構的半導體裝置及其製造方法以及支持片形成用積層膜及其製造方法

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20210908

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20221104

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240327

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20241111

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20250204

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20250204

End annual number: 3

Start annual number: 1

PG1601 Publication of registration