[go: up one dir, main page]

KR20220001805A - 표시 패널 및 이를 포함하는 표시 장치 - Google Patents

표시 패널 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20220001805A
KR20220001805A KR1020200080190A KR20200080190A KR20220001805A KR 20220001805 A KR20220001805 A KR 20220001805A KR 1020200080190 A KR1020200080190 A KR 1020200080190A KR 20200080190 A KR20200080190 A KR 20200080190A KR 20220001805 A KR20220001805 A KR 20220001805A
Authority
KR
South Korea
Prior art keywords
light
area
disposed
layer
transmitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020200080190A
Other languages
English (en)
Inventor
최정훈
박성진
유준석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200080190A priority Critical patent/KR20220001805A/ko
Priority to US17/358,791 priority patent/US12150340B2/en
Publication of KR20220001805A publication Critical patent/KR20220001805A/ko
Priority to US18/918,793 priority patent/US20250040345A1/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H01L51/5281—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H01L27/3234—
    • H01L27/3246—
    • H01L27/326—
    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/868—Arrangements for polarized light emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8793—Arrangements for polarized light emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

실시예는 복수 개의 제1 픽셀이 배치되는 제1 영역; 복수 개의 제2 픽셀이 배치되는 픽셀 영역 및 상기 복수 개의 제2 픽셀 사이에 배치되는 복수 개의 투광 영역을 포함하는 제2 영역; 및 상기 복수 개의 투광 영역 상에 배치되는 복수 개의 제1 투광 패턴을 포함하는 편광판을 포함하고, 상기 편광판 내에서 상기 제1 투광 패턴이 형성된 영역은 나머지 영역보다 광 투과율이 높은 표시 패널 및 이를 포함하는 표시 장치를 개시한다.

Description

표시 패널 및 이를 포함하는 표시 장치{DISPLAY PANEL AND DISPLAY DEVICE INCLUDING THE SAME}
실시예는 표시 패널 및 이를 포함하는 표시 장치에 관한 것이다.
전계 발광 표시장치는 발광층의 재료에 따라 무기 발광 표시장치와 유기 발광 표시장치로 구별된다. 액티브 매트릭스 타입(active matrix type)의 유기 발광 표시장치는 스스로 발광하는 유기 발광 다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. 유기 발광 표시장치는 OLED(Organic Light Emitting Diode)가 픽셀들 각각에 형성된다. 유기 발광 표시장치는 응답속도가 빠르고 발광효율, 휘도, 시야각 등이 우수할 뿐 아니라, 블랙 계조를 완전한 블랙으로 표현할 수 있기 때문에 명암비(contrast ratio)와 색재현율이 우수하다.
모바일 단말기의 멀티 미디어 기능이 향상되고 있다. 예를 들어, 스마트 폰에 카메라가 기본으로 내장되고 있고 카메라의 해상도가 기존의 디지털 카메라 수준으로 높아지고 있는 추세에 있다. 그런데, 스마트 폰의 전방 카메라는 화면 디자인을 제한하여 화면 디자인을 어렵게 하고 있다. 카메라가 차지하는 공간을 줄이기 위하여 노치(notch) 또는 펀치홀(punch hole)을 포함한 화면 디자인이 스마트 폰에 채택된 바 있지만, 카메라로 인하여 화면 크기가 여전히 제한되어 풀 스크린 디스플레이(Full-screen display)를 구현하기 어렵다.
풀 스크린 디스플레이를 구현하기 위하여, 표시 패널의 화면 내에 저해상도 픽셀들이 배치된 촬상 영역을 마련하고, 표시 패널의 아래에 촬상 영역과 대향하는 위치에 카메라 및/또는 각종 센서를 배치하는 방안이 제안되고 있다.
그러나 촬상 영역에 픽셀이 배치되므로 상대적으로 광 투과율이 낮아져 카메라 및/또는 각종 센서의 성능이 저하되는 문제가 있다.
실시예는 촬상 영역의 광 투과율을 향상시킬 수 있는 표시 패널과 표시장치를 제공한다.
본 발명의 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 특징에 따른 표시 패널은, 복수 개의 제1 픽셀이 배치되는 제1 영역; 복수 개의 제2 픽셀이 배치되는 픽셀 영역 및 상기 복수 개의 제2 픽셀 사이에 배치되는 복수 개의 투광 영역을 포함하는 제2 영역; 및 상기 복수 개의 투광 영역 상에 배치되는 복수 개의 제1 투광 패턴을 포함하는 편광판을 포함하고, 상기 편광판 내에서 상기 제1 투광 패턴이 형성된 영역은 나머지 영역보다 광 투과율이 높다.
상기 제2 영역에 배치된 복수 개의 제2 픽셀의 해상도는 상기 제1 영역에 배치된 복수 개의 제1 픽셀의 해상도보다 낮을 수 있다.
상기 제2 영역은 카메라 모듈과 중첩되는 위치에 배치될 수 있다.
상기 편광판은 제1 보호층, 제2 보호층 및 상기 제1 보호층과 상기 제2 보호층 사이에 배치되는 편광자를 포함하고, 상기 복수 개의 제1 투광 패턴은 상기 편광자에 형성될 수 있다.
상기 복수 개의 제1 투광 패턴은 상기 편광자에 형성된 관통홀을 포함할 수 있다.
상기 제1 보호층은 상기 관통홀에 삽입된 돌출부를 포함할 수 있다.
상기 복수 개의 투광 영역은 상기 편광자에 형성된 변색 영역을 포함할 수 있다.
상기 변색 영역은 상기 편광자의 요오드화합물이 분해된 영역일 수 있다.
상기 픽셀 영역은, 기판 상에 배치된 회로층; 상기 회로층 상에 배치되는 제1 전극층; 상기 제1 전극층 상에 배치되는 발광소자층; 및 상기 발광소자층 상에 배치되는 제2 전극층을 포함하고, 상기 제2 전극층은 상기 투광 영역에 형성된 관통홀을 포함할 수 있다.
본 발명의 일 특징에 따른 표시 장치는, 복수 개의 제1 픽셀이 배치되는 제1 영역, 복수 개의 제2 픽셀이 배치되는 픽셀 영역 및 상기 복수 개의 제2 픽셀 사이에 배치되는 복수 개의 투광 영역을 포함하는 제2 영역, 및 상기 복수 개의 투광 영역에 배치되는 복수 개의 제1 투광 패턴을 포함하는 편광판을 포함하는 표시 패널; 및 상기 제2 영역의 하부에 배치되는 적어도 하나의 센서를 포함하고, 상기 편광판 내에서 상기 제1 투광 패턴이 형성된 영역은 나머지 영역보다 광 투과율이 높다.
실시예에 따르면, 촬상 영역에서 광 투과율을 높일 수 있다. 따라서, 촬영된 이미지 데이터의 노이즈를 줄여 카메라 성능을 개선할 수 있다.
본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 개념도이다.
도 2a 내지 도 2d는 제2 영역의 다양한 배치 위치 및 형상을 보여주는 도면이다.
도 3은 본 발명의 실시예에 따른 표시 패널을 개략적으로 보여 주는 단면도이다.
도 4는 본 발명의 일 실시예에 따른 디스플레이 영역의 픽셀 배치를 보여 주는 도면이다.
도 5a는 본 발명의 일 실시예에 따른 촬상 영역의 픽셀과 투광 영역을 보여 주는 도면이다.
도 5b는 도 5b의 A 부분 확대도이다.
도 6은 촬상 영역의 표시 패널의 구조를 개략적으로 보여주는 도면이다.
도 7은 도 6의 변형예이다.
도 8a 및 도 8b는 다양한 편광판 구조를 보여주는 도면이다.
도 9는 편광판의 흡수 스펙트럼이다.
도 10은 일 실시예에 따른 편광판을 보여주는 도면이다.
도 11은 제1 투광 패턴이 형성된 편광판의 흡수 스펙트럼이다.
도 12는 제1 투광 패턴의 평면도이다.
도 13은 다른 실시예에 따른 편광판을 보여주는 도면이다.
도 14는 본 발명의 실시예에 따른 표시 패널과 표시 패널 구동부를 보여 주는 블록도이다.
도 15는 드라이브 IC 구성을 개략적으로 보여 주는 블록도이다.
도 16은 픽셀 회로의 일 예를 보여 주는 회로도이다.
도 17은 픽셀 회로의 다른 예를 보여 주는 회로도이다.
도 18은 도 16 및 도 17에 도시된 픽셀 회로의 구동 방법을 보여 주는 도면이다.
도 19는 본 발명의 일 실시예에 따른 표시 패널에서 픽셀 영역의 단면 구조를 상세히 보여 주는 단면도이다.
도 20은 본 발명의 일 실시예에 따른 픽셀 영역 및 투광 영역의 단면 구조이다.
도 21은 도 20의 제1 변형예이다.
도 22는 도 20의 제2 변형예이다.
도 23은 도 20의 제3 변형예이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 ‘직접’이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
실시예 설명에서, 제1, 제2 등이 다양한 구성 요소들을 서술하기 위해서 사용되지만, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성 요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
여러 실시예들의 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 개념도이고, 도 2a 내지 도 2d는 제2 영역의 다양한 배치 위치 및 형상을 보여주는 도면이고, 도 3은 본 발명의 실시예에 따른 표시 패널을 개략적으로 보여 주는 단면도이고, 도 4는 본 발명의 일 실시예에 따른 디스플레이 영역의 픽셀 배치를 보여 주는 도면이다.
도 1을 참조하면, 표시 패널(100) 및 케이스를 포함하고, 표시 패널(100)의 전면이 표시영역으로 구성될 수 있다. 따라서, 풀 스크린 디스플레이(Full-screen display)가 가능해질 수 있다.
표시영역은 제1 영역(DA)과 제2 영역(CA)을 포함할 수 있다. 제1 영역(DA)과 제2 영역(CA)은 모두 영상을 출력하지만 해상도가 상이할 수 있다. 예시적으로 제2 영역(CA)에 배치된 복수 개의 제2 픽셀의 해상도는 제1 영역(DA)에 배치된 복수 개의 제1 픽셀의 해상도보다 낮을 수 있다. 제2 영역(CA)에 배치된 복수 개의 제2 픽셀의 해상도가 낮아지는 만큼 제2 영역(CA)에 배치된 센서(41, 42)에 충분한 광량을 주입할 수 있다.
그러나, 반드시 이에 한정하는 것은 아니고 제2 영역(CA)이 충분한 광 투과율을 갖거나 적절한 노이즈 보상 알고리즘이 구현될 수 있다면 제1 영역(DA)의 해상도와 제2 영역(CA)의 해상도는 동일할 수도 있다.
제2 영역(CA)은 센서(41, 42)가 배치된 영역일 수 있다. 제2 영역(CA)은 각종 센서와 중첩되는 영역이므로 영상의 대부분을 출력하는 제1 영역(DA)보다 면적이 작을 수 있다.
센서(41, 42)는 이미지 센서, 근접 센서, 조도 센서, 제스처 센서, 모션 센서, 지문 인식 센서 및 생체 센서 중 적어도 하나를 포함할 수 있다. 예시적으로 제1 센서(41)는 조도 센서일 수 있고 제2 센서(42)는 이미지 또는 동영상을 촬영하는 이미지 센서일 수 있으나 반드시 이에 한정하지 않는다.
도 2a 내지 도 2d를 참조하면, 제2 영역(CA)은 광의 입사가 필요한 다양한 위치에 배치될 수 있다. 예시적으로 도 2a와 같이 제2 영역(CA)은 디스플레이 영역의 상단 좌측에 배치될 수도 있고, 도 2b와 같이 제2 영역(CA)은 디스플레이 영역의 상단 우측에 배치될 수도 있고, 도 2c와 같이 제2 영역(CA)은 디스플레이 영역의 상단에 전체적으로 배치될 수도 있고, 도 2d와 같이 제2 영역(CA)은 폭은 다양하게 변형될 수 있다. 그러나 반드시 이에 한정되는 것은 아니고 제2 영역(CA)은 디스플레이 영역의 중앙에 배치되거나 하단부에 배치될 수도 있다.
이하에서는 제1 영역(DA)은 디스플레이 영역으로 설명하고 제2 영역(CA)은 촬상 영역으로 설명할 수 있다.
도 3 및 도 4를 참조하면, 디스플레이 영역(DA)과 촬상 영역(CA)은 픽셀 데이터가 기입되는 픽셀들이 배치된 픽셀 어레이를 포함할 수 있다. 촬상 영역(CA)의 단위 면적당 픽셀 수(Pixels Per Inch, PPI)는 촬상 영역(CA)의 광 투과율을 확보하기 위하여 디스플레이 영역(DA)의 PPI 보다 낮을 수 있다.
디스플레이 영역(DA)의 픽셀 어레이는 PPI가 높은 복수의 픽셀들이 배치된 픽셀 영역(제1 픽셀 영역)을 포함할 수 있다. 촬상 영역(CA)의 픽셀 어레이는 투광 영역에 의해 이격되어 상대적으로 PPI가 낮은 복수의 픽셀 그룹들이 배치된 픽셀 영역(제2 픽셀 영역)을 포함할 수 있다. 촬상 영역(CA)에서 외부 광은 광 투과율이 높은 투광 영역을 통해 표시 패널(100)을 투과하여 표시 패널(100) 아래의 센서에 수광될 수 있다.
디스플레이 영역(DA)과 촬상 영역(CA)이 모두 픽셀들을 포함하기 때문에 입력 영상은 디스플레이 영역(DA)과 촬상 영역(CA) 상에서 재현될 수 있다.
디스플레이 영역(DA)과 촬상 영역(CA)의 픽셀들 각각은 영상의 컬러 구현을 위하여 컬러가 다른 서브 픽셀들을 포함할 수 있다. 서브 픽셀들은 적색(Red, 이하 “R 서브 픽셀”이라 함), 녹색(Green, 이하 “G 서브 픽셀”이라 함), 및 청색(Blue, 이하 “B 서브 픽셀”이라 함)을 포함할 수 있다. 도시하지 않았으나 픽셀들(P) 각각은 백색 서브 픽셀(이하 “W 서브 픽셀”이라 함)을 더 포함할 수 있다. 서브 픽셀들 각각은 픽셀 회로와, 발광 소자(OLED)를 포함할 수 있다.
촬상 영역(CA)은 픽셀들과, 표시 패널(100)의 화면 아래에 배치된 카메라 모듈을 포함할 수 있다. 촬상 영역(CA)의 픽셀들은 디스플레이 모드에서 입력 영상의 픽셀 데이터가 기입되어 입력 영상을 표시할 수 있다.
카메라 모듈은 촬상 모드에서 외부 이미지를 촬상하여 사진 또는 동영상 이미지 데이터를 출력할 수 있다. 카메라 모듈의 렌즈는 촬상 영역(CA)과 대향할 수 있다. 외부 광은 촬상 영역(CA)을 통해 카메라 모듈의 렌즈(30)에 입사되고, 렌즈(30)는 도면에서 생략된 이미지 센서에 광을 집광할 수 있다. 카메라 모듈은 촬상 모드에서 외부 이미지를 촬상하여 사진 또는 동영상 이미지 데이터를 출력할 수 있다.
광 투과율을 확보하기 위하여, 촬상 영역(CA)에서 제거되는 픽셀들로 인하여 촬상 영역(CA)에서 픽셀들의 휘도와 색좌표를 보상하기 위한 화질 보상 알고리즘이 적용될 수 있다.
본 발명은 촬상 영역(CA)에 저해상도의 픽셀들이 배치될 수 있다. 따라서 카메라 모듈로 인하여 화면의 표시 영역이 제한을 받지 않기 때문에 풀 스크린 디스플레이(Full-screen display)를 구현할 수 있다.
표시 패널(100)은 X 축 방향의 폭, Y축 방향의 길이, 그리고 Z축 방향의 두께를 갖는다. 표시 패널(100)은 기판(10) 상에 배치된 회로층(12)과, 회로층(12) 상에 배치된 발광 소자층(14)을 포함할 수 있다. 발광 소자층(14) 상에 편광판(18)이 배치되고, 편광판(18) 위에 커버 글래스(20)가 배치될 수 있다.
회로층(12)은 데이터 라인들, 게이트 라인들, 전원 라인들 등의 배선들에 연결된 픽셀 회로, 게이트 라인들에 연결된 게이트 구동부 등을 포함할 수 있다. 회로층(12)은 TFT(Thin Film Transistor)로 구현된 트랜지스터와 커패시터 등의 회로 소자를 포함할 수 있다. 회로층(12)의 배선과 회로 소자들은 복수의 절연층들과, 절연층을 사이에 두고 분리된 둘 이상의 금속층, 그리고 반도체 물질을 포함한 액티브층으로 구현될 수 있다.
발광 소자층(14)은 픽셀 회로에 의해 구동되는 발광 소자를 포함할 수 있다. 발광 소자는 OLED로 구현될 수 있다. OLED는 애노드와 캐소드 사이에 형성된 유기 화합물층을 포함할 수 있다. 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)을 포함할 수 있으나 이에 한정되지 않는다. OLED의 애노드와 캐소드에 전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자를 형성하여 발광층(EML)에서 가시광이 방출될 수 있다. 발광 소자층(14)은 적색, 녹색 및 청색의 파장을 선택적으로 투과시키는 픽셀들 상에 배치되고, 컬러 필터 어레이를 더 포함할 수 있다.
발광 소자층(14)은 보호막에 의해 덮일 수 있고, 보호막은 봉지층(encapsulation layer)에 의해 덮일 수 있다. 보호층과 봉지층은 유기막과 무기막이 교대로 적층된 구조일 수 있다. 무기막은 수분이나 산소의 침투를 차단할 수 있다. 유기막은 무기막의 표면을 평탄화할 수 있다. 유기막과 무기막이 여러 겹으로 적층되면, 단일 층에 비해 수분이나 산소의 이동 경로가 길어져 발광 소자층(14)에 영향을 주는 수분/산소의 침투가 효과적으로 차단될 수 있다.
봉지층 상에 편광판(18)이 접착될 수 있다. 편광판(18)은 표시장치의 야외 시인성을 개선할 수 있다. 편광판(18)은 표시 패널(100)의 표면으로부터 반사되는 빛을 줄이고, 회로층(12)의 금속으로부터 반사되는 빛을 차단하여 픽셀들의 밝기를 향상시킬 수 있다. 편광판(18)은 선편광판과 위상지연필름이 접합된 편광판 또는 원편광판으로 구현될 수 있다.
도 4를 참조하면, 디스플레이 영역(DA)은 매트릭스 형태로 배열된 픽셀들(PIX1, PIX2)을 포함할 수 있다. 픽셀들(PIX1, PIX2) 각각은 삼원색의 R, G 및 B 서브 픽셀이 하나의 픽셀로 구성된 리얼 타입 픽셀로 구현될 수 있다.
픽셀들(PIX1, PIX2) 각각은 도면에서 생략된 W 서브 픽셀을 더 포함할 수 있다. 또한, 서브 픽셀 렌더링 알고리즘을 이용하여 두 개의 서브 픽셀이 하나의 픽셀로 구성될 수 있다. 예를 들어, 제1 픽셀(PIX1)은 R 및 G 서브 픽셀들로 구성되고, 제2 픽셀(PIX2)은 B 및 G 서브 픽셀들로 구성될 수 있다. 픽셀들(PIX1, PIX2) 각각에서 부족한 컬러 표현은 이웃한 픽셀들 간에 해당 컬러 데이터들의 평균값으로 보상될 수 있다.
도 5a는 본 발명의 일 실시예에 따른 촬상 영역의 픽셀과 투광 영역을 보여 주는 도면이고, 도 5b는 도 5a의 A 부분 확대도이다.
도 5a 및 도 5b를 참조하면, 복수 개의 투광 영역(AG)은 복수 개의 제2 픽셀 사이에 배치될 수 있다. 구체적으로 촬상 영역(CA)은 소정 거리(D1)만큼 이격된 픽셀 그룹(PG)과, 이웃한 픽셀 그룹(PG) 사이에 배치된 투광 영역(AG)을 포함할 수 있다. 투광 영역(AG)을 통해 외부 광이 카메라 모듈의 렌즈로 수광될 수 있다. 픽셀 그룹(PG)은 픽셀 영역 내에서 서로 이격 배치될 수 있다.
투광 영역(AG)은 최소한의 광 손실로 빛이 입사될 수 있도록 금속 없이 광 투과율이 높은 투명한 매질들을 포함할 수 있다. 투광 영역(AG)은 금속 배선이나 픽셀들을 포함하지 않고 투명한 절연 재료들로 이루어질 수 있다. 촬상 영역(CA)의 광 투과율은 투광 영역(AG)이 클수록 높아질 수 있다.
픽셀 그룹(PG)은 하나 또는 두 개의 픽셀이 포함될 수 있다. 픽셀 그룹의 픽셀들 각각은 두 개 내지 네 개의 서브 픽셀들을 포함할 수 있다. 예를 들어, 픽셀 그룹 내의 1 픽셀은 R, G 및 B 서브 픽셀을 포함하거나 두 개의 서브 픽셀들을 포함하고, W 서브픽셀을 더 포함할 수 있다.
투광 영역(AG) 간의 거리(D3)는 픽셀 그룹(PG) 간의 간격(pitch, D1) 보다 작을 수 있다. 서브 픽셀들 간의 간격(D2)은 픽셀 그룹(PG) 간의 간격(D1) 보다 작을 수 있다.
투광 영역(AG)의 형상은 원형으로 예시되었으나, 이에 한정되지 않는다. 예를 들어, 투광 영역(AG)은 원형, 타원형, 다각형 등 다양한 형태로 설계될 수 있다.
투광 영역(AG)에서 금속 전극 물질은 모두 제거될 수 있다. 따라서, 픽셀의 배선(TS)들은 투광 영역(AG)의 외측에 배치될 수 있다. 따라서, 투광 영역을 통해 광은 유효하게 입사될 수 있다. 그러나 반드시 이에 한정하는 것은 아니고 투광 영역(AG)내의 일부 영역에는 금속 전극 물질이 잔존할 수도 있다.
도 6은 촬상 영역의 표시 패널의 구조를 개략적으로 보여주는 도면이고, 도 7은 도 6의 변형예이다.
도 6을 참조하면, 표시 패널은 기판(10) 상에 배치된 회로층(12)과, 회로층(12) 상에 배치된 발광 소자층(14)을 포함할 수 있다. 발광 소자층(14) 상에는 편광판(18)이 배치되고, 편광판(18) 위에 커버 글래스(20)가 배치될 수 있다.
편광판(18)은 투광 영역(AG)에 대응되는 영역에 제1 투광 패턴(18d)이 형성될 수 있다. 555nm의 녹색광을 기준으로 PI로 제작된 기판의 광 투과율은 약 70% 내지 80%이고, 캐소드 전극의 광 투과율은 80% 내지 90%이다. 이에 반해 편광판(18)의 광 투과율은 40% 정도로 상대적으로 매우 낮다. 따라서, 투광 영역에서 광 투과율을 효과적으로 높이기 위해서는 편광판(18)의 광 투과율을 높일 필요가 있다.
실시예에 따른 편광판(18)은 투광 영역(AG)상에 제1 투광 패턴(18d)이 형성되어 광 투과율을 향상시킬 수 있다. 제1 투광 패턴(18d)이 형성된 영역의 광 투과율은 편광판 내의 나머지 영역보다 높을 수 있다. 따라서, 투광 영역에서 카메라 모듈에 유입되는 광량이 증가하여 카메라 성능이 개선될 수 있다.
편광판(18)의 제1 투광 패턴(18d)은 편광판(18)의 일부를 제거하여 형성할 수도 있고, 편광판(18)을 구성하는 화합물을 분해하여 형성할 수도 있다. 즉, 제1 투광 패턴(18d)은 기존의 편광판(18)의 광 투과율을 높일 수 있는 다양한 구조가 적용될 수 있다.
도 7을 참조하면, 투광 영역(AG)에서 편광판(18)은 제1 투광 패턴(18d)을 갖고 캐소드 전극(CAT)은 제2 투광 패턴을 가질 수 있다. 제2 투광 패턴은 투광 영역에 형성된 개구부(H1)일 수 있다. 캐소드 전극의 광 투과율은 80% 내지 90%이므로 개구부(H1)에 의해 투광 영역(AG)의 광 투과율은 더 증가할 수 있다.
캐소드 전극(CAT)에 개구부(H1)를 형성하는 방법은 특별히 한정하지 않는다. 예시적으로 캐소드 전극을 형성한 후 식각 공정을 이용하여 캐소드 전극에 개구부(H1)를 형성할 수도 있고, 기판(10)의 하부에서 IR 레이저를 조사하여 캐소드 전극을 제거할 수도 있다.
캐소드 전극(CAT) 상에는 평탄화층(PCL)이 형성되고 그 위에는 터치 센서(TOE)가 배치될 수도 있다. 이때, 투광 영역(AG)에서 터치 센서의 센싱 전극 및 배선은 투명한 재질(예: ITO 또는 메탈 메쉬) 재질로 제작되어 광 투과율을 높일 수 있다.
도 8a 및 도 8b는 다양한 편광판 구조를 보여주는 도면이고, 도 9는 편광판의 흡수 스펙트럼이다.
편광판(18)은 제1 보호층(18a), 제2 보호층(18c) 및 제1 보호층(18a)과 제2 보호층(18c) 사이에 배치된 편광자(18b)를 포함할 수 있다.
편광자(18b)는 이색성(二色性) 물질을 포함할 수 있다. 이색성 물질은 요오드 및 유기 염료 중 적어도 하나 이상을 포함할 수 있다. 유기 염료는 예를 들어, 아조계 색소, 스틸벤계 색소, 피라졸론계 색소, 트리페닐메탄계 색소, 퀴놀린계 색소, 옥사진계 색소, 티아진계 색소 및 안트라퀴논계 색소 등을 포함할 수 있으나 반드시 이에 한정하지 않는다.
편광자(18b)는 연신 방향과 수직한 방향의 투과축을 갖는다. 요오드 분자와 염료 분자는 이색성을 보이기 때문에 연신 방향으로 진동하는 빛은 흡수하고, 수직한 방향으로 진동하는 빛은 투과시키는 기능을 갖게 될 수 있다.
편광자(18b)는 투과축 방향에 대한 기계적 강도가 약하고, 열이나 수분에 의해 수축되거나 편광 기능이 떨어질 수 있다. 제1, 제2 보호층(18a, 18c)은 편광자(18b)를 투과하는 광의 특성을 변경시키지 않으며 편광자(18b)를 보호하기 위한 것으로, 예를 들어, 트리아세틸 셀룰로오스(Triacetyl Cellulose; TAC)를 이용하여 형성할 수 있다. TAC는 광 투과율이 높고, 복굴절성이 비교적 낮으며, 표면 개질에 의한 친수화가 용이하여 편광자(18b)와의 적층이 용이하다.
도 8b을 참조하면, 편광판(18)은 편광자(18b)의 상, 하부에 다양한 기능층(18d, 18e, 18f, 18g)이 추가 배치될 수도 있다. 예시적으로 기능층(18d, 18e, 18f, 18g)은 PSA(Pressure Sensitive Adhesive), QWP(Quarter Wave Plate), HC(Hard Coating)을 포함할 수 있다. 그러나, 편광판(18)을 구성하는 대부분의 층은 편광자(18b)에 비해 광 투과율이 상대적으로 높다. 따라서, 투광 영역(AG)의 광 투과율을 높이기 위해서는 편광자(18b)의 광 투과율을 제어하는 것이 가장 중요할 수 있다.
도 9를 참조하면, 편광판(18)의 편광자(18b)는 요오드화합물로 구성되고 제1 요오드화합물(I2)은 약 450nm에서 최대 흡수 피크를 갖고, 제2 요오드화합물(KI5)은 약 610nm에서 최대 흡수 피크를 갖는다. 편광자(18b)의 흡수 스펙트럼에서 제1 요오드화합물(I2)의 흡수 피크와 제2 요오드화합물(KI5)의 흡수 피크가 상대적으로 크므로 이들의 흡수 피크를 낮출 필요가 있다.
도 10은 일 실시예에 따라 편광판에 제1 투광 패턴을 형성하는 과정을 보여주는 도면이고, 도 11은 제1 투광 패턴이 형성된 편광판의 흡수 스펙트럼이고, 도 12는 제1 투광 패턴의 평면도이고, 도 13은 다른 실시예에 따라 편광판에 제1 투광 패턴을 형성된 구조를 보여주는 도면이다.
도 10과 같이 요오드화합물의 흡수율이 높은 파장대의 레이저를 조사하면 요오드화합물이 분해되어 제1 투광 패턴(18d)이 형성될 수 있다. 즉, 요오드 분자 간의 결합이 파괴되고, 분리된 요오드 분자가 승화됨으로써 탈색에 의한 제1 투광 패턴(18d)이 형성될 수 있다.
예시적으로 532nm 파장의 제1 레이저(LB)를 조사하면 제1 요오드화합물(I2)과 제2 요오드화합물(KI5)이 제1 레이저를 흡수하여 분해될 수 있다. 레이저 조사 장치(101)는 복수 개의 투광 영역을 이동하면서 제1 레이저를 조사하여 투광 영역 상에 각각 제1 투광 패턴(18d)을 형성할 수 있다.
이러한 구성에 의하면 단일 파장의 레이저를 조사하여 제1 요오드화합물(I2)과 제2 요오드화합물(KI5)을 동시에 분해시킬 수 있으므로 작업 속도가 빨라질 수 있다. 촬상 영역 내에서 투광 영역의 개수는 매우 많으므로 제1 투광 패턴의 개수도 매우 많이 형성할 필요가 있다.
도 11을 참조하면, 제1 요오드화합물(I2)의 광 흡수 피크와 제2 요오드화합물(KI5)의 흡수계수(Ac)가 매우 낮아졌음을 확인할 수 있다. 따라서, 편광자의 광 투과율이 향상될 수 있다.
그러나, 반드시 이에 한정하는 것은 아니고 서로 다른 파장대를 갖는 레이저를 조사하여 편광자의 광 흡수 레벨을 정밀하게 제어할 수 있다. 예시적으로 450nm 파장의 제2 레이저를 조사하면 제1 요오드화합물(I2)이 레이저를 대부분 흡수하여 분해될 수 있다. 또한, 610nm 파장의 제3 레이저를 조사하면 제2 요오드화합물(KI5)이 레이저를 대부분 흡수하여 분해될 수 있다. 따라서, 2개의 레이저를 이용하여 제1 요오드화합물(I2)의 광 흡수 피크와 제2 요오드화합물(KI5)를 효과적으로 제어할 수 있다. 또한, 제2 레이저와 제3 레이저의 조사 횟수 및/또는 출력을 조절하여 흡수 피크를 정밀하게 조정할 수도 있다.
하기 표 1은 청색, 녹색, 적색 파장 영역에서 제1 투광 패턴(18d) 형성전 편광판의 광 투과율과 제1 투광 패턴(18d) 형성 후 광 투과율을 측정한 결과이다. 측정 장비는 J&C Tech사의 Hazemeter(JCH-300S)를 사용하였다.
측정 결과, 청색 파장 대역에서는 8% 광 투과율이 개선되었고, 녹색 파장 대역에서는 15% 광 투과율이 개선되었다. 또한, 적색 영역에서는 16% 광 투과율이 개선되었다. 따라서, 제1 투광 패턴(18d)에 의해 편광판(18)의 광 투과율이 개선됨을 확인할 수 있다. 반면 적외선 영역대에서는 광 투과율의 변화가 거의 없음을 확인할 수 있다.
Blue (470㎚) Green (555㎚) Red (650㎚) IR (940㎚)
투광패턴 형성 전 광 투과율 42% 43% 43% 90%
투광패턴 형성 후 광 투과율 50% 58% 59% 91%
이때, 조사되는 레이저의 파장대를 조절하면 청색, 녹색, 적색 파장대의 광 투과율이 균일해지도록 조절할 수도 있다. 만약 청색의 광 투과율이 녹색과 적색의 광 투과율에 비해 상대적으로 낮은 경우 청색 파장대의 레이저 광을 추가로 편광자에 조사할 수 있다. 그 결과 해당 파장 대역에서 광을 흡수하는 요오드화합물을 일부 분해시켜 청색의 광 투과율을 향상시킬 수 있다. 따라서, 색 균일도를 향상시킬 수 있다.도 12를 참조하면, 편광판(18)의 제1 투광 패턴(18d)의 크기는 투광 영역(AG)과 대응될 수 있다. 예시적으로 제1 투광 패턴(18d)과 투광 영역(AG)의 사이즈(가로, 세로 또는 직경)는 5㎛ 내지 200㎛일 수 있다. 제1 투광 패턴의 사이즈가 5㎛보다 작은 경우 제1 투광 패턴의 면적이 작아 광 투과율의 개선 효과가 미미하며, 제1 투광 패턴의 사이즈가 200㎛보다 큰 경우 제1 투광 패턴이 외부에서 관찰되어 시인성이 저하되는 문제가 있다.
제1 투광 패턴(18d)의 형상은 특별히 제한되지 않는다. 예시적으로 제1 투광 패턴(18d)은 사각 형상일 수도 있고 원 형상일 수도 있다. 이 외에 다양한 다각 형상을 가질 수도 있다. 즉, 제1 투광 패턴(18d)의 형상은 투명 영역(AG)의 형상과 동일하게 형성될 수 있다.
도 13을 참조하면, 편광판(18)의 제1 투광 패턴(18d)은 복수 개의 개구부를 포함할 수 있다. 즉, 편광자(18b)의 일부 영역을 제거하여 제1 투광 패턴(18d)을 형성할 수도 있다. 편광자(18b)를 일부 제거하는 방법은 특별히 한정하지 않는다. 예시적으로 반도체 식각 공정을 이용하여 편광자(18b)의 일부를 제거할 수도 있고, 레이저 식각을 이용할 수도 있다.
편광자(18b)는 예를 들어, 폴리비닐알콜계(Poly Vinyl Alcohol; PVA) 수지필름을 연신시키고, 수지필름을 요오드 및 유기 염료에 침지하여 요오드 분자와 염료 분자를 연신 방향으로 배열시킬 수 있다.
연신 공정이 완료된 편광자(18b)에 복수 개의 개구부를 형성하여 제1 투광 패턴(18d)을 형성할 수 있다. 이후 편광자(18b) 상에 제2 보호층(18c)을 형성하는 과정에서 제2 보호층(18c)의 일부가 복수 개의 제1 투광 패턴(18d)에 삽입되어 돌출부(18c-1)를 형성할 수도 있다.
도 14는 본 발명의 실시예에 따른 표시 패널과 표시 패널 구동부를 보여 주는 블록도이고, 도 15는 드라이브 IC 구성을 개략적으로 보여 주는 블록도이다.
도 14 및 도 15를 참조하면, 표시장치는 화면 상에 픽셀 어레이가 배치된 표시 패널(100)과, 표시 패널 구동부 등을 포함할 수 있다.
표시 패널(100)의 픽셀 어레이는 데이터 라인들(DL), 데이터 라인들(DL)과 교차되는 게이트 라인들(GL), 및 데이터 라인들(DL)과 게이트 라인들(GL)에 의해 정의된 매트릭스 형태로 배열된 픽셀들(P)을 포함할 수 있다. 픽셀 어레이는 도 17에 도시된 VDD 라인(PL1), Vini 라인(PL2), VSS 라인(PL3) 등의 전원 배선들을 더 포함할 수 있다.
픽셀 어레이는 도 2와 같이 회로층(12)과 발광 소자층(14)으로 나뉘어질 수 있다. 발광 소자층(14) 위에 터치 센서 어레이가 배치될 수 있다. 픽셀 어레이의 픽셀들 각각은 전술한 바와 같이 두 개 내지 네 개의 서브 픽셀들을 포함할 수 있다. 서브 픽셀들 각각은 회로층(12)에 배치된 픽셀 회로를 포함할 수 있다.
표시 패널(100)에서 입력 영상이 재현되는 화면은 디스플레이 영역(DA) 및 촬상 영역(CA)을 포함할 수 있다.
디스플레이 영역(DA)과 촬상 영역(CA) 각각의 서브 픽셀들은 픽셀 회로를 포함할 수 있다. 픽셀 회로는 발광 소자(OLED)에 전류를 공급하는 구동 소자, 구동 소자의 문턱 전압을 샘플링하고 픽셀 회로의 전류 패스(current path)를 스위칭하는 복수의 스위치 소자, 구동 소자의 게이트 전압을 유지하는 커패시터 등을 포함할 수 있다. 픽셀 회로는 발광 소자의 아래에 배치될 수 있다.
촬상 영역(CA)은 픽셀 그룹들 사이에 배치된 투광 영역(AG)과, 촬상 영역(CA) 아래에 배치된 카메라 모듈(400)을 포함할 수 있다. 카메라 모듈(400)은 촬상 모드에서 촬상 영역(CA)을 통해 입사되는 빛을 이미지 센서를 이용하여 광전변환하고, 이미지 센서로부터 출력된 이미지의 픽셀 데이터를 디지털 데이터로 변환하여 촬상된 이미지 데이터를 출력할 수 있다.
표시 패널 구동부는 입력 영상의 픽셀 데이터를 픽셀들(P)에 기입할 수 있다. 픽셀들(P)은 다수의 서브 픽셀들을 포함한 픽셀 그룹으로 해석될 수 있다.
표시 패널 구동부는 픽셀 데이터의 데이터 전압을 데이터 라인들(DL)에 공급하는 데이터 구동부(306)와, 게이트 펄스를 게이트 라인들(GL)에 순차적으로 공급하는 게이트 구동부(120)를 포함할 수 있다. 데이터 구동부(306)는 드라이브 IC(300)에 집적될 수 있다. 표시 패널 구동부는 도면에서 생략된 터치센서 구동부를 더 포함할 수 있다.
드라이브 IC(300)는 표시 패널(100) 상에 접착될 수 있다. 드라이브 IC(300)는 호스트 시스템(200)으로부터 입력 영상의 픽셀 데이터와 타이밍 신호를 입력 받아 픽셀들에 픽셀 데이터의 데이터 전압을 공급하고, 데이터 구동부(306)와 게이트 구동부(120)를 동기시킨다.
드라이브 IC(300)는 데이터 출력 채널들을 통해 데이터 라인들(DL)에 연결되어 데이터 라인들(DL)에 픽셀 데이터의 데이터 전압을 공급할 수 있다. 드라이브 IC(300)는 게이트 타이밍 신호 출력 채널들을 통해 게이트 구동부(120)를 제어하기 위한 게이트 타이밍 신호를 출력할 수 있다.
타이밍 콘트롤러(303)로부터 발생된 게이트 타이밍 신호는 스타트 펄스(Gate start pulse, VST), 시프트 클럭(Gate shift clock, CLK) 등을 포함할 수 있다. 스타트 펄스(VST)와 시프트 클럭(CLK)은 게이트 온 전압(VGL)과 게이트 오프 전압(VGH) 사이에서 스윙(swing)할 수 있다.
레벨 시프터(307)로부터 출력된 게이트 타이밍 신호(VST, CLK)는 게이트 구동부(120)에 인가되어 게이트 구동부(120)의 시프트 동작을 제어할 수 있다.
게이트 구동부(120)는 픽셀 어레이와 함께 표시 패널(100)의 회로층에 형성되는 시프트 레지스터(shift register)를 포함할 수 있다. 게이트 구동부(120)의 시프트 레지스터는 타이밍 콘트롤러의 제어 하에 게이트 신호를 게이트 라인들(GL)에 순차적으로 공급할 수 있다. 게이트 신호는 스캔 펄스와, 발광 신호의 EM 펄스를 포함할 수 있다.
시프트 레지스터는 스캔 펄스를 출력하는 스캔 구동부와, EM 펄스를 출력하는 EM 구동부를 포함할 수 있다. 도 15에서 GVST와 GCLK은 스캔 구동부에 입력되는 게이트 타이밍 신호이다. EVST와 ECLK은 EM 구동부에 입력되는 게이트 타이밍 신호이다.
드라이브 IC(300)는 호스트 시스템(200), 제1 메모리(301), 및 표시 패널(100)에 연결될 수 있다. 드라이브 IC(300)는 데이터 수신 및 연산부(308), 타이밍 콘트롤러(303), 데이터 구동부(306), 감마 보상전압 발생부(305), 전원부(304), 제2 메모리(302) 등을 포함할 수 있다.
데이터 수신 및 연산부(308)는 호스트 시스템(200)으로부터 디지털 신호로 입력된 픽셀 데이터를 수신하는 수신부와, 수신부를 통해 입력된 픽셀 데이터를 처리하여 화질을 향상시키는 데이터 연산부를 포함할 수 있다.
데이터 연산부는 압축된 픽셀 데이터를 디코딩(Decoding)하여 복원하는 데이터 복원부와, 미리 설정된 광학 보상값을 픽셀 데이터에 더하는 광학 보상부 등을 포함할 수 있다. 광학 보상값은 제조 공정에서 촬영된 카메라 영상을 바탕으로 측정된 화면의 휘도를 바탕으로 픽셀 데이터 각각의 휘도를 보정하기 위한 값으로 설정될 수 있다.
타이밍 콘트롤러(303)는 호스트 시스템(200)으로부터 수신되는 입력 영상의 픽셀 데이터를 데이터 구동부(306)에 제공할 수 있다. 타이밍 콘트롤러(303)는 게이트 구동부(120)를 제어하기 위한 게이트 타이밍 신호와, 데이터 구동부(306)를 제어하기 위한 소스 타이밍 신호를 발생하여 게이트 구동부(120)와 데이터 구동부(306)의 동작 타이밍을 제어할 수 있다.
데이터 구동부(306)는 디지털-아날로그 변환기(Digital to Analog converter, DAC)를 통해 타이밍 콘트롤러(303)로부터 수신된 픽셀 데이터를 포함한 디지털 데이터를 감마 보상전압으로 변환하여 데이터 전압을 출력할 수 있다. 데이터 구동부(306)로부터 출력된 데이터 전압은 드라이브 IC(300)의 데이터 채널에 연결된 출력 버퍼를 통해 픽셀 어레이의 데이터 라인들(DL)에 공급될 수 있다.
감마 보상전압 발생부(305)는 전원부(304)로부터의 감마 기준 전압을 분압 회로를 통해 분압하여 계조별 감마 보상전압을 발생할 수 있다. 감마 보상전압은 픽셀 데이터의 계조별로 전압이 설정된 아날로그 전압이다. 감마 보상전압 발생부(305)로부터 출력된 감마 보상전압은 데이터 구동부(306)에 제공될 수 있다.
전원부(304)는 직류-직류 변환기(DC-DC Converter)를 이용하여 표시 패널(100)의 픽셀 어레이, 게이트 구동부(120), 및 드라이브 IC(300)의 구동에 필요한 전원을 발생할 수 있다. 직류-직류 변환기는 차지 펌프(Charge pump), 레귤레이터(Regulator), 벅 변환기(Buck Converter), 부스트 변환기(Boost Converter) 등을 포함할 수 있다.
전원부(304)는 호스트 시스템(200)으로부터의 직류 입력 전압을 조정하여 감마 기준 전압, 게이트 온 전압(VGL). 게이트 오프 전압(VGH), 픽셀 구동전압(VDD), 저전위 전원 전압(VSS), 초기화 전압(Vini) 등의 직류 전원을 발생할 수 있다.
감마 기준 전압은 감마 보상전압 발생부(305)에 공급될 수 있다. 게이트 온 전압(VGL)과 게이트 오프 전압(VGH)은 레벨 시프터(307)와 게이트 구동부(120)에 공급될 수 있다. 픽셀 구동전압(VDD), 저전위 전원 전압(VSS), 초기화 전압(Vini) 등의 픽셀 전원은 픽셀들(P)에 공통으로 공급될 수 있다.
초기화 전압(Vini)은 픽셀 구동전압(VDD)보다 낮고 발광 소자(OLED)의 문턱 전압 보다 낮은 직류 전압으로 설정되어 픽셀 회로들의 주요 노드들을 초기화하고, 발광 소자(OLED)의 발광을 억제할 수 있다.
제2 메모리(302)는 드라이브 IC(300)에 전원이 입력될 때 제1 메모리(301)로부터 수신된 보상값, 레지스터 설정 데이터 등을 저장할 수 있다.
보상값은 화질 향상을 한 다양한 알고리즘에 적용될 수 있다. 보상값은 광학 보상값을 포함할 수 있다. 레지스터 설정 데이터는 데이터 구동부(306), 타이밍 콘트롤러(303), 감마 보상전압 발생부(305) 등의 동작을 정의할 수 있다. 제1 메모리(301)는 플래시 메모리(Flash memory)를 포함할 수 있다. 제2 메모리(302)는 SRAM(Static RAM)을 포함할 수 있다.
호스트 시스템(200)은 AP(Application Processor)로 구현될 수 있다. 호스트 시스템(200)은 MIPI(Mobile Industry Processor Interface)를 통해 드라이브 IC(300)에 입력 영상의 픽셀 데이터를 전송할 수 있다. 호스트 시스템(200)은 가요성 인쇄 회로 예를 들면, FPC(Flexible Printed Circuit)를 통해 드라이브 IC(300)에 연결될 수 있다.
한편, 표시 패널(600)은 플렉시블 디스플레이에 적용 가능한 플렉시블 패널로 구현될 수 있다. 플렉시블 디스플레이는 플렉시블 패널을 감거나 접고 구부리는 방법으로 화면의 크기가 가변될 수 있고 다양한 디자인으로 쉽게 제작될 수 있다.
플렉시블 디스플레이는 롤러블 디스플레이(rollable display), 폴더블 디스플레이(foldable display), 벤더블(bendable) 디스플레이, 슬라이더블 디스플레이(slidable display) 등으로 구현될 수 있다.
플렉시블 패널은 소위 “플라스틱 OLED 패널”로 제작될 수 있다. 플라스틱 OLED 패널은 백 플레이트(Back plate)와, 그 백 플레이트 상에 접착된 유기 박막 필름 상에 픽셀 어레이를 포함할 수 있다. 픽셀 어레이 위에 터치 센서 어레이가 형성될 수 있다.
백 플레이트는 PET(Polyethylene terephthalate) 기판일 수 있다. 유기 박막 필름 상에 픽셀 어레이와 터치 센서 어레이가 형성될 수 있다. 백 플레이트는 픽셀 어레이가 습도에 노출되지 않도록 유기 박막 필름을 향하는 투습을 차단할 수 있다.
유기 박막 필름은 PI(Polyimide) 기판일 수 있다. 유기 박막 필름 상에 도시하지 않은 절연 물질로 다층의 버퍼막이 형성될 수 있다. 유기 박막 필름 상에 회로층(12)과 발광 소자층(14)이 적층될 수 있다.
본 발명의 표시장치에서 회로층(12)에 배치된 픽셀 회로와 게이트 구동부 등은 복수의 트랜지스터들을 포함할 수 있다. 트랜지스터들은 산화물 반도체를 포함한 Oxide TFT(Thin Film Transistor), 저온 폴리 실리콘(Low Temperature Poly Silicon, LTPS)을 포함한 LTPS TFT 등으로 구현될 수 있다. 트랜지스터들 각각은 p 채널 TFT 또는 n 채널 TFT로 구현될 수 있다. 실시예에서 픽셀 회로의 트랜지스터들이 p 채널 TFT로 구현된 예를 중심으로 설명되지만 본 발명은 이에 한정되지 않는다.
트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작할 수 있다. 드레인은 트랜지스터에서 캐리어가 외부로 나가는 전극이다.
트랜지스터에서 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n 채널 트랜지스터의 경우, 캐리어가 전자(electron)이기 때문에 소스로부터 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 채널 트랜지스터에서 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다.
p 채널 트랜지스터(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 채널 트랜지스터에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. 트랜지스터의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, 소스와 드레인은 인가 전압에 따라 변경될 수 있다. 따라서, 트랜지스터의 소스와 드레인으로 인하여 발명이 제한되지 않는다. 이하의 설명에서 트랜지스터의 소스와 드레인을 제1 및 제2 전극으로 칭하기로 한다.
게이트 펄스는 게이트 온 전압(Gate On Voltage)과 게이트 오프 전압(Gate Off Voltage) 사이에서 스윙(swing)할 수 있다. 게이트 온 전압은 트랜지스터의 문턱 전압 보다 높은 전압으로 설정되며, 게이트 오프 전압은 트랜지스터의 문턱 전압 보다 낮은 전압으로 설정될 수 있다.
트랜지스터는 게이트 온 전압에 응답하여 턴온(turn-on)되는 반면, 게이트 오프 전압에 응답하여 턴오프(turn-off)될 수 있다. n 채널 트랜지스터의 경우에, 게이트 온 전압은 게이트 하이 전압(Gate High Voltage, VGH)이고, 게이트 오프 전압은 게이트 로우 전압(Gate Low Voltage, VGL)일 수 있다. p 채널 트랜지스터의 경우에, 게이트 온 전압은 게이트 로우 전압(VGL)이고, 게이트 오프 전압은 게이트 하이 전압(VGH)일 수 있다.
픽셀 회로의 구동 소자는 트랜지스터로 구현될 수 있다. 구동 소자는 모든 픽셀들 간에 그 전기적 특성이 균일하여야 하지만 공정 편차와 소자 특성 편차로 인하여 픽셀들 간에 차이가 있을 수 있고 디스플레이 구동 시간의 경과에 따라 변할 수 있다.
이러한 구동 소자의 전기적 특성 편차를 보상하기 위해, 표시장치는 내부 보상 회로와 외부 보상 회로를 포함할 수 있다. 내부 보상 회로는 서브 픽셀들 각각에서 픽셀 회로에 추가되어 구동 소자의 전기적 특성에 따라 변하는 구동 소자의 문턱 전압(Vth) 및/또는 이동도(μ)를 샘플링하고 그 변화를 실시간 보상할 수 있다.
외부 보상 회로는 서브 픽셀들 각각에 연결된 센싱 라인을 통해 센싱된 구동 소자의 문턱 전압 및/또는 이동도를 외부의 보상부로 전송할 수 있다. 외부 보상 회로의 보상부는 센싱 결과를 반영하여 입력 영상의 픽셀 데이터를 변조함으로써 구동 소자의 전기적 특성 변화를 보상할 수 있다.
외부 보상 구동 소자의 전기적 특성에 따라 변하는 픽셀의 전압을 센싱하고, 센싱된 전압을 바탕으로 외부 회로에서 입력 영상의 데이터를 변조함으로써 픽셀들 간 구동 소자의 전기적 특성 편차를 보상할 수 있다.
도 16은 픽셀 회로의 일 예를 보여 주는 회로도이고, 도 17은 픽셀 회로의 다른 예를 보여 주는 회로도이다. 도 18은 도 16 및 도 17에 도시된 픽셀 회로의 구동 방법을 보여 주는 도면이다.
도 16 및 도 17에 도시된 픽셀 회로는 디스플레이 영역(DA)과 촬상 영역(CA)의 픽셀 회로에 동일하게 적용될 수 있다. 본 발명에 적용 가능한 픽셀 회로는 도 16 및 도 17에 도시된 회로로 구현될 수 있으나, 이에 한정되지 않는다.
도 16 내지 도 18을 참조하면, 픽셀 회로는 발광 소자(OLED), 발광 소자(OLED)에 전류를 공급하는 구동 소자(DT), 및 복수의 스위치 소자들(M1~M6)을 이용하여 구동 소자(DT)의 문턱 전압(Vth)을 샘플링하여 구동 소자(DT)의 문턱 전압(Vth)만큼 구동 소자(DT)의 게이트 전압을 보상하는 내부 보상 회로를 포함할 수 있다. 구동 소자(DT)와 스위치 소자들(M1~M6) 각각은 p 채널 TFT로 구현될 수 있다.
내부 보상 회로를 이용한 픽셀 회로의 구동 기간은 도 15에 도시된 바와 같이 초기화 기간(Tini), 샘플링 기간(Tsam), 데이터 기입 기간(Twr), 및 발광 기간(Tem)으로 나뉘어질 수 있다.
초기화 기간(Tini) 동안, 제N-1 스캔 신호[SCAN(N-1)]가 게이트 온 전압(VGL)의 펄스로 발생되고, 제N 스캔 신호[SCAN(N)]와 발광 신호[EM(N)] 각각의 전압이 게이트 오프 전압(VGH)이다. 샘플링 기간 동안(Tsam), 제N 스캔 신호[SCAN(N)]가 게이트 온 전압(VGL)의 펄스로 발생되고, 제N-1 스캔 신호[SCAN(N-1)]와 발광 신호[EM(N)] 각각의 전압이 게이트 오프 전압(VGH)이다. 데이터 기입 기간(Twr) 동안, 제N-1 스캔 신호[SCAN(N-1)], 제N 스캔 신호[SCAN(N)], 및 발광 신호[EM(N)] 각각의 전압이 게이트 오프 전압(VGH)이다. 발광 기간(Tem)의 적어도 일부 기간 동안 발광 신호[EM(N)]가 게이트 온 전압(VGL)으로 발생되고, 제N-1 스캔 신호[SCAN(N-1)]와 제N 스캔 신호[SCAN(N)] 각각의 전압이 게이트 오프 전압(VGH)으로 발생될 수 있다.
초기화 기간(Tin) 동안, 제N-1 스캔 신호[SCAN(N-1)]의 게이트 온 전압(VGL)에 따라 제5 스위치 소자(M5)가 턴-온되어 픽셀 회로를 초기화할 수 있다. 샘플링 기간(Tsam) 동안, 제N 스캔 신호[SCAN(N)]의 게이트 온 전압(VGL)에 따라 제1 및 제2 스위치 소자들(M1, M2)이 턴-온되어 구동 소자(DT)의 문턱 전압이 샘플링되어 커패시터(Cst1)에 저장될 수 있다. 이와 동시에, 제6 스위치 소자(M6)가 샘플링 기간(Tsam) 동안 턴-온되어 제4 노드(n4)의 전압을 기준 전압(Vref)으로 낮추어 발광 소자(OLED)의 발광을 억제할 수 있다. 데이터 기입 기간(Twr) 동안, 제1 내지 제6 스위치 소자들(M1~M6)이 오프 상태를 유지할 수 있다. 발광 기간(Tem) 동안, 제3 및 제4 스위치 소자들(M1, M2)이 턴-온되어 발광 소자(OLED)가 발광될 수 있다. 발광 기간(Tem)은 저 계조의 휘도를 정밀하게 발광 신호[EM(N)]의 듀티비(duty ration)로 정밀하게 표현하기 위하여, 발광 신호[EM(N)]가 게이트 온 전압(VGL)과 게이트 오프 전압(VGH) 사이에서 소정의 듀티비로 스윙하여 제3 및 제4 스위치 소자들(M1, M2)이 온/오프를 반복할 수 있다.
발광 소자(OLED)는 유기 발광 다이오드로 구현되거나 무기 발광 다이오드로 구현될 수 있다. 이하에서 발광 소자(OLED)가 유기 발광 다이오드로 구현된 예를 설명하기로 할 수 있다.
발광 소자(OLED)는 애노드와 캐소드 사이에 형성된 유기 화합물층을 포함할 수 있다. 유기 화합물층은 정공주입층(HIL), 정공수송층(HTL), 발광층(EML), 전자수송층(ETL) 및 전자주입층(EIL)을 포함할 수 있으나 이에 한정되지 않는다. OLED의 애노드 전극과 캐소드 전극에 전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자가 형성되어 발광층(EML)에서 가시광이 방출될 수 있다.
발광 소자(OLED)의 애노드 전극은 제4 및 제6 스위치 소자들(M4, M6) 사이의 제4 노드(n4)에 연결될 수 있다. 제4 노드(n4)는 발광 소자(OLED)의 애노드, 제4 스위치 소자(M4)의 제2 전극, 및 제6 스위치 소자(M6)의 제2 전극에 연결될 수 있다. 발광 소자(OLED)의 캐소드 전극은 저전위 전원 전압(VSS)이 인가되는 VSS 라인(PL3)에 연결될 수 있다. 발광 소자(OLED)는 구동 소자(DT)의 게이트-소스간 전압(Vgs)에 따라 흐르는 전류(Ids)로 발광될 수 있다. 발광 소자(OLED)의 전류 패스는 제3 및 제4 스위치 소자(M3, M4)에 의해 스위칭될 수 있다.
스토리지 커패시터(Cst1)는 VDD 라인(PL1)과 제1 노드(n1) 사이에 연결될 수 있다. 구동 소자(DT)의 문턱 전압(Vth)만큼 보상된 데이터 전압(Vdata)이 스토리지 커패시터(Cst1)에 충전될 수 있다. 서브 픽셀들 각각에서 데이터 전압(Vdata)이 구동 소자(DT)의 문턱 전압(Vth)만큼 보상되기 때문에 서브 픽셀들에서 구동 소자(DT)의 특성 편차가 보상될 수 있다.
제1 스위치 소자(M1)는 제N 스캔 펄스[SCAN(N)]의 게이트 온 전압(VGL)에 응답하여 턴-온되어 제2 노드(n2)와 제3 노드(n3)를 연결할 수 있다. 제2 노드(n2)는 구동 소자(DT)의 게이트 전극, 스토리지 커패시터(Cst1)의 제1 전극, 및 제1 스위치 소자(M1)의 제1 전극에 연결될 수 있다. 제3 노드(n3)는 구동 소자(DT)의 제2 전극, 제1 스위치 소자(M1)의 제2 전극, 및 제4 스위치 소자(M4)의 제1 전극에 연결될 수 있다. 제1 스위치 소자(M1)의 게이트 전극은 제1 게이트 라인(GL1)에 연결되어 제N 스캔 펄스[SCAN(N)]를 공급 받는다. 제1 스위치 소자(M1)의 제1 전극은 제2 노드(n2)에 연결되고, 제1 스위치 소자(M1)의 제2 전극은 제3 노드(n3)에 연결될 수 있다.
제1 스위치 소자(M1)는 1 프레임 기간에서 제N 스캔 신호[SCAN(N)]가 게이트 온 전압(VGL)으로 발생되는 아주 짧은 1 수평 기간(1H)만 턴-온되기 때문에 대략 1 프레임 기간 동안 오프 상태를 유지하기 때문에 제1 스위치 소자(M1)의 오프 상태에서 누설 전류가 발생될 수 있다. 제1 스위치 소자(M1)의 누설 전류를 억제하기 위하여, 제1 스위치 소자(M1)는 도 14에 도시된 바와 같이 두 개의 트랜지스터들(M1a, M1b)가 직렬로 연결된 듀얼 게이트(dual gate) 구조의 트랜지스터로 구현될 수 있다.
제2 스위치 소자(M2)는 제N 스캔 펄스[SCAN(N)]의 게이트 온 전압(VGL)에 응답하여 턴-온되어 데이터 전압(Vdata)을 제1 노드(n1)에 공급할 수 있다. 제2 스위치 소자(M2)의 게이트 전극은 제1 게이트 라인(GL1)에 연결되어 제N 스캔 펄스[SCAN(N)]를 공급 받는다. 제2 스위치 소자(M2)의 제1 전극은 제1 노드(n1)에 연결될 수 있다. 제2 스위치 소자(M2)의 제2 전극은 데이터 전압(Vdata)이 인가되는 데이터 라인(DL)에 연결될 수 있다. 제1 노드(n1)는 제2 스위치 소자(M2)의 제1 전극, 제3 스위치 소자(M2)의 제2 전극, 및 구동 소자(DT)의 제1 전극에 연결될 수 있다.
제3 스위치 소자(M3)는 발광 신호[EM(N)]의 게이트 온 전압(VGL)에 응답하여 턴-온되어 VDD 라인(PL1)을 제1 노드(n1)에 연결할 수 있다. 제3 스위치 소자(M3)의 게이트 전극은 제3 게이트 라인(GL3)에 연결되어 발광 신호[EM(N)]를 공급 받는다. 제3 스위치 소자(M3)의 제1 전극은 VDD 라인(PL1)에 연결될 수 있다. 제3 스위치 소자(M3)의 제2 전극은 제1 노드(n1)에 연결될 수 있다.
제4 스위치 소자(M4)는 발광 신호[EM(N)]의 게이트 온 전압(VGL)에 응답하여 턴-온되어 제3 노드(n3)를 발광 소자(OLED)의 애노드에 연결할 수 있다. 제4 스위치 소자(M4)의 게이트 전극은 제3 게이트 라인(GL3)에 연결되어 발광 신호[EM(N)]를 공급 받는다. 제4 스위치 소자(M4)의 제1 전극은 제3 노드(n3)에 연결되고, 제2 전극은 제4 노드(n4)에 연결될 수 있다.
제5 스위치 소자(M5)는 제N-1 스캔 펄스[SCAN(N-1)]의 게이트 온 전압(VGL)에 응답하여 턴-온되어 제2 노드(n2)를 Vini 라인(PL2)에 연결할 수 있다. 제5 스위치 소자(M5)의 게이트 전극은 제2 게이트 라인(GL2)에 연결되어 제N-1 스캔 펄스[SCAN(N-1)]를 공급 받는다. 제5 스위치 소자(M5)의 제1 전극은 제2 노드(n2)에 연결되고, 제2 전극은 Vini 라인(PL2)에 연결될 수 있다. 제5 스위치 소자(M5)의 누설 전류를 억제하기 위하여, 제5 스위치 소자(M5)는 도 18에 도시된 바와 같이 두 개의 트랜지스터들(M5a, M5b)가 직렬로 연결된 듀얼 게이트 구조의 트랜지스터로 구현될 수 있다.
제6 스위치 소자(M6)는 제N 스캔 펄스[SCAN(N)]의 게이트 온 전압(VGL)에 응답하여 턴-온되어 Vini 라인(PL2)을 제4 노드(n4)에 연결할 수 있다. 제6 스위치 소자(M6)의 게이트 전극은 제1 게이트 라인(GL1)에 연결되어 제N 스캔 펄스[SCAN(N)]를 공급 받는다. 제6 스위치 소자(M6)의 제1 전극은 Vini 라인(PL2)에 연결되고, 제2 전극은 제4 노드(n4)에 연결될 수 있다.
구동 소자(DT)는 게이트-소스간 전압(Vgs)에 따라 발광 소자(OLED)에 흐르는 전류(Ids)를 조절하여 발광 소자(OLED)를 구동할 수 있다. 구동 소자(DT)는 제2 노드(n2)에 연결된 게이트, 제1 노드(n1)에 연결된 제1 전극, 및 제3 노드(n3)에 연결된 제2 전극을 포함할 수 있다.
초기화 기간(Tini) 동안 도 15에 도시된 바와 같이, 제N-1 스캔 펄스[SCAN(N-1)]가 게이트 온 전압(VGL)으로 발생될 수 있다. 제N 스캔 펄스[SCAN(N)]와 발광 신호[EM(N)]는 초기화 기간(Tini) 동안 게이트 오프 전압(VGH)을 유지할 수 있다. 따라서, 초기화 기간(Tini) 동안 제5 스위치 소자(M5)가 턴-온(turn-on)되어 제2 및 제4 노드(n2, n4)가 Vini로 초기화될 수 있다. 초기화 기간(Tini)과 샘플링 기간(Tsam) 사이에 홀드 기간(Th)이 설정될 수 있다. 홀드 기간(Th)에서 게이트 펄스[SCAN(N-1), SCAN(N), EM(N)]는 이전 상태를 유지할 수 있다.
샘플링 기간(Tsam) 동안 제N 스캔 펄스[SCAN(N)]가 게이트 온 전압(VGL)으로 발생될 수 있다. 제N 스캔 펄스[SCAN(N)]의 펄스는 제N 픽셀 라인의 데이터 전압(Vdata)에 동기될 수 있다. 제N-1 스캔 펄스[SCAN(N-1)]와 발광 신호[EM(N)]는 샘플링 기간(Tsam) 동안 게이트 오프 전압(VGH)을 유지할 수 있다. 따라서, 샘플링 기간(Tsam) 동안 제1 및 제2 스위치 소자들(M1, M2)이 턴-온될 수 있다.
샘플링 기간(Tsam) 동안 구동 소자(DT)의 게이트 전압(DTG)이 제1 및 제2 스위치 소자(M1, M2)를 통해 흐르는 전류에 의해 상승될 수 있다. 구동 소자(DT)가 턴-오프될 때 게이트 노드 전압(DTG)은 Vdata - |Vth|이다. 이 때, 제1 노드(n)의 전압도 Vdata - |Vth|이다. 샘플링 기간(Tsam)에 구동 소자(DT)의 게이트-소스간 전압(Vgs)은 |Vgs| = Vdata -(Vdata-|Vth|) = |Vth|이다.
데이터 기입 기간(Twr) 동안 제N 스캔 펄스[SCAN(N)]가 게이트 오프 전압(VGH)으로 반전될 수 있다. 제N-1 스캔 펄스[SCAN(N-1)]와 발광 신호[EM(N)]는 데이터 기입 기간(Twr) 동안 게이트 오프 전압(VGH)을 유지할 수 있다. 따라서, 데이터 기입 기간(Twr) 동안 모든 스위치 소자들(M1~M6)이 오프 상태를 유지할 수 있다.
발광 기간(Tem) 동안, 발광 신호[EM(N)]가 게이트 온 전압(VGL)으로 발생될 수 있다. 발광 기간(Tem) 동안, 저계조 표현력을 개선하기 위하여 발광 신호[EM(N)]가 소정의 듀티비로 온/오프되어 게이트 온 전압(VGL)과 게이트 오프 전압(VGH) 사이에서 스윙(swing)할 수 있다. 따라서, 발광 신호[EM(N)]는 발광 기간(Tem)의 적어도 일부 기간 동안 게이트 온 전압(VGL)으로 발생될 수 있다.
발광 신호[EM(N)]가 게이트 온 전압(VGL)일 때 VDD와 발광 소자(OLED) 사이에 전류가 흘러 발광 소자(OLED)가 발광될 수 있다. 발광 기간(Tem) 동안, 제N-1 및 제N 스캔 펄스[SCAN(N-1), SCAN(N)]는 게이트 오프 전압(VGH)을 유지할 수 있다. 발광 기간(Tem) 동안, 제3 및 제4 스위치 소자들(M3, M4)은 발광 신호(EM)의 전압 따라 온/오프를 반복할 수 있다. 발광 신호[EM(N)]가 게이트 온 전압(VGL)일 때 제3 및 제4 스위치 소자들(M3, M4)이 턴-온되어 발광 소자(OLED)에 전류가 흐른다. 이 때, 구동 소자(DT)의 Vgs는 |Vgs| = VDD - (Vdata-|Vth|)이고, 발광 소자(OLED)에 흐르는 전류는 K(VDD-Vdata)2이다. K는 구동 소자(DT)의 전하 이동도, 기생 커패시턴스 및 채널 용량 등에 의해 결정되는 상수 값이다.
도 19는 본 발명의 일 실시예에 따른 표시 패널에서 픽셀 영역의 단면 구조를 상세히 보여 주는 단면도이고, 도 20은 본 발명의 일 실시예에 따른 픽셀 영역 및 투광 영역의 단면 구조이다.
표시 패널(100)의 단면 구조는 도 19에 한정되지 않는다. 도 19에서 TFT는 픽셀 회로의 구동 소자(DT)를 나타낸다.
도 19를 참조하면, 픽셀 영역(PIX)에서 회로층, 발광 소자층 등이 기판(PI1, PI2) 상에 적층될 수 있다. 기판(PI1, PI2)은 제1 PI 기판(PI1) 및 제2 PI 기판(PI2)을 포함할 수 있다. 제1 PI 기판(PI1)과 제2 PI 기판(PI2) 사이에 무기막(IPD)이 형성될 수 있다. 무기막(IPD)은 수분 침투를 차단할 수 있다.
제1 버퍼층(BUF1)은 제2 PI 기판(PI2) 상에 형성될 수 있다. 제1 버퍼층(BUF1) 상에 제1 금속층이 형성될 수 있고, 제1 금속층 상에 제2 버퍼층(BUF2)이 형성될 수 있다.
제1 금속층은 포토리소그래피(Photolithography) 공정에서 패터닝될 수 있다. 제1 금속층은 광쉴드 패턴(light shield pattern, BSM)을 포함할 수 있다. 광쉴드 패턴(BSM)은 TFT의 액티브층에 빛이 조사되지 않도록 외부 광을 차단하여 픽셀 영역에 형성된 TFT의 광전류(photo current)를 방지할 수 있다.
광쉴드 패턴(BSM)은 촬상 영역(CA)에서 제거되어야 할 금속층(예: 캐소드 전극)에 비하여 레이저 어블레이션 공정에서 이용되는 레이저 파장의 흡수 계수가 낮은 금속으로 형성되면, 광쉴드 패턴(BSM)은 레이저 어블레이션 공정에서 레이저 빔(LB)을 차단하는 광쉴드 층(LS)의 역할을 겸할 수 있다.
제1 및 제2 버퍼층(BUF1, BUF2) 각각은 무기 절연재료로 형성되고, 하나 이상의 절연층으로 이루어질 수 있다.
액티브층(ACT)은 제2 버퍼층(BUF2) 상에 증착되는 반도체 물질로 형성되고 포토-리소그래피 공정에 의해 패터닝될 수 있다. 액티브층(ACT)은 픽셀 회로의 TFT들과 게이트 구동부의 TFT 각각의 액티브 패턴을 포함할 수 있다. 액티브층(ACT)은 이온 도핑에 의해 일 부분이 금속화될 수 있다. 금속화된 부분은 픽셀 회로의 일부 노드에서 금속층들을 연결하는 점퍼 패턴(jumper pattern)이로 이용되어 픽셀 회로의 구성 요소들을 연결할 수 있다.
게이트 절연층(GI)은 액티브층(ACT)을 덮도록 제2 버퍼층(BUF2) 상에 형성될 수 있다. 게이트 절연층(GI)은 무기 절연재료로 이루어질 수 있다.
제2 금속층은 제2 게이트 절연층(GI) 상에 형성될 수 있다. 제2 금속층은 포토-리소그래피 공정에 의해 패터닝될 수 있다. 제2 금속층은 게이트 라인 및 게이트 전극 패턴(GATE), 스토리지 커패시터(Cst1)의 하부 전극, 제1 금속층과 제3 금속층의 패턴을 연결하는 점퍼 패턴 등을 포함할 수 있다.
제1 층간 절연층(ILD1)은 제2 금속층을 덮도록 게이트 절연층(GI) 상에 형성될 수 있다. 제1 층간 절연층(ILD2) 상에 제3 금속층이 형성되고, 제2 층간 절연층(ILD2)이 제3 금속층을 덮을 수 있다. 제3 금속층은 포토-리소그래피 공정에 의해 패터닝될 수 있다. 제3 금속층은 스토리지 커패시터(Cst1)의 상부 전극과 같은 금속 패턴들(TM)을 포함할 수 있다. 제1 및 제2 층간 절연층들(ILD1, ILD2)은 무기 절연재료를 포함할 수 있다.
제2 층간 절연층(ILD2) 상에 제4 금속층이 형성되고, 그 위에 무기 절연층(PAS1)과 제1 평탄화층(PLN1)이 적층될 수 있다. 제5 금속층이 제1 평탄화층(PLN1) 상에 형성될 수 있다.
제4 금속층의 일부 패턴은 제1 평탄화층(PLN1)과 무기 절연층(PAS1)을 관통하는 콘택홀(Contact hole)을 통해 제3 금속층에 연결될 수 있다. 제1 및 제2 평탄화층(PLN1, PLN2)은 표면을 평탄하게 하는 유기 절연재료로 이루어질 수 있다.
제4 금속층은 제2 층간 절연층(ILD2)을 관통하는 콘택홀을 통해 TFT의 액티브 패턴에 연결되는 TFT의 제1 및 제2 전극을 포함할 수 있다. 데이터 라인(DL)과, 전원 배선들(PL1, PL2, PL3)은 제4 금속층의 패턴(SD1) 또는 제5 금속층의 패턴(SD2)으로 구현될 수 있다.
발광 소자(OLED)의 제1 전극층인 애노드 전극(AND)은 제2 평탄화층(PLN2) 상에 형성될 수 있다. 애노드 전극(AND)은 제2 평탄화층(PLN2)을 관통하는 콘택홀을 통해 스위치 소자 또는 구동 소자로 이용되는 TFT의 전극에 연결될 수 있다. 애노드 전극(AND)은 투명 또는 반투명 전극 물질로 이루어질 수 있다.
픽셀 정의막(BNK)은 발광 소자(OLED)의 애노드 전극(AND)을 덮을 수 있다. 픽셀 정의막(BNK)은 픽셀들 각각에서 외부로 빛이 통과되는 발광 영역(또는 개구 영역)을 정의하는 패턴으로 형성될 수 있다. 픽셀 정의막(BNK) 상에 스페이서(SPC)가 형성될 수 있다. 픽셀 정의막(BNK)과 스페이서(SPC)는 동일한 유기 절연 재료로 일체화될 수 있다. 스페이서(SPC)는 유기 화합물(EL)의 증착 공정에서 FMM(Fine Metal Mask)가 애노드 전극(AND)과 접촉되지 않도록 FMM과 애노드 전극(AND) 사이의 갭(gap)을 확보할 수 있다.
픽셀 정의막(BNK)에 의해 정의된 픽셀들 각각의 발광 영역에 유기 화합물(EL)이 형성될 수 있다. 발광 소자(OLED)의 제2 전극층인 캐소드 전극(CAT)은 픽셀 정의막(BNK), 스페이서(SPC), 및 유기 화합물(EL)을 덮도록 표시 패널(100)의 전면에 형성될 수 있다. 캐소드 전극(CAT)은 그 하부의 금속층들 중 어느 하나로 형성된 VSS 라인(PL3)에 연결될 수 있다. 캡핑층(CPL)은 캐소드 전극(CAT)을 덮을 수 있다. 캡핑층(CPL)은 무기 절연재료로 형성되어 공기(air)와 캡핑층(CPL) 상에 도포되는 유기 절연재료의 아웃 개싱(out gassing)의 침투를 차단하여 캐소드 전극(CAT)을 보호할 수 있다. 무기 절연층(PAS2)이 캡핑층(CPL)을 덮고, 무기 절연층(PAS2) 상에 평탄화층(PCL)이 형성될 수 있다. 평탄화층(PCL)은 유기 절연 재료를 포함할 수 있다. 봉지층의 무기 절연층(PAS3)이 평탄화층(PCL) 상에 형성될 수 있다.
편광판(18)은 무기 절연층(PAS3) 상에 배치되어 표시장치의 야외 시인성을 개선할 수 있다. 편광판(18)은 표시 패널(100)의 표면으로부터 반사되는 빛을 줄이고, 회로층(12)의 금속으로부터 반사되는 빛을 차단하여 픽셀들의 밝기를 향상시킬 수 있다.
도 20을 참조하면, 투광 영역(AG)에서 편광판(18)은 제1 투광 패턴(18d)이 형성될 수 있다. 제1 투광 패턴(18d)은 레이저에 의해 편광자(18b)가 변색되어 형성될 수도 있고, 편광자(18b)가 일부 제거되어 형성될 수도 있다.
투광 영역(AG)에서 캐소드 전극(CAT)은 개구부(H1)가 형성될 수 있다. 이러한 개구부(H1)는 픽셀 정의막(BNK) 상에 캐소드 전극(CAT)을 형성한 후 캐소드 전극(CAT)과 픽셀 정의막(BNK)을 한번에 식각하여 형성할 수 있다. 따라서, 픽셀 정의막(BNK)은 제1 홈(RC1)이 형성되고 제1 홈(RC1) 상에는 캐소드 전극(CAT)의 개구부(H1)가 형성될 수 있다. 그러나 반드시 이에 한정되는 것은 아니고 투광 영역(AG)에는 픽셀 정의막이 형성되지 않고 캐소드 전극(CAT)은 제2 평탄화층(PLN2) 상에 배치될 수도 있다.
실시예에 따르면, 투광 영역(AG)에서 편광판(18)은 제1 투광 패턴(18d)이 형성되고 캐소드 전극은 개구부(H1)가 형성되므로 광 투과율이 향상될 수 있다. 따라서, 카메라 모듈(400)에 충분한 광량이 유입되므로 카메라 성능이 개선될 수 있다. 또한 촬상된 이미지 데이터의 노이즈가 줄어들 수 있다.
도 21은 도 20의 제1 변형예이고, 도 22는 도 20의 제2 변형예이고, 도 23은 도 20의 제3 변형예이다.
도 21을 참조하면, 투광 영역(AG)에서 회로층의 버퍼층 및 복수 개의 절연층을 관통하는 제2 홈(RC2)이 형성될 수 있다. 또한, 제1 평탄화층(PLN1)은 제2 홈(RC2)에 삽입되는 돌출부를 포함할 수 있다. 이러한 구성에 의하면 복수 개의 층의 계면이 생략되므로 투광 영역(AG)의 광 투과율이 개선될 수 있다.
도 22를 참조하면, 기판(PI1, PI2)은 복수 개의 절연층이 형성된 제1 면(상면)에 제3 홈(RC3)이 형성될 수 있고, 제3 홈(RC3)은 제2 홈(RC2)과 연결될 수 있다. 즉, 무기 절연막(ILD2, PAS1)을 형성한 후 제2 홈(RC2)을 형성하는 과정에서 제2 PI 기판(PI2)까지 홈을 형성할 수 있다. 또한, 필요에 따라 무기막(IPD)을 관통하여 제2 PI 기판(PI2)의 일부 영역까지 홈을 형성할 수도 있다.
도 23을 참조하면, 기판(PI1, PI2)은 제1 면(상면)과 마주보는 제2 면(하면)에 제3 홈(RC3)과 중첩되는 제4 홈(RC4)을 형성할 수도 있다. 이러한 구성은 성장 기판을 제거한 후 제2 PI 기판(PI2)의 일부를 식각하여 형성할 수 있다. 제4 홈(RC4)에는 투명 물질(TM1)을 충진하여 강도를 보강할 수 있다. 투명 물질(TM1)은 가시광을 투과하는 다양한 재질이 선택될 수 있다. 예시적으로 투명 물질(TM1)은 레진을 포함할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
DA: 디스플레이 영역 CA: 촬상 영역
AG: 투광 영역 18: 편광판
18d: 제1 투광 패턴 CAT: 캐소드 전극

Claims (20)

  1. 복수 개의 제1 픽셀이 배치되는 제1 영역;
    복수 개의 제2 픽셀이 배치되는 픽셀 영역 및 상기 복수 개의 제2 픽셀 사이에 배치되는 복수 개의 투광 영역을 포함하는 제2 영역; 및
    상기 복수 개의 투광 영역 상에 배치되는 복수 개의 제1 투광 패턴을 포함하는 편광판을 포함하고,
    상기 편광판 내에서 상기 제1 투광 패턴이 형성된 영역은 나머지 영역보다 광 투과율이 높은 표시 패널.
  2. 제1항에 있어서,
    상기 제2 영역에 배치된 복수 개의 제2 픽셀의 해상도는 상기 제1 영역에 배치된 복수 개의 제1 픽셀의 해상도보다 낮은 표시 패널.
  3. 제1항에 있어서,
    상기 제2 영역은 카메라 모듈과 중첩되는 위치에 배치되는 표시 패널.
  4. 제1항에 있어서,
    상기 편광판은 제1 보호층, 제2 보호층 및 상기 제1 보호층과 상기 제2 보호층 사이에 배치되는 편광자를 포함하고,
    상기 복수 개의 제1 투광 패턴은 상기 편광자에 형성되는 표시 패널.
  5. 제4항에 있어서,
    상기 복수 개의 제1 투광 패턴은 상기 편광자에 형성된 개구부를 포함하는 표시 패널.
  6. 제5항에 있어서,
    상기 제1 보호층은 상기 개구부에 삽입된 돌출부를 포함하는 표시 패널.
  7. 제4항에 있어서,
    상기 복수 개의 투광 영역은 상기 편광자에 형성된 변색 영역을 포함하는 표시 패널.
  8. 제7항에 있어서,
    상기 변색 영역은 상기 편광자의 요오드화합물이 분해된 영역인 표시 패널.
  9. 제1항에 있어서,
    상기 픽셀 영역은,
    기판 상에 배치된 회로층;
    상기 회로층 상에 배치되는 제1 전극층;
    상기 제1 전극층 상에 배치되는 발광소자층; 및
    상기 발광소자층 상에 배치되는 제2 전극층을 포함하고,
    상기 제2 전극층은 상기 투광 영역에 형성된 개구부를 포함하는 표시 패널.
  10. 제9항에 있어서,
    상기 픽셀 영역은,
    상기 회로층 상에 배치되어 상기 제1 전극층의 일부를 덮는 픽셀 정의막을 포함하고,
    상기 픽셀 정의막은 상기 투광 영역에 형성된 제1 홈을 포함하고,
    상기 제2 전극층의 개구부는 상기 제1 홈 상에 배치되는 표시 패널.
  11. 제9항에 있어서,
    상기 회로층은 복수 개의 절연층을 포함하고,
    상기 회로층은 상기 투광 영역에서 상기 복수 개의 절연층을 관통하여 형성된 제2 홈을 포함하는 표시 패널.
  12. 제11항에 있어서,
    상기 기판은 상기 회로층이 배치되는 제1 면 및 상기 제1 면에 대향하는 제2 면을 포함하고,
    상기 기판은 상기 제1 면에 형성되고 상기 제2 홈과 연결되는 제3 홈을 포함하는 표시 패널.
  13. 제12항에 있어서,
    상기 기판은 상기 제2 면에 형성되고 상기 제3 홈과 중첩되는 제4 홈을 포함하는 표시 패널.
  14. 제9항에 있어서,
    상기 제1 투광 패턴 및 상기 제2 전극층의 개구부는 상기 투광 영역 내에서 중첩되는 표시 패널.
  15. 복수 개의 제1 픽셀이 배치되는 제1 영역, 복수 개의 제2 픽셀이 배치되는 픽셀 영역 및 상기 복수 개의 제2 픽셀 사이에 배치되는 복수 개의 투광 영역을 포함하는 제2 영역, 및 상기 복수 개의 투광 영역에 배치되는 복수 개의 제1 투광 패턴을 포함하는 편광판을 포함하는 표시 패널; 및
    상기 제2 영역의 하부에 배치되는 적어도 하나의 센서를 포함하고,
    상기 편광판 내에서 상기 제1 투광 패턴이 형성된 영역은 나머지 영역보다 광 투과율이 높은 표시 장치.
  16. 제15항에 있어서,
    상기 적어도 하나의 센서는 카메라 모듈을 포함하는 표시 장치.
  17. 제15항에 있어서,
    상기 제2 영역에 배치된 픽셀의 해상도는 상기 제1 영역에 배치된 픽셀의 해상도보다 낮은 표시 장치.
  18. 제15항에 있어서,
    상기 편광판은 제1 보호층, 제2 보호층 및 상기 제1 보호층과 상기 제2 보호층 사이에 배치되는 편광자를 포함하고,
    상기 복수 개의 제1 투광 패턴은 상기 편광자에 형성되는 표시 장치.
  19. 제18항에 있어서,
    상기 복수 개의 제1 투광 패턴은 상기 편광자에 형성된 개구부를 포함하는 표시 장치.
  20. 제18항에 있어서,
    상기 복수 개의 투광 영역은 상기 편광자에 형성된 변색 영역을 포함하고,
    상기 변색 영역은 상기 편광자의 요오드화합물이 분해된 영역인 표시 장치.
KR1020200080190A 2020-06-30 2020-06-30 표시 패널 및 이를 포함하는 표시 장치 Ceased KR20220001805A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200080190A KR20220001805A (ko) 2020-06-30 2020-06-30 표시 패널 및 이를 포함하는 표시 장치
US17/358,791 US12150340B2 (en) 2020-06-30 2021-06-25 Display panel and display device including the same
US18/918,793 US20250040345A1 (en) 2020-06-30 2024-10-17 Display panel and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200080190A KR20220001805A (ko) 2020-06-30 2020-06-30 표시 패널 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20220001805A true KR20220001805A (ko) 2022-01-06

Family

ID=79031473

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200080190A Ceased KR20220001805A (ko) 2020-06-30 2020-06-30 표시 패널 및 이를 포함하는 표시 장치

Country Status (2)

Country Link
US (2) US12150340B2 (ko)
KR (1) KR20220001805A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023204481A1 (ko) * 2022-04-20 2023-10-26 삼성전자 주식회사 Udc를 포함한 전자 장치
US12063831B2 (en) 2022-04-20 2024-08-13 Samsung Electronics Co., Ltd. Electronic device including under display camera

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220004844A (ko) * 2020-07-02 2022-01-12 삼성디스플레이 주식회사 표시장치 및 이를 포함하는 전자장치
KR20220051684A (ko) * 2020-10-19 2022-04-26 엘지디스플레이 주식회사 표시패널과 이를 이용한 표시장치
CN114550652B (zh) 2020-11-27 2023-10-27 京东方科技集团股份有限公司 显示基板以及显示装置
US11875734B2 (en) * 2021-04-21 2024-01-16 Boe Technology Group Co., Ltd. Pixel circuit and drive method for same, and display panel and drive method for same
KR102781326B1 (ko) * 2021-09-01 2025-03-18 삼성디스플레이 주식회사 표시장치 및 이를 포함하는 전자장치
CN117693786A (zh) * 2022-06-14 2024-03-12 京东方科技集团股份有限公司 显示面板及显示装置
CN117460357B (zh) * 2023-06-09 2025-04-25 武汉华星光电半导体显示技术有限公司 一种显示面板和显示装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101281163B1 (ko) 2006-11-21 2013-07-02 삼성디스플레이 주식회사 와이어 그리드 편광자 제조방법
KR101750022B1 (ko) * 2013-08-21 2017-06-22 엘지디스플레이 주식회사 유기전계발광표시장치
TWI589939B (zh) 2014-03-26 2017-07-01 Ｌｇ化學股份有限公司 用於製造具有局部消偏振區域的偏光器的方法 及偏光器、偏光板及使用其製造的圖像顯示裝置
KR102485707B1 (ko) * 2016-01-29 2023-01-09 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102482534B1 (ko) 2017-12-19 2022-12-28 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 제조방법
WO2020044928A1 (ja) * 2018-08-31 2020-03-05 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像装置および撮像方法
KR102774076B1 (ko) 2018-12-18 2025-03-05 삼성디스플레이 주식회사 표시 장치
CN110764362B (zh) * 2019-01-31 2020-12-29 昆山国显光电有限公司 掩膜条、阵列基板、显示屏及显示装置
CN111180483B (zh) * 2019-04-04 2021-02-26 昆山国显光电有限公司 Oled阵列基板、显示面板及显示装置
KR102724701B1 (ko) * 2019-04-16 2024-11-01 삼성디스플레이 주식회사 표시 장치의 제조방법
KR102698881B1 (ko) * 2019-05-23 2024-08-28 삼성디스플레이 주식회사 디스플레이 장치
US11437449B2 (en) * 2019-07-01 2022-09-06 Samsung Display Co., Ltd. Display panel and display device including the same
KR20210009479A (ko) * 2019-07-16 2021-01-27 삼성디스플레이 주식회사 표시 장치, 표시 장치의 제조장치 및 표시 장치의 제조방법
KR20210013458A (ko) * 2019-07-25 2021-02-04 삼성디스플레이 주식회사 표시 장치, 표시 장치의 제조장치 및 표시 장치의 제조방법
KR20210032599A (ko) * 2019-09-16 2021-03-25 삼성디스플레이 주식회사 표시 장치
WO2021188217A1 (en) * 2020-03-19 2021-09-23 Apple Inc. Patterning in devices with organic light-emitting diode displays and sensors
CN111211156B (zh) * 2020-03-23 2022-08-05 武汉华星光电半导体显示技术有限公司 Oled显示面板及其制备方法、oled显示装置
CN111509011A (zh) * 2020-04-26 2020-08-07 武汉华星光电半导体显示技术有限公司 显示装置及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023204481A1 (ko) * 2022-04-20 2023-10-26 삼성전자 주식회사 Udc를 포함한 전자 장치
US12063831B2 (en) 2022-04-20 2024-08-13 Samsung Electronics Co., Ltd. Electronic device including under display camera
EP4482279A4 (en) * 2022-04-20 2025-06-25 Samsung Electronics Co., Ltd. Electronic device comprising udc

Also Published As

Publication number Publication date
US20250040345A1 (en) 2025-01-30
US12150340B2 (en) 2024-11-19
US20210408151A1 (en) 2021-12-30

Similar Documents

Publication Publication Date Title
KR20220001805A (ko) 표시 패널 및 이를 포함하는 표시 장치
US12200999B2 (en) Display panel and display device including the same
US12238981B2 (en) Display panel and method of fabricating the same
KR20220007009A (ko) 표시장치
KR102821852B1 (ko) 표시 패널과 이를 포함하는 표시 장치
US20220123062A1 (en) Display Panel and Display Device Using the Same
US11793047B2 (en) Display panel and display device including the same
US12108649B2 (en) Display panel and display device using the same
KR20230062296A (ko) 표시장치
CN115804261A (zh) 显示装置
US12096665B2 (en) Display device having a sensor disposed under the display panel
KR20220003940A (ko) 표시패널과 그 제조 방법
GB2622116A (en) Display panel and display device including the same
KR20240106234A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
KR20240094103A (ko) 표시 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20200630

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20230118

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20200630

Comment text: Patent Application

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240703

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20250313

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D