KR20210104823A - 캐비티에 걸쳐 있는 멤브레인을 포함하는 장치를 제작하는 방법 - Google Patents

Abstract

본 발명은 유용한 캐비티에 걸쳐 있는(extending over) 멤브레인을 포함하는 장치를 제작하는 방법에 관한 것으로, 방법은,
ㆍ 주 평면에서 연장되고 캐리어 기판의 제 1 면 상에 배열되는 표면층을 포함하는 일반 구조를 제공하는 것으로서, 상기 캐리어 기판은 표면층 아래에 개방되는 기본 캐비티 및 각 기본 캐비티의 한계를 정하는 파티션들을 포함하며, 상기 파티션들은 캐리어 기판의 제 1 면의 전부 또는 일부를 형성하는 상부 표면들을 갖는, 상기 제공하는 단계;
ㆍ 인접한 기본 캐비티들의 그룹을 정의함으로써 상기 기본 캐비티들의 그룹의 윤곽이, 상기 주 평면에서, 유용한 캐비티의 윤곽에 대응하도록 하는 단계;
ㆍ 유용한 캐비티를 형성하기 위해, 그리고 상기 유용한 캐비티 위에 배열되는 표면층을 해방(free)하기 위해, 기본 캐비티들의 그룹의 윤곽 내부에 위치되는 파티션들을 제거하고, 상기 멤브레인을 형성하는 단계;를 포함한다.

Description

캐비티에 걸쳐 있는 멤브레인을 포함하는 장치를 제작하는 방법

본 발명은 마이크로일렉트로닉스 및 마이크로시스템들의 분야에 관한 것이다. 특히, 이것은 유용한 캐비티에 걸쳐 있는(overhang) 멤브레인을 포함하는 장치를 제조하는 프로세스에 관한 것이다.

MEMS 장치들(MEMS는 마이크로 전자 기계 시스템(microelectromechanical system)들의 약자임)은 다수의 응용 분야들에서 다양한 센서들을 제작하는 데 널리 사용되는데, 예를 들어 압력 센서들, 마이크들, 무선 주파수 스위치들, 전기 음향 및 초음파 변환기(예를 들어, 압전 마이크로 머신 초음파 변환기(pMUT: piezoelectric Micromachined Ultrasonic Transducer)) 등이 언급될 수 있다.

이러한 MEMS 장치들의 대부분은 유용한 캐비티(useful cavity)에 걸쳐 있는 가요성 멤브레인(flexible membrane)에 기초한다. 동작시, 물리적 파라미터(예를 들어, pMUT에 대한 음향파의 전파)와 관련되는 멤브레인의 휘어짐(bowing)은 전기 신호로 변환(되거나, 또는, 장치가 수신기 모드에 있는지 또는 이미터 모드에 있는지에 따라, 그 반대로)된다.

구현되는 장치의 유형에 따라, 각 유용한 캐비티의 기하학적 구조(형상, 횡방향 치수, 깊이), 멤브레인의 기하학적 구조(두께) 및 그들의 평면 분포(캐비티 간 거리)가 상이할 것이다.

Lu Yipeng 및 David A. Horsley의 간행물, "캐비티 SOI 웨이퍼를 기반으로 한 압전 마이크로 머신 초음파 변환기 어레이의 모델링, 제작 및 특성화(Modeling, fabrication, and characterization of piezoelectric micromachined ultrasonic transducer arrays based on cavity SOI wafers)" (Journal of Microelectromechanical Systems 24.4 (2015) 1142-1149)는 유용한 캐비티들이 매립되는 SOI(silicon-on-insulator) 기판으로부터 pMUT 장치를 제작하는 예시를 제시한다. 이 프로세스는 채용될 필요가 있는 포토리소그래피 마스크들의 레벨들의 수를 제한하기 위해 기판에 미리 형성되는 유용한 캐비티들을 이용한다.

이 접근법은 매력적이지만, 음향 장치를 설계하는 데 드는 노력의 일부는 기판 제조업체에 의해 부담되어야 함을 의미한다. 구체적으로, 기판 제조업체는 장치에 필요한 토폴로지(캐비티들의 기하학적 구조, 캐비티 간 간격)에 정확히 일치하는 유용한 캐비티들을 포함하는 기판을 설계 및 제작할 수 있어야 한다. 하지만, 장치 토폴로지는 대개 장치 제조업체가 일반적으로 공개하고 싶지 않은 귀중하고 민감한 정보의 단편이다.

또한, 기판 제조업체는 각 토폴로지에 맞는 기판 제작 프로세스들을 개발해야 한다. 이를 위해 필요한 노력은 장치의 빠르고 경제적인 개발을 더욱 어렵게 만든다.

그러므로, 유용한 캐비티에 걸쳐 있는 멤브레인에 기초한 광범위한 장치들을 제작하는 데 사용될 수 있는 기판을 제공할 수 있는 것이 바람직하며, 따라서 이것은 각 장치에 대해 기판별 제작 프로세스의 애드혹(ad hoc) 개발을 필요로 하지 않는다.

본 발명의 목적은 전술한 목적을 달성하는 것이다. 이것은 일반적인 기판의 사용으로 인해 단순화되는 유용한 캐비티에 걸쳐 있는 멤브레인을 포함하는 장치를 제작하는 프로세스에 관한 것이다.

본 발명은 유용한 캐비티에 걸쳐 있는 멤브레인을 포함하는 장치를 제작하는 프로세스에 관한 것으로, 프로세스는,

ㆍ 주 평면(main plane)에서 연장되고 캐리어 기판의 제1 면 상에 배열되는 표면층을 포함하는 일반 구조(generic structure)를 제공하는 것으로서, 상기 캐리어 기판은 표면층 아래에 개방되는 기본 캐비티들 및 각 기본 캐비티의 한계를 정하는 파티션들을 포함하며, 상기 파티션들의 상부 표면들은 캐리어 기판의 제 1 면의 전부 또는 일부를 형성하는, 상기 제공하는 것;

ㆍ 인접한 기본 캐비티들의 그룹을 정의하는 것으로서, 상기 기본 캐비티들의 그룹의 윤곽이, 주 평면에서, 유용한 캐비티의 윤곽에 대응하도록, 상기 정의하는 것;

ㆍ 기본 캐비티들의 그룹의 윤곽 내부에 위치되는 파티션들을 제거함으로써 유용한 캐비티를 형성하고 상기 유용한 캐비티 위에 배열되는 표면층을 해방(free up)하며, 상기 멤브레인을 형성하는 것;

을 포함한다.

단독으로 또는 기술적으로 실현가능한 조합들로 취해지는 본 발명의 다른 유리하고 비제한적인 특징들에 따르면:

ㆍ 파티션들은 기본 캐비티들을 서로 분리하며;

ㆍ 파티션들은 기본 캐비티들 사이의 연통(communication)을 허용하는 파티션들의 네트워크에 따라 주 평면에 분포되고, 각 기본 캐비티는 파티션들의 네트워크의 기본 패턴에 의해 한계가 정해지며;

ㆍ 일반 구조를 제공하는 것은,

o 도너 기판을 제공하는 것,

o 개방된 기본 캐비티들과, 각 기본 캐비티의 한계를 정하는 파티션들과, 캐리어 기판의 상기 제 1 면의 전부 또는 일부를 형성하는 상부 표면들을 포함하는 캐리어 기판을 제공하는 것,

o 캐리어 기판의 제 1 면에서 도너 기판과 캐리어 기판을 접합하는 것,

o 표면층을 형성하기 위해 도너 기판을 박형화하는 것;

을 포함하며;

ㆍ 도너 기판을 제공하는 것은, 표면층을 형성하도록 의도되는 부분인, 도너 기판의 제 1 부분과, 도너 기판의 나머지를 형성하도록 의도되는 부분인, 도너 기판의 제 2 부분 사이에 놓이는 매립 취약 영역(buried fragile region)을 형성하기 위해, 상기 도너 기판에 경종(light species)을 주입하는 것을 포함하며;

ㆍ 도너 기판을 박형화하는 것은 매립 취약 영역을 통해 도너 기판의 나머지로부터 표면층을 분리하는 것을 포함하며;

ㆍ 도너 기판의 상기 제 1 부분의 두께가 0.2 미크론 내지 2 미크론이며;

ㆍ 접합은 한편으로는 도너 기판 및 다른 한편으로는 캐리어 기판의 제 1 면을 분자 접착을 통해 결합하는 것을 포함하며;

ㆍ 기본 캐비티들의 상기 그룹의 윤곽 내부에 위치되는 파티션들을 제거하는 것은, 상기 표면층을 통과하는 적어도 하나의 구멍(aperture)을 형성하기 위한 표면층의 국소 에칭과, 상기 구멍을 통한 상기 파티션들의 화학적 에칭을 포함하며;

ㆍ 적어도 하나의 구멍이 파티션들 바로 위에 형성되며(the at least one aperture is made plumb with the partitions);

ㆍ 구멍이 기본 캐비티들의 그룹의 각 기본 캐비티 바로 위에 형성되며;

ㆍ 기본 캐비티들의 그룹의 윤곽 내부에 위치되는 파티션들을 제거하는 것은, 기본 캐비티들의 그룹의 캐비티들 중 하나로 개방되는 적어도 하나의 구멍을 형성하기 위해 캐리어 기판의 제 2 면의 국소 에칭과, 상기 구멍을 통한 상기 파티션들의 화학적 에칭을 포함하며;

ㆍ 파티션들은 실리콘 산화물, 실리콘 질화물, 단결정 실리콘, 다결정 실리콘, 비정질 실리콘 또는 다공성 실리콘으로부터 선택되는 적어도 하나의 재료를 포함하며;

ㆍ 도너 기판은 적어도 하나의 반도체 또는 압전 재료를 포함한다.

본 발명의 다른 특징들 및 이점들은 본 발명의 다음의 상세한 설명으로부터 명백해질 것이며, 이러한 설명은 다음과 같은 첨부 도면들을 참조하여 주어진다:
도 1a 내지 도 1f는 본 발명에 따라 유용한 캐비티 상에 배열되는 멤브레인을 포함하는 장치를 제작하는 프로세스를 나타낸다.
도 2a 내지 도 2b는 본 발명에 따른 제작 프로세스의 단계들을 나타낸다.
도 3a 내지 도 3c는 본 발명에 따른 제작 프로세스의 다른 단계들을 나타낸다.
도 4a 내지 도 4j는 본 발명에 따른 제작 프로세스의 실시예를 나타낸다.
도 5a 내지 도 5e는 본 발명에 따른 제작 프로세스의 단계들을 나타낸다.

설명에서, 도면들에서의 동일한 참조들이 동일한 유형의 엘리먼트들에 대해 사용될 수 있다. 도면들은, 가독성을 위한, 축척이 아닌 도식적 표현들이다. 특히, z축을 따른 층들의 두께들은 x축 및 y축을 따른 횡방향 치수와 관련하여 스케일링되지 않으며; 서로에 대한 층들의 상대적 두께들이 도면들에서 반드시 준수되는 것은 아니다.

본 발명은 유용한 캐비티(230)(도 1e 및 도 1f)에 걸쳐 있는 멤브레인(210)을 포함하는 장치(200)를 제작하는 프로세스에 관한 것이다. 예를 들어, 상기 장치(200)는 초음파 또는 음향 변환기로 구성될 수 있다.

본 발명에 따른 제작 공정은, 우선, 주 평면 (x, y)에서 연장되고 캐리어 기판(20)의 제 1 면(21) 상에 배열되는 표면층(superficial layer)(10)을 포함하는 일반 구조(100)를 제공하는 단계를 포함한다. 캐리어 기판(20)은 표면층(10) 아래에서 개방된 기본 캐비티들(elementary cavities)(23) 및 주 평면 (x, y)에 수직인 파티션들(24)을 포함하며, 각 기본 캐비티(23)(도 1a, 도 5a)의 한계를 정한다. 파티션들(24)의 상부 표면들은 캐리어 기판(20)의 제 1 면(21)을 적어도 부분적으로 형성한다.

예로서, 비제한적인 방식으로, 파티션들(24)은 실리콘 산화물, 실리콘 질화물, 단결정 실리콘, 다결정 실리콘, 비정질 실리콘 또는 다공성 실리콘으로부터 적어도 하나의 재료를 포함한다.

유리한 제 1 실시예에 따르면, 파티션들(24)은 기본 캐비티들(23)을 서로 완전히 분리한다. 도 1b에서의 평면도에 도시된 바와 같이, 파티션들(24)은 유리하게는 주 평면 (x, y)에서 격자로 편성되는 파티션들을 형성하여, 각각의 기본 캐비티(23)를 그것의 이웃 캐비티들로부터 분리할 수 있고, 따라서 각각의 기본 캐비티(23)의 한계를 정한다.

이 경우, 기본 캐비티(23)는 정사각형 형상으로 표현되지만, 대안적으로 직사각형, 원형 또는 임의의 다른 기하학적 형상을 가질 수 있다.

본 발명의 제 2 실시예에 따르면, 기본 캐비티들(23)은 서로 분리되지 않는다. 파티션들(24)은, 도 5b에 도시된 예와 같이, 파티션들(24)의 네트워크에 따라 주 평면 (x, y)에서 우선적으로 균일한 방식으로 분포된다. 파티션들(24) 중 어느 것도 서로 만나지 않으며 이들은 국소 파티션들 및/또는 기둥들을 형성한다. 이 실시예에서, 기본 캐비티(23)는 파티션들(24)의 네트워크의 기본 패턴(23e) 내부의 캐비티를 지칭한다. 도 5b의 예에서, 기본 패턴(23e)은 4개의 인접한 파티션들(24)에 의해 가상적으로 정의되는 정사각형 패턴에 대응하며; 기본 캐비티(23)는 4개의 인접한 파티션들(24)에 의해 한계가 정해지고 이 기본 패턴(23e)의 내부 영역에 대응한다.

파티션(24)의 (주 평면 (x, Y)에서의) 상부 표면은 이 경우 정사각형 형상으로 표시되지만, 그것은 직사각형, 원형 또는 임의의 다른 기하학적 형상을 가질 수 있다. 파티션들(24)은 또한 그리드 네트워크 또는 다른 균일한 분포에 따라 분포될 수 있다. 예로서, 비제한적인 방식으로, 주 평면 (x, y)에서 파티션(24)의 치수는 대략 5 미크론, 7 미크론, 10 미크론 또는 15 미크론일 수 있다.

다음으로, 제조 프로세스는 인접한 기본 캐비티들(23)의 그룹(23g)을 정의하는 단계를 포함하며, 그것의 외부 윤곽은 주 평면 (x, y)에서 유용한 캐비티(230)의 윤곽에 대응한다(도 1c, 도 5c). 물론, 이 경우 적어도 하나의 그룹(23g)의 기본 캐비티들에 대한 정의가 참조되는데, 실제로, 100㎜와 300㎜ 사이의 직경을 갖는 캐리어 기판(20)으로부터 형성되는 일반 구조(100)의 경우, 결정된 분포에 따라 주 평면 (x, y)에서 복수의 그룹들(23g)이 정의될 것이다.

이 정의 단계는 의도된 장치(200)의 유형에 의존하고, 특히 주 평면 (x, y)에서 유용한 캐비티(캐비티들)(230)의 필요한 횡방향 치수에 의존하며; 이러한 횡방향 치수는 수십 미크론으로부터 수백 미크론 또는 수 밀리미터까지 다양할 수 있다. 정의 단계는 또한 상기 장치(200)에 필요한 유용한 캐비티들 사이의 간격에 의존하는데: 이 간격은 예를 들어 수십 미크론으로부터 수백 미크론 또는 수 밀리미터까지 다양할 수 있다.

이 정의 단계 및 후속 단계들은 장치 제조업체에 의해 우선적으로 수행될 수 있으며, 기판 제조업체는 일반 구조(100)를 제공할 책임만 있음에 유의할 것이다. 대안적으로, 기판 제조업체는 클라이언트의 요청 및 후자에 의해 설정되는 사양들에 따라 정의 단계를 구현할 수 있다.

다음으로, 본 발명에 따른 제작 프로세스는 기본 캐비티들(23)의 그룹(23g)의 윤곽 내부에 위치되는 파티션들(24)을 제거하는 단계를 포함하며; 상기 파티션들은 이후 임시 파티션들(24g)이라 불릴 것이다.

임시 파티션들(24g)의 제거는 유리하게는 기본 캐비티들의 그룹(23g)의 정의된 영역에서 상기 표면층(10)을 통과하는 적어도 하나의 구멍(13)을 형성하기 위해 표면층(10)의 국소 에칭을 포함한다(도 2a 및 도 2b).

이러한 국소 에칭은 포토리소그래피 및 건식 또는 습식 화학적 에칭에 의해 수행될 수 있다. 특히, 표면층(10)의 자유 면(12') 상에 증착되는 마스크(미도시)는 구멍들(13)을 형성하기 위해 그리고 자유 표면(12')의 나머지를 보호하기 위해 에칭될 영역들의 한계를 정하는 것을 가능하게 한다. 기본 캐비티들(23)의 형성 동안 캐리어 기판(20)의 주변에 그리고/또는 그것의 제 1 면(21) 상에 그리고/또는 제 2 면(22)의 절단 경로들(cutting lanes)을 위해 제공되는 영역들에 정의되는 정렬 마크들은, 이 제거 단계 동안 상기 파티션들(24) 및 매립된 캐비티들(23)에 대해 정확한 위치결정이 달성되는 것을 허용한다는 점에 유의할 것이다. 이러한 마크들은 또한 장치(200)의 유용한 캐비티(캐비티들)(230)에 대한 정렬을 필요로 하는 후속 단계들에 대해 사용될 수 있다.

도 2b에 도시된 제 1 변형예에 따르면, (적어도 하나의) 구멍(13)은 임시 파티션들(24g) 바로 위에 형성된다.

특히 본 발명의 제 1 실시예에 대해 사용될 수 있는 제 2 변형예에 따르면, 구멍(13)은 기본 캐비티들의 그룹(23g)의 기본 캐비티들(23) 중 적어도 하나(도시되지 않음) 바로 위에 형성된다.

전술한 변형예들의 경우, 예를 들어 진공 하에서 또는 제어된 분위기에서 다결정 실리콘을 증착함으로써 (적어도 하나의) 구멍(13)을 다시 밀봉하는 것이 가능하다.

제 3 변형예(미도시)에 따르면, 임시 파티션들(24g)을 제거하는 것은, 캐리어 기판(20)의 제 2 면(22)을 기본 캐비티들(23)의 그룹(23g)의 캐비티들까지 국소 에칭함으로써 적어도 하나의 구멍(13)을 형성하는 것을 포함할 수 있다. 유리하게는, 제 2 면(22)에서의 그러한 에칭은 MEMS 디바이스(200)의 제작의 마지막에, 특히 캐리어 기판(20)이 예를 들어 400, 200, 100, 50 미크론 이하로 박형화될 때, 수행된다. 이것은 알려진 화학적 에칭 기법들을 사용하여 접근 가능한 구멍의 에칭된 두께/치수의 비율 내에서 유지하면서 작은 크기의 구멍(13)이 생성되는 것을 허용한다. 이러한 변형예는 구멍(13)이 멤브레인을 통과하는 것을 방지함으로써 멤브레인(기본 캐비티들(23)의 그룹(23g) 바로 위에 위치하는 표면층(10)의 부분)이 손상되지 않은 상태로 남도록 허용한다는 점에 유의할 것이다.

다음으로, 언급된 변형예들 중 하나에서, 파티션들(24)의 재료를 공격하기에 적합한 건식 또는 습식 화학적 에칭이 구멍(13)을 통해 수행되어, 임시 파티션들(24g)(도 1d, 도 5d)을 제거하고 전체 유용한 캐비티(230)에 걸쳐 (멤브레인(210)을 형성하는) 표면층(10)을 해방(free up)한다.

임시 파티션들(24g)을 제거하기 위한 단계의 마지막에, 유용한 캐비티(230)(도 1e)에 걸쳐 있는 멤브레인(210)을 포함하는 장치(200)가 획득된다.

이 장치(200)에 대한 본 발명에 따른 제작 프로세스는 소위 일반 구조(100)의 사용에 의해 단순화되며, 이는 그것의 개발 동안 기하학적 구조 및 유용한 캐비티들(230)의 분포에 대한 지식을 필요로 하지 않는다. 일반 구조(100)는 복수의 기본 캐비티들(23) 및 복수의 파티션들(24)을 포함하며, 이들 중 일부(24g)는 하나(이상)의 기본 캐비티 그룹(그룹들)(23g)으로부터 정의되는 하나(이상)의 유용한 캐비티(캐비티들)(230)를 형성하기 위해 제거되도록 의도되므로 임시적이다.

일반 구조(100)가 파티션들(24)에 의해 서로 분리된 기본 캐비티들(23)을 포함하는 본 발명의 제 1 실시예에서, 임시 파티션들(24g)의 제거 후에 유용한 캐비티(230) 위에 위치되는 멤브레인(210)은 그것의 전체 둘레에 걸쳐 파티션들(24)에 의해 유지된다(도 1d 및 도 1e). 일반 구조(100)의 파티션들(24)이 기본 캐비티들(23)을 상호 분리하지 않는 본 발명의 제 2 실시예에서, 임시 파티션들(24g)의 제거 후에 유용한 캐비티(230) 위에 위치되는 멤브레인(210)은 그것의 둘레에 걸쳐 파티션들(24)에 의해 국소적으로 유지된다(도 5d 및 도 5e). 실시예들 중 하나는 의도된 장치(200)의 유형에 따라 구상될 수 있다.

그러므로, 일반 구조(100)는 기본 캐비티들(23)의 그룹(23g)으로부터 형성될 수 있는 유용한 캐비티들(230)의 다양한 토폴로지들에 기초하여 다수의 장치들(200)을 제작하는 데 사용될 수 있다는 이점을 갖는다.

더욱이, 임시 파티션들(24g)을 제거함으로써 유용한 캐비티(230)를 개발하는 것은, 재료의 작은 제거, 감소된 폭을 갖는 파티션들을 필요로 한다는 점에서 유리하며, 이는 에칭 시간을 제한하고 유용한 캐비티(230)에 대한 정확한 치수를 달성할 수 있게 한다.

제작 프로세스(실시예와 무관)는 또한 표면층(10) 상에, 특히 멤브레인(210) 상에 그리고 그 주변에 장치(200)를 제작하기 위한 부가적인 단계들을 포함할 수 있다. 이러한 부가적인 단계들은 특히 각 멤브레인(210) 위에 예를 들어 전극들(220)을 정의 및 형성하기 위해 포토리소그래피, 에칭 및 절연 및/또는 전기 전도성 층들을 증착하는 단계들을 포함할 수 있다(도 1f).

이러한 부가적인 단계들은, 전체 구조(100)에 걸쳐 (주 평면 (x, y)에서) 상기 근본 임시 파티션(24g)의 결과로서 표면층(10)의 기계적 강도를 활용하기 위해, 임시 파티션들(24g)을 제거하는 단계 전에 대안적으로 수행될 수 있다.

본 발명을 구현하는 유리한 모드에 따르면, 일반 구조(100)를 제공하는 단계는 먼저 도너(donor) 기판(1)을 제공하는 것을 포함한다. 도너 기판(1)은 캐리어 기판(20)에 접합되도록 의도되는 전방 면(11) 및 후방 면(12)을 갖는다. 예로서, 비제한적인 방식으로, 도너 기판(1)은 아마도 적어도 하나의 반도체, 예를 들어 실리콘, 실리콘 카바이드 등, 또는 압전 재료, 예를 들어 리튬 탄탈레이트, 리튬 니오베이트, 알루미늄 질화물, 아연 산화물, PZT 등을 포함할 것이다.

둘째, 일반 구조(100)를 제공하는 단계는 도너 기판(1)에 접합되도록 의도되는 제 1 면(21) 및 제 2 면(22)을 포함하는 캐리어 기판(20)을 제공하는 것을 포함한다. 캐리어 기판은 제 1 면(21)에 개방되는 기본 캐비티(23) 및 파티션들(24)을 더 포함하고, 그것의 상부 표면은 제 1 면(21)의 전부 또는 일부를 형성한다.

비제한적인 예로서, 캐리어 기판(20)은 실리콘, 유리, 사파이어 등을 포함할 수 있다.

주 평면 (x, y)에서 기본 캐비티들(23)의 형상은 원형, 정사각형, 직사각형 또는 다각형일 수 있다. 주 평면 (x, y)에서 기본 캐비티들(23)의 면 치수는 유리하게는 50 미크론 미만, 25 미크론 미만 또는 10 미크론 미만이다. 파티션들(24)의 폭에 대응하는 기본 캐비티들(23) 사이의 간격은 1 미크론으로부터 수십 미크론까지 다양할 수 있다. 예로서, 비제한적인 방식으로, 파티션들(24)의 폭은 대략 5 미크론, 7 미크론, 10 미크론 또는 15 미크론일 수 있다. 파티션들(24)의 상부 표면은 원형, 정사각형, 직사각형 또는 다각형 형상을 가질 수 있다.

주 평면 (x, y)에 수직인 z축을 따른 기본 캐비티들(23)의 깊이(또한 파티션들(24)의 높이에 대응)는, 의도된 장치(200)에 따라, 수십 나노미터로부터 수십 미크론 또는 수십 미크론까지 다양할 수 있다.

셋째, 일반 구조(100)를 제공하는 단계는 도너 기판(1)의 전방 면(11)과 캐리어 기판(20)의 제 1 면(21)을 접합하는 것을 포함한다. 접합 동작은 우선적으로 분자 접착에 의한 직접 결합을 포함한다. 종래 기술에서 잘 알려진 분자 접착의 원리는 여기서 더 자세히 설명되지는 않을 것이다. 양호한 품질의 접합부를 획득하기 위해서는, 접합될 기판들이 매우 우수한 표면 마감(청결도, 낮은 거칠기 등)을 가져야 한다.

유리하게는, 양호한 품질의 접합부를 보장하기 위해, 접합 단계는 상기 표면들이 접촉되기 전에 도너 기판(1) 및 캐리어 기판(20)의 접합될 표면들을 세정하는 것을 포함한다. 예를 들어, 마이크로일렉트로닉스, 특히 실리콘 기반 기판들에 사용되는 종래의 시퀀스는 중간 헹굼을 이용하는 오존 세정, SC1 세정(SC1은 Standard Clean 1의 약어) 및 SC2 세정(SC2는 Standard Clean 2의 약어)을 포함한다. 접합될 표면들은 또한, 상기 표면들 사이의 높은 결합 에너지를 촉진하기 위해, 접촉되기 전에 예를 들어 플라즈마를 사용하여 활성화될 수 있을 것이다.

선택적으로, 도너 기판(1) 및/또는 캐리어 기판(20)은, 결합 품질 및 그들의 인터페이스의 결합 에너지를 촉진하기 위해, 각각 전방 면(11) 상에 그리고/또는 제 1 면(21) 상에 결합층을 포함할 수 있을 것이다.

넷째, 일반 구조(100)를 제공하는 단계는 표면층(10)을 형성하기 위한 도너 기판(1)의 박형화를 포함한다.

이러한 유리한 구현예의 모드의 제 1 변형예에 따르면, 도너 기판(1)의 박형화는 그것의 후방 면(12)에서의 기계적 연마에 의해, 화학적 기계 연마에 의해 그리고/또는 화학적 에칭에 의해 수행된다. 박형화 단계의 마지막에, 캐리어 기판(20) 상에 배열되고 박형화된 자유 면(12')을 갖는 표면층(10)이 획득된다(도 1a).

이 변형예에 따르면, 표면층(10)의 두께는 수 미크론 내지 수십 또는 수백 미크론일 수 있다.

이러한 유리한 구현예의 모드의 제 2 변형예에 따르면 스마트 컷(Smart Cut^TM) 프로세스를 사용하여 박형화가 수행되는데, 이것은 경량 이온들(light ions)의 주입과 주입된 영역에서의 분리를 기초한다.

따라서, 이러한 제 2 변형예에 따르면, 도너 기판(1)을 제공하는 전술한 단계는, 표면층(10)을 형성하도록 의도되는 부분인, 도너 기판(1)의 제 1 부분(3)과, 도너 기판의 나머지를 형성하도록 의도되는 부분인, 도너 기판의 제 2 부분(4) 사이에 놓이는 매립 취약 영역(2)을 형성하기 위해, 상기 도너 기판(1)에 경종을 주입하는 것을 포함한다(도 3a) 바람직하게는, 중간층(5)은 주입 전에 도너 기판(1)의 전방 면(11) 상에 배열된다. 이 중간층(5)은 접합 단계 전에 접합층에 의해 유지, 제거 및/또는 대체될 수 있다.

제 1 부분(3), 따라서 미래의 표면층(10)의 두께는 경량 종(예를 들어, 수소 또는 헬륨)의 주입 에너지에 의존한다. 유리하게는, 주입 에너지는 도너 기판(1)의 제 1 부분(3)이 약 0.2 미크론 내지 2 미크론의 두께를 갖도록 선택된다.

다음으로, 도너 기판(1)은 프로세스의 접합 단계에 따라 캐리어 기판(20)에 접합된다(도 3b).

여전히, 이러한 제 2 변형예에 따르면, 도너 기판(1)을 박형화하는 단계는 매립 취약 영역(2)에서 표면층(10)(분리된 제 1 부분(3)에 의해 형성됨) 및 도너 기판(1)의 나머지(4)를 분리하는 것을 포함한다(도 3c). 이러한 분리는 바람직하게는 수백 도와 700°C 사이로 구성되는 온도에서 열처리하는 동안 발생한다. 대안적으로, 기계적 응력에 의해 열처리 후에 기계적으로 보조되거나 달성될 수 있다.

박형화 단계의 마지막에, 캐리어 기판(20)으로 전사되는 표면층(10)이 획득된다(도 3c). 스마트 컷 프로세스가 탁월한 두께 균일성이 획득되는 얇은 층들을 허용한다는 것은 상기될 것이다.

스마트 컷 프로세스를 사용하여 전사되는 표면층(10)의 두께가 불충분한 특정의 경우, 후술하는 마무리 프로세스 동안, 예를 들어 에피택셜 성장 또는 다른 알려진 증착 프로세스들에 의해 표면층(10)의 자유 표면(12') 상에 부가적인 층을 증착함으로써 이 두께를 다시 증가시킬 수 있다.

상기 언급된 박형화 변형예들 양방 모두에서, 표면층(10)이 캐리어 기판(20) 상에 배열될 때, 박형화 단계는 결정 품질(층으로부터의 결함들의 제거), 표면 품질(자유 표면(12')으로부터의 잔류 거칠기의 제거)을 개선하기 위한, 그리고/또는 표면층(10)의 두께를 수정하기 위한, 마무리 처리를 포함할 수 있다. 이 마무리 처리는 하나 이상의 열처리들, 화학적 기계 연마들, 화학적 에칭들, 에피택셜 성장 및/또는 부가적인 층의 증착을 포함할 수 있을 것이다.

구현예의 예시

본 예시에서, 의도된 장치(200)는 대략 면 당 104 미크론 및 깊이가 1 미크론인 정사각형 형상을 갖는 유용한 캐비티(230)에 걸쳐 있는 1.5 미크론의 두께를 갖는 실리콘 멤브레인(210)을 필요로 한다.

본 발명에 따른 제작 공정은 먼저 1.5 미크론의 실리콘 표면층과 면당 20 미크론의 정사각형 형상, 깊이가 1 미크론이고 8 미크론만큼 이격된 기본 캐비티들(23)을 포함하는 일반 구조(100)의 제공을 제안한다.

도너 기판(1)은 실리콘으로 이루어진 기판이다(도 4a). 예를 들어 약 100㎚의 실리콘 산화물 층(5)이 경종의 주입 전에 전방 면(11) 상에 (예를 들어 열 산화에 의해) 형성된다. 주입 에너지는 7^E16/㎠ 의 양의 수소 종으로 210keV로 설정된다. 따라서, 기판(1)의 제 1 부분(3)과 제 2 부분(4) 사이의 주 평면 (x, y)에 놓여 있고 대략 1.9 미크론의 깊이에 위치되는 매립 취약 영역(2)이 형성된다.

산화물 층(5)은 캐리어 기판(20)에 접합하는 단계 이전에 보존되거나 제거될 수 있을 것이다.

캐리어 기판(20)은 실리콘으로 이루어진 기판이다. 2 미크론의 두께를 갖는 열 산화물 층(24a)이 상기 기판(20) 상에 형성된다. 이 열 산화물 층(24a)은 기판(20)의 제 1 면(21) 및 제 2 면(22) 상에 형성된다. 제 2 면(22) 상에 존재하는 열 산화물 층은 사정들에 따라 전체적으로 또는 부분적으로 보존되거나 제거될 수 있을 것이다. 대안적으로, 산화물 층은 캐리어 기판(20)의 제 1 면(21) 상에만 (알려진 증착 기법을 사용하여) 증착될 수 있을 것이다.

다음으로, 포토리소그래피에 의해, 마스크(25)는 캐리어 기판(20)의 제 1 면(21) 상에 정의되며, 열 산화물 층(24a)이 에칭될 수 있을 마스킹되지 않은 영역들 및 상기 층(24a)이 보호될 마스킹된 영역들을 포함한다(도 4b). 정렬 마크들은 또한, 그들이 표면층(10) 아래에 매립될 때, 기본 캐비티들(23)의 좌표들을 재결정하는 것을 목표로 하게 될 후속 포토리소그래피 단계들을 위해, 캐리어 기판(20)의 주변부 상에 그리고/또는 절단 레인들의 영역들에 정의된다는 점에 유의할 것이다.

마스킹되지 않은 영역들은 일반 구조(100)의 기본 캐비티(23)의 크기 및 목표 평면 분포에 따라 정의된다. 이러한 마스킹되지 않은 영역에서, 열 산화물 층(24a)의 건식 또는 습식 화학적 에칭은 그 두께, 즉 2 미크론을 통해 바로 수행된다(도 4c). 다음으로, 마스크(25)가 제거된다(도 4d).

일반적으로, 이 예에서, 각각의 기본 캐비티(23)는 면 당 20 미크론으로 측정되고, 8 미크론의 폭의 그리드에 분포되는 파티션들(24)은 기본 캐비티들(23)을 서로 분리한다(도 4e).

세정 및 활성화 시퀀스 후, 도너 기판(1)의 전방 면(11)과 캐리어 기판(20)의 제 1 면(21)이 접촉하며 분자 접착에 의해 결합된다(도 4f). 직접 결합은 주변 분위기 또는 제어된 분위기(가스의 압력 및 성질) 하에서 수행될 수 있을 것이다. 결합 인터페이스를 통합하기 위한 어닐링이 약 350°C의 온도에서 결합된 구조에 적용될 수 있다.

매립 취약 구역(2)을 통한 분리는 약 500℃의 온도에서의 분리 열처리 도중에 수행된다.

다음으로, 이것은 캐리어 기판(20)의 복수의 기본 캐비티들(23) 상에 배열되는 표면층(10)을 포함하는 일반 구조(100)를 초래한다(도 4g).

열 산화 프로세스 및 화학적 기계 연마와 같은 마무리 프로세스 동작들은, 바람직하게는 전사된 표면층(10)이 우수한 표면 및 구조적 품질을 갖는 것을 보장하기 위해 그리고 1.5 미크론의 두께를 획득하기 위해, 수행된다.

다음으로, 주 평면에서, 외부 윤곽이 유용한 캐비티(230)의 윤곽에 대응하는, 인접한 기본 캐비티들(23)의 적어도 하나의 그룹(23g)을 정의하는 단계가 수행된다. 도 4h에 도시된 바와 같이, 대략 면 당 104 미크론의 유용한 캐비티(230)를 형성하기 위해 16개의 기본 캐비티들(23)의 그룹(23g)이 정의된다. 이러한 16개의 기본 캐비티들(23)을 분리하는 파티션들은 제작 프로세스의 다음 단계 동안 제거되도록 의도되는 임시 캐비티들(24g)이다.

임시 파티션들(24)을 제거하는 단계를 위해, 예를 들어 실리콘 질화물로 이루어진 마스크(14)는, 표면층(10)을 통과하는 구멍들(13)이 형성될 마스크되지 않은 영역들의 한계를 정하기 위해, 캐리어 기판(20) 상에 제공되는 정렬 마크들을 사용하여 포토리소그래피에 의해 정의되며, 표면층(10)의 자유 면(12)의 나머지는 마스킹되어 보호된다. 실리콘으로 이루어진 표면층(10)의 건식 또는 습식 국소 에칭은 구멍들(13)을 형성하기 위해 수행되며, 여기서 각 구멍(13)의 단면적은 파티션들(24g)의 상부 표면보다 작도록 선택되며(도 4i), 임시 파티션들(24g)을 형성하는 그리드의 교차점들에 위치결정된다.

구멍들(13)의 존재 시에, 화학적 에칭, 예를 들어 불화 수소산(HF: hydrofluoric acid) 증기에 기초한 건식 화학적 에칭이 수행되어, 임시 파티션들(24g)이 이루어지는 열 산화물을 제거하므로, 멤브레인(210)을 형성하기 위해 전체 유용한 캐비티(230)를 가로지르는 표면층(10)을 해방(free up)한다.

마스크(14)는 임시 파티션들(24g)의 화학적 에칭 전 또는 파티션들(24g)을 제거하는 단계의 마지막에 제거될 수 있다.

임시 파티션들(24g)을 제거하는 단계를 위해 선택되는 프로세스에 따라, 유용한 캐비티(230)를 정의하는 파티션들(24)에서 과잉 에칭이 수행될 수 있으며, 따라서 상기 유용한 캐비티(230)의 치수 및 연관된 멤브레인(210)의 치수를 실질적으로 수정함에 유의할 것이다. 그러므로, 적절한 치수를 갖는 유용한 캐비티(230)를 획득하기 위해 임시 파티션들(24g)을 제거하는 단계를 위해 선택되는 프로세스를 과잉 에칭 및/또는 적응시키는 이러한 잠재적인 효과들을 고려할 필요가 있을 것이다.

다음으로, 구멍들(13)은 필요한 경우 다시 밀봉될 수 있다.

이것은 유용한 캐비티(230)에 걸쳐 있는 멤브레인(210)을 포함하는 의도된 장치(200)를 생성하고, 표면층(10)(멤브레인(210))의 두께 및 유용한 캐비티(230)의 기하학적 구조는 위에서 설명된 사양들을 준수한다.

물론, 본 발명은 설명된 구현예의 모드들 및 예시들에 제한되지 않으며, 청구항들에 의해 정의되는 본 발명의 범위를 벗어나지 않는 변형 실시예들이 이에 도입될 수 있다.

Claims (13)

1. 유용한 캐비티(230)에 걸쳐 있는(overhang) 멤브레인(210)을 포함하는 장치(200)의 제작 프로세스로서,
   주 평면 (x, y)에서 연장되고 캐리어 기판(20)의 제 1 면(21) 상에 배열되는 표면층(10)을 포함하는 일반 구조(100)를 제공하는 단계 ― 상기 캐리어 기판(20)은 상기 표면층(10) 아래에 개방되는 기본 캐비티들(elementary cavities)(23) 및 각 기본 캐비티(23)의 한계를 정하는 파티션들(24)을 포함하며, 상기 파티션들(24)은 상기 캐리어 기판(20)의 상기 제 1 면(21)의 전부 또는 일부를 형성하는 상부 표면들을 가짐 ―;
   인접한 기본 캐비티들(23)의 그룹(23g)을 정의함으로써 상기 기본 캐비티들(23)의 상기 그룹(23g)의 윤곽이, 상기 주 평면 (x, y)에서, 상기 유용한 캐비티(230)의 윤곽에 대응하도록 하는 단계;
   상기 기본 캐비티들(23)의 상기 그룹(23g)의 윤곽 내부에 위치되는 파티션들(24g)을 제거함으로써, 상기 유용한 캐비티(230)를 형성하고 상기 유용한 캐비티(230) 위에 배열되는 상기 표면층(10)을 해방(free up)하고, 상기 멤브레인(210)을 형성하는 단계;를 포함하는, 제작 프로세스.
2. 제 1 항에 있어서,
   상기 파티션들(24)이 상기 기본 캐비티들(23)을 서로 분리하는, 제작 프로세스.
3. 제 1 항에 있어서,
   상기 파티션들(24)은 상기 기본 캐비티들(23) 사이의 연통을 허용하는 파티션들의 네트워크에 따라 상기 주 평면 (x, y)에 분포되고, 각 기본 캐비티(23)는 상기 파티션들의 네트워크의 기본 패턴(23e)에 의해 한계가 정해지는, 제작 프로세스.
4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
   상기 일반 구조(100)를 제공하는 단계는,
   도너 기판(1)을 제공하는 단계;
   상기 개방된 기본 캐비티들(23) 및 각 기본 캐비티(23)의 한계를 정하는 상기 파티션들(24)을 포함하는 상기 캐리어 기판(20)을 제공하는 단계 ― 상기 파티션들(24)의 상부 표면들은 상기 캐리어 기판(20)의 상기 제 1 면(21)의 전부 또는 일부를 형성함 ―;
   상기 캐리어 기판(20)의 상기 제 1 면(21)에서 상기 도너 기판(1)과 상기 캐리어 기판(20)을 접합하는 단계;
   상기 표면층(10)을 형성하기 위해 상기 도너 기판(1)을 박형화하는 단계;를
   포함하는, 제작 프로세스.
5. 제 4 항에 있어서,
   상기 도너 기판(1)을 제공하는 단계는,
   상기 표면층(10)을 형성하도록 의도되는 부분인, 상기 도너 기판(1)의 제 1 부분(3)과, 상기 도너 기판(1)의 나머지를 형성하도록 의도되는 부분인, 상기 도너 기판(1)의 제 2 부분(4) 사이에 놓이는 매립 취약 영역(buried fragile region)(2)을 형성하기 위해, 상기 도너 기판(1)에 경종(light species)을 주입하는 것을 포함하며,
   상기 도너 기판(1)을 박형화하는 단계는,
   상기 매립 취약 영역(2)을 통해 상기 도너 기판(1)의 나머지(4)로부터 상기 표면층(10)을 분리하는 것을 포함하는, 제작 프로세스.
6. 제 5 항에 있어서,
   상기 도너 기판(1)의 상기 제 1 부분(3)의 두께가 0.2 미크론 내지 2 미크론인, 제작 프로세스.
7. 제 4 항 내지 제 6 항 중 어느 한 항에 있어서,
   상기 접합하는 단계는,
   한편으로는 상기 도너 기판(1)을 그리고 다른 한편으로는 상기 캐리어 기판(20)의 상기 제 1 면(21)을 분자 접착에 의해 결합하는 것을 포함하는, 제작 프로세스.
8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
   상기 기본 캐비티들(23)의 상기 그룹(23g)의 윤곽 내부에 위치되는 상기 파티션들(24g)을 제거하는 것은, 상기 표면층(10)을 통과하는 적어도 하나의 구멍(13)을 형성하기 위한 상기 표면층(10)의 국소 에칭과, 상기 구멍(13)을 통한 상기 파티션들(24g)의 화학적 에칭을 포함하는, 제작 프로세스.
9. 제 8 항에 있어서,
   상기 적어도 하나의 구멍(13)은 상기 파티션들(24g) 바로 위에 형성되는, 제작 프로세스.
10. 제 8 항에 있어서,
    상기 구멍(13)은 상기 기본 캐비티들의 그룹(23g)의 각 기본 캐비티(23) 바로 위에 형성되는, 제작 프로세스.
11. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 기본 캐비티들(23)의 상기 그룹(23g)의 윤곽 내부에 위치되는 상기 파티션들(24g)을 제거하는 것은, 상기 기본 캐비티들(23)의 상기 그룹(23g)의 캐비티들(23) 중 하나로 개방되는 적어도 하나의 구멍(13)을 형성하기 위해 상기 캐리어 기판(20)의 제 2 면(22)의 국소 에칭과, 상기 구멍(13)을 통한 상기 파티션들(24g)의 화학적 에칭을 포함하는, 제작 프로세스.
12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 파티션들(24)은 실리콘 산화물, 실리콘 질화물, 단결정 실리콘, 다결정 실리콘, 비정질 실리콘 또는 다공성 실리콘으로부터 선택되는 적어도 하나의 재료를 포함하는, 제작 프로세스.
13. 제 4 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 도너 기판(1)이 적어도 하나의 반도체 또는 압전 재료를 포함하는, 제작 프로세스.

Images