TW202438436A - 用於製作包含複數個埋置空腔之結構之方法 - Google Patents
用於製作包含複數個埋置空腔之結構之方法 Download PDFInfo
- Publication number
- TW202438436A TW202438436A TW113107667A TW113107667A TW202438436A TW 202438436 A TW202438436 A TW 202438436A TW 113107667 A TW113107667 A TW 113107667A TW 113107667 A TW113107667 A TW 113107667A TW 202438436 A TW202438436 A TW 202438436A
- Authority
- TW
- Taiwan
- Prior art keywords
- zone
- donor substrate
- plane
- functional
- weakened plane
- Prior art date
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
- B81C1/00158—Diaphragms, membranes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
- B81C2201/0191—Transfer of a layer from a carrier wafer to a device wafer
- B81C2201/0192—Transfer of a layer from a carrier wafer to a device wafer by cleaving the carrier wafer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Element Separation (AREA)
- Powder Metallurgy (AREA)
Abstract
本發明係有關一種用於製造包含複數個空腔之一結構之方法,該些空腔被侷限在一薄層與一支撐底材間,該方法包括以下步驟:a) 提供一供體底材及一支撐底材;b) 將第一輕質元素植入該供體底材以形成一均勻埋置弱化平面,該均勻埋置弱化平面與該供體底材之正面界定出待移轉之該薄層;c) 將第二元素局部植入該供體底材以便將該第二元素僅導入該均勻埋置弱化平面之第二區中,從而形成一功能性埋置弱化平面,該功能性埋置弱化平面呈現:第一區包含該第一輕質元素但不包含該第二元素,且第二區包含該第一輕質元素及該第二元素;d) 形成複數個空腔使其開口在該供體底材或該支撐底材的正面上;e) 經由直接鍵合,使該供體底材及該支撐底材沿着各自的正面接合,以形成一鍵合結構,在該鍵合結構中,該些空腔與該功能性埋置弱化平面之第一區或第二區垂直;f) 對該鍵合結構施加一熱處理,以造成沿着該功能性埋置弱化平面的自發分離,從而一方面形成該結構,另一方面形成該供體底材之剩餘部。
Description
本發明係有關微電子及機電微系統領域。詳細而言,本發明涉及一種用於集體製造埋置在一結構內的複數個空腔之方法,該結構包含支撐底材及薄層,所述空腔被侷限在支撐底材與薄層之間。
MEMS元件(MEMS為微機電系統之縮寫)廣泛用於製造各種感測器供多種應用:例如可製成壓力感測器、麥克風、射頻開關、電聲換能器、超音波換能器(例如壓電微機電超音波換能器(Piezoelectric Micromachined Ultrasonic Transducer;PMUT))等。此等諸多MEMS元件係基於懸空於空腔上之一撓性薄膜。在操作時,與物理參數(例如,在pMUT情況下的聲波傳播)相關的薄膜的撓度(deflection)被轉換成電訊號,或反之亦然(取決於元件處於接收器或發射器模式)。
已知有多種層移轉方法可用於獲得一結構使其包含懸空於複數個空腔之一薄層(其將形成上述薄膜)。此等方法有利地經由直接鍵合(亦即不添加黏著劑物質),使一供體底材及一支撐底材沿着其各自的正面接合。二底材當中一者常規上為支撐底材,其包括開口在支撐底材正面上的空腔。在接合步驟期間,此等空腔由於兩個底材的分子黏著作用而被密封起來。供體底材薄化步驟使得薄層被移轉至支撐底材上。此薄化步驟尤其可基於Smart Cut
TM技術,所述技術採用將輕質元素植入供體底材中而形成的一埋置弱化平面,所述平面與供體底材之正面一起界定出待移轉之薄層(通常厚度小於2 μm)。衆所周知,透過熱活化及/或機械活化,埋置弱化平面中微裂隙(micro-fissures)的生長會導致分離沿著該平面發生,從而使得薄層移轉至支撐底材上。供體底材的其餘部份可重新用於後續的層移轉。
然而因空腔的存在,獲得高品質的薄層移轉成爲一個複雜的問題,垂直於空腔之處無補強效應(stiffening effect)。此處的補強效歸因於與薄層接觸的支撐底材正面。
因此,垂直於空腔之埋置弱化平面中微裂隙的生長,可能產生氣泡或甚至局部剝落(local exfoliations)現象,所述現象對薄層造成不可逆的破壞,相當於移轉缺陷(transfer defects)。
空腔尺寸越大,越難確保移轉品質。空腔的橫向尺寸目標通常為約幾微米至幾十微米,這是對薄層厚度保持小於2 μm的情況而言。
本發明提出一種用於集體製造包括複數個埋置空腔之一結構之方法,一高品質薄層懸空於所述埋置空腔上方,該薄層表現出極少的移轉缺陷。該方法係基於形成所謂的功能性埋置弱化平面,該平面之特徵及性質在第一區與第二區彼此不同,其具有或不具有補強效應:目的在於使這兩個區中微裂隙的成熟去相關(decorrelate),以促進薄層的高品質移轉。
本發明係有關一種用於製造包含複數個空腔之一結構之方法,該些空腔被侷限在一薄層與一支撐底材間,該方法包括以下步驟:
a) 提供一供體底材及一支撐底材,各底材分別具有一正面及一背面;
b) 將第一輕質元素植入該供體底材以形成一均勻埋置弱化平面,該均勻埋置弱化平面與該供體底材之正面界定出待移轉之該薄層;
c) 將第二元素局部植入該供體底材以便將該第二元素僅導入該均勻埋置弱化平面之第二區中,從而形成一功能性埋置弱化平面,該功能性埋置弱化平面呈現:
第一區包含該第一輕質元素但不包含該第二元素,且
第二區包含該第一輕質元素及該第二元素;
d) 形成複數個空腔使其開口在該供體底材或該支撐底材的正面上;
e) 經由直接鍵合,使該供體底材及該支撐底材沿着各自的正面接合,以形成一鍵合結構,在該鍵合結構中,該些空腔垂直於該功能性埋置弱化平面之第一區或第二區;
f) 對該鍵合結構施加一熱處理,以造成沿着該功能性埋置弱化平面的自發分離,從而一方面形成該結構,另一方面形成該供體底材之剩餘部。
依照本發明之有利特徵,其可單獨實施或根據任何可行組合實施:
所述植入步驟c)係在一光罩設置在該供體底材之正面上,且該光罩垂直於該功能性埋置弱化平面之第一區的情況下進行;
步驟d)的形成該些空腔係經由設置在該支撐底材正面上之一光罩對該正面局部蝕刻而進行;
在步驟c)之後,步驟d)的形成該些空腔涉及垂直於該第二區而對該供體底材之正面進行蝕刻,該第一區受該光罩保護而不被蝕刻;
該方法包括,在步驟d)之後,以及在移除該光罩之後,在該供體底材之正面上進行第三元素局部植入之步驟c’),該第三元素因此被植入該功能性埋置弱化平面之第一區中,以及被植入位於該功能性埋置弱化平面之第二區下方且與該第二區有一定距離之另一埋置平面中;
步驟d)的形成該些空腔係在步驟c)之前進行,且步驟d)包括:
將一光罩設置在該供體底材之正面上,使其垂直於該功能性埋置弱化平面之第二區,該功能性埋置弱化平面將在後面的步驟c)形成,以及
垂直於該第一區而對該供體底材之正面進行蝕刻,該第二區受該光罩保護而不被蝕刻。
在步驟d)之後,以及將該光罩從該供體底材之正面移除之後,進行植入步驟c),該第二元素因此被植入該功能性埋置弱化平面之第二區中,以及被植入位於該功能性埋置弱化平面之第一區下方且與該第一區有一定距離之另一埋置平面中;
該功能性埋置弱化平面之第二區係垂直於該鍵合結構中的空腔,且該第一輕質元素爲氫原子或離子,該第二元素爲氦原子或離子;
該功能性埋置弱化平面之第一區係垂直於該鍵合結構中的空腔,該第一輕質元素爲氫原子或離子,或氦原子或離子,或氫及氦原子或離子,且該第二元素爲能夠相較於該第一區中微裂隙的生長速度,而放慢該功能性埋置弱化平面之第二區中微裂隙生長速度的矽原子或離子;
接合步驟e)涉及設置在該供體底材上及/或該支撐底材上的至少一中間層,該中間層係在步驟a)到d)其中一者之後而沉積。
本發明係有關一種用於製造包含複數個空腔30之一結構100之方法,所述空腔被侷限在一薄層10與一支撐底材20間,如圖1所示。所述結構100可能包括薄層10與支撐底材20間之至少一中間層50。
該方法的第一步驟 a)包括提供一供體底材11,薄層10將從其移轉過來,以及提供一支撐底材20 (圖2a、圖3a、圖4a、圖6a)。
供體底材11與支撐底材20有利地具有晶圓形式,其直徑通常大於100 mm,例如150 mm、200 mm或300 mm,且各自具有一正面11a、20a及一背面11b、20b。其厚度通常在200與900微米之間。
供體底材11可由選自以下之至少一材料形成:矽、鍺、III-V族半導體化合物、碳化矽、鉭酸鋰、鈮酸鋰、或與目標應用有關之其他材料。支撐底材20可由選自以下之至少一材料形成:矽、鍺、III-V族半導體化合物、碳化矽、鉭酸鋰、鈮酸鋰、玻璃、陶瓷、或與目標應用有關之其他材料。
該方法的下一步驟b)為穿過供體底材11的整個正面11a而將第一輕質元素植入供體底材11中(換言之爲全表面或「全晶圓」的植入),以便形成均勻的埋置弱化平面12’,該平面與正面11a界定出待移轉之薄層10 (圖2b、圖3b、圖4b、圖6b)。「均勻」一詞意指植入特徵在埋置弱化平面12’的整個範圍內皆相同。
此等輕質元素可尤其選自氫及/或氦的原子或離子。衆所周知Smart Cut
TM方法的特點是,一旦被植入供體底材11中,此等第一元素能夠在均勻埋置弱化平面12’中形成透鏡狀缺陷(lenticular defects);此等缺陷在熱的活化下,透過輕質元素的擴散及透鏡狀缺陷的聚合(coalescence) ,很容易以微裂隙的形式擴散。應記住,透鏡狀缺陷分佈在埋置於供體底材11內部的薄層中,並由植入高斯分佈(implantation Gaussian profile)確定;為簡化起見,所述層稱為埋置弱化平面。
植入能量界定出在供體底材11中產生之均勻埋置弱化平面12’的深度。針對一給定植入能量及一給定的供體底材11材料,輕質元素之植入劑量為界定出微裂隙擴散速度,亦即起泡速度(不使用加強材時)的基本參數,及斷裂速度(使用加強材時)的基本參數。
申請人已發現,要獲得薄層10的高品質移轉,在具有空腔之結構100中,所需的埋置弱化平面特徵及特性,會依照該平面是垂直於受益於補強效應之區域或垂直於空腔(無補強效應)而有所不同。在受益於補強效應之區域中,「放慢」斷裂速度似乎是有利的,以便允許在熱處理中使用相對高溫,該熱處理旨在使埋置弱化平面中發生自發性分離,同時使處理時間可受控;較高的溫度亦可使微裂隙承受更大壓力,並促進斷裂波(fracture wave)延續。在未受益於補強效應(垂直於空腔)之區域中,微裂隙在上述熱處理期間的擴散可使得氣泡尺寸變大而不會過早局部剝落。
經由實施本發明之方法可實現目標進展,該方法設想的是,產生包括第一區Z1之功能性埋置弱化平面12,所述第一區域Z1在植入元素的劑量及/或性質方面不同於第二區Z2。
該方法之步驟c)為將第二元素局部植入供體底材11,以便將第二元素僅導入均勻埋置弱化平面12’之第二區Z2中。如此可形成該功能性(functional)埋置弱化平面12 (圖2c、圖3c、圖4c、圖6c)。該功能性埋置弱化平面12在正面11a之平面(x,y)中呈現:第一區Z1包含第一輕質元素但不包含第二元素,且第二區Z2包含第一輕質元素及第二元素。
第二元素與第一元素可具有相同或不同性質。用於導入第二元素的植入能量被調整,以使其植入輪廓與第一輕質元素的植入輪廓實質上重疊。第一及第二元素之植入輪廓的最大值,有利地位於深度等於+/-20%的範圍內,或更有利地位於深度等於+/-10%的範圍內。
局部植入可由不同方式獲得。在本發明第一及第二實施例中實施的第一個選項(圖2c、圖3c)包括使用設置在供體底材11之正面11a上之一光罩(M),以保護第一區Z1不被植入。此種光罩常規上使用沉積、微影及蝕刻技術而形成。參考本發明之第三實施例,如圖4c所示,另一選項為利用正面11a上垂直於第一區Z1之區域與垂直於第二區Z2之區域間的起伏差異,以便將第二元素定位在功能性埋置弱化平面12之第二區Z2中,並將其導入所述平面12之第一區下方且與第二區Z2有一定距離之另一不連續埋置平面12”中。因此,第二元素可有助於第二區Z2之特徵及特性,但無法(或僅在非常有限的程度上)有助於第一區Z1之特徵及特性。
在該方法之步驟d)期間,複數個空腔30形成在供體底材11之正面11a上(第一及第三實施例,圖2d、圖6d及圖4d)或支撐底材20之正面20a上(第二實施例,圖3d)。
重要的是應注意,步驟d)可在步驟c)之後進行(第一實施例,圖2d、圖6d),或在步驟c)之前進行(第三實施例,圖4d),或甚至與步驟c)同時進行(第二實施例,圖3d)。
常規上經由局部蝕刻正面11a、20a,例如透過設置在正面11a、20a上之光罩(M、M’ ),而在二底材當中一者形成空腔。
空腔30深度通常可在100 nm與100 μm之間變化。所述空腔在相關底材11、20之正面11a、20a之平面(x,y)中的形狀可為圓形、方形、矩形或多邊形。空腔30在平面(x,y)中之特徵尺寸(或橫向尺寸),亦即其直徑(在圓形情況下)或其邊長(在方形情況下)或其寬度及其長度(在矩形情況下),通常在1 μm至500 μm之間。空腔30彼此的間距可在1 μm至幾百毫米之間。
第一及第三實施例設想在供體底材11中形成空腔30 (圖2d、圖4d),從而提供了僅需要一個光罩(M)來進行步驟c)及d)的優點。然而,這些實施例侷限了可能的空腔深度範圍,因所述深度必須保持小於功能性埋置弱化平面12的深度與待移轉薄層10的目標厚度二者之差。
第二實施例設想將空腔30形成在支撐底材20中(圖3d)。在此情況下,需要使用光罩M’界定空腔30在所述底材20中之位置,以及使用光罩M界定第一及第二區Z1、Z2之位置,以允許空腔30及第一或第二區Z1、Z2在後續接合步驟期間彼此對應。
該方法接下來包括步驟e),經由直接鍵合而使供體底材11及支撐底材20在其各自的正面11a、20a接合,以形成一鍵合結構90 (圖2e、圖3e、圖4e、圖6e)。在兩個接合面之間界定出不含黏著劑物質之一鍵合界面40。
空腔30可直接垂直於功能性埋置弱化平面12之第一區Zl或第二區Z2,視實施方式而定。
直接鍵合的原理為習知技術中所周知,此處不再贅述。由於直接鍵合係基於接合面間之分子黏附,因此底材11、20需要非常好的表面處理(清潔度、低粗糙度等),以獲得良好品質的接合。
在接合之前,供體底材11及支撐底材20通常經過製備。舉例來說,微電子學(特別是矽基底材)中常規使用的程序,包括臭氧清潔、SC1清潔(SC1為標準清潔1之縮寫)及SC2清潔(SC2為標準清潔2之縮寫) ),搭配中間沖洗(intermediate rinses)。待接合之表面亦可在接觸之前被活化,例如使用電漿活化,以促進所述表面間之高鍵合能量。
供體底材11及/或支撐底材20可視需要地至少在各自的正面11a、20a上包括一中間層50,以促進界面處的高品質鍵合及鍵合能量,或符合應用之目的(圖2e、圖3e、圖4e、圖6e)。所述中間層尤其可由絕緣材料形成,諸如氧化矽、氮化矽等。在供體底材11及支撐底材20爲矽製的特定情況下,本發明所請方法獲得的結構100為具有埋置空腔30的SOI(絕緣體上矽)結構。
中間層50位於供體底材11上及/或支撐底材20上,所述中間層50可在所請方法之步驟a)至d)其中一者之後,經由生長或沉積而形成。
步驟e)的直接鍵合可在環境氣氛中或在受控制氣氛中(例如低壓室中)進行。
接著,該方法的步驟f)為對鍵合結構90施加一熱處理,以沿着功能性埋置弱化平面12造成自發分離,從而一方面形成結構100,另一方面形成供體底材之剩餘部11’ (圖2f、圖3f、圖4f、圖6f)。結構100包括直接與支撐底材20接合或經由中間層50沿着鍵合界面40而與支撐底材20接合的薄層10,以及埋置空腔30。
如前所述,申請人已發現,供體底材11之薄層10移轉至支撐底材20的品質,可經由施加更高分離溫度而有所改善。圖5繪示在350°C與450°C間之不同熱處理溫度(等溫回火)下進行移轉之後,數個具有空腔之SOI結構(未依照本發明)之表面部份的影像。可清楚看到,移轉缺陷之密度(影像中以黑色表示)隨著步驟f)之熱處理溫度的升高而減少。
在依照本發明之方法中,功能性埋置弱化平面12由具有不同植入特徵的兩個區域Z1、Z2構成,如此,一方面可提升與高溫相容的移轉速度(在受益於補強效應之區域中),另一方面可在此等溫度下促進大尺寸氣泡形成同時將局部剝落降到最低(在垂直於空腔30但未受益於補強效應之區域中)。
依照一實施例,功能性埋置弱化平面12之第二區Z2垂直於鍵合結構90中的空腔30。
當目標結構100爲具空腔之SOI型的特定情況下,第一輕質元素可為氫原子或離子,且第二元素可為氦原子或離子。此時,供體底材11由單晶矽製成,支撐底材20由矽製成,且在接合前,一氧化矽中間層50 (例如厚度200 nm)位於正面11a、20a其中一者及/或二者之全部或部份的上方。舉例來說,空腔30製作在供體底材11中,並具有100 nm的深度、40 μm的橫向尺寸及7 μm的間距。第一輕質元素(氫)的植入能量為140 keV,劑量爲6
E16 /cm
2;第二元素(氦)的植入能量為220 keV,劑量爲2
E16 /cm
2。
功能性埋置弱化平面12之第一區Z1僅含有氫元素,其垂直於受益於補強效應之區域;第一區Z1的植入特徵有利於在較高溫度範圍內(通常等於或高於450℃)進行移轉。
功能性埋置弱化平面12的第二區Z2含有第一元素(氫)及第二元素(氦),其垂直於未受益於補強效應之區域(空腔30);第二區Z2之植入特徵有利於在上述高溫範圍內形成大尺寸氣泡。
依照另一實施例,功能性埋置弱化平面12之第一區Z1垂直於鍵合結構90中的空腔30。
當目標結構100爲具空腔之SOI型的特定情況下,第一輕質元素可為氫原子或離子,或氦原子或離子,或氫及氦的原子或離子,因此步驟c)將涉及共同植入,亦即兩種輕質元素的兩次連續植入。局部植入的第二元素為相較於第一區Z1中微裂隙的生長速度,能夠放慢功能性埋置弱化平面12之第二區Z2中微裂隙生長速度的原子或離子。此等第二元素可為諸如矽原子或離子,其將破壞供體結構11的材料直至達到或多或少的非晶化程度,從而改變微裂隙的生長速度。當然,可植入不同性質的第二元素來達到相同目的。
在此,供體底材11由單晶矽製成,支撐底材20由矽製成,且在接合之前,一氧化矽中間層50 (例如厚度200 nm)位於正面 20a上方。舉例來說,空腔30製作在供體底材11中,並具有100 nm的深度、40 μm的橫向尺寸及7 μm的間距。第一輕質元素(共同植入氫及氦)的植入能量分別為32 keV (氫)及52 keV (氦),劑量分別爲1
E16/cm
2及1.5
E16 /cm
2;第二元素(矽)的植入能量為360 keV,劑量爲10
E14/cm
2。
功能性埋置弱化平面12的第一區Z1僅含有第一元素(氫及氦),且垂直於未受益於補強效應之區域(空腔30);此時第一區Z1的植入特徵有利於在分離熱處理步驟f)所期望的高溫範圍內形成大尺寸氣泡同時限制局部剝落。
功能性埋置弱化平面12的第二區Z2包含第一元素(氫及氦)及第二元素(矽),其垂直於受益於補強效應之區域;此時第二區Z2的植入特徵有利於在高溫範圍內(通常等於或高於450°C)進行移轉。
應注意,在步驟f)之後,本發明之方法可包括精整處理及/或拋光薄層10之自由表面10a的常規步驟(機械、化學機械、化學或熱),以達到成品結構100中薄層10所需之結晶品質及表面光潔度。
依照本發明第一實施例的變化例,如圖6a至圖6f所示,可在供體底材11之正面11a中進行第三元素局部植入之步驟c’)。所述步驟c’)尤其可發生在步驟d)的供體底材11中形成空腔30之後且在移除光罩M之後(圖6c’)。 因此,第三元素被植入功能性埋置弱化平面12之第一區Z1中,且被植入位於功能性埋置弱化平面12之第二區Z2下方且與第二區Z2有一定距離之另一不連續埋置平面12”中。此等第三元素有助於調整功能性埋置弱化平面12之第一區Z1的特徵及特性,但對第二區域Z2之特徵及特性的影響很小或沒有影響。
在薄層10的移轉結束時,不連續埋置平面12”位於供體底材剩餘部11’中(圖6f)。
本發明可應用於廣泛的MEMS或NEMS (奈米機電系統)元件或在結構100內部空腔30上方設有薄層10的任何其他應用。如本說明書所述,具有埋置空腔之絕緣體上矽(SOI)底材為此種結構100的一個已知示例。
當然,本發明不限於此處所述實施例,且本發明可採用各種變化例而不會脫離由申請專利範圍所界定之範疇。
10:薄層
11:供體底材
11’:剩餘部
11a,20a:正面
11b,20b:背面
12:功能性埋置弱化平面
12’:埋置弱化平面
12”:不連續埋置平面
20:支撐底材
30:空腔
40:鍵合界面
50:中間層
90:鍵合結構
100:結構
M,M’:光罩
Z1:第一區
Z2:第二區
本發明的其他特徵及優點將從以下參考所附圖式之詳細描述而彰顯,其中:圖1描繪依照本發明之方法產生的兩種結構;圖2a至圖2f描繪依照本發明第一實施例之方法的步驟;圖3a至圖3f描繪依照本發明第二實施例之方法的步驟;圖4a至圖4f描繪依照本發明第三實施例之方法的步驟;應注意,在所述第三實施例中,步驟d)(圖4d)發生在步驟c)(圖4c)之前;圖5繪示具有未依照本發明之空腔的絕緣體上半導體(SOI)結構的俯視影像,此等影像係在不同溫度下之等溫回火(isothermal annealing)後獲得;圖6a至圖6f描繪依照本發明第一實施例之變化例之方法的步驟;應注意,相較於圖2a至圖2f所示之第一實施例,此變化例在步驟d)之後加入一額外步驟c’)。
某些圖式為概要示意,為了易讀性起見,未按比例繪製。詳細而言,沿z軸之層厚度並未與沿x軸及y軸的橫向尺寸一致。在圖示中,相同的元件符號可用於相同性質的元件。
Claims (10)
- 一種用於製造包含複數個空腔(30)之一結構(100)之方法,該些空腔被侷限在一薄層(10)與一支撐底材(20)間,該方法包括以下步驟: a) 提供一供體底材(11)及一支撐底材(20),各該底材分別具有一正面(11a, 20a)及一背面(11b, 20b); b) 將第一輕質元素植入該供體底材(11)以形成一均勻埋置弱化平面(12’),該均勻埋置弱化平面(12’)與該供體底材(11)之正面(11a)界定出待移轉之該薄層(10); c) 將第二元素局部植入該供體底材(11)以便將該第二元素僅導入該均勻埋置弱化平面(12’)之第二區(Z2)中,從而形成一功能性埋置弱化平面(12),該功能性埋置弱化平面(12)呈現: 第一區(Z1)包含該第一輕質元素但不包含該第二元素,且 第二區(Z2)包含該第一輕質元素及該第二元素; d) 形成複數個空腔(30)使其開口在該供體底材(11)或該支撐底材(20)的正面(11a, 20a)上; e) 經由直接鍵合,使該供體底材(11)及該支撐底材(20)沿着各自的正面(11a, 20a)接合,以形成一鍵合結構(90),在該鍵合結構(90)中,該些空腔(30)垂直於該功能性埋置弱化平面(12)之第一區(Z1)或第二區(Z2); f) 對該鍵合結構(90)施加一熱處理,以造成沿着該功能性埋置弱化平面(12)的自發分離,從而一方面形成該結構(100),另一方面形成該供體底材之剩餘部(11’)。
- 如請求項1之方法,其中所述植入步驟c),係在一光罩(M)設置在該供體底材(11)之正面(11a)上,且該光罩垂直於該功能性埋置弱化平面(12)之第一區(Z1)的情況下進行。
- 如請求項2之方法,其中步驟d)的形成該些空腔(30),係經由設置在該支撐底材(20)之正面(20a)上之一光罩(M’)對該正面(20a)局部蝕刻而進行。
- 如請求項2之方法,其中,在步驟c)之後,步驟d)的形成該些空腔(30)涉及垂直於該第二區(Z2)而對該供體底材(11)之正面(11a)進行蝕刻,該第一區(Z1)受該光罩(M)保護而不被蝕刻。
- 如請求項4之方法,其包括,在步驟d)之後,以及在移除該光罩(M)之後,在該供體底材(11)之正面(11a)上進行第三元素局部植入之步驟c’),該第三元素因此被植入該功能性埋置弱化平面(12)之第一區(Z1)中,以及被植入位於該功能性埋置弱化平面(12)之第二區(Z2)下方且與該第二區(Z2)有一定距離之另一埋置平面(12”)中。
- 如請求項1之方法,其中步驟d)的形成該些空腔(30)係在步驟c)之前進行,且步驟d)包括: 將一光罩(M)設置在該供體底材(11)之正面(11a)上,使其垂直於該功能性埋置弱化平面(12)之第二區(Z2),該功能性埋置弱化平面(12)將在後面的步驟c)形成,以及 垂直於該第一區(Z1)而對該供體底材(11)之正面(11a)進行蝕刻,該第二區(Z2)受該光罩(M)保護而不被蝕刻。
- 如請求項6之方法,其中,在步驟d)之後,以及將該光罩(M)從該供體底材(11)之正面(11a)移除之後,進行植入步驟c),該第二元素因此被植入該功能性埋置弱化平面(12)之第二區(Z2)中,以及被植入位於該功能性埋置弱化平面(12)之第一區(Z1)下方且與該第一區(Z1)有一定距離之另一埋置平面(12”)中。
- 如請求項1至5任一項之方法,其中: 該功能性埋置弱化平面(12)之第二區(Z2)係垂直於該鍵合結構(90)中的空腔(30),且 該第一輕質元素爲氫原子或離子,該第二元素爲氦原子或離子。
- 如請求項1、2、3、6、7任一項之方法,其中: 該功能性埋置弱化平面(12)之第一區(Z1)係垂直於該鍵合結構(90)中的空腔(30), 該第一輕質元素爲氫原子或離子,或氦原子或離子,或氫及氦原子或離子,以及 該第二元素爲能夠相較於該第一區(Z1)中微裂隙的生長速度,而放慢該功能性埋置弱化平面(12)之第二區(Z2)中微裂隙生長速度的矽原子或離子。
- 如請求項1至9任一項之方法,其中接合步驟e)涉及設置在該供體底材(11)上及/或該支撐底材(20)上的至少一中間層(50),該中間層(50)係在步驟a)到d)其中一者之後而沉積。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR2302184A FR3146544B1 (fr) | 2023-03-09 | 2023-03-09 | Procede de fabrication d’une structure comprenant une pluralite de cavites enterrees |
FRFR2302184 | 2023-03-09 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW202438436A true TW202438436A (zh) | 2024-10-01 |
Family
ID=86469424
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW113107667A TW202438436A (zh) | 2023-03-09 | 2024-03-04 | 用於製作包含複數個埋置空腔之結構之方法 |
Country Status (3)
Country | Link |
---|---|
FR (1) | FR3146544B1 (zh) |
TW (1) | TW202438436A (zh) |
WO (1) | WO2024184336A1 (zh) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3108204B1 (fr) * | 2020-03-10 | 2023-10-27 | Commissariat Energie Atomique | Procédé de suspension d’une couche mince sur une cavité avec effet raidisseur obtenu par pressurisation de la cavité par des espèces implantées |
FR3113772B1 (fr) * | 2020-08-25 | 2024-05-03 | Commissariat Energie Atomique | Procédé de transfert d’une couche mince sur un substrat receveur comportant des cavités et une région dépourvue de cavités en bordure d’une face de collage |
-
2023
- 2023-03-09 FR FR2302184A patent/FR3146544B1/fr active Active
-
2024
- 2024-03-04 TW TW113107667A patent/TW202438436A/zh unknown
- 2024-03-05 WO PCT/EP2024/055670 patent/WO2024184336A1/fr unknown
Also Published As
Publication number | Publication date |
---|---|
FR3146544B1 (fr) | 2025-02-07 |
FR3146544A1 (fr) | 2024-09-13 |
WO2024184336A1 (fr) | 2024-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7256204B2 (ja) | 圧電層を支持基板上に転写する方法 | |
JP4425631B2 (ja) | 超小型構成部品を含む薄膜層を製造するための方法 | |
US7279779B2 (en) | Substrate assembly for stressed systems | |
JPH10189474A (ja) | お互いに接触している1つの構造体を構成する少なくとも2つの構成材料をイオン注入により分離するためのプロセス | |
JP2005005708A (ja) | 異質構造の製造方法 | |
JP4987470B2 (ja) | 自立を誘発することによって薄肉化された極薄層の製造方法 | |
JP2022545678A (ja) | 膜を使用してキャビティを封止する方法 | |
CN113228319B (zh) | 将表面层转移到腔的方法 | |
CN113226978B (zh) | 制造包括悬在腔之上的膜的器件的方法 | |
TW202438436A (zh) | 用於製作包含複數個埋置空腔之結構之方法 | |
JPH1174208A (ja) | 半導体基板の製造方法 | |
US7807548B2 (en) | Process of forming and controlling rough interfaces | |
US11511990B2 (en) | Method for manufacturing a microelectronic device comprising a membrane suspended above a cavity | |
TW202220243A (zh) | 薄膜移轉方法 | |
TWI857218B (zh) | 用於製作堆疊結構之方法 | |
CN116391459A (zh) | 包括可变形层和压电层的用于mems应用的复合结构及相关制造方法 | |
JP2011114282A (ja) | Soi基板およびその製造方法 |