[go: up one dir, main page]

KR20210090334A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210090334A
KR20210090334A KR1020200003250A KR20200003250A KR20210090334A KR 20210090334 A KR20210090334 A KR 20210090334A KR 1020200003250 A KR1020200003250 A KR 1020200003250A KR 20200003250 A KR20200003250 A KR 20200003250A KR 20210090334 A KR20210090334 A KR 20210090334A
Authority
KR
South Korea
Prior art keywords
layer
display area
insulating layer
electrode
driving circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
KR1020200003250A
Other languages
English (en)
Inventor
박준현
문성재
이안수
김동우
조강문
손용덕
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200003250A priority Critical patent/KR20210090334A/ko
Priority to US17/130,912 priority patent/US12295217B2/en
Priority to CN202110010815.8A priority patent/CN113113449A/zh
Priority to EP21150977.3A priority patent/EP3848990A1/en
Publication of KR20210090334A publication Critical patent/KR20210090334A/ko
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H01L27/3272—
    • H01L27/3262—
    • H01L51/5237—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8723—Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H01L2251/301—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치는 표시 영역 및 비표시 영역을 포함하는 기판, 상기 표시 영역에 위치하는 발광 소자, 상기 표시 영역을 덮으며 상기 발광 소자를 밀봉하는 봉지층, 상기 비표시 영역에 위치하는 구동부, 상기 표시 영역을 둘러싸며 상기 구동부와 중첩하는 댐, 그리고 상기 구동부와 중첩하는 차폐층을 포함할 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치, 좀 더 상세하게는 유기 발광 표시 장치 같은 발광 표시 장치에 관한 것이다.
발광 표시 장치는 기판 위에 발광 소자들(light emitting elements)과 이를 구동하기 위한 회로 소자들을 형성하여 제조된 표시 패널을 포함한다.
표시 패널은 대부분의 영역이 화면을 형성하는 표시 영역일 수 있지만, 표시 패널의 특정 영역, 예컨대 가장자리 영역은 구동 회로, 신호선 등이 배치되는 비표시 영역일 수 있다.
화면 비율(screen-to-body ratio)이 큰 전자 장치(예컨대, 스마트폰, 태블릿 PC, 노트북, 텔레비전, 모니터 등)에 대한 요구가 점점 증가하고 있다. 통상적으로 표시 패널의 비표시 영역은 전자 장치의 화면 비율을 증가시키는데 제약이 된다. 비표시 영역이 좁을수록 더욱 넓은 화면을 제공할 수 있으므로, 비표시 영역을 줄이기 위한 노력이 계속되고 있다. 하지만, 비표시 영역을 줄이기 위해서는 비표시 영역에 배치되는 요소들을 더욱 콤팩트(compact)하게 설계하거나 생략해야 하므로, 이로 인해 표시 장치의 신뢰성이 저하될 수 있다.
실시예들은 표시 패널의 비표시 영역을 줄이면서 신뢰성이 개선된 표시 장치를 제공하는 것이다.
일 실시예에 따른 표시 장치는 표시 영역 및 비표시 영역을 포함하는 기판, 상기 표시 영역에 위치하는 발광 소자, 상기 표시 영역을 덮으며 상기 발광 소자를 밀봉하는 봉지층, 상기 비표시 영역에 위치하는 구동부, 상기 표시 영역을 둘러싸며 상기 구동부와 중첩하는 댐, 그리고 상기 구동부와 중첩하는 차폐층을 포함한다.
상기 구동부는 트랜지스터를 포함하는 구동 회로 및 상기 구동 회로에 제어 신호를 전달하는 구동부 제어선을 포함할 수 있고, 상기 차폐층은 상기 구동 회로의 적어도 일부를 덮을 수 있다.
상기 표시 장치는 상기 트랜지스터 위에 위치하며 무기 절연 물질을 포함하는 무기 절연층, 그리고 상기 무기 절연층 위에 위치하며 유기 절연 물질을 포함하는 유기 절연층을 더 포함할 수 있다. 상기 차폐층은 상기 구동 회로와 중첩하는 영역에서 상기 유기 절연층과 접촉할 수 있고 상기 무기 절연층과 접촉하지 않을 수 있다.
상기 차폐층은 상기 구동 회로를 완전히 덮을 수 있다.
상기 차폐층은 상기 구동 회로와 중첩하는 영역에서 상기 유기 절연층과 접촉하는 부분 및 상기 무기 절연층과 접촉하는 부분을 포함할 수 있다.
상기 구동 회로와 중첩하는 영역에서 상기 차폐층은 하부면이 상기 무기 절연층과 접촉할 수 있고, 상부면의 적어도 일부분이 상기 유기 절연층과 접촉할 수 있다.
상기 차폐층은 상부면의 일부분이 상기 댐과 접촉할 수 있다.
상기 발광 소자는 제1 전극, 상기 제1 전극 위에 위치하는 발광층 및 상기 발광층 위에 위치하는 제2 전극을 포함할 수 있다. 상기 차폐층은 상기 제1 전극 또는 상기 제2 전극과 동일층으로 형성될 수 있다.
상기 표시 장치는 상기 비표시 영역에 위치하며 패드를 포함하는 패드부를 더 포함할 수 있다. 상기 차폐층은 상기 패드의 최상부층인 패드 단자와 동일층으로서 형성될 수 있다.
상기 댐은 제1 층 및 상기 제1 층 위에 위치하는 제2 층을 포함할 수 있다. 상기 차폐층은 상기 제1 층과 상기 제2 층 사이에 위치하는 부분을 포함할 수 있다.
상기 차폐층은 상기 제2 층 위에 위치하는 부분을 포함할 수 있다.
상기 댐의 적어도 일부분이 상기 차폐층에 의해 덮여 있을 수 있다.
상기 표시 장치는 상기 발광 소자와 상기 봉지층 사이에 위치하는 캐핑층을 더 포함할 수 있다. 상기 차폐층은 상기 캐핑층과 접촉하는 부분을 포함할 수 있다.
상기 구동부는 상기 비표시 영역에 집적되어 있을 수 있다.
상기 표시 장치는 상기 구동부와 상기 표시 영역 사이에 위치하며 공통 전압을 전달하는 공통 전압선을 더 포함할 수 있다.
일 실시예에 다른 표시 장치는 표시 영역 및 비표시 영역을 포함하는 제1 기판, 상기 표시 영역에 위치하는 발광 소자, 상기 표시 영역을 덮으며 상기 발광 소자를 밀봉하고 적어도 하나의 무기층과 적어도 하나의 유기층을 포함하는 봉지층, 상기 비표시 영역에 위치하는 구동부, 상기 표시 영역을 둘러싸며 상기 구동부와 중첩하는 댐, 상기 구동부와 중첩하는 차폐층, 상기 봉지층 위에 위치하는 제2 기판, 그리고 상기 표시 영역을 둘러싸며 상기 제1 기판과 상기 제2 기판을 합착하는 밀봉재를 포함한다.
상기 구동부는 트랜지스터를 포함하는 구동 회로 및 상기 구동 회로에 제어 신호를 전달하는 구동부 제어선을 포함할 수 있다. 상기 차폐층은 상기 구동 회로의 적어도 일부를 덮을 수 있다.
상기 표시 장치는 상기 트랜지스터 위에 위치하며 무기 절연 물질을 포함하는 무기 절연층, 그리고 상기 무기 절연층 위에 위치하며 유기 절연 물질을 포함하는 유기 절연층을 더 포함할 수 있다. 상기 차폐층은 상기 구동 회로와 중첩하는 영역에서 상기 유기 절연층과 접촉할 수 있고 상기 무기 절연층과 접촉하지 않을 수 있다.
상기 차폐층은 상기 구동 회로와 중첩하는 영역에서 상기 유기 절연층과 접촉하는 부분 및 상기 무기 절연층과 접촉하는 부분을 포함할 수 있다.
상기 표시 장치는 상기 발광 소자와 상기 봉지층 사이에 위치하는 캐핑층을 더 포함할 수 있다. 상기 차폐층은 상기 캐핑층과 접촉하는 부분을 포함할 수 있다.
상기 표시 장치는 상기 제2 기판 위에 위치하며 양자점 및 형광체 중 적어도 하나를 포함하는 색필터를 더 포함할 수 있다.
상기 표시 장치는 상기 발광 소자와 상기 봉지층 사이에 위치하는 캐핑층, 그리고 상기 발광 소자와 상기 봉지층 사이에서 상기 캐핑층 위에 위치하는 기능층을 더 포함할 수 있다. 상기 캐핑층과 상기 기능층 중 적어도 하나는 상기 차폐층을 완전히 덮을 수 있다.
실시예들에 따르면, 표시 패널의 비표시 영역을 줄이면서 비표시 영역에 위치하는 구동 회로 같은 회로를 정전기로부터 보호할 수 있다. 또한, 실시예들은 명세서의 전반에 걸쳐 인식될 수 있는 효과를 제공할 수 있다.
도 1은 일 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다.
도 2는 도 1에서 A-A'선을 따라 취한 일 실시예의 개략적인 단면도이다.
도 3 내지 도 15는 각각 도 1에서 A-A'선을 따라 취한 영역에 대응하는 일 실시예의 개략적인 단면도이다.
도 16은 일 실시예에 따른 표시 장치의 개략적인 단면도이다.
도 17은 일 실시예에 따른 표시 장치의 개략적인 단면도이다.
도 18은 일 실시예에 따른 표시 장치에서 하나의 화소의 등가 회로도이다.
첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도면에서, 방향을 나타내는데 사용되는 부호 x는 제1 방향이고, y는 제1 방향과 수직인 제2 방향이고, z는 제1 방향 및 제2 방향과 수직인 제3 방향이다.
본 발명의 실시예들에 따른 표시 장치에 대하여 도면들을 참고로 하여 상세하게 설명한다.
도 1은 일 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이고, 도 2는 도 1에서 A-A'선을 따라 취한 일 실시예의 개략적인 단면도이다.
도 1을 참고하면, 표시 장치(1)는 표시 영역(display area)(DA) 및 비표시 영역(non-display area)(NA)을 포함하는 표시 패널(10)을 포함한다. 표시 영역(DA)과 비표시 영역(NA)은 평면도를 기준으로 구분되는 영역이다. 도 1에서 점선 사각형 안쪽과 바깥쪽이 각각 표시 영역(DA)과 비표시 영역(NA)에 해당한다.
표시 패널(10)에서 표시 영역(DA)은 영상이 표시되는 화면에 해당한다. 표시 영역(DA) 주변의 비표시 영역(NA)에는 표시 영역(DA)에 인가되는 각종 신호들을 생성 및/또는 전달하기 위한 회로들 및/또는 신호선들이 배치되어 있다. 비표시 영역(NA)은 표시 영역(DA)을 둘러쌀 수 있다.
표시 패널(10)의 표시 영역(DA)에는 화소들(PX)이 예컨대 행렬로 배치되어 있다. 표시 영역(DA)에는 게이트선들(스캔선들이라고도 함), 데이터선들, 구동 전압선 같은 신호선들이 또한 배치되어 있다. 각각의 화소(PX)에는 게이트선, 데이터선 및 구동 전압선이 연결되어, 각각의 화소(PX)는 이들 신호선으로부터 게이트 신호(스캔 신호라고도 함), 데이터 신호 및 구동 전압을 인가받을 수 있다. 각각의 화소(PX)는 유기 발광 다이오드일 수 있는 발광 소자를 포함할 수 있다. 표시 영역(DA)은 화소(PX)와 연결될 수 있는 센싱선이나 발광 제어선 같은 신호선들, 또는 전술한 것과 다른 신호를 전달하는 신호선이 더 배치될 수도 있다.
표시 영역(DA)에는 사용자의 접촉 또는 비접촉 터치를 감지하기 위한 터치 센서층이 위치할 수 있다. 직사각형의 표시 영역(DA)이 도시되어 있지만, 표시 영역(DA)은 사각형 외의 다각형, 원형, 타원형 등 다양한 형상을 가질 수 있고, 모서리들이 둥근 다각형일 수도 있다.
표시 패널(10)의 비표시 영역(NA)에는 표시 패널(10)의 외부로부터 신호들을 전달받기 위한 패드들이 형성되어 있는 패드부(pad portion)(PP)가 위치한다. 패드부(PP)는 표시 패널(10)의 한 가장자리 부근을 따라 예컨대 제1 방향(x)으로 길게 위치할 수 있다. 표시 장치(1)는 패드부(PP)에 접합(bonding)되는 연성 인쇄 회로막을 포함할 수 있다. 연성 인쇄 회로막의 패드들은 패드부(PP)의 패드들에 전기적으로 연결될 수 있다. 표시 패널(10)의 크기에 따라서 표시 패널(10)은 제1 방향(x)으로 이격되어 있는 복수의 패드부(PP)를 포함할 수 있고, 각각의 패드부(PP)에 연성 인쇄 회로막이 하나씩 접합될 수 있다. 도 1에서 표시 패널(10)의 하단부에 패드부(PP)가 위치하지만, 패드부(PP)는 표시 패널(10)의 상단부에 위치하거나, 하단부와 상단부에 위치할 수도 있다.
표시 장치(1)는 표시 패널(10)의 비표시 영역(NA)에 위치하는 구동 장치(driving unit)를 포함한다. 구동 장치는 표시 패널(10)을 구동하기 위한 각종 신호를 생성 및/또는 처리할 수 있다. 구동 장치는 데이터선들에 데이터 신호를 인가하는 데이터 구동부(data driver), 게이트선들에 게이트 신호를 인가하는 게이트 구동부(gate driver)(GD), 그리고 데이터 구동부 및 게이트 구동부를 제어하는 신호 제어부(signal controller)를 포함할 수 있다.
게이트 구동부(GD)는 표시 패널(10)의 비표시 영역(NA), 특히 제1 기판(110) 위에 집적되어 있을 수 있고, 표시 영역(DA)의 좌우 양측 또는 일측에 위치할 수 있다. 데이터 구동부는 집적회로 칩 형태로 제공될 수 있고, 패드부(PP)에 접합되는 연성 인쇄 회로막이나 표시 패널(10)의 비표시 영역(NA)에 위치할 수 있다. 신호 제어부는 집적회로 칩 형태로 제공될 수 있고, 연성 인쇄 회로막이 접합되는 인쇄 회로 기판에 위치할 수 있다. 데이터 구동부와 신호 제어부는 통합 칩 형태로 제공될 수도 있다.
비표시 영역(NA)에 위치하는 게이트 구동부(GD)는 게이트선들과 연결되어 화소들(PX)에 게이트 신호를 인가한다. 게이트 구동부(GD)는 비표시 영역(NA)에 집적되어 있다. 게이트 구동부(GD)는 수직 개시 신호, 클록 신호들, 게이트 오프 전압에 준하는 저전압 등의 구동부 제어 신호들(driver controlling signals)을 신호 제어부로부터 전달받아 게이트 신호(게이트 온 전압 및 게이트 오프 전압)를 생성하여 게이트선들에 인가할 수 있다. 게이트 구동부(GD)는 이들 신호를 이용하여 게이트 신호를 생성하고 출력하는 구동 회로(시프트 레지스터(shift register)라고도 함)를 포함하고, 구동 회로는 서로 종속적으으로 연결되어 있는 스테이지들을 포함한다. 게이트 구동부(GD)는 또한 스테이지들에 구동부 제어 신호들을 전달하는 구동부 제어선들(driver controlling signal lines)을 포함한다. 스테이지들은 게이트선들과 일대일로 연결되어, 프레임마다 게이트선들에 게이트 신호를 순차적으로 출력할 수 있다. 각각의 스테이지는 트랜지스터들을 포함하고, 적어도 하나의 축전기를 포함할 수 있다. 구동부 제어 신호들 중 몇몇 신호는 신호 제어부가 아닌 다른 장치로부터 제공될 수도 있다.
표시 패널(10)은 표시 영역(DA)을 전체적으로 덮는 봉지층(EN)을 포함한다. 봉지층은 표시 영역(DA), 특히 발광 소자들을 밀봉하여 표시 패널(10) 내부, 특히 표시 영역(DA)으로 수분이나 산소가 침투하는 것을 막는 역할을 한다. 봉지층(EN)의 가장자리는 표시 패널(10)의 가장자리와 표시 영역(DA) 사이에 위치할 수 있다.
비표시 영역(NA)에는 표시 영역(DA)을 둘러싸는 댐(dam)(DM1, DM2)이 위치할 수 있다. 댐(DM1, DM2)은 봉지층(EN)의 형성 물질, 특히 모노머 같은 유기 물질이 표시 패널(10)의 외곽으로 넘치는 것을 방지하는 역할을 한다. 2개의 댐(DM1, DM2)이 도시되어 있지만, 그보다 적거나 많은 댐을 포함할 수도 있다.
도 1과 함께 도 2를 참고하여, 표시 패널(10)의 단면 구조에 대해 상세하게 설명한다.
도 2를 참고하면, 표시 패널(10)의 좌측 가장자리 부근의 단면이 개략적으로 도시되며, 비표시 영역(NA)과 함께 표시 영역(DA)도 도시된다. 표시 패널(10)의 우측 가장자리 부근은 좌측 가장자리 부근과 대략 대칭인 단면 구조를 가질 수 있다.
먼저, 게이트 구동부(GD)에 대해 간략하게 설명하면, 게이트 구동부(GD)는 비표시 영역(NA)에서 서로 인접하게 위치하는 구동 회로(DC) 및 구동부 제어선들(DS)을 포함한다. 트랜지스터들(TRd)을 포함하는 구동 회로(DC)는 구동 회로 영역(DCR)에 위치하고, 구동부 제어선들(DS)은 구동부 제어선 영역(DSR)에 위치한다. 구동 회로 영역(DCR) 및 구동부 제어선 영역(DSR)은 각각 표시 패널(10)의 가장자리와 표시 영역(DA) 사이에서 제2 방향(y)으로 길게 위치할 수 있다. 구동 회로 영역(DCR)은 구동부 제어선 영역(DSR)보다 표시 영역(DA)에 가깝게 위치할 수 있다. 구동부 제어선들(DS)은 구동 회로(DC)와 전기적으로 연결되어 있고, 구동 회로(DC)에 수직 개시 신호, 클록 신호 등의 신호들과 특정 레벨의 저전압을 제공하는 신호들을 전달할 수 있다. 구동부 제어선들(DS) 중 적어도 하나는 구동 회로 영역(DCR)에 위치하거나, 구동 회로 영역(DCR)과 표시 영역(DA) 사이에 위치할 수도 있다.
단면 구조에 대해 설명하면, 표시 패널(10)은 제1 기판(110) 및 그 위에 형성된 여러 층, 배선들, 소자들을 포함한다. 표시 패널(10)은 밀봉재(300)에 의해 제1 기판(110)과 합착된 제2 기판(210)을 포함할 수 있다. 표시 패널(10)의 표시 영역(DA)에는 매우 많은 화소가 배치되어 있지만, 도면의 복잡화를 피하기 위해 3개의 화소만을 간략하게 도시하여 설명하기로 한다. 또한, 표시 영역(DA)의 각각의 화소(PX)는 트랜지스터들과 축전기와 발광 소자를 포함하지만, 하나의 트랜지스터(TRp)와 이에 연결되어 있는 하나의 발광 소자(LD)를 도시하여 설명한다. 또한, 비표시 영역(NA0의 구동 회로(DC)는 트랜지스터들과 축전기를 포함하지만, 몇 개의 트랜지스터(TRd)를 도시하여 설명한다.
제1 기판(110)은 유리, 석영, 세라믹 등으로 이루어진 경성(rigid) 기판일 수도 있다. 제1 기판(110)은 폴리이미드(polyimide) 같은 폴리머로 이루어질 수 있는 연성(flexible) 기판일 수도 있다.
제1 기판(110) 위에는 광차단층(LB)이 위치할 수 있다. 광차단층(LB)은 트랜지스터(TRp)의 반도체층(Ap)에 외부 광이 도달하는 것을 막아 반도체층(Ap)의 특성 저하를 막을 수 있다. 광차단층(LB)에 의해 트랜지스터(TRp), 특히 유기 발광 표시 장치에서 전류 특성이 중요한 구동 트랜지스터의 누설 전류를 제어할 수 있다. 광차단층(LB)은 차단할 파장 대의 광을 투과시키지 않는 재료를 포함할 수 있으며, 예컨대 금속, 금속 합금 등의 도전성 물질로 만들어질 수 있다. 따라서, 광차단층(LB)은 표시 패널(10)에서 특정 전압을 인가받는 전극으로서 기능할 수 있다. 이 경우, 트랜지스터(TRp)의 전압-전류 특성 그래프 중 포화 영역에서 전류 변화율이 낮아져서 구동 트랜지스터로서의 특성을 향상시킬 수 있다. 광차단층(LB)은 화소(PX)의 다른 트랜지스터(예컨대, 스위칭 트랜지스터) 또는 신호선(예컨대, 구동 전압선)과 전기적으로 연결되어 있을 수 있고, 플로팅 상태일 수도 있다. 광차단층(LB)은 구동 회로(DC)의 트랜지스터(TRd) 아래에 위치할 수도 있다.
광차단층(LB) 위에는 버퍼층(120)이 위치할 수 있다. 버퍼층(120)은 반도체층(Ap, Ad)을 형성하는 과정에서 제1 기판(110)으로부터 반도체층(Ap, Ad)으로 확산할 수 있는 불순물을 차단하고 제1 기판(110)이 받는 스트레스를 줄이는 역할을 할 수 있다. 버퍼층(120)은 규소 산화물, 규소 질화물 등의 무기 절연 물질을 포함할 수 있다.
버퍼층(120) 위에는 트랜지스터(TRp, TRd)의 반도체층(Ap, Ad)이 위치할 수 있다. 반도체층(Ap, Ad)은 게이트 전극(Gp, Gd)과 중첩하는 채널 영역과 그 양측의 도핑되어 있는 소스 영역 및 드레인 영역을 포함할 수 있다. 반도체층(Ap, Ad)은 다결정 규소, 비정질 규소, 또는 산화물 반도체를 포함할 수 있다.
반도체층(Ap, Ad) 위에는 규소 산화물, 규소 질화물 등의 무기 절연 물질을 포함하는 제1 절연층(140)이 위치할 수 있다. 제1 절연층(140)은 게이트 절연층으로 불릴 수 있다.
제1 절연층(140) 위에는 게이트선들, 구동부 제어선들(DS), 트랜지스터(TRp, TRd)의 게이트 전극(Gp, Gd)을 포함하는 게이트 도전체가 위치할 수 있다. 게이트 도전체는 몰리브덴(Mo), 구리(Cu), 알루미늄(Al), 은(Ag), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 등의 금속이나 금속 합금을 포함할 수 있고, 티타늄(Ti)/몰리브덴(Mo) 같은 다중층일 수 있다. 구동부 제어선들(DS)은 게이트 도전체와 동일층일 수 있다. 본 명세서에서 동일층 또는 동일층으로 형성된다는 것은 해당 구성요소들이 동일 공정에서 동일 재료로 형성되는 것을 의미한다. 따라서 구동부 제어선들(DS)은 게이트 도전체와 동일 공정에서 동일 재료로 형성될 수 있다.
제1 절연층(140) 및 게이트 도전체 위에는 제2 절연층(160)이 위치할 수 있다. 제2 절연층(160)은 규소 산화물, 규소 질화물 등의 무기 절연 물질을 포함할 수 있다. 제2 절연층(160)은 층간 절연층으로 불릴 수 있다.
제2 절연층(160) 위에는 데이터선, 구동 전압선(driving voltage line), 공통 전압선(common voltage line)(VC), 트랜지스터(TRp, TRd)의 소스 전극(Sp, Sd) 및 드레인 전극(Dp, Dd)을 포함하는 데이터 도전체가 위치할 수 있다.
소스 전극(Sp, Sd) 및 드레인 전극(Dp, Dd)은 제2 절연층(160) 및 제1 절연층(140)에 형성된 접촉 구멍들을 통해 반도체층(Ap, Ad)의 소스 영역 및 드레인 영역에 각각 연결될 수 있다. 소스 전극(Sp)과 드레인 전극(Dp) 중 하나는 제2 절연층(160), 제1 절연층(140) 및 버퍼층(120)에 형성된 접촉 구멍을 통해 광차단층(LB)과 연결될 수 있다.
공통 전압선(VC)은 화소(PX)의 발광 소자(LD)에 인가될 수 있는 소정 레벨의 전원 전압(power voltage)을 전달할 수 있으며, 예컨대 공통 전압(ELVSS)을 전달할 수 있다. 공통 전압선(VC)은 일단과 타단이 패드부(PP)에 전기적으로 연결되어 있을 수 있고, 표시 영역(DA)을 둘러싸도록 형성될 수 있다.
데이터 도전체는 구리(Cu), 알루미늄(Al), 은(Ag), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 등의 금속이나 금속 합금을 포함할 수 있다. 데이터 도전체는 티타늄/구리(Ti/Cu), 티타늄/알루미늄(Ti/Al), 티타늄/구리/티타늄(Ti/Cu/Ti), 티타늄/알루미늄/티타늄(Ti/Al/Ti), 몰리브덴/알루미늄/몰리브덴(Mo/Al/Mo) 같은 다중층일 수 있다. 구동부 제어선들(DS) 중 적어도 일부는 데이터 도전체와 동일층, 즉 데이터 도전체와 동일 공정에서 동일 재료로 형성될 수도 있다. 공통 전압선(VC)은 데이터 도전체와 동일층일 수 있다.
게이트 전극(Gp), 소스 전극(Sp) 및 드레인 전극(Dp)은 반도체층(Ap)과 함께 트랜지스터(TRp)를 이룬다. 게이트 전극(Gd), 소스 전극(Sd) 및 드레인 전극(Dd)은 반도체층(Ad)과 함께 트랜지스터(TRd)를 이룬다. 도시된 실시예에서, 드레인 전극(Dp)은 제2 절연층(160), 제1 절연층(140) 및 버퍼층(120)에 형성된 접촉 구멍을 통해 광차단층(LB)과 연결되어 있다. 트랜지스터(TRp, TRd)는 게이트 전극(Gp, Gd)이 반도체층(Ap, Ad)보다 위에 위치하지만, 트랜지스터의 구조는 이에 한정되는 것은 아니고 다양하게 변경될 수 있다.
데이터 도전체 위에는 규소 질화물, 규소 산화물 등의 무기 절연 물질을 포함하는 제3 절연층(181)이 위치할 수 있다. 무기 절연층인 제3 절연층(181)은 패시베이션층(passivation layer)으로 불릴 수 있다. 제3 절연층(181)은 생략될 수도 있다.
제3 절연층(181) 위에는 유기 절연 물질을 포함하는 제4 절연층(182)이 위치할 수 있다. 제4 절연층(182)은 예컨대 폴리이미드, 아크릴계 폴리머, 실록산계 폴리머 등을 포함할 수 있는 유기 절연층이다. 제4 절연층(182)은 평탄화층으로 불릴 수 있다. 제4 절연층(182)은 구동 회로(DC)의 적어도 일부를 덮도록 형성될 수 있다.
제4 절연층(182) 위에는 발광 소자(LD)의 제1 전극(E1)이 위치할 수 있다. 제1 전극(E1)은 제4 절연층(182)에 형성된 접촉 구멍을 통해 드레인 전극(Dp)에 연결될 수 있다. 제4 절연층(182) 위에는 공통 전압선(VC)과 접촉하고 연결되어 있는 연결 부재(CM)가 위치할 수 있다. 연결 부재(CM)와 공통 전압선(VC)의 연결을 위해, 공통 전압선(VC)과 중첩하는 제3 절연층(181) 및 제4 절연층(182)의 부분들이 제거될 수 있다.
제4 절연층(182) 위에는 또한 구동 회로(DC)와 중첩하는 차폐층(shielding layer)(SL)이 위치한다. 구동 회로(DC)를 구성하는 트랜지스터들(TRd)은 정전기에 취약하므로 정전기가 유입되면 손상될 수 있다. 차폐층(SL)은 구동 회로(DC)를 차폐하여 표시 장치(1)의 제조 공정이나 표시 장치(1)의 취급 중 정전기가 구동 회로(DC)를 손상시키는 것을 막을 수 있다. 차폐층(SL)은 구동 회로(DC)의 적어도 일부, 거의 전부, 또는 전부를 덮도록 형성될 수 있다. 차폐층(SL)은 구동 회로(DC)가 배치된 것과 같이, 제2 방향(y)으로 길게 형성될 수 있다.
정전기를 효과적으로 소산시키기 위해, 차폐층(SL)은 접지될 수 있다. 예컨대, 차폐층(SL)은 공통 전압선(VC)과 전기적으로 연결될 수 있다. 이 경우, 차폐층(SL)은 공통 전압(ELVSS)의 전위를 가지므로, 차폐층(SL)과 구동 회로(DC) 사이에 바람직하지 않은 정전 결합(capacitive coupling)이 생성된다. 이러한 정전 결합과 관련된 정전 용량(capacitance)을 줄이기 위해, 차폐층(SL)은 제4 절연층(182) 위에 위치하도록 형성될 수 있다. 제4 절연층(182)은 유기 절연 물질로 비교적 두껍게 형성되므로, 차폐층(SL)이 제4 절연층(182) 위에 위치하면 차폐층(SL)과 구동 회로(DC) 사이의 거리로 인해 정전 용량이 작고 정전 결합이 약할 수 있다. 따라서 이와 같이 구동 회로(DC)와 중첩하는 차폐층(SL)을 형성하더라도 구동 회로(DC)에 의해 생성되는 신호(예컨대 게이트 신호)에 영향을 주지 않거나 거의 영향을 주지 않는다. 구동 회로 영역(DCR)에서, 차폐층(SL)은 제4 절연층(182)과 접촉하고, 제3 절연층(181)과는 접촉하지 않을 수 있다.
차폐층(SL)은 연결 부재(CM)와 전기적으로 연결될 수 있다. 도 2에서, 차폐층(SL)은 연결 부재(CM)와 전기적 및 물리적으로 연결되어 있고, 연결 부재(CM)를 통해 공통 전압선(VC)에 전기적으로 연결되어 있다. 이와 달리, 차폐층(SL)은 공통 전압선(VC)에 직접 연결될 수도 있다. 차폐층(SL)은 공통 전압선(VC)에 접지되지 않고, 다른 전압을 전달하거나 전위를 가진 배선에 접지될 수도 있다. 차폐층(SL)은 접지되지 않고 플로팅 상태일 수도 있다. 예컨대, 차폐층(SL)은 공통 전압선(VC)이나 연결 부재(CM)와 연결되지 않을 수 있다.
도전층인 차폐층(SL)은 제1 전극(E1)과 동일층, 즉 제1 전극(E1)과 동일 공정에서 동일 재료로 형성될 수 있다. 연결 부재(CM) 또한 제1 전극(E1)과 동일층일 수 있다. 제1 전극(E1), 차폐층(SL) 및 연결 부재(CM)는 은(Ag), 니켈(Ni), 금(Au), 백금(Pt), 알루미늄(Al), 구리(Cu), 알루미늄네오듐(AlNd), 알루미늄니켈란타늄(AlNiLa) 등의 금속이나 금속 합금을 포함할 수 있다. 제1 전극(E1), 차폐층(SL) 및 연결 부재(CM)는 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 같은 투명 도전 물질을 포함할 수 있다. 제1 전극(E1), 차폐층(SL) 및 연결 부재(CM)는 ITO/은(Ag)/ITO, ITO/알루미늄(Al) 같은 다중층일 수 있다.
도시되지 않았지만, 차폐층(SL)에는 개구들(openings)이 형성되어 있을 수 있다. 이것은 유기 절연층인 제4 절연층(182)으로부터의 아웃개싱(outgasing)이 빠져나갈 수 있게 하기 위함이다.
제4 절연층(182) 위에는 제1 전극(E1)과 중첩하는 개구를 가지는 제5 절연층(360)이 위치할 수 있다. 제5 절연층(360)의 개구는 각각의 화소 영역을 정의할 수 있고, 화소 정의층으로 불릴 수 있다. 제5 절연층(360)은 유기 절연 물질을 포함하는 유기 절연층일 수 있다.
제1 전극(E1) 위에는 발광층(EL)이 위치하고, 발광층(EL) 위에는 제2 전극(E2)이 위치한다. 제2 전극(E2)은 연결 부재(CM)와 연결되어 있다. 연결 부재(CM)는 공통 전압선(VC)과 연결되어 있으므로, 제2 전극(E2)은 연결 부재(CM)를 통해 공통 전압선(VC)에 전기적으로 연결될 수 있다. 따라서 공통 전압선(VC)이 공통 전압(ELVSS)을 전달하는 경우, 제2 전극(E2)은 공통 전압(ELVSS)을 인가받을 수 있다. 제2 전극(E2)은 칼슘(Ca), 바륨(Ba), 마그네슘(Mg), 알루미늄(Al), 은(Ag) 등의 일함수가 낮은 금속 또는 금속 합금으로 얇게 층을 형성함으로써 광 투과성을 가지도록 할 수 있다. 제2 전극(E2)은 ITO, IZO 같은 투명 도전 물질로 형성될 수도 있다.
각 화소(PX)의 제1 전극(E1), 발광층(EL) 및 제2 전극(E2)은 유기 발광 다이오드 같은 발광 소자(LD)를 이룬다. 제1 전극(E1)은 유기 발광 다이오드의 애노드(anode)일 수 있고, 제2 전극(E2)은 유기 발광 다이오드의 캐소드(cathode)일 수 있다. 제1 전극(E1)은 화소 전극으로 불릴 수 있고, 제2 전극(E2)은 공통 전극으로 불릴 수 있다. 발광 소자들(LD)은 청색광을 방출하는 발광 소자이거나 백색광을 방출하는 발광 소자일 수 있다. 이와 달리, 발광 소자들(LD)은 3원색을 방출하는 발광 소자들, 예컨대 적색광을 방출하는 발광 소자, 녹색광을 방출하는 발광 소자 및 청색광을 방출하는 발광 소자를 포함할 수 있다.
제2 전극(E2) 위에는 캐핑층(capping layer)(371)이 위치하고, 캐핑층(371) 위에는 기능층(functional layer)(372)이 위치할 수 있다. 캐핑층(371)은 굴절률 조정을 통해 광 효율을 향상시키는 역할을 할 수 있다. 기능층(372)은 봉지층(EN)의 형성 시 하부 층들의 손상을 방지하는 역할과 광 효율을 향상시키는 역할을 할 수 있다. 캐핑층(371)은 무기 절연 물질을 포함할 수 있고, 기능층(372)은 불화 리튬(LiF) 같은 물질을 포함할 수 있다. 캐핑층(371) 및 기능층(372)은 대략 차폐층(SL)까지 형성될 수 있다. 캐핑층(371) 및 기능층(372)은 차폐층(SL)의 일부를 덮을 수 있고, 전부를 덮도록 형성될 수도 있다. 캐핑층(371)의 하부면은 차폐층(SL)의 상부면과 접할 수 있다.
캐핑층(371) 및 기능층(372) 위에는 봉지층(EN)이 위치할 수 있다. 봉지층(EN)은 발광 소자(LD)를 밀봉하여 외부로부터 수분이나 산소가 침투하는 것을 방지하는 역할을 한다. 봉지층(EN)은 표시 영역(DA) 전체를 덮고 있으며, 봉지층(EN)의 가장자리(edge)는 비표시 영역(NA)에 위치할 수 있고, 구동 회로 영역(DCR)보다 표시 영역(DA)으로부터 멀리 위치할 수 있다.
봉지층(EN)은 하나 이상의 무기층과 하나 이상의 유기층이 적층되어 있다. 도시된 실시예에서, 봉지층(EN)은 제1 무기층(391), 유기층(392) 및 제2 무기층(393)을 포함하는 박막 봉지층이다. 봉지층(EN)에서 제1 무기층(391) 및 제2 무기층(393)은 주로 수분 등의 침투를 방지하는 역할을 하고, 유기층(392)은 주로 봉지층(EN)의 표면, 특히 표시 영역(DA)에서 제2 무기층(393)의 표면을 평탄화하는 역할을 한다. 제1 무기층(391) 및 제2 무기층(393)은 규소 산화물, 규소 질화물 등의 무기 절연 물질을 포함할 수 있다. 유기층(392)은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 페릴렌계 수지 등의 유기 물질을 포함할 수 있다.
제1 무기층(391)과 제2 무기층(393)은 유기층(392)보다 넓게 형성되어 있으며, 봉지층(EN)의 가장자리 부근에서 제1 무기층(391)과 제2 무기층(393)은 접촉할 수 있다. 제1 무기층(391)의 가장자리와 제2 무기층(393)의 가장자리는 대략 일치할 수 있다. 이와 같이 제1 무기층(391) 및 제2 무기층(393)을 넓게 형성함으로써, 표시 영역(DA)의 측면으로부터 수분이나 산소가 침투하는 것을 방지할 수 있고, 수분이나 산소의 침투 경로를 길고 복잡하게 하여 침투를 지연시킬 수 있다.
제1 무기층(391) 및 제2 무기층(393)의 가장자리는 게이트 구동부(GD)의 구동부 제어선 영역(DSR)에 위치할 수 있고, 구동부 제어선(DS) 위에 위치할 수 있다. 즉, 제1 무기층(391) 및 제2 무기층(393)은 구동부 제어선 영역(DSR)의 일부를 덮도록 위치할 수 있다.
비표시 영역(NA)에는 또한 댐(DM1, DM2)이 위치할 수 있다. 댐(DM1, DM2)은 봉지층(EN)의 유기층(392)을 형성할 때 모노머 같은 유기 물질이 흘러 넘치는 것을 막는 역할을 하며, 이에 따라 봉지층(EN)의 유기층(392)의 가장자리는 대체로 댐(DM1, DM2)보다 안쪽에, 즉 댐(DM1, DM2)과 표시 영역(DA) 사이에 위치할 수 있다. 봉지층(EN)의 제1 무기층(391)과 제2 무기층(393)은 댐(DM1, DM2) 위로 연장하여 댐(DM1, DM2)을 덮도록 형성될 수 있다. 이 경우, 제1 무기층(391)과 제2 무기층(393)의 접촉 면적이 증가하므로, 제1 무기층(391)과 제2 무기층(393) 간의 부착력이 증가할 수 있다.
게이트 구동부(GD)가 위치하는 표시 패널(10)의 영역에서, 댐(DM1, DM2)은 게이트 구동부(GD)와 중첩하게 위치한다. 이와 같이 위치하도록 댐(DM1, DM2)을 형성하면, 댐(DM1, DM2)의 형성으로 인해 비표시 영역(NA)이 증가하지 않는다. 이에 따라 비표시 영역(NA)의 폭을 줄이거나 비표시 영역(NA)에 위치하는 배선들이나 소자들의 형성 및 설계 마진을 증가시킬 수 있다. 예컨대, 댐(DM1, DM2)이 게이트 구동부(GD)와 표시 영역(DA) 사이에 형성되거나, 게이트 구동부(GD)보다 외곽에 형성되는 경우보다 비표시 영역(NA)의 폭을 줄일 수 있고, 이에 따라 표시 장치(1)의 화면 비율을 증가시킬 수 있다. 도시된 실시예에서 댐(DM1, DM2)은 구동부 제어선 영역(DSR)에 위치하고, 구동 회로 영역(DCR)에는 위치하지 않지만, 두 영역(DSR, DCR)에 모두 위치할 수도 있고, 구동 회로 영역(DCR)에만 위치할 수도 있다.
댐(DM1, DM2)은 표시 영역(DA)에 좀 더 가깝게 위치하는 제1 댐(DM1) 및 표시 영역(DA)으로부터 좀 더 멀리 위치하는 제2 댐(DM2)을 포함할 수 있다. 댐(DM1, DM2)은 적어도 하나의 층으로 형성될 수 있다. 댐(DM1, DM2)은 표시 영역(DA)에 형성되는 절연층을 이용하여 형성될 수 있다. 예컨대, 댐(DM1, DM2)이 단층으로 형성되는 경우, 댐(DM1, DM2)은 제4 절연층(182)과 동일층으로 형성되거나, 제5 절연층(360)과 동일층으로 형성될 수 있다. 댐(DM1, DM2)이 도시된 것과 같이 복층으로 형성되는 경우, 하부층인 제1 층(L11, L21)은 제4 절연층(182)과 동일층으로 형성될 수 있고, 상부층인 제2 층(L12, L22)은 제5 절연층(360)과 동일층으로 형성될 수 있다.
제1 댐(DM1) 또는 제1 댐(DM1)의 하부층(L11)을 제2 절연층(160)과 동일층으로 형성하더라도, 제1 댐(DM1)은 제2 절연층(160)과 떨어져 있다. 만약, 제1 댐(DM1)이 제2 절연층(160)과 붙어 있거나 연속적으로 형성되면 제1 댐(DM1) 직전에 봉지층(EN)의 유기층(392)을 형성하는 유기 물질을 수용할 수 있는 공간이 없게 된다. 따라서 제1 댐(DM1)과 제2 절연층(160)은 유기 물질을 수용할 수 있는 공간을 제공할 수 있도록 떨어져 있고, 이로 인해, 게이트 구동부(GD)의 구동 회로(DC)는 제2 절연층(160)에 의해 덮이지 않는 부분을 포함할 수 있다.
제1 댐(DM1)과 제2 댐(DM2)이 모두 복층으로 형성되더라도, 제2 댐(DM2)은 제1 댐(DM1)보다 높게 형성될 수 있다. 예컨대 제5 절연층(360) 및 상부층(L12, L22)을 형성할 때 하프톤 마스크를 사용하여 제2 댐(DM2)의 상부층(L22)을 제1 댐(DM1)의 상부층(L12)보다 높게 형성할 수 있다. 이와 달리, 제1 댐(DM1)과 제2 댐(DM2)은 실질적으로 동일한 높이로 형성될 수 있다.
댐(DM1, DM2)의 하부면은 제3 절연층(181)과 접할 수 있다. 표시 패널(10)이 제3 절연층(181)을 포함하지 않은 경우, 댐(DM1, DM2)의 하부면은 제2 절연층(160)과 접하거나, 구동부 제어선들(DS) 및/또는 구동 회로(DC)와 접할 수도 있다.
비표시 영역(NA)에는 마스크 지지대(MS)가 위치할 수 있다. 전술한 발광층(EL), 제2 전극(E2), 캐핑층(371), 기능층(372), 그리고 봉지층(EN)의 제1 및 제2 무기층(391, 393)은 해당 층이 형성될 영역이 오픈되어 있는 금속 마스크를 사용하여 증착하여 형성될 수 있다. 마스크 지지대(MS)는 이러한 금속 마스크를 지지하는 역할을 한다. 마스크 지지대(MS)는 댐(DM1, DM2)보다 표시 영역(DA)으로부터 멀리 위치할 수 있다. 마스크 지지대(MS)는 제2 절연층(160)과 동일층으로 형성될 수 있고, 제5 절연층(360)과 동일층으로 형성될 수도 있다.
표시 패널(10)의 가장자리를 둘러 위치하는 밀봉재(300)에 의해 제1 기판(110)과 합착되어 있는 제2 기판(210)이 봉지층(EN) 위에 위치한다. 인쇄 회로막의 접합을 위해 패드부(PP)가 외부로 노출될 수 있도록, 패드부(PP)가 위치하는 영역, 예컨대 표시 패널(10)의 하단부에서 제2 기판(210)은 제1 기판(110)보다 짧게 형성될 수 있다.
밀봉재(300)는 표시 영역(DA)을 완전히 둘러싸도록 형성되어 있다. 밀봉재(300)는 제1 기판(110)과 제2 기판(210)을 합착하며, 수분, 산소 등의 불순물이 외부에서 제1 기판(110)과 제2 기판(210) 사이로 침투하는 것을 막아준다. 따라서 제1 기판(110), 제2 기판(210) 및 이들 사이의 밀봉재(300)에 의해 표시 영역(DA)은 기밀하게 밀봉될 수 있다. 밀봉재(300)는 예컨대 제2 기판(210) 또는 제1 기판(110) 위에 밀봉 물질(sealing material)을 도포하고 제1 기판(110)과 제2 기판(210) 사이에 밀봉 물질이 배치될 수 있도록 제2 기판(210) 또는 제1 기판(110)을 위치시킨 후, 밀봉 물질이 도포된 부위에 레이저를 조사하여 형성될 수 있다. 도포된 밀봉 물질은 프릿(frit), 예컨대 글라스 프릿일 수 있다. 밀봉 물질에 레이저를 조사하여 가열하면 밀봉 물질이 용융되어 접착제처럼 제1 기판(110)과 제2 기판(210)에 접착되고, 접착된 상태에서 경화되어 제1 기판(110)과 제2 기판(210)을 기밀하게 합착하는 밀봉재(300)를 형성하게 된다. 전술한 바와 같이, 표시 영역(DA)은 봉지층(EN)에 의해 또한 밀봉되므로, 표시 영역(DA)은 이중으로 밀봉될 수 있다.
밀봉재(300)는 게이트 구동부(GD), 특히 구동부 제어선 영역(DSR)과 적어도 부분적으로 중첩할 수 있다. 이와 같이 밀봉재(300)와 구동 회로(DC)가 중첩하면 표시 영역(DA) 좌우의 비표시 영역(NA)의 면적을 줄일 수 있으므로, 표시 장치(1)의 좌우 베젤 폭을 줄일 수 있다.
제2 기판(210)은 유리, 석영, 세라믹 등과 같은 투명하고 견고한 재료로 형성될 수 있다. 제2 기판(210)은 봉지층(EN)으로부터 소정 거리로 이격되어 있을 수 있다.
제1 기판(110)을 향하는 제2 기판(210)의 표면 위에는 차광 부재(220), 색필터(230R, 230G, 230B)가 위치할 수 있다. 색필터(230R, 230G, 230B)는 적색 색필터(230R), 녹색 색필터(230G) 및 청색 색필터(230B)를 포함할 수 있다. 색필터(230R, 230G, 230B) 위에는 캐핑층이 위치할 수 있다.
차광 부재(220)는 대략 화소 영역(예컨대, 발광층(EL)과 중첩하는 영역)을 제외한 영역에 형성되어 있으며, 화소 영역을 제외한 영역에서 투광을 막는 역할을 한다. 차광 부재(220)는 적색 색필터(230R)와 녹색 색필터(230G) 사이, 녹색 색필터(230G)와 청색 색필터(230B) 사이, 그리고 청색 색필터(230B)와 적색 색필터(230R) 사이에 위치할 수 있다. 차광 부재(220)는 적색 색필터(230R), 녹색 색필터(230G) 및 청색 색필터(230B)가 배치되는 영역을 구획할 수 있다.
발광 소자(LD)가 청색광을 방출하는 발광 소자인 경우, 적색 색필터(230R)는 청색광을 적색광을 변환하고, 녹색 색필터(230G)는 청색광을 녹색광으로 변환하고, 청색 색필터(230B)는 청색광을 그대로 투과시킬 수 있다. 따라서 적색 색필터(230R) 및 녹색 색필터(230G)는 색변환층으로 불릴 수 있고, 청색 색필터(230B)는 투과층으로 불릴 수 있다. 적색 색필터(230R)는 청색광을 적색광으로 변환하는 양자점(quantum dot) 및 형광체 중 적어도 하나를 포함할 수 있다. 녹색 색필터(230G)는 청색광을 녹색광으로 변환하는 양자점 및 형광체 중 적어도 하나를 포함할 수 있다. 청색 색필터(230B)는 청색광을 투과시키는 수지(resin)를 포함할 수 있고, 염료 또는 안료를 더 포함할 수도 있다. 청색 파장 대역을 제외한 파장을 투과시키고 청색 파장 대역을 차단하는 청색광 컷팅 필터(예컨대, 황색 색필터)가 적색 색필터(230R) 및 녹색 색필터(230G)와 제2 기판(210) 사이에 위치할 수도 있다.
제2 기판(210) 위에는 터치를 감지하기 위한 터치 전극들을 포함하는 터치 센서층이 위치할 수 있고, 외광 반사를 줄이기 위한 편광층이 위치할 수 있다.
이하에서는 몇몇 실시예에 대해서 도 3 내지 도 15를 참고하여, 전술한 실시예와 차이점을 위주로 설명한다.
도 3 내지 도 15는 각각 도 1에서 A-A'선을 따라 취한 영역에 대응하는 일 실시예의 개략적인 단면도이다.
도 3을 참고하면, 도 2의 실시예와 달리, 표시 패널(10)은 제2 전극(E2)을 공통 전압선(VC)과 전기적으로 연결하는 연결 부재(CM)를 포함하지 않고, 제2 전극(E2)이 직접 공통 전압선(VC)에 연결되어 있다. 차폐층(SL)은 이러한 제2 전극(E2)의 연장부에 의해 형성될 수 있다. 즉, 구동 회로(DC)와 중첩하는 차폐층(SL)은 제2 전극(E2)과 동일 공정에서 동일 재료로 형성될 수 있다. 차폐층(SL)은 제2 전극(E2)과 연결되어 있으므로, 차폐층(SL)은 공통 전압(ELVSS)으로 접지될 수 있다.
도 4를 참고하면, 제1 전극(E1)과 동일층으로 형성될 수 있는 차폐층(SL)이 공통 전압선(VC)에 연결되어 있다. 따라서 차폐층(SL)은 공통 전압(ELVSS)으로 접지될 수 있다. 표시 패널(10)은 제2 전극(E2)을 공통 전압선(VC)과 전기적으로 연결하는 연결 부재(CM)를 포함하지 않고, 제2 전극(E2)은 공통 전압선(VC)에 연결될 수 있다. 게이트 구동부(GD)를 정전기로부터 보호하기 위한 차폐층(SL)이 위치하는, 표시 영역(DA)의 좌측 및/또는 우측 비표시 영역(NA)에서 제2 전극(E2)은 도시된 바와 같이 공통 전압선(VC)에 직접 연결되지 않고 차폐층(SL)을 통해 연결될 수 있다. 하지만, 차폐층(SL)이 위치하지 않는 표시 영역(DA)의 상측 및/또는 우측 비표시 영역(NA)에서는 제2 전극(E2)이 공통 전압선(VC)에 직접 연결될 수 있다.
도 5를 참고하면, 표시 영역(DA)과 게이트 구동부(GD) 사이에 공통 전압선(VC)을 포함하지 않는 점에서 전술한 실시예들과 차이가 있다. 공통 전압선(VC)이 위치하지 않으므로, 게이트 구동부(GD)는 표시 영역(DA)에 좀 더 가까이 위치할 수 있고, 표시 영역(DA)의 좌우측 비표시 영역(NA)의 폭을 줄일 수 있다. 공통 전압선(VC)은 표시 영역(DA)의 상하측 비표시 영역(NA)에 위치할 수 있으며, 제2 전극(E2)은 표시 영역(DA)의 상하측 비표시 영역(NA)에서 공통 전압선(VC)에 직접 또는 연결 부재(CM)를 통해 연결될 수 있다. 이 경우, 표시 영역(DA)의 상측 비표시 영역(NA)에 위치하는 공통 전압선(VC)에 공통 전압(ELVSS)을 공급하기 위해, 상측 비표시 영역(NA)에도 패드부(PP)가 위치할 수 있다. 차폐층(SL)은 제1 전극(E1)과 동일층으로 형성될 수 있고, 제2 전극(E2)과 전기적으로 연결될 수 있다. 따라서 차폐층(SL)은 공통 전압(ELVSS)으로 접지될 수 있다.
도 6을 참고하면, 도 5의 실시예와 같이 표시 패널(10)은 표시 영역(DA)과 게이트 구동부(GD) 사이에 공통 전압선(VC)을 포함하지 않는다. 하지만 차폐층(SL)은 제2 전극(E2)의 연장부에 의해 형성되어 있다. 차폐층(SL)은 제2 전극(E2)과 전기적으로 및 물리적으로 연결되어 있으므로, 차폐층(SL)은 공통 전압(ELVSS)으로 접지될 수 있다.
도 7을 참고하면, 댐(DM1, DM2)은 게이트 구동부(GD)의 구동 회로 영역(DCR)과 중첩하게 위치하고 있다. 차폐층(SL)은 구동 회로(DC)를 적어도 일부 또는 전부를 덮도록 형성될 수 있다. 도시된 실시예에서 차폐층(SL)은 구동 회로(DC)를 완전히 덮도록 형성되어 있다. 댐(DM1, DM2)이 구동 회로 영역(DCR)과 중첩하므로, 차폐층(SL)은 댐(DM1, DM2)과 중첩하게 형성될 수 있다. 도시된 것과 달리, 댐(DM1, DM2) 중 적어도 하나는 구동부 제어선 영역(DSR)에 위치하거나, 구동부 제어선 영역(DSR)과 구동 회로 영역(DCR)에 걸쳐 있을 수도 있다.
댐(DM1, DM2)은 하부층(L11, L21)이 제4 절연층(182)과 동일층으로 재료로 형성되고, 상부층(L12, L22)이 제5 절연층(360)과 동일층으로 형성될 수 있다. 차폐층(SL)은 제1 전극(E1)과 동일층으로 형성될 수 있다. 따라서 차폐층(SL)은 댐(DM1, DM2)의 하부층(L11, L21)과 상부층(L12, L22) 사이에 위치하도록 형성될 수 있다. 댐(DM1, DM2) 중 적어도 하나가 단층으로 형성되는 경우, 차폐층(SL)과 구동 회로(DC)의 정전 용량을 줄이기 위해, 댐(DM1, DM2)은 제5 절연층(360)보다는 제4 절연층(182)과 동일층으로 형성되는 것이 유리할 수 있다. 공정적으로, 차폐층(SL)은 제4 절연층(182)과 제5 절연층(360) 사이에 형성될 수 있기 때문이다.
댐(DM1, DM2)의 전후로 단차가 클 수 있지만, 댐(DM1, DM2)은 테이퍼 각이 완만한 유기 절연 물질로 형성되기 때문에, 차폐층(SL)이 댐(DM1, DM2)의 하부층(L11, L21)이나 댐(DM1, DM2) 전체를 덮도록 형성되더라도 차폐층(SL)이 끊어지지 않고 형성될 수 있다. 차폐층(SL)은 부분적으로 댐(DM1, DM2)이나 제4 절연층(182) 위에 위치하지 않을 수 있지만, 구동 회로(DC)와 차폐층(SL) 사이에는 제3 절연층(181)이 있으므로 쇼트가 문제되지 않는다. 도전층인 차폐층(SL)은 유기 절연 물질로보다 무기 절연 물질로 형성되는 층과의 접착력이 우수할 수 있다. 무기 절연층인 제3 절연층(181)과 접하는 부분에 의해 차폐층(SL)의 부착력이 증가하여 차폐층(SL)이 들뜨는 현상이 방지될 수 있다.
차폐층(SL)은 연결 부재(CM)와 연결되어 있고, 따라서 공통 전압(ELVSS)으로 접지될 수 있다. 이와 달리, 차폐층(SL)은 공통 전압선(VC)과 연결되거나 제2 전극(E2)과 연결될 수도 있다.
도 8을 참고하면, 차폐층(SL)의 위치에 있어서 도 7의 실시예와 차이가 있다. 차폐층(SL)은 구동 회로(DC)를 덮도록 위치하지만, 제4 절연층(182)보다 아래에 즉, 제3 절연층(181)과 제4 절연층(182) 사이에 위치한다. 또한, 차폐층(SL)은 제3 절연층(181)과 댐(DM1, DM2) 사이에 위치한다. 이 경우, 차폐층(SL)과 구동 회로(DC) 사이에 제3 절연층(181)만 존재하는 영역이 증가하므로, 차폐층(SL)과 정전 결합이 증가하는 문제가 있다. 하지만, 구동 회로(DC)를 정전기로부터 보호할 수 있다는 관점에서 유리하게 작용할 수 있다.
차폐층(SL)은 패드부(PP)의 패드의 한 층과 동일 공정에서 동일 재료로 형성될 수 있다. 예컨대, 차폐층(SL)은 ITO, IZO 같은 투명 도전성 산화물로 형성될 수 있다. 차폐층(SL)은 공통 전압선(VC)에 연결되어 공통 전압(ELVSS)으로 접지될 수 있다. 연결 부재(CM)는 공통 전압선(VC) 및 차폐층(SL) 위에 위치하면서 차폐층(SL)과 연결될 수 있고, 공통 전압선(VC)에 직접 연결될 수도 있다.
도 9를 참고하면, 도 7의 실시예와 달리, 표시 패널(10)은 제2 전극(E2)을 공통 전압선(VC)과 전기적으로 연결하는 연결 부재(CM)를 포함하지 않고, 제2 전극(E2)이 직접 공통 전압선(VC)에 연결되어 있다. 차폐층(SL)은 이러한 제2 전극(E2)의 연장부에 의해 형성될 수 있다. 즉, 구동 회로(DC)와 중첩하는 차폐층(SL)은 제2 전극(E2)과 동일층으로 형성될 수 있다. 제2 전극(E2)이 구동 회로(DC)까지 덮도록 넓게 형성되어, 제2 전극(E2)에서 구동 회로(DC)를 덮는 부분이 차폐층(SL)이 될 수 있다. 차폐층(SL)은 제2 전극(E2)과 연결되어 있거나 제2 전극(E2)의 일부분이므로, 차폐층(SL)은 공통 전압(ELVSS)으로 접지될 수 있다.
댐(DM1, DM2)은 하부층(L11, L21)이 제4 절연층(182)과 동일층으로 형성될 수 있고, 상부층(L12, L22)이 제5 절연층(360)과 동일층으로 형성될 수 있다. 따라서 차폐층(SL)은 댐(DM1, DM2)의 하부층(L11, L21)은 물론 상부 상부층(L12, L22)까지 완전히 덮도록 형성될 수 있다.
도 10을 참고하면, 캐핑층(371)과 기능층(372)의 형성 영역에서 도 9의 실시예와 차이가 있다. 즉, 캐핑층(371)과 기능층(372)은 제2 전극(E2)의 연장부에 의해 형성되는 차폐층(SL)을 완전히 덮도록 형성될 수 있다. 캐핑층(371)과 기능층(372)은 동일 마스크를 사용하여 형성될 수 있다. 캐핑층(371)의 가장자리와 기능층(372)의 가장자리는 실질적으로 일치할 수 있다. 차폐층(SL)이 댐(DM1, DM2)을 덮도록 형성되는 경우, 캐핑층(371)과 기능층(372) 또한 댐(DM1, DM2)을 덮도록 형성될 수 있다. 이와 같이 캐핑층(371)과 기능층(372)을 형성함으로써 차폐층(SL)이 손상되는 것을 방지할 수 있다.
도 11을 참고하면, 기능층(372)의 형성 영역에서 도 10의 실시예와 차이가 있다. 즉, 캐핑층(371)은 차폐층(SL)을 완전히 덮도록 형성될 수 있고, 기능층(372)은 캐핑층(371)을 완전히 덮지 않도록 형성될 수 있다. 이 경우, 봉지층(EN)의 제1 무기층(391)의 가장자리 부분이 캐핑층(371)과 접할 수 있다. 캐핑층(371)이 무기 절연 물질로 형성되는 경우, 봉지층(EN)의 제1 무기층(391)의 가장자리 부분이 무기층인 캐핑층(371)과 접하므로, 제1 무기층(391)과 그 하부층 즉, 캐핑층(371) 간의 부착력이 증가하여 제1 무기층(391)의 가장자리가 들뜨는 것을 방지할 수 있다. 캐핑층(371)과 기능층(372)은 서로 다른 마스크를 사용하여 형성될 수 있다. 도 10에서 기능층(372)은 차폐층(SL)의 일부를 덮지 않고 있지만, 차폐층(SL)을 완전히 덮을 수도 있다. 도 12를 참고하면, 표시 영역(DA)과 게이트 구동부(GD) 사이에 공통 전압선(VC)이 위치하지 않고, 게이트 구동부(GD)는 표시 영역(DA)에 좀 더 가까이 위치하고 있다. 도 5의 실시예와 관련하여 전술한 바와 같이, 공통 전압선(VC)은 표시 영역(DA)의 상하측 비표시 영역(NA)에 위치할 수 있고, 제2 전극(E2)은 표시 영역(DA)의 상하측 비표시 영역(NA)에서 공통 전압선(VC)에 직접 또는 연결 부재(CM)를 통해 연결될 수 있다. 차폐층(SL)은 제1 전극(E1)과 동일층으로 형성될 수 있고, 제2 전극(E2)과 전기적으로 연결될 수 있다. 따라서 차폐층(SL)은 공통 전압(ELVSS)으로 접지될 수 있다.
도 13을 참고하면, 도 12의 실시예와 같이 표시 패널(10)은 표시 영역(DA)과 게이트 구동부(GD) 사이에 공통 전압선(VC)을 포함하지 않고, 차폐층(SL)은 제2 전극(E2)의 연장부에 의해 형성되어 있다. 차폐층(SL)은 제2 전극(E2)과 연결되어 있으므로, 차폐층(SL)은 공통 전압(ELVSS)으로 접지될 수 있다. 댐(DM1, DM2)은 하부층(L11, L21)이 제4 절연층(182)과 동일층으로 형성될 수 있고, 상부층(L12, L22)이 제5 절연층(360)과 동일층으로 형성될 수 있다. 따라서 차폐층(SL)은 댐(DM1, DM2) 전체를 덮도록 형성될 수 있다.
도 14를 참고하면, 캐핑층(371)과 기능층(372)의 형성 영역에서 도 13의 실시예와 차이가 있다. 즉, 캐핑층(371)과 기능층(372)은 제2 전극(E2)의 연장부에 의해 형성되는 차폐층(SL)을 완전히 덮도록 형성될 수 있다. 캐핑층(371)과 기능층(372)은 동일 마스크를 사용하여 형성될 수 있고, 캐핑층(371)의 가장자리와 기능층(372)의 가장자리는 실질적으로 일치할 수 있다. 차폐층(SL)이 댐(DM1, DM2)을 덮도록 형성되는 경우, 캐핑층(371)과 기능층(372) 또한 댐(DM1, DM2)을 덮도록 형성될 수 있다. 이와 같이 캐핑층(371)과 기능층(372)을 형성함으로써 차폐층(SL)이 손상되는 것을 방지할 수 있다.
도 15를 참고하면, 기능층(372)의 형성 영역에서 도 14의 실시예와 차이가 있다. 즉, 캐핑층(371)은 차폐층(SL)을 완전히 덮도록 형성될 수 있고, 기능층(372)은 캐핑층(371)을 완전히 덮지 않도록 형성될 수 있다. 이 경우, 봉지층(EN)의 제1 무기층(391)의 가장자리 부분이 캐핑층(371)과 접할 수 있다. 캐핑층(371)이 무기 절연 물질로 형성되는 경우, 봉지층(EN)의 제1 무기층(391)의 가장자리 부분이 무기층인 캐핑층(371)과 접하므로, 제1 무기층(391)과 그 하부층 즉, 캐핑층(371) 간의 부착력이 증가하여 제1 무기층(391)의 가장자리가 들뜨는 것을 방지할 수 있다. 캐핑층(371)과 기능층(372)은 서로 다른 마스크를 사용하여 형성될 수 있다. 기능층(372)은 차폐층(SL)의 일부를 덮지 않을 수 있지만, 차폐층(SL)을 완전히 덮을 수도 있다.
도 16은 일 실시예에 따른 표시 장치의 개략적인 단면도이다. 도 8의 실시예에서 차폐층(SL)은 패드부(PP)의 패드의 한 층과 동일층으로 형성될 수 있다고 전술한 바 있다. 도 16을 참고하여, 패드부(PP)의 패드(P)가 어떤 구조를 갖는지를 표시 영역(DA)에 위치하는 화소(PX)와의 층 관계를 중심으로 설명한다. 도면의 복잡화를 피하기 위해, 표시 영역(DA)은 제1 기판(110)부터 발광 소자(LD)까지만 도시하였다.
도 16을 참고하면, 패드부(PP)에는 패드(P)가 위치한다. 패드(P)는 복수의 층(PL1, PL2, PL3)으로 형성될 수 있다. 예컨대, 패드(P)는 트랜지스터(TRp)의 게이트 전극(Gp)과 동일 공정에서 동일 재료로 형성될 수 있는 제1 층(PL1), 트랜지스터(TRp)의 소스 전극(Sp) 및 드레인 전극(Dp)과 동일 공정에서 동일 재료로 형성될 수 있는 제2 층(PL2), 그리고 제2 층(PL2) 위에 위치하는 제3 층(PL3)을 포함한다. 패드(P)를 구성하는 층으로 3개의 층(PL1, PL2, PL3)이 도시되어 있지만, 패드(P)는 그보다 적거나 많은 층을 포함할 수도 있다.
제1 층(PL1)은 표시 패널(10)의 비표시 영역(NA)에 위치하는 배선과 연결될 수 있고, 배선의 일부가 제1 층(PL1)을 형성할 수도 있다. 제2 층(PL2)은 제2 절연층(160)의 개구를 통해 제1 층(PL1)에 연결될 수 있고, 제3 층(PL3)은 제3 절연층(181)의 개구를 통해 제2 층(PL2)에 연결될 수 있다. 따라서 제3 층(PL3)으로 입력되는 신호는 제2 층(PL2) 및 제1 층(PL1)을 통해 배선으로 전달될 수 있다.
데이터 도전체인 제2 층(PL2)이 단층의 구리(Cu)로 형성되거나, 다중층(예컨대, Ti/Cu)으로 형성되더라도 최상부층이 구리(Cu)로 형성되는 경우, 제2 층(PL2)이 외부로 노출되면 산화되기 쉽다. 따라서 제2 층(PL2)의 산화를 방지하기 위해, 제2 층(PL2) 위에는 제2 층(PL2)이 노출되지 않도록 덮는 제3 층(PL3)이 형성될 수 있다. 제3 층(PL3)은 예컨대 ITO, IZO 같은 투명 도전성 산화물로 형성될 수 있다. 투명 도전성 산화물 외에도, 제3 층(PL3)은 산화 방지나 내식성이 우수한 도전체로 형성될 수 있다. 제3 층(PL3)은 패드(P)의 가장 상부층으로서 연성 인쇄 회로막 등의 패드와 이방성 도전막, 솔더(solder) 등을 통해 전기적으로 접속되는 부분이고, 패드 단자로 불릴 수 있다. 제3 층(PL3)은 제3 절연층(181)과 제4 절연층(182) 사이에 위치할 수 있고, 제4 절연층(182)은 제3 층(PL3)의 가장자리를 덮고 있을 수 있다. 이와 달리, 제3 층(PL3)의 어느 부분도 제4 절연층(182)에 의해 덮이지 않을 수도 있다.
도 8에 도시된 차폐층(SL)은 패드(P)의 제3 층(PL3)과 동일층, 즉 동일 공정에서 동일 재료로 형성될 수 있다. 따라서 차폐층(SL)은 제3 절연층(181)과 제4 절연층(182) 사이에 위치할 수 있고, 제3 절연층(181)에 의해 구동 회로(DC)와 절연될 수 있다.
다시 도 16을 참고하면, 화소(PX)가 포함하는 저장 축전기(storage capacitor)(SC)의 두 전극(C1, C2) 중 제1 전극(C1)은 트랜지스터(TRp)의 게이트 전극(Gp)과 동일층으로 형성될 수 있다. 제1 전극(C1)과 중첩하는 제2 전극(C2)은 트랜지스터(TRp)의 소스 전극(Sp) 및 드레인 전극(Dp)과 동일층으로 형성될 수 있다. 제1 전극(C1)은 게이트 전극(Gp)과 연결될 수 있고, 제2 전극(C2)은 드레인 전극(Dp)과 연결될 수 있다. 한편, 도 16에는 전술한 실시예들과 달리, 제1 절연층(140)이 전체적으로 형성되지 않고, 게이트 도전체와 중첩하는 영역에만 형성되어 있다. 이러한 구조는 게이트 도전체의 패터닝 시 제1 절연층(140)을 함께 패터닝한 결과일 수 있다.
도 17은 일 실시예에 따른 표시 장치의 개략적인 단면도이다.
도 17에는 트랜지스터(TRp)의 소스 전극(Sp), 드레인 전극(Dp) 등이 게이트 전극(Gp)과 동일층으로 위치하는 표시 장치(1)의 단면 구조가 도시된다.
도 17을 참고하면, 제1 기판(110) 위에 광차단층(LB)이 위치하고, 광차단층(BL) 위에 버퍼층(120)이 위치한다. 버퍼층(120)은 하부층(121)과 상부층(122)을 포함하는 이중층일 수 있다.
버퍼층(120) 위에는 트랜지스터(TRp)의 반도체층(Ap) 및 저장 축전기(SC)의 제1 전극(C1)이 위치할 수 있다. 제1 전극(C1)은 반도체층(Ap)과 동일층일 수 있고, 반도체층(Ap)의 소스 영역 및 드레인 영역과 마찬가지로 도핑되어 있을 수 있다. 제1 전극(C1)은 트랜지스터(TRp)의 게이트 전극(Gp)과 연결될 수 있다.
버퍼층(120) 및 반도체층(Ap)에는 제1 절연층(140)이 위치할 수 있다.
제1 절연층(140) 위에는 트랜지스터(TRp)의 게이트 전극(Gp), 소스 전극(Sp) 및 드레인 전극(Dp)이 위치할 수 있고, 패드(P)의 제1 층(PL1)이 위치할 수 있다. 게이트 전극(Gp), 소스 전극(Sp), 드레인 전극(Dp) 및 제1 층(PL1)은 동일 공정에서 동일 재료로 형성될 수 있다. 소스 전극(Sp) 및 드레인 전극(Dp)을 게이트 전극(Gp)과 함께 형성함으로써, 소스 전극(Sp) 및 드레인 전극(Dp)을 형성하기 위한 공정 단계 및 마스크의 사용을 줄일 수 있다. 예컨대 도 16의 실시예에서 소스 전극(Sp) 및 드레인 전극(Dp)은 게이트 전극(Gp)을 형성한 후에 별도의 공정 및 마스크를 사용하여 형성될 수 있지만, 17의 실시예에서는 소스 전극(Sp) 및 드레인 전극(Dp)이 게이트 전극(Gp)과 동일 공정에서 동일 마스크를 사용하여 형성될 수 있다. 한편, 전술한 데이터선, 구동 전압선 및/또는 공통 전압선 또한 게이트 전극(Gp)과 동일 공정에서 동일 재료로 형성될 수 있다.
소스 전극(Sp)과 반도체층(Ap)의 소스 영역 사이에는 제1 절연층(140)이 제거될 수 있고, 소스 전극(Sp)은 소스 영역과 직접 접촉할 수 있다. 마찬가지로, 드레인 전극(Dp)과 반도체층(Ap)의 드레인 영역 사이에는 제1 절연층(140)이 제거될 수 있고, 드레인 전극(Dp)은 드레인 영역과 직접 접촉할 수 있다. 드레인 전극(Dp)은 버퍼층(120)에 형성된 접촉 구멍을 통해 광차단층(LB)과 연결될 수 있다.
게이트 전극(Gp), 소스 전극(Sp), 드레인 전극(Dp) 및 제1 층(PL1) 위에는 제2 절연층(160)이 위치할 수 있다.
제2 절연층(160) 위에는 색필터(CF)가 위치할 수 있다. 색필터(CF)는 3원색, 예컨대 적색, 녹색 및 청색 중 어느 하나를 나타낼 수 있다. 도시된 구조에서, 발광 소자(LD)에서 방출된 광은 색필터(CF)를 통과하여 제1 기판(110)을 통해 표시 장치(1)의 배면으로 방출될 수 있다. 색필터(CF)에 의해 3원색을 나타낼 수 있으므로, 발광 소자(LD)는 백색광 및/또는 청색광을 방출할 수 있다.
제2 절연층(160) 및 색필터(CF) 위에는 제3 절연층(180)이 위치할 수 있다. 제3 절연층(180)은 평탄화층 또는 오버코트층으로 불릴 수 있다.
제3 절연층(180) 위에는 발광 소자(LD)의 제1 전극(E1), 저장 축전기(SC)의 제2 전극(C2), 그리고 패드(P)의 제2 층(PL2)이 위치할 수 있다. 제1 전극(E1), 제2 전극(C2) 및 제2 층(PL2)은 동일 공정에서 동일 재료로 형성될 수 있다.
제1 전극(E1)은 제3 절연층(180) 및 제2 절연층(160)에 형성된 접촉 구멍을 통해 드레인 전극(Dp)과 연결될 수 있다. 제2 전극(C2) 또한 제3 절연층(180) 및 제2 절연층(160)에 형성된 접촉 구멍을 통해 드레인 전극(Dp)과 연결될 수 있다. 제2 전극(C2)은 중첩하는 제1 전극(C1)과 함께 저장 축전기(SC)를 이룰 수 있다.
제2 층(PL2)은 제3 절연층(180) 및 제2 절연층(160)의 개구를 통해 제1 층(PL1)에 연결될 수 있다. 제2 층(PL2)은 패드 단자일 수 있고, 제2 층(PL2)으로 입력되는 신호는 제1 층(PL1)을 통해 배선으로 전달될 수 있다.
제1 전극(E1), 제2 전극(C2) 및 제2 층(PL2) 위에는 제5 절연층(360)이 위치할 수 있다. 제5 절연층(360)은 제1 전극(E1)과 중첩하는 개구 및 제2 층(PL2)과 중첩하는 개구를 가질 수 있다.
제1 전극(E1) 위에는 발광층(EL)이 위치할 수 있고, 발광층(EL) 위에는 제2 전극(E2)이 위치할 수 있다. 제1 전극(E1), 발광층(EL) 및 제2 전극(E2)은 발광 소자(LD)를 이룰 수 있다.
도 18을 참고하면, 화소(PX)는 복수의 트랜지스터(T1, T2, T3), 저장 축전기(SC), 그리고 발광 소자(LD)를 포함한다. 화소(PX)에는 복수의 신호선(DL, GL, CL, SSL, DVL, VC)이 연결되어 있다. 화소(PX)가 3개의 트랜지스터와 1개의 축전기로 이루어진 구조를 도시하고 있지만, 트랜지스터 및 축전기의 수는 다양하게 변경될 수 있다. 화소(PX)에 6개의 신호선이 연결되어 있는 구조를 도시하고 있지만, 신호선의 종류와 수는 다양하게 변형될 수 있다.
신호선(DL, GL, CL, SSL, DVL, VC)은 데이터선(DL), 게이트선(GL), 센싱 제어선(CL), 센싱선(SSL), 구동 전압선(DVL) 및 공통 전압선(VC)을 포함할 수 있다. 게이트선(GL)은 제2 트랜지스터(T2)에 게이트 신호(GW)를 전달할 수 있다. 데이터선(DL)은 데이터 신호(DS)를 전달하고, 구동 전압선(DVL)은 구동 전압(ELVDD)을 전달할 수 있고, 공통 전압선(VC)은 공통 전압(ELVSS)을 전달할 수 있다. 센싱 제어선(CL)은 센싱 신호(SS)를 전달할 수 있고, 센싱선(SSL)은 센싱부와 연결될 수 있다.
트랜지스터(T1, T2, T3)는 구동 트랜지스터인 제1 트랜지스터(T1), 스위칭 트랜지스터인 제2 트랜지스터(T2), 그리고 센싱 트랜지스터인 제3 트랜지스터(T3)를 포함한다. 각각의 트랜지스터(T1, T2, T3)는 게이트 전극(G1, G2, G3), 소스 전극(S1, S2, S3) 및 드레인 전극(D1, D2, D3)을 포함하는 3단자 소자이다. 소스 전극과 드레인 전극은 고정된 것은 아니며, 트랜지스터의 3단자에서 게이트 전극을 제외한 2단자 중 하나는 소스 전극이고 다른 하나는 드레인 전극으로 불릴 수 있다.
제1 트랜지스터(T1)의 게이트 전극(G1)은 저장 축전기(SC)의 제1 전극(C1) 및 제2 트랜지스터(T2)의 드레인 전극(D2)과 연결되어 있고, 제1 트랜지스터(T1)의 소스 전극(S1)은 제3 트랜지스터(T3)의 드레인 전극(D3)과 연결되어 있고, 제1 트랜지스터(T1)의 드레인 전극(D1)은 발광 소자(LD)의 애노드와 연결되어 있다. 제1 트랜지스터(T1)는 제2 트랜지스터(T2)를 통해 전달되는 데이터 신호(DS)의 크기에 따라 달라지는 구동 전류(ID)를 발광 소자(LD)에 공급할 수 있고, 발광 소자(LD)는 구동 전류(ID)의 크기에 따라 달라지는 휘도로 발광할 수 있다. 따라서 화소(PX)는 데이터 신호(DS)의 크기에 따라 제1 트랜지스터(T1)를 통하여 흐르는 전류량을 조절함으로써 계조를 표시할 수 있다. 구동 전류(ID)는 제1 트랜지스터(T1)의 게이트 전극(G1)과 소스 전극(S1) 간의 전압인 게이트-소스 전압(VGS)과 연관될 수 있다. 즉, 제1 트랜지스터(T1)의 VGS가 클수록 구동 전류(ID)가 커질 수 있다. 제1 트랜지스터(T1)의 반도체층과 중첩할 수 있는 광차단층(LB)이 제1 트랜지스터(T1)의 드레인 전극(D1)과 연결됨으로써, 출력 포화 특성 같은 제1 트랜지스터(T1)의 특성을 향상시킬 수 있다.
제2 트랜지스터(T2)의 게이트 전극(G2)은 게이트선(GL)과 연결되어 있고, 제2 트랜지스터(T2)의 소스 전극(S2)은 데이터선(DL)과 연결되어 있고, 제2 트랜지스터(T2)의 드레인 전극(D2)은 제1 트랜지스터(T1)의 게이트 전극(G1) 및 저장 축전기(SC)의 제1 전극(C1)과 연결되어 있다. 제2 트랜지스터(T2)는 게이트선(GL)을 통해 전달받은 게이트 신호(GW)에 따라 턴온되어, 데이터선(DL)을 통해 전달되는 데이터 신호(DS)를 제1 트랜지스터(T1)의 게이트 전극(G1) 및 저장 축전기(SC)의 제1 전극(C1)으로 전달하는 스위칭 동작을 수행할 수 있다.
제3 트랜지스터(T3)의 게이트 전극(G3)은 센싱 제어선(CL)과 연결되어 있고, 제3 트랜지스터(T3)의 소스 전극(S3)은 제1 트랜지스터(T1)의 드레인 전극(D1) 및 발광 소자(LD)의 애노드와 연결되어 있고, 제3 트랜지스터(T3)의 드레인 전극(D3)은 센싱선(SSL)과 연결되어 있다. 제3 트랜지스터(T3)는 화질 저하의 원인이 되는 제1 트랜지스터(T1)의 문턱 전압 같은 특성을 센싱하기 위한 트랜지스터이다. 제3 트랜지스터(T3)는 센싱 제어선(CL)을 통해 전달받은 센싱 신호(SS)에 따라 턴온되어 제1 트랜지스터(T1)와 센싱선(SSL)을 전기적으로 접속시키고, 센싱선(SSL)과 연결된 센싱부는 센싱 기간 동안 제1 트랜지스터(T1)의 특성 정보를 센싱할 수 있다. 센싱 기간 동안 제3 트랜지스터(T3)를 통해 센싱한 특성 정보를 반영하여 보상된 데이터 신호를 생성함으로써, 화소(PX)마다 다를 수 있는 제1 트랜지스터(T1)의 특성 편차를 외부적으로 보상할 수 있다.
저장 축전기(SC)의 제1 전극(C1)은 제1 트랜지스터(T1)의 게이트 전극(G1) 및 제2 트랜지스터(T2)의 드레인 전극(D2)과 연결되어 있고, 저장 축전기(SC)의 제2 전극(C2)은 제1 트랜지스터(T1)의 드레인 전극(D1) 및 발광 소자(LD)의 애노드와 연결되어 있다. 저장 축전기(SC)는 충전된 데이터 신호(DS)를 제1 트랜지스터(T1)에 계속 인가되어 발광 기간 동안 지속적으로 발광 소자(LD)를 발광시킬 수 있다. 발광 소자(LD)의 캐소드는 공통 전압(ELVSS)을 전달하는 공통 전압선(VC)과 연결될 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
1: 표시 장치 10: 표시 패널
110: 제1 기판 140: 제1 절연층
160: 제2 절연층 181: 제3 절연층
182: 제4 절연층 210: 제2 기판
220: 차광 부재 230R, 230G, 230B: 색필터
300: 밀봉층 360: 제5 절연층
371: 캐핑층 372: 기능층
391: 제1 무기층 392: 유기층
393: 제2 무기층 CM: 연결 부재
DA: 표시 영역 DC: 구동 회로
DCR: 구동 회로 영역 DM1, MD2: 댐
DS: 구동부 제어선 DSR: 구동부 제어선 영역
E1: 제1 전극 E2: 제2 전극
EL: 발광층 EN: 봉지층
GD: 게이트 구동부 LD: 발광 소자
NA: 비표시 영역 P: 패드
PP: 패드부 PX: 화소
SL: 차폐층 VC: 공통 전압선

Claims (22)

  1. 표시 영역 및 비표시 영역을 포함하는 기판,
    상기 표시 영역에 위치하는 발광 소자,
    상기 표시 영역을 덮으며, 상기 발광 소자를 밀봉하는 봉지층,
    상기 비표시 영역에 위치하는 구동부,
    상기 표시 영역을 둘러싸며, 상기 구동부와 중첩하는 댐, 그리고
    상기 구동부와 중첩하는 차폐층
    을 포함하는 표시 장치.
  2. 제1항에서,
    상기 구동부는 트랜지스터를 포함하는 구동 회로 및 상기 구동 회로에 제어 신호를 전달하는 구동부 제어선을 포함하고,
    상기 차폐층은 상기 구동 회로의 적어도 일부를 덮는 표시 장치.
  3. 제2항에서,
    상기 트랜지스터 위에 위치하며, 무기 절연 물질을 포함하는 무기 절연층, 그리고
    상기 무기 절연층 위에 위치하며, 유기 절연 물질을 포함하는 유기 절연층을 더 포함하며,
    상기 차폐층은 상기 구동 회로와 중첩하는 영역에서 상기 유기 절연층과 접촉하고 상기 무기 절연층과 접촉하지 않는 표시 장치.
  4. 제1항에서,
    상기 구동부는 트랜지스터를 포함하는 구동 회로 및 상기 구동 회로에 제어 신호를 전달하는 구동부 제어선을 포함하고,
    상기 차폐층은 상기 구동 회로를 완전히 덮는 표시 장치.
  5. 제4항에서,
    상기 트랜지스터 위에 위치하며, 무기 절연 물질을 포함하는 무기 절연층, 그리고
    상기 무기 절연층 위에 위치하며, 유기 절연 물질을 포함하는 유기 절연층을 더 포함하며,
    상기 차폐층은 상기 구동 회로와 중첩하는 영역에서 상기 유기 절연층과 접촉하는 부분 및 상기 무기 절연층과 접촉하는 부분을 포함하는 표시 장치.
  6. 제5항에서,
    상기 구동 회로와 중첩하는 영역에서 상기 차폐층은 하부면이 상기 무기 절연층과 접촉하고, 상부면의 적어도 일부분이 상기 유기 절연층과 접촉하는 표시 장치.
  7. 제6항에서,
    상기 차폐층은 상부면의 일부분이 상기 댐과 접촉하는 표시 장치.
  8. 제1항에서,
    상기 발광 소자는 제1 전극, 상기 제1 전극 위에 위치하는 발광층 및 상기 발광층 위에 위치하는 제2 전극을 포함하고,
    상기 차폐층은 상기 제1 전극 또는 상기 제2 전극과 동일층으로 형성된 표시 장치.
  9. 제1항에서,
    상기 비표시 영역에 위치하며, 패드를 포함하는 패드부를 더 포함하고,
    상기 차폐층은 상기 패드의 최상부층인 패드 단자와 동일층으로서 형성된 표시 장치.
  10. 제1항에서,
    상기 댐은 제1 층 및 상기 제1 층 위에 위치하는 제2 층을 포함하고,
    상기 차폐층은 상기 제1 층과 상기 제2 층 사이에 위치하는 부분을 포함하는 표시 장치.
  11. 제1항에서,
    상기 댐은 제1 층 및 상기 제1 층 위에 위치하는 제2 층을 포함하고,
    상기 차폐층은 상기 제2 층 위에 위치하는 부분을 포함하는 표시 장치.
  12. 제1항에서,
    상기 댐의 적어도 일부분이 상기 차폐층에 의해 덮여 있는 표시 장치.
  13. 제1항에서,
    상기 발광 소자와 상기 봉지층 사이에 위치하는 캐핑층을 더 포함하며,
    상기 차폐층은 상기 캐핑층과 접촉하는 부분을 포함하는 표시 장치.
  14. 제1항에서,
    상기 구동부는 상기 비표시 영역에 집적되어 있는 표시 장치.
  15. 제1항에서,
    상기 구동부와 상기 표시 영역 사이에 위치하며 공통 전압을 전달하는 공통 전압선을 더 포함하는 표시 장치.
  16. 표시 영역 및 비표시 영역을 포함하는 제1 기판,
    상기 표시 영역에 위치하는 발광 소자,
    상기 표시 영역을 덮으며, 상기 발광 소자를 밀봉하고, 적어도 하나의 무기층과 적어도 하나의 유기층을 포함하는 봉지층,
    상기 비표시 영역에 위치하는 구동부,
    상기 표시 영역을 둘러싸며, 상기 구동부와 중첩하는 댐,
    상기 구동부와 중첩하는 차폐층,
    상기 봉지층 위에 위치하는 제2 기판, 그리고
    상기 표시 영역을 둘러싸며, 상기 제1 기판과 상기 제2 기판을 합착하는 밀봉재
    을 포함하는 표시 장치.
  17. 제16항에서,
    상기 구동부는 트랜지스터를 포함하는 구동 회로 및 상기 구동 회로에 제어 신호를 전달하는 구동부 제어선을 포함하고,
    상기 차폐층은 상기 구동 회로의 적어도 일부를 덮는 표시 장치.
  18. 제17항에서,
    상기 트랜지스터 위에 위치하며, 무기 절연 물질을 포함하는 무기 절연층, 그리고
    상기 무기 절연층 위에 위치하며, 유기 절연 물질을 포함하는 유기 절연층을 더 포함하며,
    상기 차폐층은 상기 구동 회로와 중첩하는 영역에서 상기 유기 절연층과 접촉하고 상기 무기 절연층과 접촉하지 않는 표시 장치.
  19. 제17항에서,
    상기 트랜지스터 위에 위치하며 무기 절연 물질을 포함하는 무기 절연층, 그리고
    상기 무기 절연층 위에 위치하며 유기 절연 물질을 포함하는 유기 절연층을 더 포함하며,
    상기 차폐층은 상기 구동 회로와 중첩하는 영역에서 상기 유기 절연층과 접촉하는 부분 및 상기 무기 절연층과 접촉하는 부분을 포함하는 표시 장치.
  20. 제16항에서,
    상기 발광 소자와 상기 봉지층 사이에 위치하는 캐핑층을 더 포함하며,
    상기 차폐층은 상기 캐핑층과 접촉하는 부분을 포함하는 표시 장치.
  21. 제16항에서,
    상기 제2 기판 위에 위치하며, 양자점 및 형광체 중 적어도 하나를 포함하는 색필터를 더 포함하는 표시 장치.
  22. 제16항에서,
    상기 발광 소자와 상기 봉지층 사이에 위치하는 캐핑층, 그리고
    상기 발광 소자와 상기 봉지층 사이에서 상기 캐핑층 위에 위치하는 기능층
    을 더 포함하며,
    상기 캐핑층과 상기 기능층 중 적어도 하나는 상기 차폐층을 완전히 덮는 표시 장치.
KR1020200003250A 2020-01-09 2020-01-09 표시 장치 Pending KR20210090334A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200003250A KR20210090334A (ko) 2020-01-09 2020-01-09 표시 장치
US17/130,912 US12295217B2 (en) 2020-01-09 2020-12-22 Display device
CN202110010815.8A CN113113449A (zh) 2020-01-09 2021-01-06 显示装置
EP21150977.3A EP3848990A1 (en) 2020-01-09 2021-01-11 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200003250A KR20210090334A (ko) 2020-01-09 2020-01-09 표시 장치

Publications (1)

Publication Number Publication Date
KR20210090334A true KR20210090334A (ko) 2021-07-20

Family

ID=74130135

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200003250A Pending KR20210090334A (ko) 2020-01-09 2020-01-09 표시 장치

Country Status (4)

Country Link
US (1) US12295217B2 (ko)
EP (1) EP3848990A1 (ko)
KR (1) KR20210090334A (ko)
CN (1) CN113113449A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11974477B2 (en) 2022-04-07 2024-04-30 Samsung Display Co., Ltd. Display device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210043776A (ko) * 2019-10-11 2021-04-22 삼성디스플레이 주식회사 색 변환 기판, 이를 포함하는 표시 장치 및 그 제조 방법
KR20220131436A (ko) * 2021-03-18 2022-09-28 삼성디스플레이 주식회사 표시 장치
CN115707308A (zh) * 2021-08-03 2023-02-17 华为技术有限公司 显示面板和电子设备
KR20230082802A (ko) * 2021-12-02 2023-06-09 엘지디스플레이 주식회사 표시 장치
CN114385038B (zh) * 2022-01-12 2025-02-21 京东方科技集团股份有限公司 触控面板与显示装置
CN114464630A (zh) * 2022-01-26 2022-05-10 武汉华星光电半导体显示技术有限公司 Oled显示面板
US12147637B2 (en) 2022-01-29 2024-11-19 Chengdu Boe Optoelectronics Technology Co., Ltd. Touch display panel, touch display apparatus and touch display mother board
CN115295582A (zh) * 2022-07-21 2022-11-04 武汉天马微电子有限公司 显示面板和显示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102151752B1 (ko) 2013-08-05 2020-09-04 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
JP6652561B2 (ja) 2014-10-24 2020-02-26 日本テキサス・インスツルメンツ合同会社 電圧コンバータのためのアダプティブコントローラ
KR102320187B1 (ko) 2014-12-31 2021-11-01 엘지디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR102642368B1 (ko) 2016-07-29 2024-02-28 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102512274B1 (ko) * 2016-08-12 2023-03-22 삼성디스플레이 주식회사 유기발광 표시장치
KR102460539B1 (ko) 2016-09-30 2022-10-31 엘지디스플레이 주식회사 유기발광표시패널, 유기발광표시장치, 소스 드라이버 집적회로, 소스 드라이버 집적회로 동작방법, 및 유기발광표시장치 구동방법
KR102567001B1 (ko) 2016-11-15 2023-08-11 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20180054386A (ko) 2016-11-15 2018-05-24 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102799673B1 (ko) * 2016-11-29 2025-04-22 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102713278B1 (ko) 2016-11-30 2024-10-02 엘지디스플레이 주식회사 유기발광 표시장치와 그의 제조방법
KR102790274B1 (ko) 2016-12-13 2025-04-01 엘지디스플레이 주식회사 유기 발광 표시 장치
CN106951125B (zh) 2017-03-30 2019-09-13 上海天马微电子有限公司 一种触控显示面板及触控显示装置
KR102354977B1 (ko) 2017-07-03 2022-01-25 삼성디스플레이 주식회사 디스플레이 장치
KR102429676B1 (ko) 2017-10-27 2022-08-05 엘지디스플레이 주식회사 표시 장치
KR102457583B1 (ko) 2017-12-21 2022-10-24 삼성디스플레이 주식회사 표시 장치 및 그것의 제조 방법
KR102552266B1 (ko) 2018-01-31 2023-07-07 삼성디스플레이 주식회사 표시 장치
KR102755527B1 (ko) 2018-12-13 2025-01-20 삼성디스플레이 주식회사 디스플레이 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11974477B2 (en) 2022-04-07 2024-04-30 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
US12295217B2 (en) 2025-05-06
EP3848990A1 (en) 2021-07-14
CN113113449A (zh) 2021-07-13
US20210217835A1 (en) 2021-07-15

Similar Documents

Publication Publication Date Title
KR102803850B1 (ko) 표시 장치
US12295217B2 (en) Display device
KR102511049B1 (ko) 터치 디스플레이 패널
CN113050819B (zh) 触摸显示面板
KR20200082582A (ko) 표시 영역 내에 관통-홀을 구비한 전계 발광 표시장치
KR102722115B1 (ko) 유기 발광 다이오드 표시 장치 및 그 제조 방법
US12336349B2 (en) Display device
KR102762377B1 (ko) 표시 장치
US20210134923A1 (en) Display device
KR20200108152A (ko) 표시 장치
KR102824527B1 (ko) 발광 표시 장치 및 그 제조 방법
KR102799448B1 (ko) 플렉서블 전계 발광 표시장치
KR20220067623A (ko) 표시 장치
KR20230154361A (ko) 발광 표시 장치
CN118742102A (zh) 有机发光显示装置
KR20210009487A (ko) 표시 장치
KR102837324B1 (ko) 터치 디스플레이 패널
US20250185494A1 (en) Display device
US20250212661A1 (en) Display apparatus
US20230189573A1 (en) Touch display device
KR20220163558A (ko) 표시장치
KR20240166200A (ko) 발광표시장치
KR20250110194A (ko) 터치 디스플레이 패널
KR20240029790A (ko) 표시 장치
KR20250008590A (ko) 표시 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20200109

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20230103

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20200109

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20250321

Patent event code: PE09021S01D