KR20200075004A

KR20200075004A - 액정 디스플레이 패널 및 게이트 구동 회로

Info

Publication number: KR20200075004A
Application number: KR1020207015952A
Authority: KR
Inventors: 원잉 리
Original assignee: 선전 차이나 스타 옵토일렉트로닉스 세미컨덕터 디스플레이 테크놀로지 컴퍼니 리미티드
Priority date: 2017-11-07
Filing date: 2017-12-20
Publication date: 2020-06-25
Also published as: EP3709286A4; CN107767832A; WO2019090908A1; EP3709286A1; JP2020535470A; CN107767832B

Abstract

액정 디스플레이 패널 및 게이트 구동 회로로서, 상기 액정 디스플레이 패널(30)은, 매트릭스 방식으로 배열된 복수 개의 픽셀 유닛(Pixel 11 내지 Pixel 24); 복수 개의 스캔 라인(G1 내지 G5)으로서, 각 2개의 상기 스캔 라인은 동일한 행에 있는 픽셀 유닛에 대응하고, 또한 동일한 행에 있는 픽셀 유닛 내의 픽셀 유닛에 교대로 접속된 복수 개의 스캔 라인; 게이트 구동 회로(31)와; 복수 개의 데이터 라인(D1 내지 D3)으로서, 서로 인접하는 2열의 픽셀 유닛에 각각 접속된 복수 개의 데이터 라인; 데이터 구동 회로(32)를 포함하고, 여기서, 동일한 행에 있는 픽셀 유닛에 대응하는 2개의 스캔 라인 상의 게이트 구동 신호는 다른 구동 능력을 갖는다. 상술한 방식에 의해, 디스플레이 패널(30) 상의 휘도 차이를 경감하여, 디스플레이 효과를 향상시킬 수 있다.

Description

액정 디스플레이 패널 및 게이트 구동 회로

액정 디스플레이 패널은, 디스플레이 품질이 높고, 가격이 저렴하며, 및 휴대가 편리하다는 등의 이점을 가져, 여러가지 전자 제품에 널리 사용되고 있다. 액정 디스플레이 디바이스 기술이 끊임없이 발전함에 따라, 점차 하락하는 패널 원가에 대응하기 위한 새로운 구동 방법이 필요한데, 일반적으로는 data 신호선의 개수를 저감시키고, 또한 gate 측에서 GOA (Gate driver on Array) 기술을 채용함으로써 구현된다. 액정 디스플레이 패널에 있어서, 만약 줄곧 양의 전압 또는 음의 전압을 인가하여 액정 분자를 구동한 경우, 액정 분자에 손상이 발생하기가 매우 쉬워진다. 이 때문에, 액정 분자가 구동 전압에 의해 파괴되지 않도록 보호하기 위해서는, 양 및 음의 전압이 교대로 되도록 액정 분자를 구동할 필요가 있다. 현재 자주 보이는 극성 반전 방식으로서, 프레임 반전, 행 반전, 열 반전, 및 도트 반전이 있다. 그 중에서, 도트 반전 방식은 최적의 화면 효과에 도달할 수 있기 때문에, 널리 사용되고 있다. 그러나, 충전 시에 극성 반전을 발생시키는 픽셀 유닛의 충전율은 낮고, 충전 시에 극성 반전을 발생시키지 않는 픽셀 유닛의 충전율은 높다. 충전율의 차이는 표시 패널 상에 암선 및 명선이 나타나게 하여, 디스플레이 효과를 저하시켜서, 사용자 경험(user experience)에 영향을 주게 된다.

본 발명에서 주로 해결하고자 하는 기술적 과제는, 디스플레이 패널에서의 휘도의 차이를 경감하여, 디스플레이 효과를 향상시킬 수 있는 액정 디스플레이 패널 및 게이트 구동 회로를 제공하는 것이다.

상술한 기술적 과제를 해결하기 위해서, 본 발명이 채용하는 기술적 방안은, 액정 디스플레이 패널을 제공하는 것이고, 상기 액정 디스플레이 패널은,

복수 개의 픽셀 유닛 - 상기 복수 개의 픽셀 유닛은 매트릭스 방식으로 배열됨 - 과,

복수 개의 스캔 라인 - 각 2개의 상기 스캔 라인은 동일한 행에 있는 상기 픽셀 유닛에 대응하고, 또한 상기 동일한 행에 있는 픽셀 유닛 내의 상기 픽셀 유닛에 교대로 접속됨 - 과,

상기 스캔 라인 상에 게이트 구동 신호를 순차로 공급함으로써, 상기 스캔 라인에 접속된 상기 픽셀 유닛을 온이 되게 제어하기 위한 게이트 구동 회로와,

복수 개의 데이터 라인 - 각 데이터 라인이 서로 인접하는 2열의 상기 픽셀 유닛에 각각 접속됨 - 과,

극성 반전 방식에 의해 상기 데이터 라인에 데이터 구동 신호를 공급함으로써, 상기 데이터 라인에 접속되고 또한 온 상태에 있는 상기 픽셀 유닛에 대하여 충전을 수행하기 위한 데이터 구동 회로를 포함하며,

여기서, 상기 동일한 행에 있는 픽셀 유닛에 대응하는 2개의 스캔 라인 상의 게이트 구동 신호가 다른 구동 능력을 가져, 이로 인하여 상기 데이터 구동 신호의 극성 반전에 의해 야기되는 충전의 차이를 해소한다.

상술한 기술 과제를 해결하기 위해서, 본 발명이 채용하는 다른 기술적 방안은, 액정 디스플레이 패널에 설치되는 게이트 구동 회로를 제공하는 것이고, 상기 게이트 구동 회로는,

제1 구동 스테이지와 제2 구동 스테이지를 포함하되,

상기 제1 구동 스테이지는 제1 클럭 신호를 수신하고, 또한 상기 제1 클럭 신호에 응답하여 제1 게이트 구동 신호를 출력하며,

상기 제2 구동 스테이지는 제2 클럭 신호를 수신하고, 또한 상기 제2 클럭 신호에 응답하여 제2 게이트 구동 신호를 출력하며,

여기서, 상기 제1 게이트 구동 신호의 구동 능력이 상기 제2 게이트 구동 신호의 구동 능력과 달라지도록 상기 제1 클럭 신호와 상기 제2 클럭 신호가 설정된다.

본 발명의 유익한 효과는 이하와 같다. 종래 기술의 상황과는 달리, 본 발명에서는 디스플레이 패널에 있어서 동일한 행에 있는 픽셀 유닛에 대응하는 2개의 스캔 라인 상의 게이트 구동 신호로 하여금 다른 구동 능력을 갖게 함으로써, 상기 데이터 구동 신호의 극성 반전에 의해 야기되는 충전의 차이를 해소한다는 목적을 달성한다.

도 1은 본 발명이 제공하는 액정 디스플레이 패널의 제1 실시예의 구조 모식도이다.
도 2는 본 발명이 제공하는 클럭 신호, 게이트 구동 신호 및 픽셀 유닛의 충전 전압의 제1 실시예의 모식도이다.
도 3은 본 발명이 제공하는 클럭 신호, 게이트 구동 신호 및 픽셀 유닛의 충전 전압의 제2 실시예의 모식도이다.
도 4는 본 발명이 제공하는 클럭 신호, 게이트 구동 신호 및 픽셀 유닛의 충전 전압의 제3 실시예의 모식도이다.

이하에서는, 본 발명의 실시예에 있어서의 도면을 결합하여, 본 발명의 실시예에 있어서의 기술적 방안에 대하여 명확하고 완전한 설명을 한다. 명백하게, 설명되는 실시예는 단지 본 발명의 일부의 실시예일 뿐이고, 전부의 실시예는 아니다. 본 발명에 있어서의 실시예에 기초하여, 본 분야의 통상의 기술자가 발명적 노력을 하지 않은 전제 하에 얻은 다른 모든 실시예는, 모두 본 발명의 보호 범위에 속하는 것이다.

도 1을 참조하면, 도 1은 본 발명이 제공하는 액정 디스플레이 패널의 실시예의 일부를 도시하는 구조 모식도이다. 액정 디스플레이 패널(30)은 Pixel 11, Pixel 12, Pixel 13, Pixel 14, Pixel 21, Pixel 22, Pixel 23, Pixel 24와 같은 복수의 픽셀 유닛을 포함한다. 이들 픽셀 유닛은 매트릭스 방식으로 배열된다. 게이트 구동 회로(31)는 액정 디스플레이 패널(30)의 일측에 위치하고, 제1 구동 스테이지(311)와, 제2 구동 스테이지(312)와, 제3 구동 스테이지(313)와, 제4 구동 스테이지(314)를 포함한다. 게이트 구동 회로(31)는 스캔 라인에 접속되어 있고, 복수의 스캔 라인 상에 게이트 구동 신호를 순차로 공급함으로써, 스캔 라인에 접속된 픽셀 유닛을 행마다 온이 되게 제어하기 위한 것이다. 스캔 라인(G1)은 제1 구동 스테이지(311)에 접속되고, 스캔 라인(G2)은 제2 구동 스테이지(312)에 접속되고, 스캔 라인(G3)은 제3 구동 스테이지(313)에 접속되고, 스캔 라인(G4)은 제4 구동 스테이지(314)에 접속된다.

각 2개의 스캔 라인은 동일한 행에 있는 픽셀 유닛에 대응하고, 또한 동일한 행에 있는 픽셀 유닛 내의 픽셀 유닛에 교대로 접속된다. 예를 들어, 스캔 라인(G1)과 스캔 라인(G2)은 동일한 행에 있는 픽셀 유닛인 Pixel 11, Pixel 12, Pixel 21, Pixel 22에 대응하되, 스캔 라인(G1)은 픽셀 유닛 Pixel 11에 접속되고, 스캔 라인(G2)은 픽셀 유닛 Pixel 11과 동일한 행에 있고 또한 픽셀 유닛 Pixel 11과 서로 인접하는 픽셀 유닛 Pixel 12에 접속되고, 스캔 라인(G1)은 픽셀 유닛 Pixel 12와 동일한 행에 있고 또한 픽셀 유닛 Pixel 12와 서로 인접하는 픽셀 유닛 Pixel 21에 접속되고, 스캔 라인(G2)은 픽셀 유닛 Pixel 21과 동일한 행에 있고 또한 픽셀 유닛 Pixel 21과 서로 인접하는 픽셀 유닛 Pixel 22에 접속된다.

데이터 구동 회로(32)는 액정 디스플레이 패널(30)의 일측에 위치하고, 복수의 데이터 라인에 접속됨으로써, 상기 데이터 라인에 접속되고 또한 게이트 구동 신호의 구동 하에서 온 상태에 있는 픽셀 유닛에 대하여 충전을 수행한다. 각각의 데이터 라인은 서로 인접하는 2열의 픽셀 유닛에 접속된다. 예를 들어, 데이터 라인(D1)은 픽셀 유닛 Pixel 11, Pixel 13이 존재하는 열에 접속되면서, 그 열과 서로 인접하는, 픽셀 유닛 Pixel 12, Pixel 14가 존재하는 열에도 접속된다.

스캔 라인(G1), 스캔 라인(G2), 스캔 라인(G3) 및 스캔 라인(G4)은 각각 데이터 라인(D1, D2 및 D3)에 수직이다. 다른 실시 양태에 있어서, 스캔 라인(G1), 스캔 라인(G2), 스캔 라인(G3) 및 스캔 라인(G4)은 데이터 라인(D1, D2 및 D3)에 반드시 수직이어야 하는 것은 아니고, 임의의 크기의 끼인각일 수 있으면 된다.

도 2를 결합 및 참조하기 바란다. 도 2는 본 발명이 제공하는 픽셀 유닛의 충전 효과의 제1 실시예의 펄스 모식도이다. 신호 CK 1은 제1 구동 스테이지(311)가 수신하는 제1 클럭 구동 신호이고, 신호 CK 2는 제2 구동 스테이지(312)가 수신하는 제2 클럭 구동 신호이며, 신호 CK 3은 제3 구동 스테이지(313)가 수신하는 제3 클럭 구동 신호이고, 신호 CK 4는 제4 구동 스테이지(314)가 수신하는 제4 클럭 구동 신호이다. 신호 CK 1, 신호 CK 2, 신호 CK 3 및 신호 CK 4의 주기는 서로 동일하고, 또한 위상은 순차로 4분의 1주기씩 어긋나 있다. 신호 Gate 1은 제1 구동 스테이지(311)가 신호 CK 1에 근거하여 게이트 라인(G1)에 출력하는 제1 게이트 구동 신호이고, 신호 Gate 2는 제2 구동 스테이지(312)가 신호 CK 2에 근거하여 게이트 라인(G2)에 출력하는 제2 게이트 구동 신호이며, 신호 Gate 3은 제3 구동 스테이지(313)가 신호 CK 3에 근거하여 게이트 라인(G3)에 출력하는 제3 게이트 구동 신호이고, 신호 Gate 4는 제4 구동 스테이지(314)가 신호 CK 4에 근거하여 게이트 라인(G4)에 출력하는 제4 게이트 구동 신호이다. 신호 Gate 1, 신호 Gate 2, 신호 Gate 3 및 신호 Gate 4의 주기는 서로 동일하고, 위상은 순차로 4분의 1주기씩 어긋나 있다. 신호 Gate 1은 게이트 라인(G1)에 접속된 픽셀 유닛 Pixel 11을 구동하고, 신호 Gate 2는 게이트 라인(G2)에 접속된 픽셀 유닛 Pixel 12를 구동하며, 신호 Gate 3은 게이트 라인(G3)에 접속된 픽셀 유닛 Pixel 13을 구동하고, 신호 Gate 4는 게이트 라인(G1)에 접속된 픽셀 유닛 Pixel 14를 구동한다.

신호 CK 1과 신호 CK 3은 서로 동일한 펄스 진폭을 갖고, 신호 CK 2와 신호 CK 4는 서로 동일한 펄스 진폭을 가지며, 또한 신호 CK 1과 신호 CK 3의 펄스 진폭은 신호 CK 2와 신호 CK 4의 펄스 진폭에 비해 ΔV만큼 크다. 따라서 신호 CK 1에 근거하여 출력되는 신호 Gate 1과, 신호 CK 3에 근거하여 출력되는 신호 Gate 3은 서로 동일한 진폭의 펄스를 갖고, 신호 CK 2에 근거하여 출력되는 신호 Gate 2와, 신호 CK 4에 근거하여 출력되는 신호 Gate 4는 서로 동일한 진폭의 펄스를 갖기 때문에, 신호 Gate 1과 신호 Gate 3의 펄스 진폭은 신호 Gate 2와 신호 Gate 4의 펄스 진폭에 비해 ΔV만큼 크다. 게이트 구동 신호의 펄스 진폭이 클수록, 픽셀 유닛에 대한 구동 효과가 보다 좋아지고, 픽셀 유닛의 충전 효율이 보다 높아진다. 이로 인해 신호 Gate 1과 신호 Gate 3이 구동하는 픽셀 유닛 Pixel 11과 Pixel 13의 충전 효율은 신호 Gate 2와 신호 Gate 4가 구동하는 픽셀 유닛 Pixel 12와 Pixel 14의 충전 효율보다 높다.

본 실시예에서는, 신호 CK 1과 신호 CK 3의 펄스 진폭을 증대시킴으로써, 신호 CK 1과 신호 CK 3의 펄스 진폭이 신호 CK 2와 신호 CK 4의 펄스 진폭보다 커지는 것을 실현하고 있지만, 다른 실시예에서는, 신호 CK 2와 신호 CK 4의 펄스 진폭을 감소시키거나, 또는 신호 CK 1와 신호 CK 3의 펄스 진폭을 증대시킴과 함께 신호 CK 2와 신호 CK 4의 펄스 진폭을 감소시킴으로써 실현할 수도 있다.

신호 Data 1은 데이터 구동 회로(32)가 데이터 라인(D1)에 입력하는 데이터 신호이고, 신호 Data 2는 데이터 구동 회로(32)가 데이터 라인(D2)에 입력하는 데이터 신호이다. 신호 Data 1과 신호 Data 2의 주기는 서로 동일하고, 또한 극성은 서로 반대이다.

도 2에 도시한 바와 같이, 픽셀 유닛 Pixel 11은 신호 Gate 1의 구동 하에서, 신호 Data 1의 극성이 반전되기 이전에 온이 되는데, 픽셀 유닛 Pixel 11은 온 상태에 있어서의 앞쪽의 4분의 1주기 시간내에 Data 1로부터 입력되는 고전위에 의해 충전되고, Gate 1의 구동 하에서, 온 상태에 있어서의 뒤쪽의 4분의 1주기 시간내에 Data 1로부터 입력되는 저전위에 의해 충전되기 때문에, 충전 기간 내에 극성 반전이 발생하여, 충전이 불완전하다. 픽셀 유닛 Pixel 12는 신호 Gate 2의 구동 하에서, 신호 Data 1의 극성이 반전된 이후에 온이 되는데, 픽셀 유닛 Pixel 12는 온 상태에 있는 전체 기간에 있어서 Data 1로부터 입력되는 저전위에 의해 충전되기 때문에, 극성 반전이 전혀 발생하지 않아, 충전이 완전하다.

신호 Gate 1이 구동하는 픽셀 유닛 Pixel 11의 충전 효율은 신호 Gate 2가 구동하는 픽셀 유닛 Pixel 12의 충전 효율보다 높은데, 이로 인해, 픽셀 유닛 Pixel 11은 그 충전 과정에 있어서 극성 반전을 발생시키지만, 픽셀 유닛 Pixel 11과 픽셀 유닛 Pixel 12 간의 충전량의 차는 비교적 작다.

마찬가지로, 픽셀 유닛 Pixel 13은 신호 Gate 3의 구동 하에서, 신호 Data 1의 극성이 반전되기 이전에 온이 되는데, 픽셀 유닛 Pixel 13은 온 상태에 있어서의 앞쪽의 4분의 1주기 시간내에 Data 1로부터 입력되는 저전위에 의해 충전되고, Gate 3의 구동 하에서, 온 상태에 있어서의 뒤쪽의 4분의 1주기 시간내에 Data 1로부터 입력되는 고전위에 의해 충전되기 때문에, 충전 기간 내에 극성 반전이 발생하여, 충전이 불완전하다. 픽셀 유닛 Pixel 14는 신호 Gate 4의 구동 하에서, 신호 Data 1의 극성이 반전된 이후에 온이 되는데, 픽셀 유닛 Pixel 13은 온 상태에 있는 전체 기간에 있어서 Data 1로부터 입력되는 고전위에 의해 충전되기 때문에, 극성 반전이 전혀 발생하지 않아, 충전이 완전하다.

신호 Gate 3에 의해 구동되는 픽셀 유닛 Pixel 13의 충전 효율은 신호 Gate 4에 의해 구동되는 픽셀 유닛 Pixel 14의 충전 효율보다 높은데, 이로 인해, 픽셀 유닛 Pixel 13은 그 충전 과정에 있어서 극성 반전을 발생시키지만, 픽셀 유닛 Pixel 13과 픽셀 유닛 Pixel 14 간의 충전량의 차는 비교적 작다.

픽셀 유닛 Pixel 21, Pixel 22, Pixel 23 및 Pixel 24에 있어서의 충전의 원리는, 픽셀 유닛 Pixel 11, Pixel 12, Pixel 13, Pixel 14와 유사하기 때문에, 여기에서는 다시 설명하지 않는다.

다른 실시예에 있어서, 게이트 구동 회로는 6개 혹은 8개, 또는 심지어 더 많은 수의 구동 스테이지를 포함할 수 있고, 구동 스테이지의 수가 짝수이기만 하면 된다.

상술한 설명을 통하여 알 수 있듯이, 본 실시예에서는, 충전 시에 극성 반전을 발생시키는 픽셀 유닛을 구동하기 위한 게이트 구동 신호의 전압을 높임으로써, 이들 픽셀 유닛의 충전 효율을 높여서, 충전 시에 극성 반전을 발생시키는 이들 픽셀 유닛과, 충전 시에 극성 반전을 발생시키지 않는 픽셀 유닛 간의 충전량의 차를 줄이고, 이로써, 디스플레이 휘도에 있어서의 차이를 감소시켜, 디스플레이 효과를 향상시킬 수 있다.

도 1과 도 3을 결합 및 참조하기 바란다. 도 3은 본 발명이 제공하는 픽셀 유닛의 충전 효과의 제2 실시예에 있어서의 펄스 모식도이다. 신호 CK 1은 제1 구동 스테이지(311)가 수신하는 제1 클럭 구동 신호이고, 신호 CK 2는 제2 구동 스테이지(312)가 수신하는 제2 클럭 구동 신호이며, 신호 CK 3은 제3 구동 스테이지(313)가 수신하는 제3 클럭 구동 신호이고, 신호 CK 4는 제4 구동 스테이지(314)가 수신하는 제4 클럭 구동 신호이다. 신호 CK 1, 신호 CK 2, 신호 CK 3 및 신호 CK 4의 주기는 서로 동일하고, 또한 위상은 순차로 4분의 1주기씩 어긋나 있다. 신호 Gate 1은 제1 구동 스테이지(311)가 신호 CK 1에 근거하여 게이트 라인(G1)에 출력하는 제1 게이트 구동 신호이고, 신호 Gate 2는 제2 구동 스테이지(312)가 신호 CK 2에 근거하여 게이트 라인(G2)에 출력하는 제2 게이트 구동 신호이며, 신호 Gate 3은 제3 구동 스테이지(313)가 신호 CK 3에 근거하여 게이트 라인(G3)에 출력하는 제3 게이트 구동 신호이고, 신호 Gate 4는 제4 구동 스테이지(314)가 신호 CK 4에 근거하여 게이트 라인(G4)에 출력하는 제4 게이트 구동 신호이다. 신호 Gate 1, 신호 Gate 2, 신호 Gate 3 및 신호 Gate 4의 주기는 서로 동일하고, 또한 위상은 순차로 4분의 1주기씩 어긋나 있다. 신호 Gate 1은 게이트 라인(G1)에 접속된 픽셀 유닛 Pixel 11을 구동하고, 신호 Gate 2는 게이트 라인(G2)에 접속된 픽셀 유닛 Pixel 12를 구동하며, 신호 Gate 3은 게이트 라인(G3)에 접속된 픽셀 유닛 Pixel 13을 구동하고, 신호 Gate 4는 게이트 라인(G1)에 접속된 픽셀 유닛 Pixel 14를 구동한다.

신호 CK 1과 신호 CK 3은 서로 동일한 펄스 진폭을 갖고, 신호 CK 2와 신호 CK 4는 서로 동일한 펄스 진폭을 가지며, 또한 신호 CK 1과 신호 CK 3의 펄스 진폭의 후반부는 신호 CK 2와 신호 CK 4의 펄스 진폭에 비해 ΔV만큼 크다. 따라서 신호 CK 1에 근거하여 출력되는 신호 Gate 1과, 신호 CK 3에 근거하여 출력되는 신호 Gate 3은 서로 동일한 진폭의 펄스를 갖고, 신호 CK 2에 근거하여 출력되는 신호 Gate 2와, 신호 CK 4에 근거하여 출력되는 신호 Gate 4는 서로 동일한 진폭의 펄스를 갖기 때문에, 신호 Gate 1과 신호 Gate 3의 펄스 진폭의 후반부는 신호 Gate 2와 신호 Gate 4의 펄스 진폭에 비해 ΔV만큼 크다. 게이트 구동 신호의 펄스 진폭이 클수록, 픽셀 유닛에 대한 구동 효과가 보다 좋아지고, 픽셀 유닛의 충전 효율이 보다 높아진다. 이로 인해, 신호 Gate 1과 신호 Gate 3이 구동하는 픽셀 유닛 Pixel 11과 Pixel 13의 충전 효율은 신호 Gate 2와 신호 Gate 4가 구동하는 픽셀 유닛 Pixel 12와 Pixel 14의 충전 효율보다 높다.

본 실시예에서는, 신호 CK 1과 신호 CK 3의 후반부의 펄스 진폭을 증대시킴으로써, 신호 CK 1과 신호 CK 3의 펄스 진폭이 신호 CK 2와 신호 CK 4의 펄스 진폭보다 커지는 것을 실현하고 있지만, 다른 실시예에서는, 신호 CK 2와 신호 CK 4의 펄스 진폭을 감소시키거나, 또는 신호 CK 1과 신호 CK 3의 후반부의 펄스 진폭을 증대시킴과 함께 신호 CK 2와 신호 CK 4의 펄스 진폭을 감소시킴으로써 실현할 수도 있다.

다른 실시예에서는, 신호 CK 1과 신호 CK 3의 고펄스가 차지하는 시간의 비율은 임의의 비율이어도 되고, 반드시 도 3에 도시한 바와 같은 50％의 비율이어야 하는 것은 아니다.

도 3에 도시한 바와 같이, 픽셀 유닛 Pixel 11은 신호 Gate 1의 구동 하에서, 신호 Data 1의 극성이 반전되기 이전에 온이 되는데, 픽셀 유닛 Pixel 11은 온 상태에 있어서의 앞쪽의 4분의 1주기 시간내에 Data 1로부터 입력되는 고전위에 의해 충전되고, Gate 1의 구동 하에서, 온 상태에 있어서의 뒤쪽의 4분의 1주기 시간내에 Data 1로부터 입력되는 저전위에 의해 충전되기 때문에, 충전 기간 내에 극성 반전이 발생하여, 충전이 불완전하다. 픽셀 유닛 Pixel 12는 신호 Gate 2의 구동 하에서, 신호 Data 1의 극성이 반전된 이후에 온이 되는데, 픽셀 유닛 Pixel 12는 온 상태에 있는 전체 기간에 있어서 Data 1로부터 입력되는 저전위에 의해 충전되기 때문에, 극성 반전이 전혀 발생하지 않아, 충전이 완전하다.

마찬가지로, 픽셀 유닛 Pixel 13은 신호 Gate 3의 구동 하에서, 신호 Data 1의 극성이 반전되기 이전에 온이 되는데, 픽셀 유닛 Pixel 13은 온 상태에 있어서의 앞쪽의 4분의 1주기 시간내에 Data 1로부터 입력되는 저전위에 의해 충전되고, Gate 3의 구동 하에서, 온 상태에 있어서의 뒤쪽의 4분의 1주기 시간내에 Data 1로부터 입력되는 고전위에 의해 충전되기 때문에, 충전 기간 내에 극성 반전이 발생하여, 충전이 불완전하다. 픽셀 유닛 Pixel 14는 신호 Gate 4의 구동 하에서, 신호 Data 1의 극성이 반전된 후에 온이 되는데, 픽셀 유닛 Pixel 13은 온 상태에 있는 전체 기간에 있어서 Data 1로부터 입력되는 고전위에 의해 충전되기 때문에, 극성 반전이 전혀 발생하지 않아, 충전이 완전하다.

도 1과 도 4를 결합 및 참조하기 바란다. 도 4는 본 발명이 제공하는 픽셀 유닛의 충전 효과의 제3 실시예에 있어서의 펄스 모식도이다. 신호 CK 1은 제1 구동 스테이지(311)가 수신하는 제1 클럭 구동 신호이고, 신호 CK 2는 제2 구동 스테이지(312)가 수신하는 제2 클럭 구동 신호이며, 신호 CK 3은 제3 구동 스테이지(313)가 수신하는 제3 클럭 구동 신호이고, 신호 CK 4는 제4 구동 스테이지(314)가 수신하는 제4 클럭 구동 신호이다. 신호 CK 1, 신호 CK 2, 신호 CK 3 및 신호 CK 4의 주기는 서로 동일하고, 또한 위상은 순차로 4분의 1주기씩 어긋나 있다. 신호 Gate 1은 제1 구동 스테이지(311)가 신호 CK 1에 근거하여 게이트 라인(G1)에 출력하는 제1 게이트 구동 신호이고, 신호 Gate 2는 제2 구동 스테이지(312)가 신호 CK 2에 근거하여 게이트 라인(G2)에 출력하는 제2 게이트 구동 신호이며, 신호 Gate 3은 제3 구동 스테이지(313)가 신호 CK 3에 근거하여 게이트 라인(G3)에 출력하는 제3 게이트 구동 신호이고, 신호 Gate 4는 제4 구동 스테이지(314)가 신호 CK 4에 근거하여 게이트 라인(G4)에 출력하는 제4 게이트 구동 신호이다. 신호 Gate 1, 신호 Gate 2, 신호 Gate 3 및 신호 Gate 4의 주기는 서로 동일하고, 또한 위상은 순차로 4분의 1주기씩 어긋나 있다. 신호 Gate 1은 게이트 라인(G1)에 접속된 픽셀 유닛 Pixel 11을 구동하고, 신호 Gate 2는 게이트 라인(G2)에 접속된 픽셀 유닛 Pixel 12를 구동하며, 신호 Gate 3은 게이트 라인(G3)에 접속된 픽셀 유닛 Pixel 13을 구동하고, 신호 Gate 4는 게이트 라인(G1)에 접속된 픽셀 유닛 Pixel 14를 구동한다.

신호 CK 1과 신호 CK 3은 서로 동일한 펄스 폭을 갖고, 신호 CK 2와 신호 CK 4는 서로 동일한 펄스 폭을 가지며, 또한 신호 CK 1과 신호 CK 3의 펄스 폭은 신호 CK 2와 신호 CK 4의 펄스 폭보다 크다. 따라서 신호 CK 1에 근거하여 출력되는 신호 Gate 1과, 신호 CK 3에 근거하여 출력되는 신호 Gate 3은 서로 동일한 폭의 펄스를 갖고, 신호 CK 2에 근거하여 출력되는 신호 Gate 2와, 신호 CK 4에 근거하여 출력되는 신호 Gate 4는 서로 동일한 폭의 펄스를 갖고, 또한 신호 Gate 1과 신호 Gate 3의 펄스 폭은 신호 Gate 2와 신호 Gate 4의 펄스 폭보다 크다. 게이트 구동 신호의 펄스 폭이 클수록, 픽셀 유닛의 충전 시간이 길어져, 픽셀 유닛에 있어서의 매회의 충전량이 많아진다. 이에 의해, 신호 Gate 1과 신호 Gate 3에 의해 구동되는 픽셀 유닛 Pixel 11과 Pixel 13은, 신호 Gate 2와 신호 Gate 4에 의해 구동되는 픽셀 유닛 Pixel 12와 Pixel 14에 비해서 보다 긴 충전 시간을 갖는다.

본 실시예에서는, 신호 CK 1과 신호 CK 3의 펄스 폭을 증대시킴과 함께, 신호 CK 2와 신호 CK 4의 펄스 폭을 감소시킴으로써, 신호 CK 1과 신호 CK 3의 펄스 폭이 신호 CK 2와 신호 CK 4의 펄스 폭보다 커지는 것을 실현하고 있지만, 다른 실시예에서는, 신호 CK 2와 신호 CK 4의 펄스 폭을 감소시키거나, 또는 신호 CK 1과 신호 CK 3의 펄스 폭을 증대시킴으로써 실현할 수 있다.

신호 Data 1은 데이터 구동 회로(32)로부터 데이터 라인(D1)에 입력되는 데이터 신호이고, 신호 Data 2는 데이터 구동 회로(32)로부터 데이터 라인(D2)에 입력되는 데이터 신호이다. 신호 Data 1과 신호 Data 2의 주기는 서로 동일하고, 또한 극성은 서로 반대이다.

도 4에 도시한 바와 같이, 픽셀 유닛 Pixel 11은 신호 Gate 1의 구동 하에서, 신호 Data 1의 극성이 반전되기 이전에 온이 되는데, 픽셀 유닛 Pixel 11은 온 상태에 있어서의 앞쪽의 4분의 1주기 시간내에 Data 1로부터 입력되는 고전위에 의해 충전되고, Gate 1의 구동 하에서, 온 상태에 있어서의 뒤쪽의 4분의 1주기 시간내에 Data 1로부터 입력되는 저전위에 의해 충전되기 때문에, 충전 기간 내에 극성 반전이 발생하여, 충전이 불완전하다. 픽셀 유닛 Pixel 12는 신호 Gate 2의 구동 하에서, 신호 Data 1의 극성이 반전된 이후에 온이 되는데, 픽셀 유닛 Pixel 12는 온 상태에 있는 전체 기간에 있어서 Data 1로부터 입력되는 저전위에 의해 충전되기 때문에, 극성 반전이 전혀 발생 하지 않아, 충전이 완전하다. 그러나, 신호 Gate 1의 펄스 폭이 비교적 커서, 픽셀 유닛 Pixel 11은 극성 반전 이후에 있어서 비교적 오랜 시간 충전을 수행하여, 비교적 많은 전기량이 충전된다. 한편, 신호 Gate 2의 펄스 폭이 비교적 작아서, 픽셀 유닛 Pixel 12의 충전 시간은 비교적 짧고, 충전량은 비교적 작아, 이로 인해, 픽셀 유닛 Pixel 11과 픽셀 유닛 Pixel 12 간의 충전량의 차는 비교적 작다.

마찬가지로, 픽셀 유닛 Pixel 13은 신호 Gate 3의 구동 하에서, 온 상태에 있어서의 앞쪽의 4분의 1주기 시간내에 Data 1로부터 입력되는 저전위에 의해 충전되고, Gate 3의 구동 하에서, 온 상태에 있어서의 뒤쪽의 4분의 1주기 시간내에 Data 1로부터 입력되는 고전위에 의해 충전되기 때문에, 충전 기간 내에 극성 반전이 발생하여, 충전이 불완전하다. 픽셀 유닛 Pixel 14는 신호 Gate 4의 구동 하에서, 온 상태에 있는 전체 기간에 있어서 Data 1로부터 입력되는 고전위에 의해 충전되기 때문에, 극성 반전이 전혀 발생하지 않아, 충전이 완전하다.

그러나 신호 Gate 3의 펄스 폭이 비교적 커서, 픽셀 유닛 Pixel 13은 극성 반전 이후에 있어서 비교적 오랜 시간 충전을 수행하여, 비교적 많은 전기량을 충전할 수 있고, 신호 Gate 4의 펄스 폭이 비교적 작아서, 픽셀 유닛 Pixel 14의 충전 시간은 비교적 짧고, 충전량은 비교적 작아, 이로 인해, 픽셀 유닛 Pixel 13과 픽셀 유닛 Pixel 14 간의 충전량의 차는 비교적 작다.

상술한 설명을 통하여 알 수 있듯이, 본 실시예에서는, 충전 시에 극성 반전을 발생시키는 픽셀 유닛을 구동하기 위한 게이트 구동 신호의 펄스 폭을 길게 함으로써, 이들 픽셀 유닛의 충전 시간을 연장해서, 충전 시에 극성 반전을 발생시키는 이들 픽셀 유닛과, 충전 시에 극성 반전을 발생시키지 않는 픽셀 유닛 간의 충전량의 차를 줄이고, 이로써, 디스플레이 휘도에 있어서의 차이를 감소시켜, 디스플레이 효과를 향상시킬 수 있다.

종래 기술과의 상이점으로서, 본 발명의 액정 디스플레이 패널에 있어서, 동일한 행에 있는 픽셀 유닛에 접속되어 있는 2개의 스캔 라인 상의 게이트 구동 신호는 다른 구동 능력을 갖고, 충전 시에 극성 반전을 발생시키는 픽셀 유닛과, 충전 시에 극성 반전을 발생시키지 않는 픽셀 유닛 간의 충전량의 차를 줄이고, 이로써, 디스플레이 휘도에 있어서의 차이를 감소시켜, 디스플레이 효과를 향상시킬 수 있다.

상술한 내용은 본 발명의 실시방식에 지나지 않으며, 그로써 본 발명의 특허청구범위를 한정하는 것이 아니다. 본 발명의 명세서 및 첨부의 도면 내용을 이용하여 창출된 동등한 효과를 갖는 구조 또는 동등한 효과를 갖는 프로세스로의 변환, 혹은 다른 관련하는 기술분야에의 직접 또는 간접적인 응용은, 모두 본 발명의 특허청구범위에 속한다.

Claims

액정 디스플레이 패널로서,
복수 개의 픽셀 유닛 - 상기 복수 개의 픽셀 유닛은 매트릭스 방식으로 배열됨 - 과,
복수 개의 스캔 라인 - 각 2개의 상기 스캔 라인은 동일한 행에 있는 상기 픽셀 유닛에 대응하고, 또한 상기 동일한 행에 있는 픽셀 유닛 내의 상기 픽셀 유닛에 교대로 접속됨 - 과,
상기 스캔 라인 상에 게이트 구동 신호를 순차로 공급함으로써, 상기 스캔 라인에 접속된 상기 픽셀 유닛을 온이 되게 제어하기 위한 게이트 구동 회로와,
복수 개의 데이터 라인 - 상기 데이터 라인은 각 열의 상기 픽셀 유닛 근방에 간격을 두고 마련되고, 각 데이터 라인은 서로 인접하는 2열의 상기 픽셀 유닛에 각각 접속됨 - 과,
극성 반전 방식에 의해 상기 데이터 라인에 데이터 구동 신호를 공급함으로써, 상기 데이터 라인에 접속되고 또한 온 상태에 있는 상기 픽셀 유닛에 대하여 충전을 수행하기 위한 데이터 구동 회로를 포함하되,
상기 동일한 행에 있는 픽셀 유닛에 대응하는 2개의 스캔 라인 중에서 첫 번째 스캔 라인에 접속된 상기 픽셀 유닛이 온이 되는 것은 상기 데이터 구동 신호의 극성 반전 이전에 발생하고, 두 번째 스캔 라인에 접속된 상기 픽셀 유닛이 온이 되는 것은 상기 데이터 구동 신호의 극성 반전 이후 또는 동시에 발생하며,
상기 첫 번째 스캔 라인 상의 상기 게이트 구동 신호의 구동 능력이 상기 두 번째 스캔 라인 상의 상기 게이트 구동 신호의 구동 능력보다 큼으로 인하여, 상기 데이터 구동 신호의 극성 반전에 의해 야기되는 충전의 차이가 해소되고,
상기 복수 개의 스캔 라인 상의 상기 게이트 구동 신호는 열 방향을 따라 순차로 상기 데이터 구동 신호의 극성 반전 주기의 4분의 1씩 어긋나는 것을 특징으로 하는, 액정 디스플레이 패널.
제1항에 있어서,
상기 첫 번째 스캔 라인 상의 상기 게이트 구동 신호의 펄스 높이의 적어도 일부는 상기 두 번째 스캔 라인 상의 상기 게이트 구동 신호의 펄스 높이보다 높은 것을 특징으로 하는, 액정 디스플레이 패널.
제1항에 있어서,
상기 첫 번째 스캔 라인 상의 상기 게이트 구동 신호의 펄스 폭은 상기 두 번째 스캔 라인 상의 상기 게이트 구동 신호의 펄스 폭보다 넓은 것을 특징으로 하는, 액정 디스플레이 패널.
제1항에 있어서,
상기 게이트 구동 회로는 상기 액정 디스플레이 패널의 일측에 마련되는 것을 특징으로 하는, 액정 디스플레이 패널.
제1항에 있어서,
상기 데이터 구동 회로는 상기 액정 디스플레이 패널의 다른 일측에 마련되는 것을 특징으로 하는, 액정 디스플레이 패널.
제1항에 있어서,
상기 복수 개의 스캔 라인과 상기 복수 개의 데이터 라인은 서로 수직인 것을 특징으로 하는, 액정 디스플레이 패널.
액정 디스플레이 패널로서,
복수 개의 픽셀 유닛 - 상기 복수 개의 픽셀 유닛은 매트릭스 방식으로 배열됨 - 과,
복수 개의 스캔 라인 - 각 2개의 상기 스캔 라인은 동일한 행에 있는 상기 픽셀 유닛에 대응하고, 또한 상기 동일한 행에 있는 픽셀 유닛 내의 상기 픽셀 유닛에 교대로 접속됨 - 과,
상기 스캔 라인 상에 게이트 구동 신호를 순차로 공급함으로써, 상기 스캔 라인에 접속된 상기 픽셀 유닛을 온이 되게 제어하기 위한 게이트 구동 회로와,
복수 개의 데이터 라인 - 상기 데이터 라인은 각 열의 상기 픽셀 유닛 근방에 간격을 두고 마련되고, 각 데이터 라인은 서로 인접하는 2열의 상기 픽셀 유닛에 각각 접속됨 - 과,
극성 반전 방식에 의해 상기 데이터 라인에 데이터 구동 신호를 공급함으로써, 상기 데이터 라인에 접속되고 또한 온 상태에 있는 상기 픽셀 유닛에 대하여 충전을 수행하기 위한 데이터 구동 회로를 포함하되,
상기 동일한 행에 있는 픽셀 유닛에 대응하는 2개의 스캔 라인 상의 게이트 구동 신호가 다른 구동 능력을 가짐으로 인하여, 상기 데이터 구동 신호의 극성 반전에 의해 야기되는 충전의 차이가 해소되는 것을 특징으로 하는, 액정 디스플레이 패널.
제7항에 있어서,
상기 동일한 행에 있는 픽셀 유닛에 대응하는 2개의 스캔 라인 중에서 첫 번째 스캔 라인에 접속된 상기 픽셀 유닛이 온이 되는 것은 상기 데이터 구동 신호의 극성 반전 이전에 발생하고, 두 번째 스캔 라인에 접속된 상기 픽셀 유닛이 온이 되는 것은 상기 데이터 구동 신호의 극성 반전 이후 또는 동시에 발생하며,
상기 첫 번째 스캔 라인 상의 상기 게이트 구동 신호의 구동 능력이 상기 두 번째 스캔 라인 상의 상기 게이트 구동 신호의 구동 능력보다 큰 것을 특징으로 하는, 액정 디스플레이 패널.
제8항에 있어서,
상기 첫 번째 스캔 라인 상의 상기 게이트 구동 신호의 펄스 높이의 적어도 일부는 상기 두 번째 스캔 라인 상의 상기 게이트 구동 신호의 펄스 높이보다 높은 것을 특징으로 하는, 액정 디스플레이 패널.
제8항에 있어서,
상기 첫 번째 스캔 라인 상의 상기 게이트 구동 신호의 펄스 폭은 상기 두 번째 스캔 라인 상의 상기 게이트 구동 신호의 펄스 폭보다 넓은 것을 특징으로 하는, 액정 디스플레이 패널.
제7항에 있어서,
상기 복수 개의 스캔 라인 상의 상기 게이트 구동 신호는 열 방향을 따라 순차로 상기 데이터 구동 신호의 극성 반전 주기의 4분의 1씩 어긋나는 것을 특징으로 하는, 액정 디스플레이 패널.
제7항에 있어서,
상기 게이트 구동 회로는 상기 액정 디스플레이 패널의 일측에 마련되는 것을 특징으로 하는, 액정 디스플레이 패널.
제7항에 있어서,
상기 데이터 구동 회로는 상기 액정 디스플레이 패널의 다른 일측에 마련되는 것을 특징으로 하는, 액정 디스플레이 패널.
제7항에 있어서,
상기 복수 개의 스캔 라인과 상기 복수 개의 데이터 라인은 서로 수직인 것을 특징으로 하는, 액정 디스플레이 패널.
액정 디스플레이 패널에 설치되는 게이트 구동 회로로서,
상기 게이트 구동 회로는 제1 구동 스테이지와 제2 구동 스테이지를 포함하되,
상기 제1 구동 스테이지는 제1 클럭 신호를 수신하고, 또한 상기 제1 클럭 신호에 응답하여 제1 게이트 구동 신호를 출력하며,
상기 제2 구동 스테이지는 제2 클럭 신호를 수신하고, 또한 상기 제2 클럭 신호에 응답하여 제2 게이트 구동 신호를 출력하며,
상기 제1 게이트 구동 신호의 구동 능력이 상기 제2 게이트 구동 신호의 구동 능력과 달라지도록 상기 제1 클럭 신호 및 상기 제2 클럭 신호가 설정되는 것을 특징으로 하는, 게이트 구동 회로.
제15항에 있어서,
상기 제1 클럭 신호의 펄스 진폭이 상기 제2 클럭 신호의 펄스 진폭보다 큼으로써, 상기 제1 게이트 구동 신호의 펄스 진폭이 상기 제2 게이트 구동 신호의 펄스 진폭보다 크도록 하는 것을 특징으로 하는, 게이트 구동 회로.
제15항에 있어서,
상기 제1 클럭 신호의 펄스 폭이 상기 제2 클럭 신호의 펄스 폭보다 넓음으로써, 상기 제1 게이트 구동 신호의 펄스 폭이 상기 제2 게이트 구동 신호의 펄스 폭보다 넓도록 하는 것을 특징으로 하는, 게이트 구동 회로.
제15항에 있어서,
상기 게이트 구동 회로는 제3 구동 스테이지와 제4 구동 스테이지를 더 포함하고,
상기 제3 구동 스테이지는 제3 클럭 신호를 수신하고, 또한 상기 제3 클럭 신호에 응답하여 제3 게이트 구동 신호를 출력하며,
상기 제4 구동 스테이지는 제4 클럭 신호를 수신하고, 또한 상기 제4 클럭 신호에 응답하여 제4 게이트 구동 신호를 출력하며,
상기 제3 게이트 구동 신호의 구동 능력과 상기 제1 게이트 구동 신호의 구동 능력이 서로 동일하면서 상기 제4 게이트 구동 신호의 구동 능력과 상기 제2 게이트 구동 신호의 구동 능력이 서로 동일해지도록, 상기 제3 클럭 신호 및 상기 제4 클럭 신호가 설정되는 것을 특징으로 하는, 게이트 구동 회로.
제18항에 있어서,
상기 제1 클럭 신호 내지 상기 제4 클럭 신호의 주기가 서로 동일하고 위상이 순차로 4분의 1주기씩 어긋남으로써, 상기 제1 게이트 구동 신호 내지 상기 제4 게이트 구동 신호의 주기가 서로 동일하고 위상이 순차로 4분의 1주기씩 어긋나도록 하는 것을 특징으로 하는, 게이트 구동 회로.