[go: up one dir, main page]

KR20200051634A - 데이터 인코딩 방법 및 디바이스, 저장 매체, 및 프로세서 - Google Patents

데이터 인코딩 방법 및 디바이스, 저장 매체, 및 프로세서 Download PDF

Info

Publication number
KR20200051634A
KR20200051634A KR1020207007200A KR20207007200A KR20200051634A KR 20200051634 A KR20200051634 A KR 20200051634A KR 1020207007200 A KR1020207007200 A KR 1020207007200A KR 20207007200 A KR20207007200 A KR 20207007200A KR 20200051634 A KR20200051634 A KR 20200051634A
Authority
KR
South Korea
Prior art keywords
ldpc
interleaving
matrix
parity check
density parity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020207007200A
Other languages
English (en)
Other versions
KR102343780B1 (ko
Inventor
리구앙 리
준 수
진 수
Original Assignee
지티이 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 지티이 코포레이션 filed Critical 지티이 코포레이션
Publication of KR20200051634A publication Critical patent/KR20200051634A/ko
Application granted granted Critical
Publication of KR102343780B1 publication Critical patent/KR102343780B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1162—Array based LDPC codes, e.g. array codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6306—Error control coding in combination with Automatic Repeat reQuest [ARQ] and diversity transmission, e.g. coding schemes for the multiple transmission of the same information or the transmission of incremental redundancy
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
    • H04L1/0013—Rate matching, e.g. puncturing or repetition of code symbols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1867—Arrangements specially adapted for the transmitter end
    • H04L1/1874—Buffer management
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1812—Hybrid protocols; Hybrid automatic repeat request [HARQ]
    • H04L1/1819—Hybrid protocols; Hybrid automatic repeat request [HARQ] with retransmission of additional or different redundancy

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Quality & Reliability (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

데이터 인코딩 방법 및 디바이스, 저장 매체 및 프로세서가 제공된다. 방법은 다음의 것을 포함한다: 전송될 데이터를 획득하는 것; 저밀도 패리티 체크(LDPC) 코드워드 시퀀스를 획득하기 위해 전송될 데이터에 대해 준 사이클릭 LDPC 인코딩을 수행하는 것; 인터리빙된 LDPC 코드워드 시퀀스를 획득하기 위해 LDPC 코드워드 시퀀스를 인터리빙하는 것; 레이트 매칭된 코드워드 시퀀스를 획득하기 위해 시작 위치 - 시작 위치는 미리 결정된 파라미터에 따라 결정됨 - 로부터 인터리빙된 LDPC 코드워드 시퀀스에 대해 사이클릭 비트 선택을 수행하는 것; 및 레이트 매칭된 코드워드 시퀀스를 전송하는 것. 상기의 솔루션은 송신될 데이터에 대해 준 사이클릭 LDPC 인코딩을 수행한 이후의 불안정한 송신의 관련 기술에서의 문제를 해결하고, 준 사이클릭 LDPC 인코딩 이후 안정적인 송신을 달성한다.

Description

데이터 인코딩 방법 및 디바이스, 저장 매체, 및 프로세서
[관련 출원에 대한 교차 참조] 본 출원은 2017년 8월 11일자로 출원된 중국 특허 출원 번호 제201710687764.6호에 대한 우선권을 주장하는데, 상기 중국 특허 출원의 개시는 참조에 의해 그 전체가 본원에 통합된다.
[기술 분야] 본 발명은 통신의 분야에 관한 것으로, 특히, 데이터 인코딩 방법 및 디바이스, 저장 매체 및 프로세서에 관한 것이다.
관련 기술에서, 준 사이클릭(quasi-cyclic) 저밀도 패리티 체크(low-density parity-check; LDPC) 인코딩 프로세스에서, 일단 더 많은 패딩 비트가 나타나면, LDPC 코드의 인코딩 또는 디코딩 효율성이 감소되는 문제에 대해, 전송 블록 사이즈(transport block size; TBS) 테이블 설계 규칙이 제공되고, 그 결과, LDPC 인코딩이 수행될 때 가능한한 더 적은 패딩 비트가 존재하거나 또는 패드 비트가 없게 된다. 전송 블록 내의 각각의 코드 블록 그룹의 코드 블록의 수가 상이할 수도 있다는 사실에 의해 야기되는 몇몇 캐스크 효과(cask effect)의 문제에 대해, 코드 블록 구획 방법(code block partition method)에서의 Kmax 설계 방법이 제공되고, 그 결과, 각각의 코드 블록 그룹에서의 코드 블록의 수는, 몇몇 코드 블록 그룹이 더 많은 코드 블록을 갖는 경우 야기되는 불량한 전체적인 성능을 방지하기 위해, 동일하고; 고차 변조 또는 페이딩 채널(fading channel)에서의 준 사이클릭 LDPC 인코딩의 불량한 성능의 문제에 대해, 준 사이클릭 LDPC 인코딩의 성능은 코드워드 인터리빙 방법(codeword interleaving method)에서 향상된다.
실제 통신 시스템에서, 실제로 송신될 필요가 있는 전송 블록의 비트의 수가 준 사이클릭 LDPC 기본 인코딩 기본 매트릭스(quasi-cyclic LDPC encoding basic matrix)에 의해 지원되는 시스템 비트 길이와 반드시 동일하지는 않기 때문에, 코드 블록 구획은 전송 블록에 대해 수행될 필요가 있고 비트는 패딩될 필요가 있다. 그러나, 전송 블록에 대해 수행되는 코드 블록 구획 및 패딩된 비트는, 인코딩 및 디코딩 레이트의 감소, 높은 에너지 소비, 및 데이터 통신의 견고성에 대한 영향과 같은, 불안정한 송신의 문제를 야기할 것이다.
송신될 데이터에 대해 준 사이클릭 LDPC 인코딩을 수행한 이후의 불안정한 송신 문제에 대한 어떠한 효과적인 솔루션도 관련 기술에서는 존재하지 않는다.
본 발명의 실시형태는, 송신될 데이터에 대해 준 사이클릭 LDPC 인코딩을 수행한 이후의 불안정한 송신의 관련 기술에서의 문제를 적어도 해결하기 위한, 데이터 인코딩 방법 및 디바이스, 저장 매체, 및 프로세서를 제공한다.
본 발명의 한 실시형태에 따르면, 데이터 인코딩 방법이 제공된다. 방법은 다음의 것을 포함한다:
LDPC 코드워드 시퀀스를 획득하기 위해 정보 패킷 비트 시퀀스에 대해 준 사이클릭 LDPC 인코딩을 수행하고, LDPC 코드워드 시퀀스에 따라 일차원 유한 길이 순환 버퍼(finite-length circular buffer)의 사이즈를 결정하는 것;
복수의 미리 결정된 리던던시 버전 값(redundancy version value)으로부터 리던던시 버전 값을 선택하고, 선택된 리던던시 버전 값 및 미리 정의된 파라미터 - 미리 정의된 파라미터는, 리프팅 사이즈(lifting size), 기본 그래프 매트릭스(base graph matrix)의 열의 총 수, 기본 그래프 매트릭스의 행의 총 수, 기본 그래프 매트릭스의 시스템 열의 수, 또는 정보 패킷 비트 시퀀스의 길이: 중 적어도 하나를 포함함 - 에 따라 일차원 유한 길이 순환 버퍼에서 송신될 비트 시퀀스를 판독하기 위한 시작 위치를 결정하는 것; 및
송신될 비트 시퀀스를 형성하기 위해 시작 위치로부터 특정 길이를 갖는 데이터 비트를 순차적으로 판독하고, 송신될 비트 시퀀스를 전송하는 것.
본 발명의 다른 실시형태에 따르면, 데이터 인코딩 디바이스가 또한 제공된다. 디바이스는 다음의 것을 포함한다:
전송될 데이터를 획득하도록 구성되는 획득 모듈;
LDPC 코드워드 시퀀스를 획득하기 위해 전송될 데이터에 대해 준 사이클릭 저밀도 패리티 체크(LDPC) 인코딩을 수행하도록, 그리고, 인터리빙된 LDPC 코드워드 시퀀스를 획득하기 위해 LDPC 코드워드 시퀀스를 인터리빙하도록 구성되는 인터리빙 모듈;
레이트 매칭된 코드워드 시퀀스를 획득하기 위해 시작 위치 - 시작 위치는 미리 결정된 파라미터에 따라 결정되되, 미리 결정된 파라미터는, 리던던시 버전, 리프팅 사이즈, 기본 그래프 매트릭스의 열의 총 수, 기본 그래프 매트릭스의 행의 총 수, 기본 그래프 매트릭스의 시스템 열의 수 또는 정보 패킷 비트 시퀀스의 길이: 중 적어도 하나를 포함함 - 로부터 인터리빙된 LDPC 코드워드 시퀀스에 대해 사이클릭 비트 선택을 수행하도록 구성되는 선택 모듈; 및
레이트 매칭 코드워드 시퀀스를 전송하도록 구성되는 전송 모듈.
본 발명의 다른 실시형태에 따르면, 저장 매체가 또한 제공된다. 저장 매체는, 실행될 때, 상기에서 설명된 데이터 인코딩 방법을 실행하는 저장된 프로그램을 포함한다.
본 발명의 다른 실시형태에 따르면, 프로세서가 또한 제공된다. 프로세서는, 실행될 때, 상기에서 설명되는 옵션 사항의 실시형태에서 상기에서 설명된 데이터 인코딩 방법을 실행하는 프로그램을 실행하기 위해 사용된다.
본 발명을 통해, 전송될 데이터가 획득되고; LDPC 코드워드 시퀀스를 획득하기 위해 전송될 데이터에 대해 준 사이클릭 LDPC 인코딩이 수행되고, 인터리빙된 LDPC 코드워드 시퀀스를 획득하기 위해 LDPC 코드워드 시퀀스는 인터리빙되고; 레이트 매칭된 코드워드 시퀀스를 획득하기 위해 시작 위치 - 시작 위치는 미리 결정된 파라미터에 따라 결정됨 - 로부터 인터리빙된 LDPC 코드워드 시퀀스에 대해 사이클릭 비트 선택이 수행되고; 그리고 레이트 매칭 코드워드 시퀀스는 전송된다. 상기의 솔루션은 송신될 데이터에 대해 준 사이클릭 LDPC 인코딩을 수행한 이후의 불안정한 송신의 관련 기술에서의 문제를 해결하고, 준 사이클릭 LDPC 인코딩 이후 안정적인 송신을 달성한다.
본원에서 설명되는 도면은 본 발명의 추가적인 이해를 제공하기 위해, 그리고 본 출원의 일부를 형성하기 위해 사용된다. 본 발명의 예시적인 실시형태 및 그 설명은 본 발명을 설명하기 위해 사용되며, 본 발명을 임의의 부적절한 방식으로 제한하지는 않는다. 도면에서:
도 1은 본 발명의 일 실시형태에 따른 데이터 인코딩 방법의 플로우차트이다; 그리고
도 2는 본 발명의 바람직한 실시형태에 따른 LDPC 인코딩 데이터 프로세싱 방법의 플로우차트이다.
본 출원의 실시형태는 이동 통신 네트워크(5G 이동 통신 네트워크를 포함하지만, 그러나 이들로 제한되지는 않음)를 제공한다. 네트워크의 네트워크 아키텍쳐는 네트워크 측 디바이스(예컨대, 기지국) 및 단말을 포함할 수도 있다. 네트워크 아키텍쳐 상에서 실행 가능한 정보 송신 방법이 실시형태에서 제공된다. 본 출원의 실시형태에 의해 제공되는 정보 송신 방법의 실행 환경은 네트워크 아키텍쳐로 제한되지 않는다는 것을 유의해야 한다.
디지털 통신 시스템에서의 인코딩 방법의 관련 기술은 본 발명의 실시형태가 상세하게 설명되기 이전에 간략하게 설명될 것이다.
관련 기술에서의 디지털 통신 시스템은 일반적으로 세 개의 부분: 송신단(transmitting end), 채널 및 수신단(receiving end)을 포함한다. 송신단은 인코딩된 코드워드를 획득하기 위해 정보 시퀀스에 대해 채널 인코딩을 수행할 수 있고, 인코딩된 코드워드를 인터리빙할 수 있고, 인터리빙된 비트를 변조 심볼로 매핑할 수도 있으며, 그 다음, 통신 채널 정보에 따라 변조 심볼을 프로세싱 및 송신할 수 있다. 채널에서 다중 경로 및 이동과 같은 요인에 기인하는 특정한 채널 응답은 왜곡된 데이터 송신으로 귀결되고, 노이즈 및 간섭이 데이터 송신을 더욱 악화시킬 것이다. 수신단은 채널을 통과한 이후의 변조 심볼 데이터를 수신하는데, 변조 심볼 데이터는 이 시점에서 이미 왜곡되었으며, 원래의 정보 시퀀스를 복원하기 위해서는 특정한 프로세싱을 수행할 필요가 있다.
정보 시퀀스를 인코딩하기 위해 송신단에 의해 사용되는 인코딩 방법에 따르면, 원래의 정보 시퀀스를 신뢰성 있게 복원하기 위해, 수신단은 수신된 데이터에 대해 대응하는 프로세싱을 수행할 수 있다. 일반적으로, 인코딩 방법은 순방향 에러 정정(forward error correction; FEC) 인코딩에 기초한다. FEC 인코딩은 몇몇 리던던트(redundant) 정보를 정보 시퀀스에 추가하고, 수신단은 리던던트 정보를 갖는 원래의 정보 시퀀스를 신뢰성 있게 복원할 수 있다.
몇몇 공통 FEC 인코딩은 다음의 것을 포함한다: 컨볼루션 코드(convolutional code), 터보 코드(Turbo code), 및 LDPC 코드. FEC 인코딩 프로세스에서, n 비트(n - k 리던던시 비트를 포함함)를 갖는 FEC 인코딩된 코드워드를 획득하기 위해 FEC 인코딩은 비트 수 k를 갖는 정보 시퀀스에 대해 수행되고, FEC 인코딩 레이트는 k/n이다. LDPC 코드는 매우 성긴 패리티 체크 매트릭스(very sparse parity check matrix) 또는 이분 그래프(bipartite graph)와 함께 정의되는 선형 블록 코드이다. LDPC 코드의 체크 매트릭스의 성김(sparsity)은 낮은 복잡도의 인코딩 및 디코딩을 달성하는 것을 돕고, 따라서 LDPC를 더욱 실용적으로 만든다. 다양한 관행과 이론은, 부가 백색 가우스 잡음(additive white Gaussian noise; AWGN) 하에서 샤논 한계(Shannon limit)에 매우 가까운 최상의 채널 인코딩 성능을 LDPC 코드가 갖는다는 것을 입증한다. LDPC 코드의 패리티 체크 매트릭스에서, 각각의 행이 패리티 체크 코드이다. 소정의 인덱스의 위치의 엘리먼트 값이 각각의 행에서 1과 동일한 경우, 그것은, 이 위치에 있는 비트가 패리티 체크 코드에 참가한다는 것을 의미하고; 엘리먼트 값이 0과 동일한 경우, 그것은, 이 위치에 있는 비트가 패리티 체크 코드에 참가하지 않는다는 것을 의미한다.
구조적 특성에 기인하여, 준 사이클릭 LDPC 코드가 주류 애플리케이션이 되었다. 예를 들면, 준 사이클릭 LDPC 코드는 IEEE802.11ac, IEEE802.11ad, IEEE802.11aj, IEEE802.16e, IEEE802.11n, 마이크로파 통신, 및 광섬유 통신에 널리 적용되었으며, 5 세대(5G) 이동 통신에서 데이터 채널 인코딩 스킴(scheme)으로서 채택되었다. 준 사이클릭 LDPC 코드의 패리티 체크 매트릭스(H)는, M×N 개의 서브 매트릭스로 구성되는 M×Z 개의 행 및 N×Z 개의 열의 매트릭스이다. 각각의 서브 매트릭스는 Z×Z의 사이즈를 갖는 기본 순열 매트릭스(basic permutation matrix)의 상이한 거듭제곱(power)이다, 즉, 각각의 서브 매트릭스는 Z×Z의 사이즈를 갖는 항등 매트릭스(identity matrix)의 몇몇 값의 사이클릭 시프트 이후에 획득된다.
수학적 관점에서 항등 매트릭스의 사이클릭 시프트를 더욱 쉽게 설명하기 위해, 준 사이클릭 LDPC 코드의 패리티 체크 매트릭스는 다음의 수학 식으로서 작성될 수 있다.
Figure pct00001
만약 hbji = -1인 경우,
Figure pct00002
는 Z×Z의 사이즈를 갖는 모두 제로의 매트릭스(all-zero matrix)이고; 그렇지 않으면, 표준 순열 매트릭스(P)의 음이 아닌 정수 거듭제곱이다. 표준 순열 매트릭스(P)는 다음과 같이 작성된다.
Figure pct00003
이 정의에 의해, Z 및 거듭제곱(hbji)은 각각의 블록 매트릭스를 고유하게 식별할 수 있다. 소정의 블록 매트릭스가 모두 제로의 매트릭스인 경우, 블록 매트릭스는 "-1" 또는 널(null) 값에 의해 또는 다른 형태로 표현될 수 있다. 항등 매트릭스의 s의 사이클릭 시프트를 통해 블록 매트릭스가 획득되는 경우, 블록 매트릭스는 s와 동일하다. 모든 hbji는 준 사이클릭 LDPC 코드의 기본 매트릭스(Hb)를 구성할 수 있는데, 이것은 다음과 같이 작성될 수 있다.
Figure pct00004
따라서, 기본 매트릭스(Hb)는 두 가지 타입의 엘리먼트를 포함한다: 모두 제로의 정방 매트릭스를 나타내는 엘리먼트, 및 일반적으로 0 내지 (Z - 1)의 범위 이내의 정수에 의해 표현되는, 항등 매트릭스의 사이클릭 시프트의 값을 나타내는 엘리먼트. 기본 매트릭스(Hb)는 기본 체크 매트릭스 또는 시프트 값 매트릭스 또는 순열 값 매트릭스 또는 기본 패리티 체크 매트릭스 또는 패리티 체크 매트릭스로 지칭될 수 있다. 기본 매트릭스(Hb)에서, 모두 제로의 매트릭스를 나타내는 엘리먼트가 엘리먼트 "0"으로 대체되고, 다른 엘리먼트가 엘리먼트 "1"로 대체되는 경우, 준 사이클릭 LDPC 인코딩의 템플릿 매트릭스 또는 기본 그래프 매트릭스가 획득될 수 있다. 기본 그래프 매트릭스는 또한 테이블의 형태로 설명될 수도 있다. 예를 들면, 기본 그래프 매트릭스의 "1"의 위치 또는 기본 매트릭스에서 항등 매트릭스의 사이클릭 시프트의 값을 나타내는 엘리먼트의 위치를 나타내기 위해, 행 및 열 인덱스 쌍이 사용된다. 따라서, 준 사이클릭 LDPC 코드의 기본 매트릭스는 준 사이클릭 LDPC 코드의 템플릿 매트릭스 및 시프트 값(또는 계수)의 그룹에 따라 결정될 수 있다. 기본 순열 매트릭스 또는 모두 제로의 정방 매트릭스의 차원(Z)은 시프트 사이즈/리프팅 사이즈 또는 확장 인자, 또는 서브 매트릭스 사이즈로서 정의될 수 있다.
따라서, 구조화된 LDPC 코드는 기본 체크 매트릭스(Hb) 및 리프팅 사이즈(Z)에 의해 고유하게 결정될 수 있다. 예를 들면, 기본 매트릭스(Hb)(2 개의 행 및 4 개의 열을 가짐)는 4의 리프팅 사이즈(z)에 대응하며 다음과 같이 작성된다.
Figure pct00005
기본 매트릭스(Hb)에 대응하는 템플릿 매트릭스는 다음과 같이 기록된다.
Figure pct00006
기본 매트릭스(Hb) 및 리프팅 사이즈(Z)에 따라 획득되는 패리티 체크 매트릭스(H)는 다음과 같이 기록된다.
Figure pct00007
준 사이클릭 LDPC 인코딩은 기본 매트릭스(Hb) 및 리프팅 사이즈(Z)에 따라 결정되는 패리티 체크 매트릭스에 따라 직접적으로 수행될 수 있다. LDPC 코드의 정의에 따르면, H×C = 0이 충족되고; H는 [Hs Hp]를 포함하는데, 여기서 Hs는 패리티 체크 매트릭스의 시스템 열 부분의 매트릭스이고, Hp는 패리티 체크 매트릭스의 체크 열 부분의 매트릭스이며; C는 [Cs Cp]를 포함할 수 있는데, 여기서 Cs는 LDPC 코드의 시스템 비트 시퀀스(정보 비트, 공지된 비트)이고 Cp는 LDPC 코드의 체크 비트 시퀀스(미지의 비트)이다. LDPC 인코딩 프로세스는 체크 비트 시퀀스를 계산하는 프로세스이다. 따라서, Hs×Cs = Hp×Cp이고, 그러면, 체크 비트 시퀀스(Cp)가 계산될 수 있다, 즉 Cp = inv(Hp)×Hs×Cs인데, 여기서 식 inv(x)는 매트릭스(x)에 대한 이진 반전을 나타낸다. 따라서, 패리티 체크 매트릭스의 체크 열의 매트릭스는, 준 사이클릭 LDPC 인코딩 시퀀스가 [Cs Cp]이도록, 정방 매트릭스이고 이진 반전 가능해야 한다. 물론, 준 사이클릭 LDPC 인코딩된 시퀀스는 또한 각각의 Z 비트 블록의 사이클릭 시프트를 통해 계산될 수 있다.
데이터 송신의 프로세스에서, 전송 블록에 대해 코드 블록 구획이 수행되고 비트가 패딩되는 경우, LDPC 코드의 경우, 패드 비트는 인코딩 또는 디코딩을 보조하기 위해 사용되며 실제로 송신에는 참가하지 않지만, 그러나 인코딩 및 디코딩의 프로세스에서, 더 많은 패드 비트가 나타나면, 인코더 또는 디코더는 몇몇 쓸모없는 동작을 실행할 것이고, 그에 의해, 인코딩 및 디코딩 레이트를 감소시키고 높은 에너지 소비를 야기할 것이다는 것을 본 출원인은 알게 되었다. 전송 블록의 길이가 큰 경우, 이 시점에서 코드 블록의 수는 많다. 피드백을 용이하게 하고 프로세싱 효율성을 향상시키기 위해, 모든 LDPC 코드 블록은 복수의 코드 블록 그룹으로 분할될 필요가 있는데, 여기서 각각의 코드 블록 그룹은 여러 개의 LDPC 코딩 블록을 포함하고, 확인 응답(acknowledgement) 또는 부정의 확인 응답(negative acknowledgement; ACK/NACK) 피드백이 수신되며 데이터 재송신은 코드 블록 그룹의 단위로 수신단에서 수행된다. 코드 블록 구획의 프로세스에서 코드 블록 그룹의 설계가 고려되지 않는 경우, 각각의 코드 블록 그룹에서의 코드 블록의 수는, 코드 블록이 코드 블록 그룹으로 분할될 때, 상이할 것인데, 이것은 약간의 캐스크 효과(cask effect)를 야기할 것이고 데이터 통신의 견고성에 영향을 끼칠 것이다. 준 사이클릭 LDPC 인코딩이 소정의 구조화된 특성을 가지기 때문에, 몇몇 고차 변조 또는 페이딩 채널에서, LDPC 코드는 불량한 성능과 관련되는 몇몇 문제를 가질 수도 있다. 따라서, 버스트 노이즈(burst noise)를 랜덤화하기 위해 코드워드 비트는 인터리빙될 필요가 있으며, 그에 의해, 버스트 노이즈 하에서 준 사이클릭 LDPC 코드워드의 성능을 향상시킨다.
실시형태 1
실시형태는 데이터 인코딩 방법을 제공한다. 도 1은 본 발명의 일 실시형태에 따른 데이터 인코딩 방법의 플로우차트이다. 도 1에서 도시되는 바와 같이, 방법은 하기에서 설명되는 단계를 포함한다.
단계 S102에서, LDPC 코드워드 시퀀스를 획득하기 위해 정보 패킷 비트 시퀀스에 대해 준 사이클릭 LDPC 인코딩이 수행되고, 일차원 유한 길이 순환 버퍼의 사이즈는 LDPC 코드워드 시퀀스에 따라 결정된다.
단계 S104에서, 복수의 미리 결정된 리던던시 버전 값으로부터 리던던시 버전 값이 선택되고, 선택된 리던던시 버전 값 및 미리 정의된 파라미터 - 미리 정의된 파라미터는, 리프팅 사이즈, 기본 그래프 매트릭스의 열의 총 수, 기본 그래프 매트릭스의 행의 총 수, 기본 그래프 매트릭스의 시스템 열의 수, 또는 정보 패킷 비트 시퀀스의 길이: 중 적어도 하나를 포함함 - 에 따라 일차원 유한 길이 순환 버퍼에서 송신될 비트 시퀀스를 판독하기 위한 시작 위치가 결정된다.
단계 S106에서, 송신될 비트 시퀀스를 형성하기 위해, 특정한 길이를 갖는 데이터 비트가 시작 위치로부터 순차적으로 판독되고, 송신될 비트 시퀀스가 전송된다.
상기의 단계를 통해,
LDPC 코드워드 시퀀스를 획득하기 위해 정보 패킷 비트 시퀀스에 대해 준 사이클릭 LDPC 인코딩이 수행되고, 일차원 유한 길이 순환 버퍼의 사이즈는 LDPC 코드워드 시퀀스에 따라 결정되고;
복수의 미리 결정된 리던던시 버전 값으로부터 리던던시 버전 값이 선택되고, 선택된 리던던시 버전 값 및 미리 정의된 파라미터 - 미리 정의된 파라미터는, 리프팅 사이즈, 기본 그래프 매트릭스의 열의 총 수, 기본 그래프 매트릭스의 행의 총 수, 기본 그래프 매트릭스의 시스템 열의 수, 또는 정보 패킷 비트 시퀀스의 길이: 중 적어도 하나를 포함함 - 에 따라 일차원 유한 길이 순환 버퍼에서 송신될 비트 시퀀스를 판독하기 위한 시작 위치가 결정되고; 그리고
송신될 비트 시퀀스를 형성하기 위해, 특정한 길이를 갖는 데이터 비트가 시작 위치로부터 순차적으로 판독되고, 송신될 비트 시퀀스가 전송된다. 상기의 솔루션은 송신될 데이터에 대해 준 사이클릭 LDPC 인코딩을 수행한 이후의 불안정한 송신의 관련 기술에서의 문제를 해결하고, 준 사이클릭 LDPC 인코딩 이후 안정적인 송신을 달성한다.
하나의 실시형태에서, 상기의 단계는 기지국 또는 단말에 의해 실행될 수도 있지만, 그러나 이것으로 제한되지는 않는다.
하나의 실시형태에서, LDPC 코드워드 시퀀스는: 인터리빙된 LDPC 코드워드 시퀀스를 획득하기 위해 인터리빙되며, 이 단계는 LDPC 코드워드 시퀀스에 대해 블록 인터리빙을 수행하는 것을 포함하는데, 여기서 인터리빙 매트릭스의 행의 수는 준 사이클릭 LDPC 인코딩 파라미터에 따라 결정되고, 준 사이클릭 LDPC 인코딩 파라미터는, 리프팅 사이즈, 기본 그래프 매트릭스의 열의 총 수, 기본 그래프 매트릭스의 행의 총 수, 또는 기본 그래프 매트릭스의 시스템 열의 수: 중 적어도 하나를 포함한다. 인터리빙 매트릭스는, 매트릭스 내의 데이터가 열을 따라 입력되고 열을 따라 출력되는 방식으로 인터리빙된다.
하나의 실시형태에서, 인터리빙 매트릭스의 행의 수는 준 사이클릭 LDPC 리프팅 사이즈의 양의 정수 인자와 동일하거나, 또는 준 사이클릭 LDPC 인코딩의 리프팅 사이즈의 양의 정수배와 동일하다.
하나의 실시형태에서, 인터리빙 매트릭스의 행의 수는 준 사이클릭 LDPC 인코딩의 기본 그래프 매트릭스의 열의 총 수의 양의 정수 인자와 동일하거나, 또는 준 사이클릭 LDPC 인코딩의 기본 그래프 매트릭스의 열의 총 수의 양의 정수배와 동일하다.
하나의 실시형태에서, 인터리빙 방법은: 인터리빙된 코드워드 시퀀스를 획득하기 위해 미리 결정된 열 순서에 따라 출력을 각각 수행하는 것을 더 포함한다.
하나의 실시형태에서, 열내(intra-column) 인터리빙 방법은 변조 순서에 따라 결정된다.
옵션 사항으로(optionally), 변조 차수가 M0 보다 더 큰 조건에서, 열내 인터리빙 방법이 실행되는데, 여기서 M0은 1 보다 더 큰 정수이다.
하나의 실시형태에서, 시작 위치는 리던던시 버전, 리프팅 사이즈 및 기본 그래프 매트릭스의 열의 총 수에 따라 결정된다.
하나의 실시형태에서, 리던던시 버전이 RVi인 것에 대응하는 시작 위치는 다음의 식을 통해 계산된다:
제1 식:
Figure pct00008
여기서, 제1 식에서, nb는 기본 그래프 매트릭스의 열의 총 수이고, Z는 리프팅 사이즈이고, α는 양의 정수이고, G는 0 보다 더 큰 실수이고, β는 양의 실수이고, χ는 음이 아닌 실수이고, δ는 정수인데, 여기서 function(x)는 실수 x를 가장 가까운 정수로 올림하거나(round up), 또는 가장 가까운 정수로 내림하거나(round down), 또는 가장 가까운 정수로 반올림하는(round to) 것을 나타냄;
또는 제2 식:
Figure pct00009
여기서, 제2 식에서, nb는 기본 그래프 매트릭스의 열의 총 수이고, Z는 리프팅 사이즈이고, α는 양의 정수이고, G는 0 보다 더 큰 실수이고, β는 양의 정수이고, λ는 양의 실수이고, χ는 음이 아닌 실수이고, δ는 정수인데, 여기서 function(x)는 실수 x를 가장 가까운 정수로 올림하거나, 또는 가장 가까운 정수로 내림하거나, 또는 가장 가까운 정수로 반올림하는 것을 나타냄;
또는 제3 식:
Figure pct00010
여기서, 제3 식에서, nb는 기본 그래프 매트릭스의 열의 총 수이고, Z는 리프팅 사이즈이고, G는 0 보다 더 큰 실수이고, α는 양의 정수이고, β는 양의 정수이고, λ는 양의 실수이고, χ는 음이 아닌 실수이고, δ는 정수인데, 여기서 function(x)는 실수 x를 가장 가까운 정수로 올림하거나, 또는 가장 가까운 정수로 내림하거나, 또는 가장 가까운 정수로 반올림하는 것을 나타냄;
하나의 실시형태에서, 시작 위치는 리던던시 버전, 리프팅 사이즈, 기본 그래프 매트릭스의 열의 총 수 및 정보 패킷 비트 시퀀스의 길이에 따라 결정된다.
하나의 실시형태에서, 리던던시 버전이 RVi인 것에 대응하는 시작 위치는 다음의 식 중 하나를 통해 계산된다:
Figure pct00011
및
Figure pct00012
상기의 두 식에서, K는 정보 패킷 비트 시퀀스의 길이이고, Z는 리프팅 사이즈이고, G는 0 보다 더 큰 실수이고, α는 양의 정수이고, β는 양의 정수이고, λ 함수는 양의 실수이고, χ는 음이 아닌 실수이고, δ는 정수인데, 여기서 function(x)는 실수 x를 가장 가까운 정수로 올림하거나, 또는 가장 가까운 정수로 내림하거나, 또는 가장 가까운 정수로 반올림하는 것을 나타낸다.
하나의 실시형태에서, 인터리빙된 LDPC 코드워드 시퀀스를 획득하기 위해 LDPC 코드워드 시퀀스가 인터리빙되는 단계는: LDPC 코드워드 시퀀스에서 S0 번째 비트로부터 S1 번째 비트까지 모든 비트를 인터리빙하는 것을 포함하는데, 여기서 S0 및 S1은 양의 정수이고, S1은 S0 보다 더 크다.
하나의 실시형태에서, LDPC 코드워드 시퀀스에서 S0 번째 비트로부터 S1 번째 비트까지의 모든 비트가 인터리빙되는 단계는: 인터리빙 매트릭스에 따라 LDPC 코드워드 시퀀스에서의 S0 번째 비트로부터 S1 번째 비트까지의 모든 비트에 대해 블록 인터리빙을 수행하는 것을 포함하는데, 블록 인터리빙 매트릭스의 열의 수는 Z0이고, Z0은 준 사이클릭 LDPC 인코딩 파라미터에 의해 결정되고, 여기서 준 사이클릭 LDPC 인코딩 파라미터는, 리프팅 사이즈, 기본 그래프 매트릭스의 열의 총 수, 기본 그래프 매트릭스의 행의 총 수, 기본 그래프 매트릭스의 시스템 열의 수, 또는 정보 패킷 비트 시퀀스 길이: 중 적어도 하나를 포함한다.
하나의 실시형태에서, Z0은 LDPC 인코딩 리프팅 사이즈의 양의 정수 인자와 동일하다.
하나의 실시형태에서, Z0은 Z와 동일하고, Z는 LDPC 인코딩 리프팅 사이즈이고, S0은 2×Z와 동일하고, S1은 E×Z - 1과 동일한데, 여기서 E는 2 보다 더 큰 정수이다.
하나의 실시형태에서, E는 kb, kb + 1, kb + 2, kb + 3 또는 kb + 4와 동일한데, 여기서 kb는 LDPC 인코딩의 기본 그래프 매트릭스의 시스템 열의 수이다.
하나의 실시형태에서, Z0은 다음의 파라미터: S0, S1 및 변조 차수에 의해 결정되는데, 여기서 변조 차수는 각각의 변조 심볼에 의해 반송되는(carried) 비트의 수이다.
하나의 실시형태에서, Z0은 다음 공식:
Figure pct00013
을 통해 계산되는데, 여기서, M은 변조 차수이고 양의 정수이다.
하나의 실시형태에서, S1의 값은 다음의 파라미터: 전송될 데이터에 대해 코드 블록 구획이 수행된 이후에 획득되는 정보 패킷 비트 시퀀스의 길이, 및 송신될 비트 시퀀스의 길이 중 적어도 하나를 통해 결정된다.
하나의 실시형태에서, LDPC 인코딩 레이트(R)가 R0 보다 더 작거나 또는 동일한 경우, LDPC 코드워드 시퀀스에서 S0 번째 비트로부터 S1 번째 비트까지의 모든 비트는 인터리빙 매트릭스에 따라 인터리빙되는데, 여기서 R0은 3/4 보다 더 크거나 또는 동일하고 1 보다 더 작은 실수이고, LDPC 인코딩 레이트(R)는 정보 패킷 비트 시퀀스의 길이 및 송신될 비트 시퀀스의 길이의 몫과 동일하다.
본 발명은 바람직한 실시형태와 연계하여 하기에서 상세하게 설명될 것이다.
바람직한 실시형태 1
본 실시형태는, 뉴 라디오 액세스 기술(new radio access technology)(NR) 통신 시스템에 적용될 수 있는 준 사이클릭 LDPC 인코딩 데이터 프로세싱 방법을 제공한다. 이 옵션 사항의 실시형태에서 제공되는 방법은 롱 텀 에볼루션(long term evolution; LTE) 이동 통신 시스템 또는 미래 5G 이동 통신 시스템 또는 다른 무선 또는 유선 통신 시스템에 적용될 수 있고, 데이터 송신 방향은, 기지국이 모바일 유저에게 데이터를 전송하는 방향이거나(서비스 데이터의 다운링크 송신), 또는 데이터 송신 방향은 모바일 유저가 기지국으로 데이터를 전송하는 방향이다(서비스 데이터의 업링크 송신). 모바일 유저는 다음의 것을 포함한다: 모바일 디바이스, 액세스 단말, 유저 단말, 유저 스테이션, 유저 유닛, 모바일 스테이션, 원격 스테이션, 원격 단말, 유저 에이전트, 유저 기기, 유저 디바이스, 또는 다른 용어의 이름을 딴 디바이스. 기지국은 다음의 것을 포함한다: 노드 B로 지칭될 수도 있는 액세스 포인트(access point; AP), 무선 네트워크 컨트롤러(radio network controller; RNC), 진화형 노드 B(evolved node B; eNB), 기지국 컨트롤러(base station controller; BSC), 기지국 컨트롤러(BTS), 기지국(base station; BS), 트랜스시버 기능(transceiver function; TF), 무선 라우터, 무선 트랜스시버, 기본 서비스 유닛, 확장 서비스 유닛, 무선 기지국(radio base station; RBS), 또는 다른 아이템의 이름을 딴 다른 디바이스.
이 옵션 사항의 실시형태의 하나의 양태에 따르면, 이 옵션 사항의 실시형태는, 뉴 라디오 액세스 기술(new radio access technology; 뉴 RAT)에서 향상된 모바일 광대역(enhanced Mobile Broadband; eMBB) 시나리오, 초신뢰 가능 및 저 레이턴시 통신(Ultra-Reliable and Low Latency Communications; URLLC) 시나리오 또는 대규모 머신 타입 통신(massive Machine Type Communications; mMTC) 시나리오에 적용될 수 있는 준 사이클릭 LDPC 인코딩 데이터 프로세싱 방법을 제공한다.
도 2는 본 발명의 바람직한 실시형태에 따른 LDPC 인코딩 데이터 프로세싱 방법의 플로우차트이다. 도 2에서 도시되는 바와 같이, 방법은 하기에서 설명되는 단계를 포함한다.
단계 S201에서, 송신될 소스 데이터 패킷의 길이 정보가 획득되고, 현재 전송될 필요가 있는 송신될 소스 데이터 패킷의 길이(또한 TBS로 공지됨)가 제어 정보에 따라 TBS 테이블로부터 결정되는데, 여기서 제어 정보는 다운링크 또는 업링크 제어 정보 또는 다른 시스템 정보로부터 획득될 수 있다.
단계 S202에서, 코드 블록 구획이 수행된다. 송신될 소스 데이터 패킷은 가장 긴 정보 블록의 길이인 Kmax에 따라 구획되는데, 여기서 구획 이후에 획득되는 정보 패킷 비트 시퀀스의 수는
Figure pct00014
이고, 코드 블록 구획 이후에 획득되는 정보 패킷 비트 시퀀스의 길이는
Figure pct00015
및
Figure pct00016
를 포함하는데, 여기서 K는 정보 패킷 비트 시퀀스의 길이이고 양의 정수이며, Kmax는 양의 정수이고, L은 각각의 정보 패킷 비트 시퀀스에 추가되는 순환 중복 검사(cyclic redundancy check; CRC) 시퀀스의 길이이다.
단계 S203에서, CRC 시퀀스가 추가된다. 코드 블록 구획 이후에 획득되는 각각의 정보 비트 블록에 비트의 수 L을 갖는 CRC 시퀀스가 추가되는데, 여기서 L은 0 보다 더 큰 정수이다.
단계 S204에서, 비트가 패딩된다. CRC 시퀀스가 추가된 정보 비트 블록에 서브 비트가 패딩되는데, 서브 비트는 인코딩을 보조하기 위해서만 사용되며 송신에는 참가하지 않는다.
단계 S205에서, 준 사이클릭 LDPC 인코딩이 수행된다. LDPC 인코딩에 의해 사용되는 리프팅 사이즈는 코드 블록 구획 이후에 획득되는 각각의 정보 패킷 비트 시퀀스의 길이에 따라 결정되고, LDPC 인코딩의 체크 매트릭스는 획득된 리프팅 사이즈 정보에 따라 결정 및 계산되며, LDPC 코드워드 시퀀스를 획득하기 위해, 준 사이클릭 LDPC 인코딩은 체크 매트릭스 및 LDPC 인코딩 리프팅 사이즈에 따라 각각의 정보 패킷 비트 시퀀스에 대해 수행된다.
준 사이클릭 LDPC 인코딩의 기본 그래프 매트릭스는 2 가지 타입의 기본 그래프 매트릭스: 기본 그래프 1 및 기본 그래프 2를 포함한다. 기본 그래프 매트릭스인 기본 그래프 1의 행 및 열 수는 각각 46과 68이고, 즉, 기본 그래프 매트릭스의 열의 총 수는 68이고 기본 그래프 매트릭스의 행의 총 수는 46이며, 기본 그래프 매트릭스의 시스템 열의 수는 68 - 46 = 22이다. 기본 그래프 매트릭스인 기본 그래프 2의 행 및 열 수는 각각 42와 52이고, 즉, 기본 그래프 매트릭스의 열의 총 수는 52이고, 기본 그래프 매트릭스의 행의 총 수는 42이며, 기본 그래프 매트릭스의 시스템 열의 수는 52 - 42 = 10이다. 기본 그래프 매트릭스의 열의 총 수가 68이거나 또는 기본 그래프 매트릭스의 행의 총 수가 46이거나 또는 기본 그래프 매트릭스의 시스템 열의 수가 22이다는 사실에 따라, 기본 그래프 매트릭스에 대응하는 인덱스는 1(기본 그래프 1)이다는 것이 결정될 수 있다. 기본 그래프 매트릭스의 열의 총 수가 52이거나 또는 기본 그래프 매트릭스의 행의 총 수가 42이거나 또는 기본 그래프 매트릭스의 시스템 열의 수가 10이다는 사실에 따라, 기본 그래프 매트릭스에 대응하는 인덱스는 2(기본 그래프 2)이다는 것이 결정될 수 있다. 예를 들면, 테이블 1은 기본 그래프 1 및 기본 그래프 2에서 행 인덱스 (i)를 갖는 값 1의 모든 엘리먼트의 위치를 도시한다, 즉, 위치는 사이클릭 순열 항등 매트릭스 위치로 대체될 수 있다. 테이블 2는 8 개의 리프팅 사이즈 세트를 비롯한, 기본 그래프 1에 의해 지원되는 리프팅 사이즈를 나타낸다. 테이블 4는, 또한 8 개의 리프팅 사이즈 세트를 비롯한, 기본 그래프 2에 의해 지원되는 리프팅 사이즈를 나타낸다. 리프팅 사이즈 세트의 세트 인덱스(iLS)는 상기의 리프팅 사이즈 정보에 따라 결정된다. 기본 그래프 1에 대응하는 각각의 리프팅 사이즈 세트의 시프트 값 매트릭스는 세트 인덱스(iLS)에 따라 테이블 3으로부터 획득되고, 기본 그래프 2에 대응하는 각각의 리프팅 사이즈 세트의 시프트 값 매트릭스는 세트 인덱스에 따라 테이블 5로부터 획득되고, 그 다음, 현재의 리프팅 사이즈(Zc)에 대응하는 기본 그래프 매트릭스는 식: Pi,j = mod(Vi,j, Zc)에 따라 획득될 수 있다. 정보 패킷 비트 시퀀스의 사이즈가 2560 보다 더 작거나 또는 동일하고 코드 레이트가 2/3 보다 더 작거나 또는 동일한 경우, 기본 그래프 2가 선택되고, 그렇지 않으면, 기본 그래프 1이 선택된다. 테이블 1에서, 제1 열은 기본 그래프 1 및 기본 그래프 2의 행 인덱스 (i)를 나타내고, 제2 열은 기본 그래프 1의 열 인덱스 (j)를 나타내고, [i, j]는 기본 그래프 1의 값 1의 모든 엘리먼트의 위치를 결정하고; 게다가, 제3 열은 기본 그래프 2의 열 인덱스 (j)를 나타낸다는 것을 유의한다. 테이블 3 및 테이블 4는, 각각, 기본 그래프 1 및 기본 그래프 2에 대응하는 8 개의 시프트 값 매트릭스를 나타내는데, 여기서 i는 행 인덱스를 나타내고, j는 열 인덱스를 나타내고, iLS는 리프팅 사이즈 세트의 세트 인덱스를 나타낸다.
테이블 1 기본 그래프 1 및 기본 그래프 2가 하기의 테이블 1에서 나타내어진다.
Figure pct00017
Figure pct00018
테이블 2 기본 그래프 1의 리프팅 사이즈가 하기의 테이블 2에서 나타내어진다.
Figure pct00019
테이블 3 기본 그래프 1의 시프트 값이 하기의 테이블 3에서 나타내어진다.
Figure pct00020
Figure pct00021
Figure pct00022
Figure pct00023
Figure pct00024
Figure pct00025
Figure pct00026
Figure pct00027
테이블 4 기본 그래프 2의 리프팅 사이즈가 하기의 테이블 4에서 나타내어진다.
Figure pct00028
테이블 5 기본 그래프 2의 시프트 값이 하기의 테이블 5에서 나타내어진다.
Figure pct00029
Figure pct00030
Figure pct00031
Figure pct00032
Figure pct00033
단계 S206에서, 인터리빙이 수행된다. 인터리빙은 인터리빙된 LDPC 코드워드 시퀀스를 획득하기 위해 LDPC 코드워드 시퀀스를 인터리빙는 것이다. 인터리빙 방법은: LDPC 코드워드 시퀀스에 대해 블록 인터리빙을 수행하는 것을 포함하는데, 인터리빙 매트릭스의 행의 수는 준 사이클릭 LDPC 인코딩 파라미터에 따라 결정되고, 준 사이클릭 LDPC 인코딩 파라미터는, 리프팅 사이즈, 기본 그래프 매트릭스의 열의 총 수, 기본 그래프 매트릭스의 행의 총 수, 또는 기본 그래프 매트릭스의 시스템 열의 수: 중 적어도 하나를 포함한다.
하나의 특정한 실시형태에서, 인터리빙 매트릭스의 행의 수는 준 사이클릭 LDPC 리프팅 사이즈의 양의 정수 인자와 동일하거나, 또는 준 사이클릭 LDPC 인코딩의 리프팅 사이즈의 양의 정수배와 동일하다.
하나의 특정한 실시형태에서, 인터리빙 매트릭스의 행의 수는 준 사이클릭 LDPC 인코딩의 기본 그래프 매트릭스의 열의 총 수의 양의 정수 인자와 동일하거나, 또는 준 사이클릭 LDPC 인코딩의 기본 그래프 매트릭스의 열의 총 수의 양의 정수배와 동일하다.
하나의 특정한 실시형태에서, 인터리빙 매트릭스는, 매트릭스 내의 데이터가 열을 따라 입력되고 열을 따라 출력되는 방식으로 인터리빙된다.
하나의 특정한 실시형태에서, 인터리빙 방법에서, 인터리빙된 코드워드 시퀀스를 획득하기 위해 미리 결정된 열 순서에 따라 출력이 수행된다.
하나의 특정한 실시형태에서, 인터리빙 방법에서, 열내 인터리빙은 인터리빙 매트릭스에서의 열에 대해 수행되는데, 여기서 열내 인터리빙 방법은: 사이클릭 시프트 인터리빙 및 랜덤 시퀀스 인터리빙을 포함한다. 바람직하게는, 열내 인터리빙 방법은 변조 순서에 따라 결정된다. 바람직하게는, 변조 차수가 2 보다 더 큰 조건에서, 열내 인터리빙 방법이 실행된다.
인터리빙 방법은: LDPC 코드워드 시퀀스에서 S0 번째 비트로부터 S1 번째 비트까지의 모든 비트를, 미리 결정된 인터리빙 인덱스 시퀀스에 따라, 인터리빙된 코드워드 시퀀스의 S0 번째 비트로부터 S1 번째 비트까지의 비트 상으로 매핑하는 것을 포함하는데, 여기서 S0은 양의 정수이고, S1은 S0 보다 더 큰 정수이다.
미리 결정된 인터리빙 인덱스 시퀀스는 블록 인터리빙 방식으로 획득되고, 블록 인터리빙 매트릭스의 열의 수는 Z0이고, Z0은 양의 정수이다.
하나의 더욱 특정한 실시형태에서, Z0은 LDPC 인코딩 리프팅 사이즈의 양의 정수 인자와 동일하다.
하나의 더욱 특정한 실시형태에서, Z0은 Z와 동일하고, Z는 LDPC 인코딩 리프팅 사이즈이고, S0은 2×Z와 동일하고, S1은 E×Z - 1과 동일한데, 여기서 E는 2 보다 더 큰 정수이다. 더구나, E는 kb, kb + 1, kb + 2, kb + 3 또는 kb + 4와 동일한데, 여기서 kb는 LDPC 인코딩의 기본 그래프 매트릭스의 시스템 열의 수이다.
바람직하게는, 하나의 더욱 특정한 실시형태에서, S0은 kb×Z와 동일하고, S1은 E×Z - 1과 동일한데, 여기서 Z는 LDPC 인코딩 리프팅 사이즈이고, E는 kb + Δmb와 동일하고, Δmb는 0 보다 더 큰 정수이고, kb는 LDPC 인코딩의 기본 그래프 매트릭스의 시스템 열의 수이다. 더구나, Δmb는 파라미터의 다음의 조합 중 하나에 따라 결정된다:
LDPC 인코딩의 기본 그래프 매트릭스의 시스템 열의 수 및 인코딩 레이트로 구성되는 조합 1;
정보 패킷 비트 시퀀스의 길이, 송신될 비트 시퀀스의 길이, 및 LDPC 인코딩 리프팅 사이즈로 구성되는 조합 2; 및
송신될 비트 시퀀스에 포함되는 LDPC 코드 체크 비트의 수 및 LDPC 인코딩 리프팅 사이즈로 구성되는 조합 3.
하나의 더욱 특정한 실시형태에서, Z0은 다음의 파라미터: S0, S1 및 변조 차수에 의해 결정되는데, 여기서 변조 차수는 각각의 변조 심볼에 의해 반송되는 비트의 수이다. 바람직하게는, Z0은 다음 공식:
Figure pct00034
을 통해 계산되는데, 여기서, M은 변조 차수이고 양의 정수이다.
하나의 더욱 특정한 실시형태에서, S1의 특정한 값은 다음의 파라미터: 정보 패킷 비트 시퀀스의 길이, 및 송신될 비트 시퀀스의 길이에 의해 결정된다.
하나의 더욱 특정한 실시형태에서, 코드 레이트(R)가 R0 보다 더 작거나 또는 동일한 경우, 블록 인터리빙이 수행되는데, 여기서 R0은 3/4 보다 더 크거나 또는 동일하고 1 보다 더 작은 실수이고, 코드 레이트(R)는, 정보 패킷 비트 시퀀스의 길이가 송신될 비트 시퀀스의 길이에 의해 나누어진 이후에 획득되는 값과 동일하다.
상기의 인터리빙 방법은 다음의 유익한 효과를 갖는다: LDPC 코드워드는 효과적으로 랜덤화될 수 있고, LDPC 코드는 고차 변조(예를 들면, 64 직교 진폭 변조(quadrature amplitude modulation; QAM) 및 256 QAM)에서 더 나은 성능 이점을 획득할 수 있고, 페이딩 채널에서의 LDPC 코드의 성능은 효과적으로 향상될 수 있다.
단계 S207에서, 레이트 매칭이 수행된다. 레이트 매칭된 코드워드 시퀀스를 획득하기 위해, 시작 위치로부터 인터리빙된 LDPC 코드워드 시퀀스에 대해 사이클릭 비트 선택이 수행된다. 시작 위치는 미리 결정된 파라미터에 따라 결정되는데, 여기서 미리 결정된 파라미터는 다음의 것 중 적어도 하나를 포함한다: 리던던시 버전, 리프팅 사이즈, 기본 그래프 매트릭스의 열의 총 수, 기본 그래프 매트릭스의 행의 총 수, 기본 그래프 매트릭스의 시스템 열의 수 또는 정보 패킷 비트 시퀀스의 길이.
하나의 더욱 특정한 실시형태에서, 시작 위치는 리던던시 버전, 리프팅 사이즈 및 기본 그래프 매트릭스의 열의 총 수에 따라 결정된다. 더구나, 리던던시 버전이 RVi인 것에 대응하는 시작 위치는 다음의 식을 통해 계산된다:
Figure pct00035
여기서, 제1 식에서, nb는 기본 그래프 매트릭스의 열의 총 수이고, Z는 리프팅 사이즈이고, α는 양의 정수이고, G는 0 보다 더 큰 실수이고, β는 양의 실수이고, χ는 음이 아닌 실수이고, δ는 정수인데, 여기서 function(x)는 실수 x를 가장 가까운 정수로 올림하거나, 또는 가장 가까운 정수로 내림하거나, 또는 가장 가까운 정수로 반올림하는 것을 나타낸다.
더구나, 리던던시 버전이 RVi인 것에 대응하는 시작 위치는 다음의 식:
Figure pct00036
를 통해 계산된다.
여기서, 식에서, nb는 기본 그래프 매트릭스의 열의 총 수이고, Z는 리프팅 사이즈이고, α는 양의 정수이고, G는 0 보다 더 큰 실수이고, β는 양의 정수이고, λ는 양의 실수이고, χ는 음이 아닌 실수이고, δ는 정수인데, 여기서 function(x)는 실수 x를 가장 가까운 정수로 올림하거나, 또는 가장 가까운 정수로 내림하거나, 또는 가장 가까운 정수로 반올림하는 것을 나타낸다.
더구나, 리던던시 버전이 RVi인 것에 대응하는 시작 위치는 다음의 식:
Figure pct00037
을 통해 계산된다.
식에서, nb는 기본 그래프 매트릭스의 열의 총 수이고, Z는 리프팅 사이즈이고, G는 0 보다 더 큰 실수이고, α는 양의 정수이고, β는 양의 정수이고, λ는 양의 실수이고, χ는 음이 아닌 실수이며, δ는 정수이다. 여기서 function(x)는 실수 x를 가장 가까운 정수로 올림하거나, 또는 가장 가까운 정수로 내림하거나, 또는 가장 가까운 정수로 반올림하는 것을 나타낸다.
하나의 더욱 특정한 실시형태에서, 시작 위치는 리던던시 버전, 리프팅 사이즈, 기본 그래프 매트릭스의 행의 총 수 및 정보 패킷 비트 시퀀스의 길이에 따라 결정된다. 더구나, 리던던시 버전이 RVi인 것에 대응하는 시작 위치는 다음의 식 중 하나를 통해 계산된다:
Figure pct00038
; 및
Figure pct00039
.
상기의 식에서, K는 정보 패킷 비트 시퀀스의 길이이고, Z는 리프팅 사이즈이고, G는 0 보다 더 큰 실수이고, α는 양의 정수이고, β는 양의 정수이고, λ 함수는 양의 실수이고, χ는 음이 아닌 실수이고, δ는 정수인데, 여기서 function(x)는 실수 x를 가장 가까운 정수로 올림하거나, 또는 가장 가까운 정수로 내림하거나, 또는 가장 가까운 정수로 반올림하는 것을 나타낸다.
사이클릭 비트 선택은 인터리빙된 코드워드 시퀀스에 대해 수행된다. 인터리빙된 코드워드 시퀀스에서 2×Z 번째 비트로부터 테일 비트까지의 비트는 하나의 순환 버퍼에 저장되고, 송신될 비트 시퀀스를 형성하기 위해, 리던던시 버전에 따라 순환 버퍼로부터 N 비트가 순차적으로 획득된다.
단계 S208에서, 컨스털레이션 변조(constellation modulation)가 수행된다. 송신될 비트 시퀀스는 복수의 비트 패킷으로 분할되고, 복수의 비트 패킷은 컨스털레이션 변조 심볼 상으로 매핑되고, 컨스털레이션 변조 심볼은 전송된다. 바람직한 실시형태에서, 복수의 비트 패킷이 컨스털레이션 변조 심볼 상으로 매핑되기 이전에, 비트 패킷 내의 비트가 각각 인터리빙되고, 각각의 인터리빙된 비트 패킷이 컨스털레이션 변조 심볼 상으로 매핑된다. 컨스털레이션 변조 심볼의 변조 차수는 M이고, 변조 차수는 각각의 컨스털레이션 변조 심볼에 의해 반송되는 비트의 수를 나타낸다. 컨스털레이션도 심볼 변조는 다음의 것: 이진 위상 시프트 키잉(Binary Phase Shift Keying; BPSK), 직교 위상 시프트 키잉(Quadrature Phase Shift Keying; QPSK), 16 QAM, 64 QAM 또는 256 QAM 중 하나를 포함하며, 대응하는 변조 차수는, 각각, 1, 2, 4, 6 및 8이다. 바람직하게는, 하나의 특정한 실시형태에서, 비트내 패킷 인터리빙(intra-bit packet interleaving)은 변조 순서에 따라 결정된다. 예를 들면, 변조 차수가 M1 보다 더 큰 조건에서, 인터리빙 방법이 실행되는데, 여기서 M1은 2, 3, 4, 5 또는 6과 동일하다. 바람직하게는, 비트내 패킷 인터리빙은 다음의 것을 포함한다: 사이클릭 시프트 인터리빙 및 랜덤 인덱스 시퀀스 인터리빙. 바람직하게는, 모든 컨스털레이션 변조 심볼에서 임의의 인접한 F 개의 컨스털레이션도 심볼의 인터리빙 방법은 상이한데, 여기서 F는 양의 정수이다. 다른 실시형태에서, G0 비트내 패킷 인터리빙 방법이 존재하며, G0 방법은 상이하다. 비트내 패킷 비트 인터리빙은, 소정 순서에 따라 각각의 비트 패킷 내의 비트를 순차적으로 인터리빙하기 위해, G0 방법 중에서 G1 방법을 선택한다. 다른 실시형태에서, 복수의 비트내 패킷 인터리빙 방법 세트가 존재하고, 비트내 패킷 인터리빙 방법은 변조 순서에 따라 복수의 인터리빙 방법 세트로부터 결정된다.
상기 언급된 실시형태의 설명으로부터, 상기에서 설명되는 실시형태에서의 방법은, 필요한 범용 하드웨어 플랫폼을 더한 소프트웨어에 의해 구현될 수도 있거나, 또는, 물론, 하드웨어에 의해 구현될 수도 있다는 것이 기술 분야의 숙련된 자에게는 명백할 것이다. 그러나, 많은 경우, 전자가 선호되는 구현 방식이다. 이러한 이해에 기초하여, 실질적으로 본 발명에 의해 제공되는 솔루션, 또는 관련 기술에 기여하는 부분은 소프트웨어 제품의 형태로 구현될 수도 있다. 컴퓨터 소프트웨어 제품은 저장 매체(예컨대, 리드 온리 메모리(read only memory; ROM)/랜덤 액세스 메모리(random access memory; RAM), 자기 디스크 또는 광학 디스크)에 저장되며, 단말 디바이스(이것은 이동 전화, 컴퓨터, 서버 또는 네트워크 디바이스, 또는 등등일 수도 있음)가 본 개시의 각각의 실시형태에 따른 방법을 실행하는 것을 가능하게 하기 위한 여러 가지 명령어를 포함한다.
실시형태 2
실시형태는 또한 데이터 인코딩 디바이스를 제공한다. 디바이스는 상기 언급된 실시형태 및 바람직한 구현예를 구현하기 위해 사용되며, 설명된 것은 반복되지 않을 것이다. 이하에서 사용될 때, 용어 "모듈"은 미리 결정된 기능을 구현할 수 있는 소프트웨어, 하드웨어 또는 이들의 조합일 수도 있다. 하기에 설명되는 실시형태에서의 디바이스는, 바람직하게는, 소프트웨어에 의해 구현되지만, 그러나, 하드웨어에 의한 또는 소프트웨어 및 하드웨어의 조합에 의한 구현도 또한 가능하며 구상된다.
본 발명의 다른 실시형태에 따르면, 데이터 인코딩 디바이스가 또한 제공된다. 디바이스는 획득 모듈, 인터리빙 모듈, 선택 모듈 및 전송 모듈을 포함한다.
획득 모듈은 송신될 데이터를 획득하도록 구성된다.
인터리빙 모듈은 획득 모듈에 연결되고, LDPC 코드워드 시퀀스를 획득하기 위해 전송될 데이터에 대해 준 사이클릭 LDPC 인코딩을 수행하도록, 그리고 인터리빙된 LDPC 코드워드 시퀀스를 획득하기 위해 LDPC 코드워드 시퀀스를 인터리빙하도록 구성된다.
선택 모듈은 인터리빙 모듈에 연결되며, 레이트 매칭된 코드워드 시퀀스를 획득하기 위해 시작 위치 - 시작 위치는 미리 결정된 파라미터에 따라 결정되되, 미리 결정된 파라미터는, 리던던시 버전, 리프팅 사이즈, 기본 그래프 매트릭스의 열의 총 수, 기본 그래프 매트릭스의 행의 총 수, 기본 그래프 매트릭스의 시스템 열의 수 또는 정보 패킷 비트 시퀀스의 길이: 중 적어도 하나를 포함함 - 로부터 인터리빙된 LDPC 코드워드 시퀀스에 대해 사이클릭 비트 선택을 수행하도록 구성된다.
전송 모듈은 선택 모듈에 연결되고 레이트 매칭된 코드워드 시퀀스를 전송하도록 구성된다.
실시형태 1에서의 방법의 단계는 이 실시형태의 디바이스에 의해 실행될 수 있다는 것이 추가되어야 한다.
상기에서 설명되는 다양한 모듈은 소프트웨어 또는 하드웨어에 의해 구현될 수도 있다는 것을 유의해야 한다. 하드웨어에 의한 구현은 다음의 방식으로 수행될 수도 있지만, 그러나 반드시 그렇지는 않을 수도 있다: 상기에서 설명되는 다양한 모듈은 동일한 프로세서에 위치하거나, 또는 상기에서 설명되는 다양한 모듈은 임의의 조합 형태로 그들 각각의 프로세서에 위치된다.
실시형태 3
본 발명의 다른 실시형태에 따르면, 프로세서가 또한 제공된다. 프로세서는, 실행시, 상기에서 설명되는 옵션 사항의 실시형태 중 임의의 하나에 따른 방법을 수행하는 프로그램을 실행하기 위해 사용된다.
실시형태 4
본 발명의 다른 실시형태에 따르면, 저장 매체가 또한 제공된다. 저장 매체는, 실행시, 상기에서 설명되는 옵션 사항의 실시형태 중 임의의 하나의 방법을 실행하는 저장된 프로그램을 포함한다.
명백하게, 본 발명의 상기 언급된 모듈 또는 단계의 각각은 범용 컴퓨팅 디바이스에 의해 구현될 수도 있고, 모듈 또는 단계는 단일의 컴퓨팅 디바이스 상에 집중될 수도 있거나 또는 다수의 컴퓨팅 디바이스로 구성되는 네트워크 상에 분산될 수도 있고, 대안적으로, 모듈 또는 단계는 컴퓨팅 디바이스에 의해 실행 가능한 프로그램 코드에 의해 구현될 수도 있고, 그 결과, 모듈 또는 단계는 스토리지 디바이스에 저장될 수도 있고 컴퓨팅 디바이스에 의해 실행될 수도 있다는 것이 기술 분야의 숙련된 자에 의해 이해되어야 한다. 몇몇 상황에서, 예시된 또는 설명된 단계는 본원에서 설명되는 것들과는 상이한 시퀀스에서 실행될 수도 있거나, 또는 모듈 또는 단계는 다양한 집적 회로 모듈로 개별적으로 만들어질 수도 있거나, 또는 그 안의 다수의 모듈 또는 단계는 구현을 위한 단일의 집적 회로 모듈로 만들어질 수도 있다. 이러한 방식으로, 본 발명은 하드웨어 및 소프트웨어의 임의의 특정한 조합으로 제한되지는 않는다.
상기의 내용은 본 발명의 바람직한 실시형태에 불과하며 본 발명을 제한하도록 의도되지는 않는다. 기술 분야의 숙련된 자에 대해, 본 발명은 다양한 수정 및 변형을 가질 수도 있다. 본 발명의 취지 및 원리 내에서 행해지는 임의의 수정, 등가적 치환, 향상 및 등등은 본 발명의 범위 내에 속해야 한다.

Claims (30)

  1. 저밀도 패리티 체크(low-density parity-check; LDPC) 데이터 인코딩 방법으로서,
    LDPC 코드워드 시퀀스를 획득하기 위해 정보 패킷 비트 시퀀스에 대해 준 사이클릭(quasi-cyclic) LDPC 인코딩을 수행하는 단계;
    상기 LDPC 코드워드 시퀀스에 따라 일차원 유한 길이 순환 버퍼(one-dimensional finite-length circular buffer)의 사이즈를 결정하는 단계;
    복수의 미리 결정된 리던던시 버전 값(redundancy version value)으로부터 리던던시 버전 값을 선택하고, 상기 선택된 리던던시 버전 값 및 미리 정의된 파라미터 - 상기 미리 정의된 파라미터는, 리프팅 사이즈(lifting size), 기본 그래프 매트릭스(base graph matrix)의 열의 총 수, 기본 그래프 매트릭스의 행의 총 수, 기본 그래프 매트릭스의 시스템 열의 수, 또는 상기 정보 패킷 비트 시퀀스의 길이: 중 적어도 하나를 포함함 - 에 따라 상기 일차원 유한 길이 순환 버퍼에서 송신될 비트 시퀀스를 판독하기 위한 시작 위치를 결정하는 단계; 및
    송신될 비트 시퀀스를 형성하기 위해 상기 시작 위치로부터 특정한 길이의 데이터 비트를 순차적으로 판독하는 단계; 및
    송신될 상기 비트 시퀀스를 전송하는 단계를 포함하는, 저밀도 패리티 체크(LDPC) 데이터 인코딩 방법.
  2. 제1항에 있어서,
    상기 LDPC 코드워드 시퀀스에 따라 일차원 유한 길이 순환 버퍼의 사이즈를 결정하는 단계는,
    인터리빙된 LDPC 코드워드 시퀀스를 획득하기 위해 상기 LDPC 코드워드 시퀀스를 인터리빙하는 단계, 및
    일차원 유한 길이 순환 버퍼 데이터를 획득하는 단계
    를 포함하는 것인, 저밀도 패리티 체크(LDPC) 데이터 인코딩 방법.
  3. 제2항에 있어서,
    상기 인터리빙된 LDPC 코드워드 시퀀스를 획득하기 위해 상기 LDPC 코드워드 시퀀스를 인터리빙하는 단계는:
    상기 LDPC 코드워드 시퀀스에 대해 블록 인터리빙을 수행하는 단계를 포함하되, 인터리빙 매트릭스의 행의 수는 준 사이클릭 LDPC 인코딩 파라미터에 따라 결정되고, 상기 준 사이클릭 LDPC 인코딩 파라미터는, 상기 리프팅 사이즈, 상기 기본 그래프 매트릭스의 열의 상기 총 수, 상기 기본 그래프 매트릭스의 행의 상기 총 수 , 또는 상기 기본 그래프 매트릭스의 시스템 열의 상기 수: 중 적어도 하나를 포함하는, 저밀도 패리티 체크(LDPC) 데이터 인코딩 방법.
  4. 제3항에 있어서,
    상기 인터리빙 매트릭스의 행의 상기 수는 준 사이클릭 LDPC 인코딩의 리프팅 사이즈의 양의 정수 인자와 동일하거나, 또는 상기 준 사이클릭 LDPC 인코딩의 상기 리프팅 사이즈의 양의 정수배와 동일한, 저밀도 패리티 체크(LDPC) 데이터 인코딩 방법.
  5. 제3항에 있어서,
    상기 인터리빙 매트릭스의 행의 상기 수는 상기 준 사이클릭 LDPC 인코딩의 상기 기본 그래프 매트릭스의 열의 상기 총 수의 양의 정수 인자와 동일하거나, 또는 상기 준 사이클릭 LDPC 인코딩의 상기 기본 그래프 매트릭스의 열의 상기 총 수의 양의 정수배와 동일한, 저밀도 패리티 체크(LDPC) 데이터 인코딩 방법.
  6. 제3항 내지 제5항 중 어느 한 항에 있어서,
    상기 인터리빙 방법은: 상기 인터리빙된 LDPC 코드워드 시퀀스를 획득하기 위해 미리 결정된 열 순서에 따라 출력을 각각 수행하는 단계를 더 포함하는, 저밀도 패리티 체크(LDPC) 데이터 인코딩 방법.
  7. 제6항에 있어서,
    상기 인터리빙 방법은: 각각의 열을 각각 인터리빙하는 단계를 더 포함하는, 저밀도 패리티 체크(LDPC) 데이터 인코딩 방법.
  8. 제1항에 있어서,
    상기 시작 위치는 상기 리던던시 버전, 상기 리프팅 사이즈 및 상기 기본 그래프 매트릭스의 열의 상기 총 수에 따라 결정되는, 저밀도 패리티 체크(LDPC) 데이터 인코딩 방법.
  9. 제8항에 있어서,
    상기 리던던시 버전이 RVi인 것에 대응하는 상기 시작 위치는 다음의 식:
    제1 식:
    Figure pct00040
    ;
    상기 제1 식에서, nb는 상기 기본 그래프 매트릭스의 열의 상기 총 수이고, Z는 상기 리프팅 사이즈이고, α는 양의 정수이고, G는 0 보다 더 큰 실수이고, β는 양의 실수이고, χ는 음이 아닌 실수이고, δ는 정수이되, function(x)는 실수 x를 가장 가까운 정수로 올림하거나(round up), 또는 가장 가까운 정수로 내림하거나(round down), 또는 가장 가까운 정수로 반올림하는(round to) 것을 나타냄;
    또는 제2 식:
    Figure pct00041
    ;
    상기 제2 식에서, nb는 상기 기본 그래프 매트릭스의 열의 상기 총 수이고, Z는 상기 리프팅 사이즈이고, α는 양의 정수이고, G는 0 보다 더 큰 실수이고, β는 양의 정수이고, λ는 양의 실수이고, χ는 음이 아닌 실수이고, δ는 정수이되, function(x)는 실수 x를 가장 가까운 정수로 올림하거나, 또는 가장 가까운 정수로 내림하거나, 또는 가장 가까운 정수로 반올림하는 것을 나타냄;
    또는 제3 식:
    Figure pct00042
    ;
    상기 제3 식에서, nb는 상기 기본 그래프 매트릭스의 열의 상기 총 수이고, Z는 상기 리프팅 사이즈이고, G는 0 보다 더 큰 실수이고, α는 양의 정수이고, β는 양의 정수이고, λ는 양의 실수이고, χ는 음이 아닌 실수이고, δ는 정수이되, function(x)는 실수 x를 가장 가까운 정수로 올림하거나, 또는 가장 가까운 정수로 내림하거나, 또는 가장 가까운 정수로 반올림하는 것을 나타냄
    을 통해 계산되는, 저밀도 패리티 체크(LDPC) 데이터 인코딩 방법.
  10. 제1항에 있어서,
    상기 시작 위치는 상기 리던던시 버전, 상기 리프팅 사이즈, 상기 기본 그래프 매트릭스의 열의 상기 총 수 및 상기 정보 패킷 비트 시퀀스의 상기 길이에 따라 결정되는, 저밀도 패리티 체크(LDPC) 데이터 인코딩 방법.
  11. 제10항에 있어서,
    상기 리던던시 버전이 RVi인 것에 대응하는 상기 시작 위치는 다음의 식:
    Figure pct00043
    ; 및
    Figure pct00044
    ;
    중 하나를 통해 계산되되,
    상기 두 식에서, K는 상기 정보 패킷 비트 시퀀스의 상기 길이이고, Z는 상기 리프팅 사이즈이며, mb는 상기 기본 그래프 매트릭스의 행의 상기 총 수 이고, G는 0 보다 더 큰 실수이고, α는 양수이고, β는 양의 정수이고, λ 함수는 양의 실수이고, χ는 음이 아닌 실수이고, δ는 정수이고, function(x)는 실수 x를 가장 가까운 정수로 올림하거나, 또는 가장 가까운 정수로 내림하거나, 또는 가장 가까운 정수로 반올림하는 것을 나타내는, 저밀도 패리티 체크(LDPC) 데이터 인코딩 방법.
  12. 제2항에 있어서,
    상기 인터리빙된 LDPC 코드워드 시퀀스를 획득하기 위해 상기 LDPC 코드워드 시퀀스를 인터리빙하는 단계는:
    상기 LDPC 코드워드 시퀀스에서 S0 번째 비트로부터 S1 번째 비트까지의 모든 비트를 인터리빙하는 단계를 포함하되, S0 및 S1은 양의 정수이고, S1은 S0 보다 더 큰, 저밀도 패리티 체크(LDPC) 데이터 인코딩 방법.
  13. 제12항에 있어서,
    상기 LDPC 코드워드 시퀀스에서 상기 S0 번째 비트로부터 상기 S1 번째 비트까지의 상기 모든 비트를 인터리빙하는 단계는:
    인터리빙 매트릭스에 따라 상기 LDPC 코드워드 시퀀스에서 상기 S0 번째 비트로부터 상기 S1 번째 비트까지의 상기 모든 비트에 대해 블록 인터리빙을 수행하는 단계를 포함하되, 상기 블록 인터리빙 매트릭스의 열의 총 수는 Z0이고, Z0은 준 사이클릭 LDPC 인코딩 파라미터에 의해 결정되고, 상기 준 사이클릭 LDPC 인코딩 파라미터는, 상기 리프팅 사이즈, 상기 기본 그래프 매트릭스의 열의 상기 총 수, 상기 기본 그래프 매트릭스의 행의 상기 총 수, 상기 기본 그래프 매트릭스의 시스템 열의 상기 수, 또는 상기 정보 패킷 비트 시퀀스의 상기 길이: 중 적어도 하나를 포함하는, 저밀도 패리티 체크(LDPC) 데이터 인코딩 방법.
  14. 제13항에 있어서,
    Z0은 상기 리프팅 사이즈의 양의 정수 인자와 동일하거나, 또는 상기 리프팅 사이즈의 양의 정수배와 동일한, 저밀도 패리티 체크(LDPC) 데이터 인코딩 방법.
  15. 제13항에 있어서,
    Z0은 상기 기본 그래프 매트릭스의 열의 상기 총 수의 양의 정수 인자와 동일하거나, 또는 상기 기본 그래프 매트릭스의 열의 상기 총 수의 양의 정수배와 동일한, 저밀도 패리티 체크(LDPC) 데이터 인코딩 방법.
  16. 제12항에 있어서,
    S1은 상기 리프팅 사이즈의 양의 정수배와 동일한, 저밀도 패리티 체크(LDPC) 데이터 인코딩 방법.
  17. 제15항에 있어서,
    S1은 상기 리프팅 사이즈의 kb - 2, kb - 1, kb, kb + 1 또는 kb + 2 배와 동일하되, kb는 상기 기본 그래프 매트릭스의 시스템 열의 상기 수인, 저밀도 패리티 체크(LDPC) 데이터 인코딩 방법.
  18. 제13항에 있어서,
    Z0은 다음의 파라미터: S0, S1 및 변조 차수에 의해 결정되되, 상기 변조 차수는 각각의 변조 심볼에 의해 반송되는(carried) 비트의 수인, 저밀도 패리티 체크(LDPC) 데이터 인코딩 방법.
  19. 제18항에 있어서,
    Z0은 다음의 식:
    Figure pct00045
    를 통해 계산되되, M은 양의 정수이고, α는 양의 실수이고, δ는 음이 아닌 정수이며, function(x)는 실수 x를 가장 가까운 정수로 올림하거나, 또는 가장 가까운 정수로 내림하거나, 또는 가장 가까운 정수로 반올림하는 것을 나타내는, 저밀도 패리티 체크(LDPC) 데이터 인코딩 방법.
  20. 제12항에 있어서,
    S1의 값은 다음 파라미터:
    정보 패킷 비트 시퀀스의 길이; 또는
    송신될 비트 시퀀스의 길이
    중 적어도 하나를 통해 결정되는, 저밀도 패리티 체크(LDPC) 데이터 인코딩 방법.
  21. 제2항 내지 제7항 및 제12 내지 제20 중 어느 한 항에 있어서,
    상기 인터리빙 방법은 상기 변조 순서에 따라 결정되는, 저밀도 패리티 체크(LDPC) 데이터 인코딩 방법.
  22. 제21항에 있어서,
    상기 변조 차수가 M0 보다 더 큰 조건에서, 상기 인터리빙 방법이 실행되되, M0은 1 보다 더 큰 정수인, 저밀도 패리티 체크(LDPC) 데이터 인코딩 방법.
  23. 제2항 내지 제7항 및 제12 내지 제20 중 어느 한 항에 있어서,
    상기 인터리빙 방법은 코드 레이트에 따라 결정되고, 상기 코드 레이트는 상기 정보 패킷 비트 시퀀스의 상기 길이 대 송신될 상기 비트 시퀀스의 비율과 동일하고, 상기 코드 레이트는 0 보다 더 크고 1 보다 더 작은 실수인, 저밀도 패리티 체크(LDPC) 데이터 인코딩 방법.
  24. 제23항에 있어서,
    상기 코드 레이트가 R0 보다 더 큰 조건에서, 상기 인터리빙 방법이 실행되되, 상기 R0은 1/2 보다 더 크고 1 보다 더 작은 실수인, 저밀도 패리티 체크(LDPC) 데이터 인코딩 방법.
  25. 제1항에 있어서,
    송신될 상기 비트 시퀀스를 전송하는 단계는: 송신될 상기 비트 시퀀스를 복수의 비트 패킷으로 분할하고, 상기 복수의 비트 패킷의 각각의 비트 패킷 내의 비트를 각각 인터리빙하고, 상기 각각의 인터리빙된 비트 패킷을 컨스털레이션 변조 심볼(constellation modulation symbol)로 매핑하는 단계를 포함하는, 저밀도 패리티 체크(LDPC) 데이터 인코딩 방법.
  26. 제25항에 있어서,
    상기 비트 패킷에서의 상기 인터리빙은 상기 변조 순서에 따라 결정되는, 저밀도 패리티 체크(LDPC) 데이터 인코딩 방법.
  27. 제26항에 있어서,
    상기 변조 차수가 M1 보다 더 큰 조건에서, 상기 인터리빙 방법이 실행되되, M1은 2, 3, 4, 5 또는 6과 동일한, 저밀도 패리티 체크(LDPC) 데이터 인코딩 방법.
  28. 데이터 인코딩 디바이스로서,
    전송될 데이터를 획득하도록 구성되는 획득 모듈;
    LDPC 코드워드 시퀀스를 획득하기 위해 전송될 상기 데이터에 대해 준 사이클릭 저밀도 패리티 체크(LDPC) 인코딩을 수행하도록, 그리고 인터리빙된 LDPC 코드워드 시퀀스를 획득하기 위해 상기 LDPC 코드워드 시퀀스를 인터리빙하도록 구성되는 인터리빙 모듈;
    레이트 매칭된 코드워드 시퀀스를 획득하기 위해 시작 위치 - 상기 시작 위치는 미리 결정된 파라미터에 따라 결정되되, 상기 미리 결정된 파라미터는, 리던던시 버전, 리프팅 사이즈, 기본 그래프 매트릭스의 열의 총 수, 기본 그래프 매트릭스의 행의 총 수, 기본 그래프 매트릭스의 시스템 열의 수 또는 정보 패킷 비트 시퀀스의 길이: 중 적어도 하나를 포함함 - 로부터 상기 인터리빙된 LDPC 코드워드 시퀀스에 대해 사이클릭 비트 선택을 수행하도록 구성되는 선택 모듈; 및
    상기 레이트 매칭 코드워드 시퀀스를 전송하도록 구성되는 전송 모듈을 포함하는, 데이터 인코딩 디바이스.
  29. 저장된 프로그램을 포함하는 저장 매체로서,
    상기 프로그램은, 실행시, 제1항 내지 제27항 중 어느 한 항의 방법을 실행하는, 저장된 프로그램을 포함하는 저장 매체.
  30. 프로그램을 실행하도록 구성되는 프로세서로서,
    상기 프로그램은, 실행시, 제1항 내지 제27항 중 어느 한 항의 방법을 실행하는, 프로그램을 실행하도록 구성되는 프로세서.
KR1020207007200A 2017-08-11 2018-07-09 데이터 인코딩 방법 및 디바이스, 저장 매체, 및 프로세서 Active KR102343780B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201710687764.6A CN109391360B (zh) 2017-08-11 2017-08-11 数据编码方法及装置
CN201710687764.6 2017-08-11
PCT/CN2018/095037 WO2019029309A1 (zh) 2017-08-11 2018-07-09 数据编码方法、装置、存储介质及处理器

Publications (2)

Publication Number Publication Date
KR20200051634A true KR20200051634A (ko) 2020-05-13
KR102343780B1 KR102343780B1 (ko) 2021-12-27

Family

ID=65271031

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207007200A Active KR102343780B1 (ko) 2017-08-11 2018-07-09 데이터 인코딩 방법 및 디바이스, 저장 매체, 및 프로세서

Country Status (8)

Country Link
US (2) US11239946B2 (ko)
EP (1) EP3667963A4 (ko)
JP (2) JP7361017B2 (ko)
KR (1) KR102343780B1 (ko)
CN (2) CN114679185A (ko)
AU (1) AU2018314548C1 (ko)
RU (1) RU2742912C1 (ko)
WO (1) WO2019029309A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023090480A1 (ko) * 2021-11-18 2023-05-25 엘지전자 주식회사 무선 통신 시스템에서 무선 신호 송수신 방법 및 장치

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2525496A1 (en) * 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
CN108809509B (zh) * 2017-05-05 2021-01-22 电信科学技术研究院 低密度奇偶校验码的基础图选择方法及装置
MA47865B1 (fr) * 2017-08-24 2020-09-30 Ericsson Telefon Ab L M Sélection de graphe de base pour une nouvelle radio 3gpp
CN111066252B (zh) 2017-09-11 2023-01-06 中兴通讯股份有限公司 处理ldpc编码数据的方法和装置
WO2020167088A1 (en) * 2019-02-15 2020-08-20 Samsung Electronics Co., Ltd. Method and apparatus for transmission or reception of data in communication system
WO2020231124A1 (en) * 2019-05-10 2020-11-19 Samsung Electronics Co., Ltd. Method and apparatus for data transmission in wireless communication system
CN112367088B (zh) * 2020-10-27 2023-03-21 上海宇航系统工程研究所 一种基于索引矩阵的编码方法及装置
US11764911B2 (en) 2021-04-05 2023-09-19 Nokia Technologies Oy Method of shifting redundancy version for the transmission of a transport block over multiple slots
CN115913472A (zh) * 2021-09-30 2023-04-04 华为技术有限公司 重传方法及装置
CN114760662A (zh) * 2022-04-25 2022-07-15 北京星河亮点技术股份有限公司 一种低时延速率匹配方法、装置、电子设备及存储介质
CN118473590A (zh) * 2023-02-09 2024-08-09 中兴通讯股份有限公司 一种数据传输方法、通信装置及存储介质
CN118473592A (zh) * 2023-02-09 2024-08-09 中兴通讯股份有限公司 数据传输方法、通信装置及存储介质
CN116318552B (zh) * 2023-03-15 2023-09-22 归芯科技(深圳)有限公司 Turbo码的交织或解交织方法及其器件、通信芯片和装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140145977A (ko) * 2013-06-14 2014-12-24 삼성전자주식회사 패리티 검사 부호의 부호화 장치, 그의 부호화 방법, 복호화 장치 및 그의 복호화 방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1252935C (zh) * 2002-12-13 2006-04-19 清华大学 基于低密度奇偶检验编码的信源信道联合编码方法
KR100744343B1 (ko) * 2003-12-19 2007-07-30 삼성전자주식회사 이동 통신 시스템에서 불균일 오류 확률을 갖는 부호화에따른 데이터 송수신 방법 및 장치
KR100860504B1 (ko) * 2005-06-09 2008-09-26 삼성전자주식회사 이동통신 시스템에서 송수신 장치 및 방법
CN101034953B (zh) * 2006-03-06 2010-06-23 诺基亚西门子通信系统技术（北京）有限公司 应用低密度奇偶校验码进行数据传输的方法
US8024633B2 (en) * 2007-05-10 2011-09-20 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for combined packet retransmission and soft decoding of combined packets in a wireless communication network
CN101325474B (zh) 2007-06-12 2012-05-09 中兴通讯股份有限公司 Ldpc码的混合自动请求重传的信道编码及调制映射方法
CN101188428B (zh) * 2007-12-10 2012-09-05 中兴通讯股份有限公司 一种ldpc码的有限长度循环缓存的速率匹配方法
CN101227259B (zh) * 2008-01-11 2013-06-05 中兴通讯股份有限公司 一种有限长度循环缓存速率匹配的数据读取方法
BRPI0918057A2 (pt) * 2008-09-02 2019-09-24 Panasonic Corp dispositivo de comunicação sem fio e método de comunicação sem fio.
US8612820B2 (en) * 2009-04-11 2013-12-17 Qualcomm Incorporated Apparatus and methods for interleaving in a forward link only system
CN102035617B (zh) * 2009-09-29 2015-04-01 中兴通讯股份有限公司 一种通信系统中信道编码的速率匹配方法和装置
CN102075196B (zh) * 2010-12-10 2014-02-19 清华大学 多码率多码长qc-ldpc码编码方法及编码调制系统
WO2014200303A1 (en) 2013-06-14 2014-12-18 Samsung Electronics Co., Ltd. Apparatuses and methods for encoding and decoding of parity check codes
EP3131219B1 (en) 2014-04-30 2023-11-15 Huawei Technologies Co., Ltd. Puncturing of ldpc codes
CN105811996B (zh) * 2014-12-30 2019-12-06 华为技术有限公司 一种基于准循环ldpc的数据处理方法及系统
WO2017091018A1 (en) 2015-11-24 2017-06-01 Samsung Electronics Co., Ltd. Method and apparatus for channel encoding/decoding in a communication or broadcasting system
CN107026654B (zh) * 2016-02-02 2019-06-18 中国科学院声学研究所 一种准循环多进制低密度奇偶校验码的快速频域编码方法
US10291356B2 (en) * 2016-05-11 2019-05-14 Futurewei Technologies, Inc. Decoding procedures in systems with codeblock segmentation
KR102131834B1 (ko) * 2016-09-30 2020-07-08 엘지전자 주식회사 Qc ldpc 코드의 레이트 매칭 방법 및 이를 위한 장치
US10447312B2 (en) * 2016-11-25 2019-10-15 Lg Electronics Inc. Method of performing interleaving using LDPC and communication apparatus therefor
US10348329B2 (en) * 2017-02-13 2019-07-09 Qualcomm Incorporated Low density parity check (LDPC) circular buffer rate matching
US10778366B2 (en) * 2017-03-31 2020-09-15 Qualcomm Incorporated Techniques for rate matching and interleaving in wireless communications
JP2019004245A (ja) * 2017-06-13 2019-01-10 シャープ株式会社 端末装置、基地局装置、および、通信方法
CN110266448B (zh) * 2017-06-19 2020-11-10 华为技术有限公司 信息处理的方法、通信装置和存储介质

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140145977A (ko) * 2013-06-14 2014-12-24 삼성전자주식회사 패리티 검사 부호의 부호화 장치, 그의 부호화 방법, 복호화 장치 및 그의 복호화 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Consideration on coding chain for eMBB data channel (3GPP TSG RAN WG1 Meeting #89, 5월 2017)* *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023090480A1 (ko) * 2021-11-18 2023-05-25 엘지전자 주식회사 무선 통신 시스템에서 무선 신호 송수신 방법 및 장치

Also Published As

Publication number Publication date
JP7565976B2 (ja) 2024-10-11
RU2742912C1 (ru) 2021-02-11
JP2020529806A (ja) 2020-10-08
US11239946B2 (en) 2022-02-01
EP3667963A1 (en) 2020-06-17
US20200304235A1 (en) 2020-09-24
US20220158758A1 (en) 2022-05-19
CN114679185A (zh) 2022-06-28
JP2022119993A (ja) 2022-08-17
CN109391360A (zh) 2019-02-26
KR102343780B1 (ko) 2021-12-27
AU2018314548B2 (en) 2021-05-20
EP3667963A4 (en) 2020-08-26
JP7361017B2 (ja) 2023-10-13
US11791933B2 (en) 2023-10-17
CN109391360B (zh) 2022-04-12
WO2019029309A1 (zh) 2019-02-14
AU2018314548C1 (en) 2021-09-09
AU2018314548A1 (en) 2020-04-02

Similar Documents

Publication Publication Date Title
KR102343780B1 (ko) 데이터 인코딩 방법 및 디바이스, 저장 매체, 및 프로세서
US11139835B2 (en) Method and apparatus for data processing with structured LDPC codes
JP7592838B2 (ja) Ｌｄｐｃコード化データを処理する方法および装置
CN107888198B (zh) 准循环ldpc编译码方法、装置及ldpc编译码器
EP4064573B1 (en) Decoding of quasi-cyclic ldpc codes for a 5g mobile communications system
CN109417392B (zh) Ldpc码的编解码方法及系统
JP6871396B2 (ja) 情報を処理するための方法および装置、通信デバイス、ならびに通信システム
CN108631925B (zh) 一种准循环低密度奇偶校验编码处理方法及装置
CN108234064B (zh) 准循环ldpc码数据处理装置及处理方法
US20100138720A1 (en) Channel-encoding/decoding apparatus and method using low-density parity-check codes
CA3094841A1 (en) Processing method and device for quasi-cyclic low density parity check coding
CN107733442B (zh) 结构化ldpc码的处理方法及装置
CN107733440A (zh) 多边类型结构化ldpc处理方法及装置
US11683051B2 (en) Method and apparatus for data processing with structured LDPC codes

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20200311

Patent event code: PA01051R01D

Comment text: International Patent Application

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200403

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20210301

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20210924

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20211222

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20211222

End annual number: 3

Start annual number: 1

PG1601 Publication of registration