KR20200008489A

KR20200008489A - Circuit board structure and manufacturing method thereof

Info

Publication number: KR20200008489A
Application number: KR1020180174104A
Authority: KR
Inventors: 웨이 카 러우; 랜디 쑨; 청 밍 루
Original assignee: 트리포드 (우시) 일렉트로닉 씨오., 엘티디.
Priority date: 2018-07-16
Filing date: 2018-12-31
Publication date: 2020-01-28
Also published as: CN116406103A; CN110730560A; JP6719541B2; JP2020013973A

Abstract

본 개시는 회로 기판 구조 및 그 제조 방법을 공개한다. 상기 회로 기판 구조의 제조 방법은: N층 도전층을 가지는 다층 기판(N은 2보다 큰 양의 정수)를 제공하는 단계; 상기 N층 도전층 중 제 1 층으로부터 레이저 천공을 실시하여 상기 N층 도전층 중 제 N 층까지 관통하지 않은 제1 레이저 홀을 형성하는 단계; 상기 N층 도전층 중 상기 제 N 층으로부터 레이저 천공을 실시하여 상기 제1 레이저 홀과 연통되는 제2 레이저 홀을 형성하는 단계; 및 상기 제1 레이저 홀과 상기 제2 레이저 홀 내에 상기 제 1 층과 상기 제 N 층을 연결하는 전도체를 형성하는 단계를 포함한다. 그밖에, 본 개시는 회로 기판 구조를 공개한다.The present disclosure discloses a circuit board structure and a method of manufacturing the same. The method of making a circuit board structure comprises the steps of: providing a multilayer substrate having an N-layer conductive layer, where N is a positive integer greater than two; Performing laser drilling from a first layer of the N layer conductive layer to form a first laser hole that does not penetrate to the Nth layer of the N layer conductive layer; Performing laser drilling from the Nth layer among the N layer conductive layers to form a second laser hole in communication with the first laser hole; And forming a conductor connecting the first layer and the Nth layer in the first laser hole and the second laser hole. In addition, the present disclosure discloses a circuit board structure.

Description

Structure of Circuit Board and Manufacturing Method Thereof {CIRCUIT BOARD STRUCTURE AND MANUFACTURING METHOD THEREOF}

본 개시는 회로 기판에 관한 것으로, 특히 기계 천공의 사용을 필요로 하지 않는 회로 기판의 구조 및 그 제조 방법에 관한 것이다.TECHNICAL FIELD The present disclosure relates to circuit boards, and more particularly, to a structure of a circuit board and a method of manufacturing the same, which do not require the use of mechanical drilling.

도1에 도시된 바와 같이, 종래의 회로 기판 구조(100')에서는 그 다층 기판(1')을 관통하는 스루 홀(2')을 형성할 때 일반적으로 기계 천공 방식을 채택하여 실시한다. 그러나, 이 때 예상 가능한 것은, 회로 기판 구조의 설계 밀도가 갈수록 높아지는 추세이므로, 상기의 기계 천공 방식을 사용하면 생산 시간이 길어질 뿐 아니라 회로 기판 구조의 배선 밀도가 낮아질 것이라는 점이다.As shown in Fig. 1, the conventional circuit board structure 100 'is generally implemented by adopting a mechanical punching method when forming the through hole 2' penetrating the multilayer substrate 1 '. However, what can be expected at this time is that the design density of the circuit board structure is increasing, so that the above mechanical drilling method will not only increase the production time but also reduce the wiring density of the circuit board structure.

그밖에, 도시되지 않은 또 다른 종래의 회로 기판 구조에서는, 다층 기판의 각 층의 판체를 레이저 천공 방식으로 관통한 다음 전기 도금을 실시하여, 다층 기판에 스루 홀 및 스루 홀 내에 도금 방식으로 설치된 전도체가 형성되도록 한다. 그러나, 상기와 같이 각 층의 판체에 레이저 천공 방식을 실시하는 방식은 생산 시간을 명백히 증가시킬 수 있고, 나아가 회로 기판 구조의 생산 제조 자본을 증가시킬 수 있다.In addition, in another conventional circuit board structure (not shown), the plated body of each layer of the multilayer substrate is penetrated by laser drilling, followed by electroplating, so that the conductors provided in the through-holes and through-holes in the multilayer substrate are plated. To form. However, the manner in which the laser drilling method is applied to the plate body of each layer as described above can significantly increase the production time and further increase the production capital of the circuit board structure.

따라서, 본 발명자는 상기 결함 개선이 가능하다고 보고, 집중적 연구와 과학적 원리의 운용을 결합함으로써, 합리적으로 설계되었으며 상술한 결함을 효과적으로 해결 가능한 본 개시를 제안하게 되었다.Accordingly, the present inventors have found that the above-mentioned defect improvement is possible, and by combining intensive research and the operation of scientific principles, the present inventor has proposed a present disclosure that can be reasonably designed and effectively solve the above-described defect.

본 개시의 목적은 종래의 회로 기판 구조 제조 방법에서 생길 수 있는 결함을 효과적으로 개선할 수 있는 회로 기판 및 그 제조 방법을 제공하는 데에 있다.SUMMARY OF THE INVENTION An object of the present disclosure is to provide a circuit board and a method of manufacturing the same that can effectively improve the defects that may occur in the conventional circuit board structure manufacturing method.

본 개시는 회로 기판 구조의 제조 방법을 공개한다. 상기 제조 방법은: 다층 기판을 마련하고, 상기 다층 기판은 N개의 도전층을 포함하며, N은 2보다 큰 양의 정수인 준비 단계; N개의 상기 도전층 중 제1층의 상기 도전층으로부터 레이저 천공을 실시하여 N개의 상기 도전층 중 제N층의 상기 도전층까지 관통하지 않은 제1 레이저 홀을 형성하는 제1 레이저 천공 단계; N개의 상기 도전층 중 상기 제N층의 상기 도전층으로부터 레이저 천공을 실시하여, 상기 제1 레이저 홀에 연통된 제2 레이저 홀을 형성하는 제2 레이저 천공 단계; 및 상기 제1 레이저 홀 및 상기 제2 레이저 홀 내에 상기 제1층의 상기 도전층 및 제N층의 상기 도전층을 연결하는 전도체를 형성하는 도통 단계를 포함한다. 본 개시의 실시예는 또한 회로 기판 구조를 공개하며, 상기 회로 기판 구조는 상기 회로 기판 구조의 제조 방법으로 제작된다.The present disclosure discloses a method of manufacturing a circuit board structure. The manufacturing method comprises the steps of: preparing a multi-layer substrate, the multi-layer substrate comprising N conductive layers, where N is a positive integer greater than two; A first laser drilling step of performing laser drilling from the conductive layer of the first layer of the N conductive layers to form a first laser hole that does not penetrate to the conductive layer of the Nth layer of the N conductive layers; A second laser drilling step of performing laser drilling from the conductive layer of the Nth layer among the N conductive layers to form a second laser hole communicating with the first laser hole; And a conductive step of forming a conductor connecting the conductive layer of the first layer and the conductive layer of the Nth layer in the first laser hole and the second laser hole. Embodiments of the present disclosure also disclose a circuit board structure, wherein the circuit board structure is manufactured by a method of manufacturing the circuit board structure.

본 개시는 또한 회로 기판 구조를 공개한다. 상기 회로 기판 구조는: N개의 도전층을 포함하며, N은 2보다 큰 양의 정수이고, 서로 연통되는 제1 레이저 홀과 제2 레이저 홀이 형성되며, 상기 제1 레이저 홀은 N개의 상기 도전층 중 제1층의 상기 도전층으로부터 오목하게 형성되고, 상기 제2 레이저 홀은 N개의 상기 도전층 중 제N층의 상기 도전층으로부터 오목하게 형성되며, 상기 제1 레이저 홀의 지름과 상기 제2 레이저 홀의 지름은 두 레이저 홀의 접합부로부터 서로 이격되는 방향을 따라 점점 증가하는 다층 기판; 및 상기 제1 레이저 홀 및 상기 제2 레이저 홀 내부에 위치하는 전도체를 포함하며, 상기 전도체는 제1층의 상기 도전층 및 제N층의 상기 도전층을 연결한다.The present disclosure also discloses a circuit board structure. The circuit board structure includes: N conductive layers, where N is a positive integer greater than 2, and a first laser hole and a second laser hole are formed in communication with each other, the first laser hole being the N conductive parts. A concave formed from the conductive layer of the first layer of the layer, and the second laser hole is formed concave from the conductive layer of the Nth layer of the N conductive layers, the diameter of the first laser hole and the second The diameter of the laser hole is a multi-layer substrate gradually increasing along the direction away from each other from the junction of the two laser holes; And a conductor positioned inside the first laser hole and the second laser hole, wherein the conductor connects the conductive layer of the first layer and the conductive layer of the Nth layer.

상기한 바를 종합하면, 본 개시에서 공개하는 회로 기판 구조와 그 제조 방법에서는 완전히 레이저 천공 방식을 사용하고 비교적 적은 레이저 천공 횟수로써 다층 기판의 제1 레이저 홀 및 제2 레이저 홀을 형성하며, 기계 천공 방식을 사용할 필요가 없으므로, 회로 기판 구조와 그 제조 방법이 비교적 짧은 생산 시간 및 비교적 낮은 생산 제조 비용을 갖도록 할 수 있고, 보다 고밀도의 배선 설계에 응용될 수 있다.In summary, the circuit board structure and the manufacturing method disclosed in the present disclosure use the laser drilling method completely and form the first laser hole and the second laser hole of the multilayer substrate with a relatively small number of laser drilling times, and machine drilling. Since there is no need to use the method, the circuit board structure and its manufacturing method can be made to have a relatively short production time and a relatively low production manufacturing cost, and can be applied to a higher density wiring design.

본 개시의 특징 및 기술적인 내용을 보다 잘 이해할 수 있도록, 본 개시와 관련된 상세한 설명 및 첨부 도면을 참조한다. 단 이러한 설명 및 도면은 본 개시의 설명을 위한 것으로, 본 개시의 보호 범위를 제한하기 위한 것이 아니다.BRIEF DESCRIPTION OF DRAWINGS To better understand the features and technical details of the present disclosure, reference is made to the detailed description and accompanying drawings that follow. However, these descriptions and the drawings are for the purpose of describing the present disclosure and are not intended to limit the protection scope of the present disclosure.

상기한 바를 종합하면, 본 개시의 실시예에서 공개한 회로 기판 구조(100) 및 그 제조 방법은 완전히 레이저 천공 방식을 사용하고 비교적 적은 횟수의 레이저 천공을 실시하여 다층 기판(1)을 관통하는 제1 레이저 홀(13) 및 제2 레이저 홀(14)을 형성함으로써, 기계 천공 방식을 사용하지 않고도 회로 기판 구조(100) 및 그 제조 방법이 비교적 짧은 생산 시간 및 비교적 저렴한 생산 제조 자본을 갖도록 할 수 있으며, 보다 고밀도의 배선 설계에 응용될 수 있다.In summary, the circuit board structure 100 disclosed in the embodiments of the present disclosure and a method for manufacturing the same are used to completely penetrate the multilayer substrate 1 by using a laser drilling method and performing a relatively small number of laser drillings. By forming the first laser hole 13 and the second laser hole 14, the circuit board structure 100 and its manufacturing method can be made relatively short in production time and relatively inexpensive production manufacturing capital without using a mechanical drilling method. It can be applied to a higher density wiring design.

상기 내용은 본 개시의 바람직하고 실행 가능한 실시예에 불과하며, 본 개시의 보호 범위를 제한하기 위한 것이 아니다. 본 개시의 청구항에 근거하여 실시한 균등한 변경 및 변형은 모두 본 개시 청구항의 보호범위에 속하는 것으로 해석되어야 할 것이다.The foregoing is merely preferred and viable embodiments of the present disclosure and is not intended to limit the protection scope of the present disclosure. All equivalent changes and modifications made based on the claims of the present disclosure should be construed as falling within the protection scope of the present disclosure.

도 1은 종래 회로 기판 구조의 개략도이다.
도 2는 본 개시에 따른 회로 기판 구조 제조 방법의 S110 단계를 도시한 개략도이다.
도 3은 본 개시에 따른 회로 기판 구조 제조 방법의 S120 단계를 도시한 개략도이다.
도 4는 본 개시에 따른 회로 기판 구조 제조 방법의 S130 단계를 도시한 개략도이다.
도 5a는 본 개시에 따른 회로 기판 구조 제조 방법의 S141 단계를 도시한 개략도이다.
도 5b는 본 개시에 따른 회로 기판 구조 제조 방법의 S142 단계를 도시한 개략도이다.
도 6a는 본 개시에 따른 회로 기판 구조 제조 방법의 S150 단계를 도시한 개략도(1)이다.
도 6b는 본 개시에 따른 회로 기판 구조 제조 방법의 S150 단계를 도시한 개략도(2)이다.1 is a schematic diagram of a conventional circuit board structure.
2 is a schematic diagram illustrating step S110 of a method of manufacturing a circuit board structure according to the present disclosure.
3 is a schematic diagram illustrating step S120 of a method of manufacturing a circuit board structure according to the present disclosure.
4 is a schematic diagram illustrating step S130 of a method of manufacturing a circuit board structure according to the present disclosure.
5A is a schematic diagram illustrating step S141 of a method of manufacturing a circuit board structure according to the present disclosure.
5B is a schematic diagram illustrating step S142 of the method of manufacturing a circuit board structure according to the present disclosure.
6A is a schematic diagram (1) illustrating step S150 of a method of manufacturing a circuit board structure according to the present disclosure.
6B is a schematic diagram 2 depicting S150 of a method of manufacturing a circuit board structure according to the present disclosure.

본 개시의 실시예를 도시한 도 2 내지 도 6b를 참조한다. 본 실시예에 대응하는 도면에 기재된 관련 수량과 외형은 본 개시의 실시 방식을 구체적으로 설명하여 본 개시의 내용을 이해하는 데에 편의를 제공하고자 하는 것으로서, 본 개시의 보호 범위를 제한하지 아니함을 먼저 밝힌다.Reference is made to FIGS. 2-6B, which illustrate embodiments of the present disclosure. The relevant quantity and appearance described in the drawings corresponding to the present embodiment are intended to provide a convenience in understanding the contents of the present disclosure by specifically describing the manner of implementation of the present disclosure, and do not limit the protection scope of the present disclosure. First of all

본 실시예는 회로 기판 구조 및 그 제조 방법을 공개하고 있으며, 본 실시예에서의 상기 회로 기판 구조는 상기 회로 기판 구조의 제조 방법으로써 제작된 것이나, 본 개시는 이에 제한되지 아니한다. 즉, 본 개시에서 도시되지 아니한 다른 실시예에서, 상기 회로 기판 구조는 다른 제조 방법에 의해서도 제조될 수 있다.The present embodiment discloses a circuit board structure and a method of manufacturing the same, and the circuit board structure in this embodiment is manufactured by the method of manufacturing the circuit board structure, but the present disclosure is not limited thereto. That is, in other embodiments not shown in the present disclosure, the circuit board structure can also be manufactured by other manufacturing methods.

또한, 상기 회로 기판 구조의 구체적인 구조를 보다 편리하게 이해할 수 있도록, 이하에서는 먼저 본 실시예의 회로 기판 구조 제조 방법을 설명한 다음 회로 기판 구조의 구체적인 구조를 소개한다.In addition, in order to more conveniently understand the specific structure of the circuit board structure, the following describes the circuit board structure manufacturing method of the present embodiment, and then introduces the concrete structure of the circuit board structure.

본 실시예에 있어 설명의 편의를 위해서, 도면에는 본 개시와 관련된 일부의 구조만이 도시됨을 미리 밝힌다. 이 때, 도 2 내지 도 6b에 도시된 바와 같이, 본 실시예에서 상기 회로 기판 구조의 제조 방법은 준비 단계(S110), 제1 레이저 천공 단계(S120), 제2 레이저 천공 단계(S130), 도통 단계(S140) 및 증층 단계(S150)를 포함한다. 단, 본 개시는 상기 다수의 단계(S110-S150)의 순서 또는 실시 방식에 제한되지 아니한다.For convenience of description in the present embodiment, it is shown in the drawings that only some of the structures related to the present disclosure are shown. At this time, as shown in Figures 2 to 6b, the method of manufacturing the circuit board structure in the present embodiment is a preparation step (S110), the first laser drilling step (S120), the second laser drilling step (S130), Conduction step S140 and deposition step S150 are included. However, the present disclosure is not limited to the order or implementation manner of the plurality of steps S110-S150.

예를 들어, 본 개시에서 도시되지 아니한 다른 실시예에서, 상기 다수의 단계(S110-S150)는 실제 설계적 필요에 의하여 조정 또는 증감 가능하다. 이하에서는 본 실시예의 회로 기판 구조의 제조 방법에 있어서의 각 단계(S110-S150)을 소개한다.For example, in other embodiments not shown in the present disclosure, the plurality of steps S110-S150 can be adjusted or increased or decreased according to actual design needs. Below, each step (S110-S150) in the manufacturing method of the circuit board structure of this embodiment is introduced.

도 2에 도시된 바와 같이, 상기 준비 단계(S110)를 실시한다: 다층 기판(1)이 마련되고, 상기 다층 기판(1)은 다층의 판체(11) 및 상기 다층의 판체(11) 표면에 설치된 N층 도전층(12)을 포함하며, N은 2보다 큰 양의 정수이다. 본 실시예에서, 상기 다층 기판(1)의 판체(11) 개수는 N-1개이며, N은 비교적 바람직하게는 4 내지 10이나 (예를 들면, 도면에는 N이 4인 경우를 도시하였다) 이에 제한되지 아니한다.As shown in FIG. 2, the preparation step S110 is performed: a multi-layer substrate 1 is provided, and the multi-layer substrate 1 is formed on the surface of the multilayer plate body 11 and the multilayer plate body 11. N layer conductive layer 12 provided is provided, and N is a positive integer greater than two. In the present embodiment, the number of plate bodies 11 of the multilayer substrate 1 is N-1, and N is preferably 4 to 10 (for example, N is 4 in the drawing). This is not restrictive.

도 3에 도시된 바와 같이, 상기 제1 레이저 천공 단계(S120)를 실시한다: N층 상기 도전층(12) 중 제 1 층 도전층(12)(예를 들어, 도3에 도시된 최상층의 도전층(12))에 레이저 천공을 실시하고, 이로써 N층 상기 도전층(12) 중 제 N 층 도전층(12)(예를 들어, 도3에 도시된 최하층의 도전층(12))까지 관통하지 않은 제1 레이저 홀(13)을 형성한다.As shown in FIG. 3, the first laser drilling step S120 is performed: N layer The first layer of the conductive layer 12 of the conductive layer 12 (for example, the uppermost layer shown in FIG. 3). Laser drilling is performed on the conductive layer 12, to thereby the Nth conductive layer 12 (e.g., the lowest conductive layer 12 shown in FIG. 3) of the N-layer conductive layer 12. The first laser hole 13 that does not penetrate is formed.

이 때, 상기 제1 레이저 홀(13)의 지름(D13)은 비교적 바람직하게는 상기 제 1 층 도전층(12)에서 제 N 층 도전층(12)으로의 방향을 따라서 점차 감소하여(예를 들어, 도3에서는 아래쪽으로 도시) 절두체 형상과 유사한 구조를 형성하는 데에 이용되지만, 본 개시는 이에 제한되지 아니한다. 또한, 상술한 제1 레이저 홀의 지름이 가지는 최대값(예를 들어, 제 1 층 도전층(12)에 대응하는 제1 레이저 홀(13)의 지름)은 기계 천공으로 형성된 홀 지름의 최소값 이하인 것이 비교적 바람직하다.At this time, the diameter D13 of the first laser hole 13 is relatively preferably decreased gradually along the direction from the first layer conductive layer 12 to the Nth layer conductive layer 12 (for example, For example, although FIG. 3 is used to form a structure similar to the frustum shape, the present disclosure is not limited thereto. The maximum value of the diameter of the first laser hole (for example, the diameter of the first laser hole 13 corresponding to the first layer conductive layer 12) is equal to or less than the minimum value of the hole diameter formed by mechanical drilling. Relatively preferred.

도 4에 도시된 바와 같이, 상기 제2 레이저 천공 단계(S130)를 실시한다: N층 상기 도전층(12) 중 제 N 층 도전층(12)(예: 도4에 도시된 최하층의 도전층(12))으로부터 레이저 천공을 실시하고, 이로써 상기 제1 레이저 홀(13)과 연통되는 제2 레이저 홀(14)을 형성한다.As shown in FIG. 4, the second laser drilling step S130 is performed: N-th conductive layer 12 of the N-layer conductive layer 12 (for example, the lowermost conductive layer shown in FIG. 4). Laser drilling is carried out from (12), thereby forming a second laser hole 14 in communication with the first laser hole 13.

이때, 상기 제2 레이저 홀(14)의 지름은 비교적 바람직하게는 제 N 층 도전층(12)으로부터 제 1 층 도전층(12)으로의 방향(예를 들어, 도4에서는 위쪽으로 도시)을 따라 점차 감소하여 절두체 형상과 유사한 구조를 형성하는 데에 이용되지만, 본 개시는 이에 제한되지 아니한다. 또한, 상술한 제2 레이저 홀(14)의 지름이 가지는 최대값(예를 들어, 제 N 층 도전층(12)에 대응하는 제2레이저 홀(14)의 지름)은 종래의 기계 천공으로 형성된 홀 지름의 최소값 이하인 것이 비교적 바람직하다.At this time, the diameter of the second laser hole 14 is relatively preferably in a direction from the N-th conductive layer 12 to the first conductive layer 12 (for example, shown upward in FIG. 4). However, it is gradually reduced and used to form a frustum-like structure, but the present disclosure is not limited thereto. In addition, the maximum value (for example, the diameter of the second laser hole 14 corresponding to the N-th layer conductive layer 12) of the diameter of the second laser hole 14 described above is formed by conventional mechanical drilling. It is relatively preferable that it is below the minimum value of a hole diameter.

보다 자세하게는, 본 실시예에 있어서, 상기 제1 레이저 홀(13)의 지름의 최대값은 대략 제2 레이저 홀(14)의 지름의 최대값과 동일하며, 상기 제1 레이저 홀(13)의 지름과 제2 레이저 홀(14)의 지름은 그 사이의 접합부로부터 서로 멀리 이격되는 방향(예를 들어, 도 4의 경우 위쪽 방향과 아래쪽 방향)으로 점점 증가하고, 상기 접합부는 대략 중앙의 판체(11)에 위치할 수 있으나, 본 개시는 상술한 조건에 제한되지 아니한다.More specifically, in this embodiment, the maximum value of the diameter of the first laser hole 13 is approximately equal to the maximum value of the diameter of the second laser hole 14, and The diameter and the diameter of the second laser hole 14 are gradually increased in the direction away from each other from the junctions therebetween (for example, in the upward direction and the downward direction in FIG. 4), and the junction is approximately the center plate ( 11), but the present disclosure is not limited to the above-described conditions.

또한, 상기 제1 레이저 홀(13) 및 제2 레이저 홀(14)은 본 실시예에서 N층 상기 도전층(12) 내의 모든 도전층(12)을 공통적으로 관통하는 것으로 되어 있으나, 본 개시는 이에 제한되지 아니한다. 예를 들어, 본 개시에 도시되지 아니한 다른 실시예에서, 상기 제 1 층 도전층(12) 및 제 N 층 도전층(12) 사이에 위치한 다른 도전층(12), 즉 적어도 하나의 도전층(12)(즉, 제2 층 도전층으로부터 제N-1 층 도전층(12) 중 적어도 하나의 도전층(12))이 상기 제1 레이저 홀(13) 및 제2 레이저 홀(14)에 해당하는 부위에 형성되지 않음으로써 상기 레이저 천공에 의하여 관통되지 않을 수도 있다. 그 밖에, 본 실시예에 기재된 회로 기판 구조의 제조 방법에서, 실시되는 레이저 천공의 횟수는 1번보다는 많고 N-2번 이하인 것이 비교적 바람직하다.In addition, although the first laser hole 13 and the second laser hole 14 in this embodiment are to pass through all the conductive layers 12 in the N-layer conductive layer 12 in common, the present disclosure This is not restrictive. For example, in another embodiment not shown in the present disclosure, another conductive layer 12 located between the first layer conductive layer 12 and the Nth layer conductive layer 12, that is, at least one conductive layer ( 12) (ie, at least one conductive layer 12 of the N-th layer conductive layer 12 from the second conductive layer 12) corresponds to the first laser hole 13 and the second laser hole 14. It may not be penetrated by the laser drilling because it is not formed at the site. In addition, in the manufacturing method of the circuit board structure described in this embodiment, it is relatively preferable that the number of times of laser drilling performed is more than one and N-2 or less.

도 5a 및 도 5b에 도시된 바와 같이, 상기 도통 단계(S140)를 실시한다: 상기 제1 레이저 홀(13) 및 상기 제2 레이저 홀(14) 내에 상기 제 1 층 도전층(12) 및 제 N 층 도전층(12)을 연결하는 전도체(2a, 2b)가 형성된다. 다시 말해서, 본 실시예의 전도체(2a, 2b)는 기계 천공에 의하여 형성되는 홀에는 설치되지 아니한다.As shown in FIGS. 5A and 5B, the conducting step S140 is performed: the first layer conductive layer 12 and the first layer in the first laser hole 13 and the second laser hole 14. Conductors 2a and 2b connecting the N-layer conductive layer 12 are formed. In other words, the conductors 2a and 2b of the present embodiment are not installed in the holes formed by machine drilling.

또한, 본 실시예의 제1 레이저 홀(13)과 제2 레이저 홀(14)이 공통적으로 N층 상기 도전층(12) 중 모든 도전층(12)을 관통하므로, 상기 전도체(2a, 2b)는 본 실시예에서 N층 상기 도전층(12) 중 모든 도전층을 연결한다. 그러나 본 개시는 이에 제한되지 아니한다.In addition, since the first laser hole 13 and the second laser hole 14 of this embodiment commonly pass through all the conductive layers 12 of the N-layer conductive layer 12, the conductors 2a and 2b In this embodiment, all of the conductive layers of the N layer and the conductive layer 12 are connected. However, the present disclosure is not limited thereto.

보다 자세하게는, 상기 전도체(2a, 2b)의 형성은 전기 도금 방식으로 실시되며, 상이한 설계적 필요에 의하여 상기 도통 단계(S140)는 제1 전기 도금 단계(S141), 또는 상기 제1 전기 도금 단계(S141)와는 상이한 제2 전기 도금 단계(S142)를 선택적으로 실시할 수 있다. 이하에서는, 상기 도통 단계(S140)에 포함된 제1 전기 도금 단계(S141)와 제2 전기 도금 단계(S142)를 각각 설명한다.More specifically, the formation of the conductors 2a and 2b is performed by electroplating, and the conduction step S140 may be performed by the first electroplating step S141 or the first electroplating step according to different design needs. A second electroplating step S142 different from S141 may be selectively performed. Hereinafter, the first electroplating step S141 and the second electroplating step S142 included in the conduction step S140 will be described.

도 5a에 도시된 바와 같이, 상기 제1 전기 도금 단계(S141)를 실시한다：상기 전도체(2a)는 상기 제1 레이저 홀(13)의 홀 벽 및 제2 레이저 홀(14)의 홀 벽에 도금 방식으로 설치되며, 상기 전도체(2a)의 안쪽 가장자리를 둘러싸고 공간(21a)이 형성된다。즉, 본 실시예의 제1 도금 단계(S141)에서 형성되는 전도체(2a)는 속이 비어 있는 구조를 갖게 된다.As shown in FIG. 5A, the first electroplating step S141 is performed: The conductor 2a is formed on the hole wall of the first laser hole 13 and the hole wall of the second laser hole 14. It is installed in a plating manner and surrounds the inner edge of the conductor 2a to form a space 21a. That is, the conductor 2a formed in the first plating step S141 of the present embodiment has a hollow structure. do.

도 5b에 도시된 바와 같이, 상기 제2 전기 도금 단계(S142)를 실시한다: 상기 전도체(2b)는 상기 제1 레이저 홀(13) 및 제2 레이저 홀(14)에 도금 방식으로 설치되며, 상기 제1 레이저 홀(13) 및 제2 레이저 홀(14)은 상기 전도체(2b)에 의하여 도금 방식으로 채워진다. 즉, 본 실시예의 제2 전기 도금 단계(S142)에서 형성된 전도체(2b)는 속이 채워져 있는 구조를 갖게 된다.As shown in FIG. 5B, the second electroplating step S142 is performed: The conductor 2b is installed in the first laser hole 13 and the second laser hole 14 by plating. The first laser hole 13 and the second laser hole 14 are filled in a plating manner by the conductor 2b. That is, the conductor 2b formed in the second electroplating step S142 of the present embodiment has a structure in which the inside is filled.

도 6a 및 도 6b에 도시된 바와 같이, 상기 증층 단계(S150)를 실시한다: 상기 다층 기판(1)에서 서로 반대되는 두 판체의 표면(예를 들면, 도 6a 또는 도 6b에서 최상층의 판체(11)의 상측 표면 및 최하층의 판체(11)의 하측 표면)에 각각 적어도 하나의 층형 구조(3)를 추가 설치한다. 이 때, 상기 전도체(2a, 2b)는 상기 적어도 두 개의 층형 구조(3) 사이에 끼이게(또는 매립되게) 설치된다. 참고로 도 6a에서, 상기 전도체(2a) 내측의 공간(21a)은 상기 층형 구조(3)에 의하여 채워질 수 있다.As shown in FIGS. 6A and 6B, the deposition step S150 is carried out: surfaces of two plates opposite to each other in the multilayer substrate 1 (for example, the uppermost plate in FIG. 6A or 6B). At least one layered structure 3 is further provided on the upper surface of 11) and the lower surface of the plate body 11 of the lowermost layer). At this time, the conductors 2a and 2b are provided to be sandwiched (or embedded) between the at least two layered structures 3. For reference, in FIG. 6A, the space 21a inside the conductor 2a may be filled by the layered structure 3.

상기 내용에 따르면, 상기 회로 기판 구조의 제조 방법에서 상기 다수의 단계(S110 내지 S150)을 실시한 후에 보다 높은 배선 밀도에 적용 가능하며 생산 시간 또한 비교적 짧은 회로 기판 구조(100)를 제조할 수 있으나, 본 개시의 회로 기판 구조(100)의 제조는 상기 단계들(S110 내지 S150)의 실시에 제한되지 아니한다. 이하에서는 이어서 본 실시예에서의 회로 기판 구조(100)의 구체적인 구조를 대략적으로 소개하며, 필요한 경우 위에서 설명한 세부적 특징을 참고하도록 한다.According to the above, in the manufacturing method of the circuit board structure, after performing the plurality of steps (S110 to S150), it is possible to manufacture a circuit board structure 100 which is applicable to a higher wiring density and has a relatively short production time. The manufacture of the circuit board structure 100 of the present disclosure is not limited to the implementation of the steps S110 to S150. Hereinafter, the specific structure of the circuit board structure 100 according to the present embodiment will be briefly introduced, and if necessary, the detailed features described above will be referred to.

본 실시예의 설명의 편의를 위하여 도면에는 관련된 일부의 구조만 도시하였음을 먼저 밝히는 바이다. 그 중, 도 6a 및 6B에 도시된 바와 같이, 상기 회로 기판 구조(100)는 본 실시예에서 다층 기판(1), 상기 다층 기판(1) 내에 매립 설치된 전도체(2a, 2b) 및 상기 다층 기판(1)과 상기 전도체(2a, 2b)의 서로 반대되는 양측을 각각 덮도록 설치된 두 개의 층형 구조(3)를 포함한다.For the convenience of description of the present embodiment, it will be described first that only some of the related structures are shown in the drawings. Among them, as shown in FIGS. 6A and 6B, the circuit board structure 100 includes the multilayer board 1, the conductors 2a and 2b embedded in the multilayer board 1 and the multilayer board in this embodiment. (1) and two layered structures 3 installed to cover opposite sides of the conductors 2a and 2b, respectively.

여기서, 상기 다층 기판(1)은 다층의 판체(11) 및 상기 다층의 판체(11)의 판 표면에 설치된 N층 도전층(12)을 포함하며, N은 2보다 큰 양의 정수이다. 상기 다층 기판(1)에는 서로 연통되는 제1 레이저 홀(13) 및 제2 레이저 홀(14)이 형성되며, 상기 제1 레이저 홀(13)과 제2 레이저 홀(14)은 함께 상기 다층 기판(1)을 관통하는 스루 홀을 형성한다.Here, the multilayer substrate 1 includes a multilayer plate body 11 and an N-layer conductive layer 12 provided on the plate surface of the multilayer plate body 11, where N is a positive integer greater than two. In the multilayer substrate 1, a first laser hole 13 and a second laser hole 14 communicating with each other are formed, and the first laser hole 13 and the second laser hole 14 are together. A through hole penetrating (1) is formed.

보다 자세하게는, 상기 제1 레이저 홀(13)은 N층 상기 도전층(12) 중 제 1 층의 도전층(12)(예를 들면, 도 6a 또는 도 6b에 도시된 최상층의 도전층(12))으로부터 오목하게 형성되며, 상기 제2 레이저 홀(14)은 N층 상기 도전층(12) 중 제 N 층의 도전층(12)(예를 들면, 도 6a 또는 도 6b에 도시된 최하층의 도전층(12))으로부터 오목하게 형성되고, 상기 제1 레이저 홀(13)의 지름과 상기 제2 레이저 홀(14)의 지름은 두 레이저 홀의 접합부로부터 서로 멀어지는 방향으로 점진적으로 증가한다.In more detail, the first laser hole 13 is an N-layer conductive layer 12 of the first layer of the conductive layer 12 (for example, the uppermost conductive layer 12 shown in FIG. 6A or 6B). And the second laser hole 14 is formed in the Nth conductive layer 12 of the Nth layer of the conductive layer 12 (for example, the lowest layer shown in FIG. 6A or 6B). It is formed concave from the conductive layer 12, the diameter of the first laser hole 13 and the diameter of the second laser hole 14 gradually increases in a direction away from each other the junction of the two laser holes.

도 6a 및 도 6b에 도시된 바와 같이, 상기 전도체(2a, 2b)는 상기 다층 기판(1)의 제1 레이저 홀(13)과 제2 레이저 홀(14) 내에 위치하며, 상기 전도체(2a, 2b)는 제 1 층의 도전층(12)과 제 N 층의 도전층(12)을 연결하고, 상기 전도체(2a, 2b)는 본 실시예에서 N층 상기 도전층(12) 중 모든 도전층(12)을 연결한다. 그러나 본 개시는 이에 제한되지 아니한다.As shown in FIGS. 6A and 6B, the conductors 2a and 2b are located in the first laser hole 13 and the second laser hole 14 of the multilayer substrate 1. 2b connects the conductive layer 12 of the first layer to the conductive layer 12 of the Nth layer, and the conductors 2a and 2b are all conductive layers of the N layer and the conductive layer 12 in this embodiment. Connect 12. However, the present disclosure is not limited thereto.

보다 자세하게는, 상기 전도체(2a, 2b)는 본 실시예에서 도 6a 및 도 6b에 도시된 것과 같은 두 가지의 형태를 포함한다. 그 중, 도 6a에 도시된 바와 같이, 상기 전도체(2a)는 상기 제1 레이저 홀(13)의 홀 벽 및 제2 레이저 홀(14)의 홀 벽에 도금 방식으로 설치되며, 상기 전도체(2a)의 내부 가장자리를 둘러싸고 공간(21a)이 형성된다. 즉, 도 6a에 도시된 전도체(2a)는 속이 비어 있는 구조이다. 또한, 도 6b에 도시된 바와 같이, 상기 전도체(2b)는 상기 제1 레이저 홀(13) 및 제2 레이저 홀(14)에 도금 방식으로 설치되고, 상기 제1 레이저 홀(13)과 상기 제2 레이저 홀(14)은 전도체(2b)에 의하여 도금 방식으로 채워지게 된다. 즉 도 6b에 도시된 전도체(2b)는 속이 채워져 있는 구조를 가진다.More specifically, the conductors 2a and 2b include two forms as shown in Figs. 6A and 6B in this embodiment. Among them, as illustrated in FIG. 6A, the conductor 2a is installed on the hole wall of the first laser hole 13 and the hole wall of the second laser hole 14 by a plating method, and the conductor 2a. The space 21a is formed surrounding the inner edge of the frame. That is, the conductor 2a shown in FIG. 6A has a hollow structure. In addition, as illustrated in FIG. 6B, the conductor 2b is installed in the first laser hole 13 and the second laser hole 14 by a plating method, and the first laser hole 13 and the first agent are formed. The two laser holes 14 are filled by the plating method by the conductor 2b. That is, the conductor 2b shown in FIG. 6B has a structure filled inside.

100’：회로 기판 구조
1’：다층 기판
2’：스루 홀
1：다층 기판
11：판체
12：도전층
13：제1 레이저 홀
14：제2 레이저 홀
2a：전도체
21a: 공간
2b: 전도체
3：층형 구조
S110: 준비 단계
S120: 제1 레이저 천공 단계
S130: 제2 레이저 천공 단계
S140: 도통 단계
S141: 제1 전기 도금 단계
S142: 제2 전기 도금 단계
S150: 증층 단계100 '： circuit board structure
1 '： Multilayer board
2 ': Through hole
1: Multilayer board
11: plate body
12: conductive floor
13: first laser hall
14 second laser hall
2a ： conductor
21a: space
2b: conductor
3: layer structure
S110: preparation step
S120: first laser drilling step
S130: second laser drilling step
S140: conduction phase
S141: first electroplating step
S142: second electroplating step
S150: step up

Claims

Providing a multilayer substrate, wherein the multilayer substrate comprises an N-layer conductive layer, wherein N is a positive integer greater than two;
A first laser drilling step of laser drilling from a first layer of the N-layer conductive layer to form a first laser hole that does not penetrate to the N-th layer of the N-layer conductive layer;
A second laser drilling step of performing laser drilling from the Nth layer among the N layer conductive layers to form a second laser hole communicating with the first laser hole; And
And a conductive step of forming a conductor connecting said first layer and said Nth layer in said first laser hole and said second laser hole.

The method of claim 1,
And in the conducting step, the conductor is installed on the hole wall of the first laser hole and the hole wall of the second laser hole by plating, and a space is formed around the inner edge of the conductor.

The method of claim 1,
In the conducting step, the conductor is installed in the plating method in the first laser hole and the second laser hole, the first laser hole and the second laser hole is a circuit board structure filled by the plating method by the conductor. Method of making

The method of claim 1, wherein the first laser hole and the second laser hole pass through all of the N-layer conductive layers, and the conductors connect all of the N-layer conductive layers.

The method of claim 1,
The number of times of laser drilling performed is greater than 1 and less than or equal to N-2, wherein N is 4 to 10.

The method of claim 1,
After the conducting step, further comprising the step of further increasing the step of installing at least one layered structure on the surface of the two opposing plates of the multi-layer substrate.

The circuit board structure manufactured by the manufacturing method of the circuit board structure of any one of Claims 1-6.

An N-layer conductive layer, wherein N is a positive integer greater than 2, wherein a first laser hole and a second laser hole are formed in communication with each other, the first laser hole being from a first layer of the N-layer conductive layer The second laser hole is formed concave from the Nth layer of the N-layer conductive layer, and the diameter of the first laser hole and the diameter of the second laser hole are along a direction spaced apart from each other at the junction of the two laser holes. Increasingly multi-layered substrates; And
And a conductor positioned inside the first laser hole and the second laser hole, the conductor connecting the first layer and the Nth layer.

The method of claim 8,
And the conductor is installed on the hole wall of the first laser hole and the hole wall of the second laser hole in a plating manner and surrounds an inner edge of the conductor to form a space.

The method of claim 8,
And the conductor is installed in the first laser hole and the second laser hole in a plating manner, and the first laser hole and the second laser hole are filled in the plating manner by the conductor.