[go: up one dir, main page]

KR20190137736A - SiC 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법 - Google Patents

SiC 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법 Download PDF

Info

Publication number
KR20190137736A
KR20190137736A KR1020190154896A KR20190154896A KR20190137736A KR 20190137736 A KR20190137736 A KR 20190137736A KR 1020190154896 A KR1020190154896 A KR 1020190154896A KR 20190154896 A KR20190154896 A KR 20190154896A KR 20190137736 A KR20190137736 A KR 20190137736A
Authority
KR
South Korea
Prior art keywords
sic
deposition layer
base material
sic deposition
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020190154896A
Other languages
English (en)
Inventor
김정일
김기원
김종현
Original Assignee
주식회사 티씨케이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 티씨케이 filed Critical 주식회사 티씨케이
Publication of KR20190137736A publication Critical patent/KR20190137736A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02269—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by thermal evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

본 발명은 건식 식각 공정에서 이용되는 반도체 제조용 부품에 관한 것으로서, 본 발명의 SiC 증착층을 포함하는 반도체 제조용 부품은, 모재; 상기 모재 표면에 형성된 SiC 증착층;을 포함하고, 상기 모재 및 SiC 증착층의 두께 비는 2 : 1 내지 100 : 1 인 것이다.

Description

SiC 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법{A PART FOR SEMICONDUCTOR MANUFACTORING WITH SiC DEPOSITION LAYER AND MANUFACTORING METHOD THE SAME}
본 발명은 건식 식각 공정에서 이용되는 반도체 제조용 부품에 관한 것으로서, 보다 상세하게는 내플라즈마 특성이 우수한 SiC 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법에 관한 것이다.
일반적으로, 반도체 제조공정에서 사용되는 플라즈마 처리 기법은, 건식 식각공정 중 하나로서, 가스를 사용하여 대상을 식각하는 방법이다. 이는, 식각 가스를 반응용기 내로 주입시키고, 이온화시킨 후, 웨이퍼 표면으로 가속시켜, 웨이퍼 표면을 물리적, 화학적으로 제거하는 공정을 따른다. 이 방법은 식각의 조절이 용이하고, 생산성이 높으며, 수십 nm 수준의 미세 패턴형성이 가능하여 널리 사용되고 있다.
건식 식각 장치 내의 포커스링을 비롯한 다양한 반도체 제조용 부품들은 플라즈마가 존재하는 가혹한 조건의 반응용기 내에서 식각 처리가 이루어지는 웨이퍼 주변에 플라즈마가 집중되도록 하는 역할들을 수행하며 부품 스스로도 플라즈마에 노출되어 손상되게 된다. 따라서, 반도체 제조용 부품의 내플라즈마 특성을 증가시키기 위한 연구는 지속적으로 수행되어 왔다. 그 중 하나로서, Si 재질 대신 SiC 재질의 포커스링이나 전극 등의 부품을 제조하는 방법에 대한 연구가 있다.
다만, SiC 재질은 그라파이트 기재에 비해 그 가격이 비싸 제품의 단가를 높이는 원인이 되어 왔으며, 특히 반도체 제조용 부품을 생산할 경우에 SiC 재질의 가격이 문제가 되어 생산성이 떨어지는 원인으로 남아있었다.
본 발명의 목적은, 전술한 바와 같은 문제점을 해결하기 위한 것으로, 생산 단가의 큰 증가 없이 간단한 방법으로 반도체 제조용 부품을 생산하기 위한 방법을 제공할 수 있다.
그러나, 본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 해당 기술분야의 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 SiC 증착층을 포함하는 반도체 제조용 부품은, 모재; 상기 모재 표면에 형성된 SiC 증착층;을 포함하고, 상기 모재 및 SiC 증착층의 두께 비는 1: 1 내지 100:1 인 것이다.
본 발명의 일 실시예에 따르면, 상기 모재는, 그라파이트, 반응소결 SiC, 상압소결 SiC, 핫프레스 SiC, 재결정 SiC 및 CVD SiC로 이루어진 군에서 선택되는 적어도 어느 하나를 포함하는 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 모재는, 단차있게 형성된 계단식 구조를 포함하고, 상기 단차의 단면이 곡면을 포함하거나 상기 단차를 이루는 면들이 둔각을 이루는 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 SiC 증착층의 두께는, 2 mm 내지 20 mm 인 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 SiC 증착층은, 복수 개의 층을 포함하는 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 모재의 적어도 일 면에 형성된 SiC 증착층의 두께는, 상기 모재의 상기 일 면의 반대쪽 면에 형성된 SiC 증착층의 두께의 1.5 배 내지 3 배 인 것일 수 있다.
본 발명의 SiC 증착층을 포함하는 반도체 제조용 부품의 제조방법은, 그라파이트, 반응소결 SiC, 상압소결 SiC, 핫프레스 SiC, 재결정 SiC 및 CVD SiC로 이루어진 군에서 선택되는 적어도 어느 하나를 포함하는 모재를 준비하는 단계; 및 상기 모재 상에 SiC 증착층을 형성하는 단계;를 포함한다.
본 발명의 일 실시예에 따르면, 상기 모재 및 상기 SiC 증착층의 두께 비는 1: 1 내지 100:1 인 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 SiC 증착층을 형성하는 단계는, CVD 법에 의하는 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 SiC 증착층을 형성하는 단계는, 1000 ℃ 내지 1900 ℃ 온도에서 수행되는 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 SiC 증착층을 형성하는 단계는, 증착 시작시의 온도보다 증착 종료시의 온도가 더 높은 조건으로 수행되는 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 SiC 증착층을 형성하는 단계는, 상기 SiC 증착층을 형성하는 동안 순차적으로 온도를 상승시키면서 수행하는 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 SiC 증착층을 형성하는 단계는, 복수 회 수행되는 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 SiC 증착층을 형성하는 단계 후에, 1500 ℃ 내지 2000 ℃ 에서 열처리하는 잔류 응력 해소단계;를 더 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 모재는 지그에 장착되고, 상기 지그는 테이퍼진 형상을 가지고 상기 모재의 표면 접촉부 방향으로 폭이 늘어나는 것일 수 있다.
본 발명의 일 실시예에 따른 SiC 증착층을 포함하는 반도체 제조용 부품은, 모재를 내부에 포함하고, 그 표면에 SiC 증착층을 얇게 형성하는 방법으로 반도체 제조용 부품을 제조함으로써, 값비싼 제품의 단가를 낮추어 생산성을 향상시키는 효과가 있다.
또한, 본 발명의 일 실시예에서 제공하는 반도체 제조용 부품에 포함되는 SiC 증착층은 얇게 형성되더라도 모재를 플라즈마에 노출시키지 않음으로써, 플라즈마에 의한 건식 식각공정으로 반도체 제품을 생산할 때에도 제품의 품질을 저하시키지 않을 수 있다.
도 1은, 본 발명의 일 실시예에서 제공하는 모재 상에 SiC 증착층이 형성된 반도체 제조용 부품의 단면도이다.
도 2는, 본 발명의 일 실시예에서 제공하는 계단식 단차있는 구조를 포함하는 모재 상에 SiC 증착층이 형성된 반도체 제조용 부품의 단면도이다.
도 3은, 본 발명의 일 실시예에서 제공하는 단차의 단면이 곡면을 이루는 모재의 단면도이다.
도 4는, 본 발명의 다른 일 실시예에서 제공하는 단차의 단면이 둔각을 이루는 모재의 단면도이다.
도 5는, 모재의 일 면을 본 발명의 일 실시예에서 제공하는 테이퍼진 형상의 지그가 안정적으로 지지하는 구조의 단면도이다.
이하에서, 첨부된 도면을 참조하여 실시예들을 상세하게 설명한다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
아래 설명하는 실시예들에는 다양한 변경이 가해질 수 있다. 아래 설명하는 실시예들은 실시 형태에 대해 한정하려는 것이 아니며, 이들에 대한 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
실시예에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 실시예를 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조 부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 실시예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 실시예의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 1은, 본 발명의 일 실시예에서 제공하는 모재(110) 상에 SiC 증착층(200)이 형성된 반도체 제조용 부품의 단면도이다. 도 1에는, 상대적으로 두껍게 형성된 모재(110)의 표면 위로 상대적으로 얇게 형성된 SiC 증착층(200)이 형성되어 있다. 본 발명의 일 측면에서는 반도체 제조용 부품에 있어서 모재를 포함하고, 그 모재가 반도체 제조용 부품의 대부분의 두께를 차지하는 것을 특징으로 한다.
본 발명의 SiC 증착층을 포함하는 반도체 제조용 부품은, 모재; 상기 모재 표면에 형성된 SiC 증착층;을 포함하고, 상기 모재 및 SiC 증착층의 두께 비는 1: 1 내지 100:1 인 것이다.
본 발명의 일 측면에서는, 모재(110)를 포함하여 증착함을 특징으로 한다. 본 발명의 일 실시예에서는 SiC 증착층(200)을 포함하면서도 반도체 제조용 부품을 형성하기 위해 모재를 두껍게 형성하면서, SiC 증착층을 상대적으로 얇게 형성한다. 본 발명의 일 실시예에 따르면, 상기 모재 및 SiC 증착층의 두께 비는 1: 1 내지 100:1 일 수 있다. 상기 SiC 증착층의 두께 대비 모재의 비가 1 보다 작을 경우, SiC 증착층의 두께가 두꺼워져, 생산 단가가 증가하는 문제가 있을 수 있고, 100을 넘어갈 경우, 상대적으로 SiC 증착층이 너무 얇아져 플라즈마에 모재가 노출될 위험이 있다.
이 때, 상기 SiC 증착층의 두께는 상기 모재의 상부 및 하부에 증착된 두께의 수직 길이의 합을 의미한다. 이 때, 상기 모재의 두께는 모재가 직사각형의 블록 형태가 아닌 단차있게 형성된 구조일지라도 모든 임의의 위치에서의 수직 길이를 의미한다.
본 발명의 일 실시예에 따르면, 상기 모재는, 그라파이트, 반응소결 SiC, 상압소결 SiC, 핫프레스 SiC, 재결정 SiC 및 CVD SiC로 이루어진 군에서 선택되는 적어도 어느 하나를 포함하는 것일 수 있다. 상기 모재의 성분들은 SiC 증착층과 쉽게 분리되지 않는 성분들이며, 모재 표면에 형성되는 SiC 층과 쉽게 분리되지 않는 소재라면 어떠한 것이라도 더 추가적인 성분으로 포함될 수 있다.
본 발명의 일 실시예에 따르면, 상기 모재는, 단차있게 형성된 계단식 구조를 포함하는 것일 수 있다. 상기 반도체 제조용 부품은 일 예로서, 포커스 링일 수 있고, 상기 반도체 제조용 부품이 적용되는 반도체 제조장치의 스펙과 특성에 따라 상기 반도체 제조용 부품은 단차있게 형성된 계단식 구조를 포함할 수 있다. 따라서, 그러한 부품을 제조하기 위한 모재 역시 단차있게 형성된 계단식 구조를 포함할 수 있다.
도 2는, 본 발명의 일 실시예에서 제공하는 계단식 단차있는 구조를 포함하는 모재(120) 상에 SiC 증착층(200)이 형성된 반도체 제조용 부품의 단면도이다.
본 발명의 일 실시예에 따르면, 상기 단차의 단면이, 곡면을 포함하거나 상기 단차를 이루는 면들이 둔각을 이루는 것일 수 있다.
도 3은, 본 발명의 일 실시예에서 제공하는 단차의 단면이 곡면을 이루는 모재(130)의 단면도이다. 도 3에서 제공하는 본 발명의 일 실시예에 따른 모재는, 단차의 단면이 곡면을 포함하도록 형성되어 있다.
도 4는, 본 발명의 다른 일 실시예에서 제공하는 단차의 단면이 둔각을 이루는 모재(140)의 단면도이다. 도 4에서 제공하는 본 발명의 다른 일 실시예에 따른 모재는, 단차의 단면이 둔각을 이루는 구조를 포함하도록 형성되어 있다.
본 발명의 SiC 증착층의 형성은 CVD 공정으로 수행될 수 있다. 이 때 CVD 공정에서는 오목하게 들어간 부분은 주위의 면에 의해 증착 가스가 쉽게 진입하지 못해 상대적으로 덜 증착되는 문제가 생길 수 있다. 이러한 문제는 모재 위에 형성된 SiC 증착층의 균일성을 저해시키는 원인이 될 수 있다. 따라서, 본 발명의 일 실시예에서는 계단식 구조의 단차는 곡면으로 형성되거나, 단차를 이루는 면들이 둔각을 이루는 구조일 수 있다. 계단식 구조가 곡면으로 형성되거나 둔각을 이루는 구조를 포함함으로써, 모재 상에 보다 균질하게 증착을 유도할 수 있다.
본 발명의 일 실시예에 따르면, 상기 SiC 증착층의 두께는, 2 mm 내지 20 mm 인 것일 수 있다. SiC 증착층은 플라즈마로부터 노출될 때 식각되는데, 상기 SiC 증착층은 식각되더라도 모재가 노출되지 않도록 형성될 필요가 있다. 플라즈마에 취약한 모재는 플라즈마에 직접적으로 노출될 경우 입자가 비산되어 생산되는 반도체 제품의 품질을 크게 저하시킬 수 있기 때문이다. 따라서, 통상적인 건식 식각장치에서 SiC 증착층의 식각 두께를 고려할 때, 상기 SiC 증착층의 두께는 2 mm 내지 20 mm 인 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 SiC 증착층은, 복수 개의 층을 포함하는 것일 수 있다. 상기 SiC 증착층은 단일층이 아닌 복수 개의 층으로 형성될 수 있다. CVD 법으로 SiC 단일 층을 형성할 경우, 이상 조직의 성장이 확대되어 제품의 품질을 저하시키는 문제가 생길 수 있다. 따라서, SiC 증착층은 상대적으로 얇은 두께로 복수 겹 형성되는 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 모재의 적어도 일 면에 형성된 SiC 증착층의 두께는, 상기 모재의 상기 일 면의 반대쪽 면에 형성된 SiC 증착층의 두께의 1.5 배 내지 3 배 인 것일 수 있다. 본 발명의 일 측면에 따르면, 상기 모재의 SiC 증착층은 면에 따라 그 두께가 다른 것일 수 있다. 이는, 플라즈마에 직접적으로 노출되는 면은 상대적으로 두꺼울 필요가 있으나, 직접적으로 노출되지 않는 면은 두껍게 형성될 필요가 없기 때문이다. 따라서, 제품의 생산성을 고려할 때, 상기 두꺼운 면과 얇은 면을 차등을 두어 형성하는 것이 바람직할 수 있고, 본 발명의 일 측면에 따를 때, 상기 일 면과 반대쪽 면에 형성된 SiC 증착층의 두께 비는 1.5 배 내지 3 배인 것일 수 있다.
본 발명의 SiC 증착층을 포함하는 반도체 제조용 부품의 제조방법은, 그라파이트, 반응소결 SiC, 상압소결 SiC, 핫프레스 SiC, 재결정 SiC 및 CVD SiC로 이루어진 군에서 선택되는 적어도 어느 하나를 포함하는 모재를 준비하는 단계; 및 상기 모재 상에 SiC 증착층을 형성하는 단계;를 포함한다.
본 발명의 일 측면에서 제공하는 제조방법에 따르면, 모재 상에 SiC 증착층을 형성하는 단계를 포함한다. 상기 모재의 성분들은 SiC 증착층과 쉽게 분리되지 않는 성분들이며, 모재 표면에 형성되는 SiC 층과 쉽게 분리되지 않는 소재라면 어떠한 것이라도 더 추가적인 성분으로 포함될 수 있다.
본 발명의 일 실시예에 따르면, 상기 모재 및 상기 SiC 증착층의 두께 비는 1: 1 내지 100:1 인 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 SiC 증착층을 형성하는 단계는, CVD 법에 의하는 것일 수 있다. SiC 증착층은 다양한 방법으로 형성될 수 있지만, 본 발명의 일 실시예에서는 화학적 기상 증착(CVD) 법에 의해 형성할 수 있다.
본 발명의 일 실시예에 따르면, 상기 SiC 증착층을 형성하는 단계는, 1000 ℃ 내지 1900 ℃ 온도에서 수행되는 것일 수 있다. 상기 SiC 증착층은 고온으로 형성된 챔버 내에서 형성되는데, 1000 ℃ 미만일 경우 온도가 너무 낮아 증착속도 및 제품의 생산성이 저하되는 문제가 생길 수 있고, 1900 ℃를 초과할 경우 내부 응력 증가에 따른 박리의 문제가 생길 수 있다.
본 발명의 일 실시예에 따르면, 상기 SiC 증착층을 형성하는 단계는, 증착 시작시의 온도보다 증착 종료시의 온도가 더 높은 조건으로 수행되는 것일 수 있다. 온도를 증가시키면서 증착함으로써, 초기 단계에서는 상대적으로 낮은 온도에서 증착함으로써 표면에서 발생할 수 있는 내부 응력을 낮출 수 있고, 증착 속도가 다소 낮더라도 낮은 온도에서 증착되지 않는 부분이 없이 고르게 모재의 전체 면 상에 증착을 유도할 수 있다. 이 후 온도를 높여, 증착 속도를 올려 증착하게 되는데 이 때에는 초기 증착된 SiC 증착 물질과 새로 증착되는 SiC 증착 물질이 같은 성분이므로 속도를 올려 증착하더라도 고르게 잘 달라붙게 된다. 따라서, 일단 초기 단계에서 고르게 형성된 SiC 증착층 상에는 높은 속도로 SiC 성분을 증착하더라도 고른 증착이 형성될 수 있는 것이다. 이와 같이 본 발명의 일 측면에서는 초기 단계에서는 낮은 온도에서 고른 증착층을 형성하고, 이후에는 온도를 올려 빠르게 증착층을 형성할 수 있다. 이로써, 본 발명의 일 측면에 따르면 증착 과정에서 내부 응력이 해소되어 박리 문제를 해결하면서도, 생산성을 유지할 수 있는 효과가 있다.
본 발명의 일 실시예에 따르면, 상기 SiC 증착층을 형성하는 단계는, 상기 SiC 증착층을 형성하는 동안 순차적으로 온도를 상승시키면서 수행하는 것일 수 있다. 본 발명의 일 측면에 따르면, SiC 증착층을 형성하는 동안의 온도는 순차적으로 상승하는 것일 수 있는데, 이 때 온도의 순차적 증가는 서서히 계속적으로 증가하는 것일 수도 있고, 일정 시간 동안 일정 온도를 유지하다가, 더 높은 온도에서 다시 일정 시간 유지하는 식으로 상승하는 것일 수도 있다.
본 발명의 일 실시예에 따르면, 상기 SiC 증착층을 형성하는 단계는, 복수 회 수행되는 것일 수 있다. SiC 증착층은 상술한 것과 같이 이상 조직의 성장을 억제하기 위해, 복수 개의 층으로 적층된 구조를 형성할 수 있는데, 이 때, 상기 복수 개의 층은 SiC 증착층 각각을 증착하는 과정을 복수 회 수행하는 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 SiC 증착층을 형성하는 단계 후에, 1500 ℃ 내지 2000 ℃ 에서 열처리하는 잔류 응력 해소단계;를 더 포함할 수 있다. 상기 SiC 증착층을 형성하는 단계는 고온의 밀폐된 공간에서 형성되는 것으로서, 내부에 응력이 형성된 것일 수 있으며, 증착이 끝나더라도 상기 응력이 잔류할 수 있다. 이렇게 형성된 잔류 응력은 제품의 품질 저하의 원인이 될 수 있다. 이 때, 본 발명의 일 측면에서는 상기 잔류 응력을 1500 ℃ 내지 2000 ℃에서 열처리하여 잔류 응력을 해소할 수 있다. 상기 온도가 1500 ℃ 미만의 경우, 응력 해소가 효과적으로 이루어지지 않는 문제가 생길 수 있고, 상기 온도가 2000 ℃ 초과의 경우, 지나치게 높은 온도로 인해 SiC에 상변화를 일으키고 오히려 잔류 응력을 상승시켜 모재에서 SiC 증착층의 박리가 더욱 많이 발생하게 되는 문제가 생길 수 있다.
도 5는, 모재의 일 면을 본 발명의 일 실시예에서 제공하는 테이퍼진 형상의 지그(400)가 안정적으로 지지하는 구조의 단면도이다.
본 발명의 일 실시예에 따르면, 상기 모재는 지그(400)에 장착되고, 상기 지그는 테이퍼진 형상을 가지고 상기 모재의 표면 접촉부 방향으로 폭이 늘어나는 것일 수 있다. 본 발명의 일 측면에 따르면, 모재의 표면에 SiC 증착층을 형성하는 과정에서 지그로 지지하면서 증착할 수 있는데, 이 때, 상기 지그가 SiC 증착 가스로부터 모재 표면을 가리워서 균질한 품질의 증착층을 형성하는데 방해가 될 수 있다. 즉, 가급적이면 상기 지그가 SiC 증착을 방해하지 않도록 적은 면적으로 모재와 접촉하는 것이 좋다.
다만, 너무 적은 면적으로 모재와의 접촉이 형성될 경우, 증착 과정에서 모재의 안정적 지지 구조에 문제가 생길 수 있다. 모재가 안정적으로 지지되지 않는다면, 이 또한 증착 과정에서 모재의 흔들림을 유발해 균질한 증착층이 형성되지 않는 원인이 될 수도 있다.
따라서, 본 발명의 일 측면에 따르는 상기 지그는, 비록 모재 표면 접촉부는 크게 가리울지라도 안정적인 지지 구조를 형성하고, 모재 표면으로부터 상대적으로 거리가 있는 부분은 상대적으로 SiC 증착 가스로부터 모재를 적게 가리우는 구조로 형성하는 것일 수 있다. 즉, 본 발명의 일 측면에서 제공하는 지그는 테이퍼진 형태로 형성되는 것일 수 있다. 이로써 모재 표면 접촉부는 더 넓은 면적의 지그와 맞닿아 안정적인 지지 구조가 형성될 수 있다. 또한, 플라즈마에 직접적으로 노출되는 증착층의 외표면은 상기 모재 표층부에 비해 상대적으로 지그에 의해 덜 가리워져 더 균질한 증착층이 형성될 수 있다. 이는, 안정적으로 SiC 증착층을 형성하면서도 SiC 증착층의 내플라즈마성을 우수한 품질로 유지할 수 있음을 의미하는 것이다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (6)

  1. 모재;
    상기 모재 표면에 형성된 SiC 증착층;을 포함하고,
    상기 모재 및 SiC 증착층의 두께 비는 1: 1 내지 100:1 인 것인,
    SiC 증착층을 포함하는 반도체 제조용 부품.
  2. 제1항에 있어서,
    상기 모재는, 그라파이트, 반응소결 SiC, 상압소결 SiC, 핫프레스 SiC, 재결정 SiC 및 CVD SiC로 이루어진 군에서 선택되는 적어도 어느 하나를 포함하는 것인,
    SiC 증착층을 포함하는 반도체 제조용 부품.
  3. 제1항에 있어서,
    상기 모재는, 단차있게 형성된 계단식 구조를 포함하고,
    상기 단차의 단면이 곡면을 포함하거나 상기 단차를 이루는 면들이 둔각을 이루는 것인,
    SiC 증착층을 포함하는 반도체 제조용 부품.
  4. 제1항에 있어서,
    상기 SiC 증착층의 두께는, 2 mm 내지 20 mm 인 것인,
    SiC 증착층을 포함하는 반도체 제조용 부품.
  5. 제1항에 있어서,
    상기 SiC 증착층은, 복수 개의 층을 포함하는 것인,
    SiC 증착층을 포함하는 반도체 제조용 부품.
  6. 제1항에 있어서,
    상기 모재의 적어도 일 면에 형성된 SiC 증착층의 두께는, 상기 모재의 상기 일 면의 반대쪽 면에 형성된 SiC 증착층의 두께의 1.5 배 내지 3 배 인 것인,
    SiC 증착층을 포함하는 반도체 제조용 부품.



KR1020190154896A 2016-12-20 2019-11-27 SiC 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법 Ceased KR20190137736A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160174856 2016-12-20
KR20160174856 2016-12-20

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020170170791A Division KR102051668B1 (ko) 2016-12-20 2017-12-12 SiC 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20190137736A true KR20190137736A (ko) 2019-12-11

Family

ID=62780332

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020170170791A Active KR102051668B1 (ko) 2016-12-20 2017-12-12 SiC 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법
KR1020190154896A Ceased KR20190137736A (ko) 2016-12-20 2019-11-27 SiC 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020170170791A Active KR102051668B1 (ko) 2016-12-20 2017-12-12 SiC 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법

Country Status (6)

Country Link
US (1) US11694893B2 (ko)
JP (1) JP6995856B2 (ko)
KR (2) KR102051668B1 (ko)
CN (1) CN110050326B (ko)
SG (1) SG10202013142QA (ko)
TW (1) TWI667364B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102201523B1 (ko) * 2020-07-02 2021-01-13 주식회사 티씨케이 내플라즈마 부재를 포함하는 반도체 제조용 부품 및 이의 제조방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102096787B1 (ko) * 2019-06-11 2020-04-03 주식회사 바이테크 다층 구조의 다결정 탄화규소 성형체의 제조방법
KR102360676B1 (ko) * 2020-02-04 2022-02-11 주식회사 케이엔제이 탄화규소층을 포함하는 부품의 제조 방법
US11827999B2 (en) 2021-01-12 2023-11-28 Applied Materials, Inc. Methods of forming silicon carbide coated base substrates at multiple temperatures
KR102642090B1 (ko) 2021-08-24 2024-02-29 주식회사 케이엔제이 지지 소켓 및 증착층을 포함하는 부품 제조 방법

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2566796B2 (ja) * 1987-11-11 1996-12-25 東芝セラミックス株式会社 気相成長装置
JP3218092B2 (ja) * 1992-07-28 2001-10-15 東海カーボン株式会社 耐酸化性ｃ／ｃ複合材の製造方法
JP3422515B2 (ja) 1993-03-08 2003-06-30 東海カーボン株式会社 炭素質基材の耐酸化性被膜形成法
JPH0758029A (ja) * 1993-08-16 1995-03-03 Sumitomo Metal Ind Ltd サセプタ
FR2712285B1 (fr) * 1993-11-12 1995-12-22 Lorraine Carbone Traitement de surface de matériau carbone pour rendre adhérent un dépôt ultérieur de diamant et pièces revêtues de diamant obtenues.
SE509984C2 (sv) * 1994-03-18 1999-03-29 Sandvik Ab Chargeringssystem för CVD
JPH10209061A (ja) * 1997-01-16 1998-08-07 Tokai Carbon Co Ltd 半導体拡散炉用の構成部材
JP3929140B2 (ja) * 1997-10-27 2007-06-13 日本碍子株式会社 耐蝕性部材およびその製造方法
US20010001384A1 (en) * 1998-07-29 2001-05-24 Takeshi Arai Silicon epitaxial wafer and production method therefor
JP2001199791A (ja) * 2000-01-11 2001-07-24 Applied Materials Japan Inc 熱処理装置および熱処理装置用リフト部材
JP4453140B2 (ja) 2000-01-20 2010-04-21 イビデン株式会社 半導体製造装置用部品及び半導体製造装置
JP4556090B2 (ja) * 2001-07-31 2010-10-06 東海カーボン株式会社 炭化珪素質半導体製造装置用部材およびその製造方法
JP3845563B2 (ja) * 2001-09-10 2006-11-15 株式会社東芝 炭化珪素膜のｃｖｄ方法、ｃｖｄ装置及びｃｖｄ装置用サセプター
JP4007598B2 (ja) * 2003-03-27 2007-11-14 コバレントマテリアル株式会社 サセプタおよびその製造方法
CN101146935A (zh) * 2005-01-24 2008-03-19 丹福斯有限公司 涂敷物体的方法
JP2007149771A (ja) * 2005-11-24 2007-06-14 Sharp Corp 半導体製造装置
JP2008027781A (ja) * 2006-07-24 2008-02-07 Sumitomo Electric Ind Ltd ダイヤモンド電子放出素子およびその製造方法
JP5051909B2 (ja) * 2007-03-30 2012-10-17 コバレントマテリアル株式会社 縦型ウエハボート
US20090314211A1 (en) * 2008-06-24 2009-12-24 Applied Materials, Inc. Big foot lift pin
US8216640B2 (en) 2009-09-25 2012-07-10 Hermes-Epitek Corporation Method of making showerhead for semiconductor processing apparatus
SG170717A1 (en) 2009-11-02 2011-05-30 Lam Res Corp Hot edge ring with sloped upper surface
JP4850960B2 (ja) * 2010-04-07 2012-01-11 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法
JP4956649B2 (ja) * 2010-07-06 2012-06-20 三井造船株式会社 炭化珪素基板、半導体装置およびｓｏｉウエハ
JP5787558B2 (ja) * 2011-03-08 2015-09-30 イビデン株式会社 セラミックス基材支持具及びセラミックス部材の製造方法
KR101337338B1 (ko) * 2011-11-04 2013-12-06 주식회사 티씨케이 ＳｉＣ의 응력해소방법 및 이를 이용한 서셉터의 휨개선 방법
KR101158343B1 (ko) * 2011-12-29 2012-06-22 주식회사 티씨케이 실리콘 카바이드 구조물 및 그 제조방법
US9099514B2 (en) * 2012-03-21 2015-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer holder with tapered region
KR102239607B1 (ko) 2013-02-06 2021-04-13 도요탄소 가부시키가이샤 탄화규소-탄화탄탈 복합재 및 서셉터
US20160115623A1 (en) 2013-06-06 2016-04-28 Ibiden Co., Ltd. Wafer carrier and epitaxial growth device using same
KR101593922B1 (ko) 2014-12-30 2016-02-15 하나머티리얼즈(주) 화학기상증착법에 의한 반도체 공정용 다결정 탄화규소 벌크 부재 및 그 제조방법
KR101593921B1 (ko) 2015-06-30 2016-02-15 하나머티리얼즈(주) 반도체 공정용 플라즈마 처리 장치용 탄화규소 부품의 재생 방법 및 이러한 방법으로 재생된 탄화규소 부품
CN108140606B (zh) * 2015-10-21 2022-05-24 住友大阪水泥股份有限公司 静电卡盘装置
KR101628689B1 (ko) 2016-01-29 2016-06-09 하나머티리얼즈(주) 플라즈마 처리 장치용 탄화규소 부품 및 이의 제조방법
US10262887B2 (en) * 2016-10-20 2019-04-16 Lam Research Corporation Pin lifter assembly with small gap

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102201523B1 (ko) * 2020-07-02 2021-01-13 주식회사 티씨케이 내플라즈마 부재를 포함하는 반도체 제조용 부품 및 이의 제조방법

Also Published As

Publication number Publication date
US20200066514A1 (en) 2020-02-27
JP2020502806A (ja) 2020-01-23
KR20180071952A (ko) 2018-06-28
CN110050326A (zh) 2019-07-23
SG10202013142QA (en) 2021-02-25
CN110050326B (zh) 2023-07-18
KR102051668B1 (ko) 2019-12-04
TW201829826A (zh) 2018-08-16
TWI667364B (zh) 2019-08-01
US11694893B2 (en) 2023-07-04
JP6995856B2 (ja) 2022-01-17

Similar Documents

Publication Publication Date Title
KR102051668B1 (ko) SiC 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법
KR102417931B1 (ko) 기판 지지 장치 및 이를 포함하는 기판 처리 장치
TWI670783B (zh) 增進製程均勻性的方法及系統
JP2014160819A5 (ko)
US20170175265A1 (en) Flat susceptor with grooves for minimizing temperature profile across a substrate
CN106460168B (zh) 基座及其制造方法
KR102294324B1 (ko) 코팅된 반도체 웨이퍼를 제조하기 위한 방법 및 디바이스
KR102106425B1 (ko) 다이아몬드 기판 및 다이아몬드 기판의 제조 방법
KR101447006B1 (ko) 플라즈마 처리장치의 실리콘 카바이드 구조물
KR20150044695A (ko) 플라즈마 처리장치의 실리콘 카바이드 구조물 및 그 제조방법
KR101281551B1 (ko) 건식식각장치의 포커스링 제조방법
FR3068506B1 (fr) Procede pour preparer un support pour une structure semi-conductrice
KR102040378B1 (ko) 지그를 이용한 반도체 제조용 부품의 제조방법 및 제조장치
KR20210142075A (ko) 전력반도체 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법
US8147909B2 (en) Method of making and using alloy susceptor with improved properties for film deposition
KR20150093622A (ko) 기판을 처리하는 방법
KR101592124B1 (ko) 건식식각장치의 포커스링 제조방법
US20220084796A1 (en) Plasma source with floating electrodes
US11104996B2 (en) Heating stage and apparatus having the same
KR102012068B1 (ko) 분리용 박막층 및 슬릿 홈을 포함하는 SiC 포커스링 제조방법 및 그에 이용가능한 모재
US20240408621A1 (en) Showerhead heated by circular array
WO2018117559A1 (ko) Sic 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법
KR101327381B1 (ko) 실리콘 카바이드 구조물 제조용 지그
KR101257383B1 (ko) 실리콘 카바이드 구조물 제조용 지그
JP2006351865A (ja) 気相成長用サセプタ及び気相成長装置及び気相成長方法並びにエピタキシャルウエーハ

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20191127

Patent event code: PA01071R01D

Filing date: 20171212

Application number text: 1020170170791

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20200225

Patent event code: PE09021S01D

AMND Amendment
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20201025

Patent event code: PE09021S01D

AMND Amendment
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20210603

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20211028

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20210603

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

Patent event date: 20201025

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

Patent event date: 20200225

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20211028

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20210729

Comment text: Amendment to Specification, etc.

Patent event code: PX09012R01I

Patent event date: 20201224

Comment text: Amendment to Specification, etc.

Patent event code: PX09012R01I

Patent event date: 20200601

Comment text: Amendment to Specification, etc.

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20211231

Patent event code: PE09021S01D

PX0601 Decision of rejection after re-examination

Comment text: Decision to Refuse Application

Patent event code: PX06014S01D

Patent event date: 20220426

Comment text: Notification of reason for refusal

Patent event code: PX06013S01I

Patent event date: 20211231

Comment text: Amendment to Specification, etc.

Patent event code: PX06012R01I

Patent event date: 20211124

Comment text: Decision to Refuse Application

Patent event code: PX06011S01I

Patent event date: 20211028

Comment text: Amendment to Specification, etc.

Patent event code: PX06012R01I

Patent event date: 20210729

Comment text: Notification of reason for refusal

Patent event code: PX06013S01I

Patent event date: 20210603

Comment text: Amendment to Specification, etc.

Patent event code: PX06012R01I

Patent event date: 20201224

Comment text: Notification of reason for refusal

Patent event code: PX06013S01I

Patent event date: 20201025

Comment text: Amendment to Specification, etc.

Patent event code: PX06012R01I

Patent event date: 20200601

Comment text: Notification of reason for refusal

Patent event code: PX06013S01I

Patent event date: 20200225

X601 Decision of rejection after re-examination