[go: up one dir, main page]

KR20180083789A - 회로 부품의 제조 방법 및 회로 부품 - Google Patents

회로 부품의 제조 방법 및 회로 부품 Download PDF

Info

Publication number
KR20180083789A
KR20180083789A KR1020170166503A KR20170166503A KR20180083789A KR 20180083789 A KR20180083789 A KR 20180083789A KR 1020170166503 A KR1020170166503 A KR 1020170166503A KR 20170166503 A KR20170166503 A KR 20170166503A KR 20180083789 A KR20180083789 A KR 20180083789A
Authority
KR
South Korea
Prior art keywords
substrate
mounted substrate
resin
connection
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020170166503A
Other languages
English (en)
Inventor
신 타케우치
Original Assignee
토와 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 토와 가부시기가이샤 filed Critical 토와 가부시기가이샤
Publication of KR20180083789A publication Critical patent/KR20180083789A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0652—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

기판의 위치맞춤을 용이하게 한다.
회로 부품의 제조 방법은, 제1 형(1)에 제1 실장완료 기판(10)을 설치하는 공정과, 제2 형(2)에 제2 실장완료 기판(20)을 설치하는 공정과, 제1 형(1)과 제2 형(2)을 포함하는 성형틀에 밀봉재(41, 49)를 설치하는 공정과, 제1 형(1)과 제2 형(2)의 클로징을 하는 공정을 포함한다. 제1 실장완료 기판(10)을 설치하는 공정에서 제1 형(1)의 오목부 또는 볼록부(11a)와 제1 실장완료 기판(10)의 볼록부 또는 오목부(11b)를 감합시키는 것, 및 제2 실장완료 기판(20)을 설치하는 공정에서 제2 형(2)의 오목부 또는 볼록부(21a)와 제2 실장완료 기판(20)의 볼록부 또는 오목부(21b)를 감합시키는 것의 적어도 일방을 행한다.

Description

회로 부품의 제조 방법 및 회로 부품{METHOD FOR MANUFACTURING CIRCUIT COMPONENT AND CIRCUIT COMPONENT}
본 발명은, 회로 부품의 제조 방법 및 회로 부품에 관한 것이다.
예를 들면 특허문헌 1에는, 전자 부품이 탑재된 제1 기판의 접속부와 금속봉형상의 단자의 일단부를 전기적으로 접속함과 함께, 전자 부품이 탑재된 제2 기판의 접속부와 금속봉형상의 단자의 타단부를 전기적으로 접속한 후에, 전자 부품을 몰드 수지로 밀봉함에 의해 전자 장치를 제조하는 방법이 기재되어 있다.
일본 특개2015-76547호 공보
그렇지만, 특허문헌 1에 기재된 방법에서는, 제1 기판과 제2 기판의 위치맞춤이 곤란하다는 과제가 있다.
여기서 개시된 실시 형태에 의하면, 일방의 면에 제1 전자 부품이 실장된 제1 실장완료 기판과, 일방의 면에 제2 전자 부품이 실장된 제2 실장완료 기판을 갖는 회로 부품의 제조 방법으로서, 제1 실장완료 기판의 타방의 면이 제1 형(型)의 형면(型面)에 배치되도록, 제1 형의 형면에 제1 실장완료 기판을 설치하는 공정과, 제2 실장완료 기판의 타방의 면이 제2 형의 형면에 배치되도록, 제1 형의 형면에 서로 대향하는 제2 형(型)의 형면에 제2 실장완료 기판을 설치하는 공정과, 제1 형과 제2 형을 포함하는 성형틀(成形型)에 밀봉재(封止材)를 공급하는 공정과, 제1 형과 제2 형의 클로징을 하는 공정과, 제1 형과 제2 형의 클로징을 하는 공정의 후에, 제1 실장완료 기판의 일방의 면과 제2 실장완료 기판의 일방의 면 사이의 공간에서, 밀봉재로부터 생성된 유동성 수지를 경화시켜서 경화 수지를 성형하는 공정과, 경화 수지에 의해 제1 전자 부품과 제2 전자 부품을 수지 밀봉하는 공정과, 제1 전자 부품과 제2 전자 부품이 수지 밀봉된 밀봉완료 부재를 취출하는 공정을 포함하고, 제1 실장완료 기판과 제2 실장완료 기판의 적어도 일방에는, 회로 부품과 회로 부품의 외부와의 사이에서 전기 신호의 수수(授受)를 행하는 신호 수수부(授受部)가 마련되고, 제1 실장완료 기판을 설치하는 공정에서 제1 형의 오목부 또는 볼록부과 제1 실장완료 기판의 볼록부 또는 오목부를 감합시킴에 의한 위치 결정, 및, 제2 실장완료 기판을 설치하는 공정에서 제2 형의 오목부 또는 볼록부과 제2 실장완료 기판의 볼록부 또는 오목부를 감합시킴에 의한 위치 결정의 적어도 일방을 행하는, 회로 부품의 제조 방법을 제공할 수 있다.
여기서 개시된 실시 형태의 회로 부품의 제조 방법에서는, 클로징을 하는 공정 전에, 밀봉재를 공급하는 공정을 행하고, 클로징을 하는 공정의 후로서 경화 수지를 성형하는 공정 전에, 제1 실장완료 기판의 일방의 면과 제2 실장완료 기판의 일방의 면 사이의 공간에 공간의 외부로부터 유동성 수지를 유입(流入)하여도 좋다.
여기서 개시된 실시 형태의 회로 부품의 제조 방법에서, 클로징을 하는 공정 전에, 밀봉재를 공급하는 공정을 행하고, 밀봉재를 공급하는 공정에서, 제1 실장완료 기판의 일방의 면의 위와 제2 실장완료 기판의 일방의 면의 위 중 적어도 어느 일방에 밀봉재를 공급하여도 좋다.
여기서 개시된 실시 형태의 회로 부품의 제조 방법은, 밀봉완료 부재를 추가 가공(追加工)하는 공정을 또한 포함하고 있어도 좋다.
여기서 개시된 실시 형태의 회로 부품의 제조 방법은, 제1 실장완료 기판의 일방의 면이 갖는 제1 기판 사이 접속용 패드에 제1 실장완료 기판의 일방의 면부터 돌출하는 접속용 부재가 마련된, 제1 실장완료 기판을 준비하는 공정과, 제2 실장완료 기판의 일방의 면이 갖는 제2 기판 사이 접속용 패드에 도전성 재료가 마련된, 제2 실장완료 기판을 준비하는 공정을 포함하고, 제1 형과 제2 형의 클로징을 하는 공정에서, 접속용 부재와 제2 기판 사이 접속용 패드가 접촉하고, 유동성 수지가 경화하는 온도에서 도전성 재료는 연화(軟化)하는 특성을 가지며, 경화 수지를 성형하는 공정에서 도전성 재료가 연화한 후에 경화하는 것이라도 좋다.
여기서 개시된 실시 형태의 회로 부품의 제조 방법은, 제1 실장완료 기판의 일방의 면이 갖는 제1 기판 사이 접속용 패드에 제1 실장완료 기판의 일방의 면부터 돌출하는 접속용 부재가 마련된, 제1 실장완료 기판을 준비하는 공정과, 제2 실장완료 기판의 일방의 면에 제2 기판 사이 접속용 패드가 마련된, 제2 실장완료 기판을 준비하는 공정을 포함하고, 경화 수지를 성형하는 공정에서, 유동성 수지를 경화시켜서 경화 수지를 성형할 때에 발생하는 압축 응력이 접속용 부재를 제2 기판 사이 접속용 패드에 꽉누름에 의해, 접속용 부재와 제2 기판 사이 접속용 패드를 전기적으로 접속하는 것이라도 좋다.
여기서 개시된 실시 형태에 의하면, 제1 실장완료 기판과 제2 실장완료 기판을 갖는 회로 부품으로서, 일방의 면을 갖는 상기 제1 실장완료 기판과, 제1 실장완료 기판의 일방의 면에 서로 대향하는 일방의 면을 갖는 제2 실장완료 기판과, 제1 실장완료 기판의 일방의 면에 실장된 제1 전자 부품과, 제2 실장완료 기판의 일방의 면에 실장된 제2 전자 부품과, 제1 실장완료 기판의 일방의 면에 마련된 제1 기판 사이 접속용 패드와, 제1 실장완료 기판의 일방의 면에서, 제1 기판 사이 접속용 패드로부터 돌출하여 마련된 접속용 부재와, 제2 실장완료 기판의 일방의 면에 마련된, 제1 기판 사이 접속용 패드에 서로 대향하는 제2 기판 사이 접속용 패드와, 제1 실장완료 기판과 제2 실장완료 기판의 적어도 일방에 마련된, 회로 부품과 회로 부품의 외부와의 사이에서 전기 신호의 수수를 행하는 신호 수수부와, 제1 실장완료 기판의 일방의 면과 제2 실장완료 기판의 상기 일방의 면 사이의 공간에서, 유동성 수지를 경화시켜서 성형된 경화 수지와, 제1 실장완료 기판의 타방의 면과 제2 실장완료 기판의 타방의 면의 적어도 일방에 마련된, 경화 수지를 성형할 때에 사용되는 제1 형과 제2 형의 적어도 일방에 대한 위치 결정에 사용된 볼록부 또는 오목부를 갖는, 밀봉완료 부재의 적어도 일부분이 가공됨에 의해 형성된 피가공면을 포함하고, 적어도 제1 전자 부품과 제2 전자 부품과 제1 기판 사이 접속용 패드와 접속용 부재와 제2 기판 사이 접속용 패드가, 경화 수지에 의해 수지 밀봉되고, 제1 기판 사이 접속용 패드와 제2 기판 사이 접속용 패드가 접속용 부재에 의해 전기적으로 접속되는, 회로 부품을 제공할 수 있다.
여기서 개시된 실시 형태의 회로 부품에서는, 접속용 부재와 제2 기판 사이 접속용 패드가 직접적으로 접촉함에 의해, 또는, 접속용 부재와 제2 기판 사이 접속용 패드가 도전성 재료를 통하여 간접적으로 접촉함에 의해, 제1 기판 사이 접속용 패드와 제2 기판 사이 접속용 패드가 전기적으로 접속되어도 좋다.
여기서 개시된 실시 형태의 회로 부품에서는, 접속용 부재와 제2 기판 사이 접속용 패드가 직접적으로 접촉한 상태에서, 유동성 수지를 경화시켜서 경화 수지를 성형할 때에 발생하는 압축 응력이 접속용 부재를 제2 기판 사이 접속용 패드에 꽉누름에 의해, 제1 기판 사이 접속용 패드와 접속용 부재와 제2 기판 사이 접속용 패드가 전기적으로 접속되어도 좋다.
여기서 개시된 실시 형태의 회로 부품은, 제1 실장완료 기판의 타방의 면과 제2 실장완료 기판의 타방의 면의 적어도 일방에 마련되어 특정한 기능을 갖는 기능부(機能部)를 포함하고 있어도 좋다.
여기서 개시된 실시 형태의 회로 부품에서, 신호 수수부는 커넥터 및 케이블의 적어도 일방을 포함하고 있어도 좋다.
여기서 개시된 실시 형태의 회로 부품에서, 신호 수수부는 무선 통신용 IC를 포함하고 있어도 좋다.
여기서 개시된 실시 형태에 의하면, 특허문헌 1에 기재된 방법에 비하여, 기판의 위치맞춤을 용이하게 하는 것이 가능한 회로 부품의 제조 방법 및 회로 부품을 제공할 수 있다.
도 1의 (a)∼(d)는, 실시 형태 1의 회로 부품의 제조 방법 및 회로 부품에 관해 도해(圖解)하는 모식적인 단면도.
도 2의 (a)∼(e)는, 실시 형태 2의 회로 부품의 제조 방법 및 회로 부품에 관해 도해하는 모식적인 단면도.
도 3의 (a)∼(c)는, 실시 형태 3의 회로 부품의 제조 방법 및 회로 부품에 관해 도해하는 모식적인 단면도.
이하, 실시 형태에 관해 설명한다. 또한, 실시 형태의 설명에 사용되는 도면에서, 동일한 참조 부호는, 동일 부분 또는 상당 부분을 나타내는 것으로 한다. 본 출원 서류에서의 모든 도면은, 알기 쉽게 하기 위해 적절히 생략하고 또는 과장하여 모식적으로 그려져 있다.
<실시 형태 1>
도 1(a)∼(d)에, 실시 형태 1의 회로 부품의 제조 방법 및 회로 부품에 관해 도해하는 모식적인 단면도를 도시한다. 이하, 도 1(a)∼(d)를 참조하여, 실시 형태 1의 회로 부품의 제조 방법에 관해 설명한다. 실시 형태 1에서는, 트랜스퍼 성형에 의해, 회로 부품을 제조하고 있는 점에 특징이 있다.
우선, 도 1(a)에 도시하는 바와 같이, 하형(1)과, 하형(1)에 서로 대향하는 상형(2)을 마련한다. 하형(1)과 상형(2)은 아울러서 성형틀에 포함된다.
하형(1)에 제1 실장완료 기판(10)을 설치함과 함께, 상형(2)에 제2 실장완료 기판(20)을 설치한다. 실시 형태 1에서, 하형(1)에의 제1 실장완료 기판(10)의 설치는, 하형(1)의 위치 결정 핀(볼록부)(11a)과 제1 실장완료 기판(10)의 위치 결정구멍(오목부)(11b)을 감합시킴에 의해 행하여진다. 실시 형태 1에서, 상형(2)에의 제2 실장완료 기판(20)의 설치는, 상형(2)의 위치 결정 핀(볼록부)(21a)과 제2 실장완료 기판(20)의 위치 결정구멍(오목부)(21b)을 감합시킴에 의해 행하여진다. 위치 결정 핀(11a)과 위치 결정구멍(11b)에 의해 위치 결정부(11)가 구성되고, 위치 결정 핀(21a)과 위치 결정구멍(21b)에 의해 위치 결정부(21)가 구성된다. 하형(1)에 제1 실장완료 기판(10)을 설치하는 공정과, 상형(2)에 제2 실장완료 기판(20)을 설치하는 공정의 순서는 특히 한정되지 않고, 이들의 공정은 동시에 행하여져도 좋다.
하형(1)은, 오목부인 캐비티(41)를 구비하고 있다. 후술하는 바와 같이, 공간인 캐비티(41)에 존재하는 유동성 수지가 경화함에 의해, 경화 수지가 성형된다. 하형(1)은, 캐비티(41)에 이어지는 게이트(43), 러너(44) 및 컬(45)을 이 순서로 구비한다. 컬(45)의 하방에 포트(46)가 마련되어 있다. 포트(46)는, 하형(1)과 상형(2)과의 사이에 (본 실시례에서는 하형(1)에) 마련된, 수지 재료(밀봉재)가 공급되는 공간이다. 포트(46)의 내부에는, 밀봉재로서, 열경화성 수지를 포함하는 수지 태블릿(47)이 설치된다. 하형(1)은, 도 1의 상하 방향에 따라 본 때(「평면에서 볼 때」라고 한다. 다른 도면에서도 같음.)에 있어서의 캐비티(41)의 주연부(周緣部)에, 하형(1)의 볼록부로서의 위치 결정 핀(11a)을 구비하고 있다.
하형(1)에서의 캐비티(41)의 저부(1a)에는, 저부(1a)를 관통하는 복수의 흡인구멍(31a)이 마련되어 있다. 제1 실장완료 기판(10)은, 복수의 흡인구멍(31a)에서 흡인됨에 의해, 하형(1)의 형면에, 구체적으로는 캐비티(41)의 내저면(캐비티(41)의 바닥을 형성하는 형면)에, 일시적으로 고정된다.
제1 실장완료 기판(10)은, 기판(10a)의 일방의 면(도 1에서는 상면)의 위에 기판 사이 접속용 패드(37)와 칩용 패드(38)를 구비하고 있음과 함께, 기판 사이 접속용 패드(37)상에 접속용 부재(35)를 구비하고, 나아가서는 칩용 패드(38)상에 범프(39)를 통하여 실장된 칩(제1 전자 부품)(40)을 구비하고 있다. 제1 실장완료 기판(10)은, 기판(10a)의 타방의 면(도 1에서는 하면)상에 기능부(42)를 구비하고 있다. 제1 실장완료 기판(10)의 기판(10a)에는, 제1 실장완료 기판(10)의 오목부로서의 위치 결정구멍(11b)이 마련되어 있다. 접속용 부재(35)의 형상은, 예를 들면, 도 1(a)에 도시하는 바와 같은 돌출하는 루프형상의 형상으로 할 수 있지만, 원호형상이라도 좋고. 포물선형상이라도 좋고. 장방형의 일부분과 같은 형상이라도 좋다. 접속용 부재(35)의 재료로서는, 예를 들면, 구리, 금, 또는 알루미늄 등의 금속선(와이어)을 사용할 수 있다. 접속용 부재(35)의 상단(上端)은, 평면에서 볼 때에 하형(1)의 캐비티(41)의 주변에서의 하형(1)의 형면(상면)보다도, 상측으로 돌출하고 있다.
상형(2)에는, 상형(2)을 관통하는 복수의 흡인구멍(31b)이 마련되어 있다. 제2 실장완료 기판(20)은, 복수의 흡인구멍(31b)에서 흡인됨에 의해 상형(2)의 형면(하면)에 일시적으로 고정된다. 상형(2)은, 평면에서 볼 때에 복수의 흡인구멍(31b)의 외측에, 상형(2)의 볼록부로서의 위치 결정 핀(21a)을 구비하고 있다.
제2 실장완료 기판(20)은, 기판(20a)의 일방의 면(하면)상에 기판 사이 접속용 패드(26)와 칩용 패드(28)를 구비하고 있음과 함께, 기판 사이 접속용 패드(26)상에 도전성 페이스트(도전성 재료)(27)를 구비하고, 나아가서는 칩용 패드(28)상에 범프(28a)를 통하여 실장된 칩(제2 전자 부품)(29)을 구비하고 있다. 제2 실장완료 기판(20)은, 기판(20a)의 타방의 면(상면)상에 기능부(30)를 구비하고 있다. 제2 실장완료 기판(20)은, 또한, 기판(20a)의 상면상에 커넥터용 패드(22a)를 구비함과 함께, 커넥터용 패드(22a)상에 범프(23)를 통하여 실장된 커넥터(24)를 구비하고 있다. 제2 실장완료 기판(20)은, 또한, 기판(20a)의 상면상에 센서용 패드(22b)를 구비함과 함께, 센서용 패드(22b)상에 범프(33)를 통하여 실장된 센서 칩(32)을 구비하고, 기판(20a)의 상면과 센서 칩(32)과의 사이에 언더필제(劑)(34)를 구비하고 있다. 커넥터(24)는, 상형(2)의 오목부(25a) 내에 수용되고, 센서 칩(32)은, 상형(2)의 오목부(25b) 내에 수용되어 있다. 제2 실장완료 기판(20)의 기판(20a)에는, 제2 실장완료 기판(20)의 오목부로서의 위치 결정구멍(21b)이 마련되어 있다.
다음에, 도 1(b)에 도시하는 바와 같이, 하형(1)과 상형(2)의 클로징을 행한다. 이에 의해, 제1 실장완료 기판(10)의 접속용 부재(35)의 상단이 도전성 페이스트(27)를 통하여 제2 실장완료 기판(20)의 기판 사이 접속용 패드(26)에 전기적으로 접속된다. 접속용 부재(35)의 상단이 기판 사이 접속용 패드(26)에 직접 접촉하여, 그 접촉부의 주위가 도전성 페이스트(27)에 의해 덮여도 좋다. 접속용 부재(35)가 휘도록 변형하여, 접속용 부재(35)와 기판 사이 접속용 패드(26)가 전기적으로 접속되어도 좋다. 어느 경우에서도, 기판 사이 접속용 패드(37)와 기판 사이 접속용 패드(26)가 접속용 부재(35)에 의해 전기적으로 접속된다.
도전성 페이스트(27)로서는, 예를 들면, 도전성 수지 페이스트, 또는 저온 용융 솔더 페이스트 등을 사용할 수 있다. 도전성 페이스트(27)는, 예를 들면, 수지 재료(본 실시 형태에서는 수지 태블릿(47))가 용융하는 온도 및 경화하는 온도에서 유동성을 갖는 것으로 할 수 있다. 도전성 페이스트(27)는, 수지 재료가 용융하는 온도 및 경화하는 온도에서 연화하고, 수지 재료의 온도가 용융한 온도로부터 상온에 되돌아오는 과정에서 경화하면 좋다. 본 출원 서류에서 「연화하는 것」은 「용융하는 것」을 포함한다.
다음에, 도 1(b)∼(c)에 도시하는 바와 같이, 클로징된 하형(1)과 상형(2)과의 사이에, 용융 수지로 이루어지는 액상의 유동성 수지(49)를 유입함에 의해 공급한다. 액상의 유동성 수지(49)는, 수지 태블릿(47)을 가열하여 용융함에 의해 생성된다. 유동성 수지(49)는, 플런저(48)에 의해 압출됨에 의해, 러너(44) 및 게이트(43)를 통과하여, 하형(1)의 캐비티(41)에 유입된다. 이 경우에 있어서, 유동성 수지(49)의 유동성(점성)의 정도는 묻지 않는다. 유동성 수지(49)의 유동성은, 플런저(48)에 의해 압출됨에 의해 이동할 수 있을 정도면 좋다. 트랜스퍼 성형에 의해, 제1 실장완료 기판(10)의 상면과 제2 실장완료 기판(20)의 하면 사이의 공간을 포함하는 캐비티(41)에, 캐비티(41)의 외측부터 유동성 수지(49)가 유입된다.
그 후, 도 1(c)∼(d)에 도시하는 바와 같이, 유동성 수지(49)를 더욱 가열함에 의해, 유동성 수지(49)를 경화시킨 고체상의 경화 수지(51)에 의해 전자 부품(칩(29, 40))을 밀봉한다. 구체적으로는, 적어도 칩(29, 40)과 기판 사이 접속용 패드(37)와 접속용 부재(35)와 도전성 페이스트(27)와 기판 사이 접속용 패드(26)가, 경화 수지(51)에 의해 덮여진다. 경화 수지(51)는, 전자 부품 등(칩(29, 40))을 수지 밀봉하는 밀봉 수지로서 기능한다.
그 후, 하형(1)과 상형(2)과의 오프닝을 행한다. 이에 의해, 제1 실장완료 기판(10)과 제2 실장완료 기판(20)이 경화 수지(51)에 의해 접합된 밀봉완료 부재(밀봉완료 기판, 성형품)(50)를 외부에 취출할 수 있다. 그 후, 밀봉완료 부재(50)의 경화 수지(51)에서의 게이트(43)에 상당하는 위치에서, 불필요 부분(53)에 외력을 가한다. 예를 들면, 불필요 부분(53)에 대해 도 1에서의 시계회전 방향으로 외력을 가함에 의해, 경화 수지(51)로부터 불필요 부분(53)을 절단(분리)하여 제거한다. 여기까지의 공정에 의해, 제품(완성품)으로서의 회로 부품을 얻을 수 있다(게이트 커트(gate cutting)에 의한 제1의 방법).
제1의 방법에 의하면, 불필요 부분(53)에 외력이 가하여짐에 의해 불필요 부분(53)이 분리됨에 의한 가공흔적(加工痕)(파단의 흔적)이, 피가공면에 형성된다. 더하여, 불필요 부분(53)에 외력이 가하여짐에 의해, 제1 실장완료 기판에 포함되는 기판(10a)의 하면부터 불필요 부분(53)이 잡아떼여짐에 의한 가공흔(불필요 부분(53)이 잡아떼여진 흔적)이, 피가공면에 상당하는 기판(10a)의 하면에 형성된다.
도 1의 앞쪽(手前)부터 속쪽(奧)의 방향으로 따라 늘어나는 가상선(36)(도 1에서는 편의상 세로(縱)에 따라 늘어나는 선으로서 도시된다)에 따라, 절단 수단을 사용하여 밀봉완료 부재(50)를 절단한다. 예를 들면, 연마입자(砥粒)를 갖는 절단 수단(회전날, 와이어쏘 등), 열을 사용하는 절단 수단(레이저광의 조사 등)을 사용함에 의해, 제품으로서의 회로 부품을 얻을 수도 있다(밀봉완료 부재(50)에서의 두께의 전부를 절단하는 것(풀 커트(full cutting))에 의한 제2의 방법).
제2의 방법에 의하면, 연마입자를 갖는 절단 수단을 사용하는 경우에는, 연마입자에 기인하는 제1의 가공흔(연마 흔적)이 피가공면에 형성된다. 열에 의한 절단 수단을 사용하는 경우에는, 열에 기인하는 제2의 가공흔적이 피가공면에 형성된다. 제2의 가공흔적은, 절단 대상물인 밀봉완료 부재(50)가 열에 의해 부분적으로 용융한 후에 경화한 흔적인 경우가 있다. 제2의 가공흔적은, 밀봉완료 부재(50)에서의 두께 방향의 내부에서 열팽창함에 의해 밀봉완료 부재(50)가 파단한 흔적인 경우가 있다.
게이트 커트하는 공정에 의한 제1의 방법과 풀 커트하는 공정에 의한 제2의 방법의 어느 방법을 사용하는 경우에도, 회로 부품의 일부분에는, 절단됨에 의해 형성된 피가공면(피절단면)이 포함된다. 제2의 방법은, 평면에서 볼 때에 회로 부품의 점유 면적을 작게 할 수 있는 점에서, 제1의 방법보다 바람직하다. 게이트 커트하는 공정과 풀 커트하는 공정은, 각각, 밀봉완료 부재(50)를 추가 가공하는 공정에 상당한다.
제품으로서의 회로 부품에서, 기능부(30, 42)는, 예를 들면, 금속막, 금속박 또는 금속판으로 이루어지는 방열판으로서 기능할 수 있다. 신호계 패턴에 전기적으로 접속된 기능부(30, 42)는, 예를 들면, 안테나로서 기능할 수 있다.
제품으로서의 회로 부품에서, 그라운드 패턴에 대해 전기적으로 접속된 기능부(30, 42)는, 금속막, 금속박, 금속판 또는 도전성 수지층으로 이루어지는 전자 차폐판으로서 기능할 수 있다. 제1 실장완료 기판(10)과 제2 실장완료 기판(20)사이의 공간에서, 평면에서 볼 때에 외연부 부근의 전둘레에 걸치는 울타리형상(圍狀)의 금속판을 마련하고, 그 금속판을 그라운드 패턴에 전기적으로 접속하는 구성이 채용되어도 좋다. 제1 실장완료 기판(10)과 제2 실장완료 기판(20) 사이의 간격을 금속판이 전부 막는 것이, 바람직하다. 평면에서 볼 때에 전자 부품(칩(29, 40))을 금속판이 끊어진 자국 없이 둘러싸는 것이, 바람직하다. 회로 부품에서의 이들의 구성은, 전자 차폐 판에 의한 전자 차폐의 능력을 향상시킨다.
기능부(30, 42)는, 예를 들면, 태양전지 등의 광전지, 진동에 의한 발전기구, 열에 의한 발전기구(Seebeck 소자 등)라도 좋다. 기능부(30, 42)는 축전 소자라도 좋다. 이들의 경우에는, 회로 부품이 외부로부터 전원의 공급을 받는 일 없이 기능할 수 있다.
기능부(30, 42) 중, 방열판 및 광전지는, 제1 실장완료 기판(10)의 타방의 면(도 1에서는 하면)과, 제2 실장완료 기판(20)의 타방의 면(도 1에서는 상면) 중, 적어도 일방에 마련된다. 기능부(30, 42) 중, 방열판 및 광전지 이외의 것은, 제1 실장완료 기판(10) 및 제2 실장완료 기판(20)의 어느 면에도 마련된다.
실시 형태 1의 회로 부품의 제조 방법에서는, 하형(1)의 위치 결정 핀(11a)과 제1 실장완료 기판(10)의 위치 결정구멍(11b)을 감합시킴과 함께, 상형(2)의 위치 결정 핀(21a)과 제2 실장완료 기판(20)의 위치 결정구멍(21b)을 감합시킴에 의해, 제1 실장완료 기판(10)과 제2 실장완료 기판(20)과의 위치 결정을 행하고 있다.
한편, 특허문헌 1에 기재된 방법에서는, 서로 간격을 띠우고 배치된 제1 기판의 접속부와 제2 기판의 접속부의 쌍방에 대해 각각 금속봉형상의 단자를 위치맞춤한 후에 접촉시킨다는 매우 치밀한 작업을 할 필요가 있다. 또한, 특허문헌 1에 기재된 방법에서는, 제1 기판의 접속부와 제2 기판의 접속부와의 금속봉형상의 단자와의 접속은, 통상 1개소뿐만 아니라, 복수개소 행할 필요가 있다. 또한, 특허문헌 1에 기재된 제1 기판의 접속부 및 제2 기판의 접속부는, 각각 통상 매우 작은 면적밖에 갖고 있지 않는다.
이상의 이유에 의해, 실시 형태 1의 회로 부품의 제조 방법은, 특허문헌 1에 기재된 방법과 비교하여, 제1 실장완료 기판(10)과 제2 실장완료 기판(20)의 위치맞춤을 용이하게 하는 것을 가능하게 한다.
실시 형태 1의 방법에 의해 제조된 회로 부품에서는, 제2 실장완료 기판(20)의 상면에 실장된 커넥터(24)(및/또는 케이블)를 사용하여, 회로 부품과 회로 부품의 외부와의 전기적 접속을 행할 수 있다. 「회로 부품의 외부」라는 문구는, 그 회로 부품이 전기적으로 접속되는 전자 기기, 다른 회로 기판 등을 의미한다. 더하여, 「회로 부품과 회로 부품의 외부와의 전기적 접속」이라는 문구는, 회로 부품과 회로 부품의 외부와의 사이에서 전기 신호(전원계 신호와 제어계 신호와 데이터 신호를 포함한다)의 수수가 가능한 것을 의미한다. 따라서 커넥터(24)(및/또는 케이블)는 회로 부품과 회로 부품의 외부와의 사이에서 전기 신호의 수수를 행하는 신호 수수부로서 기능한다.
실시 형태 1의 방법에 의해 제조된 회로 부품에서는, 제2 실장완료 기판(20)의 상면에 플립 칩 본딩에 의해 광전 소자(CMOS 카메라 등) 등의 센서 칩(32)을 실장할 수 있다. 실장하는 방식은 플립 칩 본딩 이외라도 좋다. 복수의 칩을 제2 실장완료 기판(20)의 상면에 실장하여도 좋다. 제2 실장완료 기판(20)의 상면에 실장된 센서 칩(32)이 수지 밀봉되어도 좋다. 제1 실장완료 기판(10)의 하면에, 제2 실장완료 기판(20)의 상면에 실장된 센서 칩(32) 등의 다양한 구성을 채용하여도 좋다. 실시 형태 1에서 설명된 회로 부품의 구성을, 다른 실시 형태에서도 채용할 수 있다.
센서 칩(32)이 검출하는 물리량은, 광 외에 변위, 가속도, 진동, 압력(기압을 포함한다), 온도, 습도 등이라도 좋다. 센서 칩(32)에 대신하여, 메모리, 컨트롤러, CPU(Central Processing Unit), ECU(Electronic Control Unit), 트랜지스터 등의 칩이라도 좋다.
또한, 실시 형태 1에서는, 하형(1)의 위치 결정 핀(11a)과 제1 실장완료 기판(10)의 위치 결정구멍(11b)을 감합시키는 것과, 상형(2)의 위치 결정 핀(21a)과 제2 실장완료 기판(20)의 위치 결정구멍(21b)을 감합시키는 것의 쌍방이 행하여지고 있지만, 그 어느 일방만이 행하여져도 좋다.
실시 형태 1에서는, 하형(1)에 볼록부로서의 위치 결정 핀(11a)을 마련함과 함께 제1 실장완료 기판(10)에 오목부로서의 위치 결정구멍(11b)을 마련하여 이들을 감합시켰지만, 이 구성으로 한정되지 않고, 하형(1)에 오목부로서의 위치 결정구멍(11b)을 마련하고, 제1 실장완료 기판(10)에 볼록부로서의 위치 결정 핀(11a) 등을 마련하여 이들을 감합시켜도 좋다.
실시 형태 1에서는, 상형(2)에 볼록부로서의 위치 결정 핀(21a)을 마련함과 함께 제2 실장완료 기판(20)에 오목부로서의 위치 결정구멍(21b)을 마련하여 이들을 감합시켰지만, 이 구성으로 한정되지 않고, 상형(2)에 오목부로서의 위치 결정구멍(21b)을 마련하고, 제2 실장완료 기판(20)에 볼록부로서의 위치 결정 핀(21a) 등을 마련하여 이들을 감합시켜도 좋다.
위치 결정의 변형례로서, 다음 구성이 채용된다. 제1의 변형례에서는, 하형(1)의 형면(상면) 또는 상형(2)의 형면(하면)의 적어도 일방에, 평면에서 보아 "L"자형상의 오목부를 마련하는 구성이 채용된다. 평면에서 보아 "L"자형상의 오목부에서의 우상측(右上側)의 형면에, 실장완료 기판을 배치한다. 평면에서 보아 "L"자형상의 오목부에서의 좌하의 모서리부(角部)에, 실장완료 기판의 좌하의 모서리부를 꽉누름에 의해, 하형(1)의 형면에서 실장완료 기판을 위치 결정한다.
제2의 변형례에서는, 하형(1)에 마련된 캐비티(41)의 평면 형상을, 제1 실장완료 기판(10)의 평면 형상보다도 약간의 크게 하는 구성이 채용된다. 제1 실장완료 기판(10)은, 캐비티(41)를 구성하는 하형(1)의 내벽면에 따라 캐비티(41)의 내저면에 배치된다.
상술한 2개의 변형례에서는, 첫번째로, 하형(1)에 형성된 오목부(캐비티(41)를 포함하다)가, 성형틀에서의 위치 결정용의 오목부로서 기능한다. 두번째로, 제1 실장완료 기판(10) 자체가, 제1 실장완료 기판(10)에서의 위치 결정용의 볼록부로서 기능한다.
실시 형태 1에서는, 하형(1)과 상형(2)의 클로징을 행한 후에 하형(1)과 상형(2) 사이에 유동성 수지(49)를 유입하였지만, 예를 들면 이하의 실시 형태 2 및 3에 나타내는 바와 같이, 하형(1)과 상형(2)의 사이에 유동성 수지(49)가 존재하는 상태가 된 후에 하형(1)과 상형(2)의 클로징을 행하여도 좋다.
실시 형태 1에서는, 제1 실장완료 기판으로서, 기판(10a)의 상면상에 칩(40)이 실장된 제1 실장완료 기판(10)이 사용되고 있음과 함께, 제2 실장완료 기판으로서, 기판(20a)의 하면상에 칩(29)이 실장된 제2 실장완료 기판(20)이 사용되고 있다. 제1 실장완료 기판 및 제2 실장완료 기판은 이들의 구성으로는 한정되지 않는다. 제1 실장완료 기판 및 제2 실장완료 기판으로서는, 기판의 적어도 일방의 면상에 어떠한 부품이 실장된 것이 사용되면 좋다.
실시 형태 1에서는, 트랜스퍼 성형을 사용하였다. 사출 성형에 의해, 제1 실장완료 기판(10)의 상면과 제2 실장완료 기판(20)의 하면 사이의 공간을 포함하는 캐비티(41)에, 캐비티(41)의 외측부터 유동성 수지(49)를 유입하여도 좋다.
실시 형태 1에서는, 와이어형상의 접속용 부재(35)를 사용하였다. 접속용 부재(35)를 흐르는 전류의 값에 응하여, 접속용 부재(35)의 직경을 정하면 좋다. 접속용 부재(35)로서 금속박, 금속판을 사용하여도 좋다. 접속용 부재(35)를 흐르는 전류의 값에 응하여, 접속용 부재(35)의 두께를 정하면 좋다. 기판 사이 접속용 패드(37)의 위에 도전성 수지를 토출시켜서, 주상의 접속용 부재(35)를 형성하여도 좋다.
실시 형태 1에서는, 도 1에 도시된 하형(1)에서의 포트(46)의 좌측에, 1개의 캐비티(41)가 마련되었다. 하형(1)으로서, 포트(46)의 중심선에 관해 선대칭의 위치에 컬(45), 러너(44), 게이트(43) 및 캐비티(41)가 마련된 구성이 채용되어도 좋다. 하형(1)으로서, 포트(46), 컬(45), 러너(44), 게이트(43) 및 캐비티(41)를 포함하는 1계통의 수지 유로가, 도 1의 앞쪽∼속쪽의 방향에 따라 2계통 이상 나열하여 마련된 구성이 채용되어도 좋다. 성형틀에서의 이들의 구성은, 1개의 밀봉완료 부재(50)로부터 복수개의 회로 부품을 제조하는 것(다수개 취득)을 가능하게 한다.
<실시 형태 2>
도 2(a)∼(e)에, 실시 형태 2의 회로 부품의 제조 방법 및 회로 부품에 관해 도해하는 모식적인 단면도를 도시한다. 이하, 도 2(a)∼(e)를 참조하여, 실시 형태 2의 회로 부품의 제조 방법에 관해 설명한다. 실시 형태 2에서는, 압축 성형에 의해, 복수개의 회로 부품을 제조하고 있는 점에 특징이 있다.
우선, 도 2(a)에 도시하는 바와 같이, 하형(1)에 제1 실장완료 기판(10)을 설치함과 함께, 상형(2)에 제2 실장완료 기판(20)을 설치한 후에, 하형(1)의 캐비티(41)에 고체상의 입상(粒狀) 수지(61)을 공급한다. 접속용 부재(35)의 상단은, 평면에서 볼 때에 하형(1)에서의 캐비티(41)의 주위의 형면(도면에서는 하형(1)의 상면)보다도, 위로 돌출하고 있다.
하형(1)은, 실시 형태 1과는 달리, 도 1에 도시된 게이트(43), 러너(44) 및 컬(45)을 구비하고 있지 않다.
제2 실장완료 기판(20)은, 기판(20a)의 하면상에, 칩용 패드(28)와, 칩(29)을 구비하고 있지만, 실시 형태 1과는 달리, 칩용 패드(28)와 칩(29)의 패드의 접속은 와이어(62)에 의해 행하여지고 있다. 또한, 실시 형태 1과는 달리, 기판(20a)의 상면상에는 커넥터(24) 및 센서 칩(32)이 실장되어 있지 않다. 실시 형태 2에서는, 커넥터(24) 등을 사용하지 않기 때문에, 회로 부품을 소형화할 수 있다.
칩용 패드(28)와 칩(29)을 접속하는 부재로서 와이어를 사용하고, 밀봉재로서의 수지 재료로서 입상 수지 또는 분상(粉狀) 수지를 사용하는 경우에는, 수지 재료가 공급될 때에 와이어에 가하여지는 외력이 증가한 경향이 있다. 이 경우에는, 당해 부재에 가하여지는 외력에 견딘다는 관점에서, 도 1에 도시되는 바와 같이, 플립 칩 본딩을 사용하여 칩용 패드(28)와 칩(29)의 패드를 접속하는 것이 바람직하다. 와이어를 사용하는 경우에는, 대경을 갖는 금속제 와이어를 사용하는 것이 바람직하다. 금속제 리본 등을 사용하는 경우에는, 큰 두께를 갖는 금속제 리본 등을 사용하는 것이 바람직하다. 따라서 대전력을 취급하는 회로 부품(예를 들면, 전력 제어용 모듈 등)을 제조하는 경우에, 입상 수지 또는 분상 수지를 사용하는 것이 적합하다.
소경(小徑)을 갖는 금속제 와이어 또는 작은 두께를 갖는 금속제 리본 등을 사용하는 경우에는, 액상 수지(상온에서 유동성을 갖는 수지 재료)를 사용하는 것이 바람직하다. 이 경우에는, 액상 수지의 유동성은 큰 쪽이 바람직하다.
다음에, 도 2(a)∼(b)에 도시하는 바와 같이, 하형(1)의 캐비티(41)에 공급된 입상 수지(61)을 가열하여 용융시킴에 의해 용융 수지로 이루어지는 액상의 유동성 수지(49)를 형성한다.
다음에, 도 2(c)에 도시하는 바와 같이, 하형(1)과 상형(2)의 클로징을 행한다. 하형(1)과 상형(2)의 클로징의 과정에서는, 우선, 제1 실장완료 기판(10)의 접속용 부재(35)의 상단이 제2 실장완료 기판(20)의 기판 사이 접속용 패드(26)와 접촉한다. 다음에, 제2 실장완료 기판(20)의 하면(일방의 면)에 실장된 칩(29)과 제2 실장완료 기판(20)의 하면이, 하형(1)의 캐비티(41)에 존재하는 유동성 수지(49)에 순차적으로 침지(浸漬)된다. 그 후, 하형(1)과 상형(2)의 클로징이 완료된 상태에서, 휘도록 변형한 접속용 부재(35)의 상단과, 제2 실장완료 기판(20)의 하면에 형성된 기판 사이 접속용 패드(26)가, 직접 꽉눌러서 접촉한 상태(압접된 상태)로 밀착한다.
접속용 부재(35)로서는, 금 또는 금도금된 금속을 사용하는 것이 바람직하다. 제2 실장완료 기판(20)의 하면에 형성된 기판 사이 접속용 패드(26)는, 금도금된 구리박으로 하는 것이 바람직하다. 이들 2개의 구성으로 함에 의해, 제2 실장완료 기판(20)의 하면에 형성된 기판 사이 접속용 패드(26)와 접속용 부재(35)와의 전기적인 접속을 확실하게 실현할 수 있다.
다음에, 도 2(d)에 도시하는 바와 같이, 유동성 수지(49)를 더욱 가열함에 의해, 유동성 수지(49)를 경화시킨 고체상의 경화 수지(51)에 의해 전자 부품(칩(29, 40))를 밀봉한 후에, 하형(1)과 상형(2)과의 오프닝을 행한다. 이에 의해, 제1 실장완료 기판(10)과 제2 실장완료 기판(20)이 경화 수지(51)에 의해 접합된 밀봉완료 부재(밀봉완료 기판)(50)를 외부에 취출할 수 있다. 유동성 수지(49)가 경화할 때에 발생하는 압축 응력이, 제2 실장완료 기판(20)의 하면상에 형성된 기판 사이 접속용 패드(26)에 접속용 부재(35)의 상단을 꽉누른다. 이에 의해, 제2 실장완료 기판(20)의 상면에 형성된 기판 사이 접속용 패드(26)와 접속용 부재(35)가, 서로 압접된 상태에서 전기적으로 접속된다. 도 2(d)에서, 유동성 수지(49)가 경화한 때에 발생하는 압축 응력이, 밀봉완료 부재(50)의 측방에 각각 그려진 2개의 마주 대한 굵은 화살표에 의해 도시된다.
기판 사이 접속용 패드(26)와 접속용 부재(35)와의 전기적인 접속이 유동성 수지(49)가 경화한 때에 발생하는 압축 응력에 의해 실현되는 구성으로 한 경우에는, 도전성 페이스트 등의 재료를 필요로 하지 않는다. 첫번째로, 이 구성은, 도전성 페이스트 등의 용융 시작 온도 이상의 온도에서 회로 부품을 동작할 수 있도록 하기 때문에, 회로 부품의 내열성을 향상시킨다. 두번째로, 이 구성은, 기판 사이 접속용 패드(26)와 접속용 부재(35)와의 사이의 접촉 저항을 저하시키기 때문에, 대전력을 취급하는 회로 부품 및 그 회로 부품을 제조하는 경우에 적합하다. 세번째로, 이 구성은, 회로 부품의 재료비를 저감시킨다.
실시 형태 2에 나타난 제2 실장완료 기판(20)의 하면에 형성된 기판 사이 접속용 패드(26)와 접속용 부재(35)와의 전기적인 접속이, 유동성 수지(49)가 경화한 때에 발생하는 압축 응력에 의해 실현된 구성을, 다른 실시 형태에서도 채용할 수 있다. 이 구성에 의하면, 도전성 페이스트 등의 도전성 재료를 필요로 하지 않는다. 따라서 다른 실시 형태에서도, 이 구성은 회로 부품의 내열성을 향상시키고, 대전력을 취급하는 회로 부품 및 그 회로 부품을 제조하는 경우에 적합하고, 회로 부품의 재료비를 저감시킨다.
그 후, 도 2(e)에 도시하는 바와 같이, 스테이지(71)에 마련된 홈(72)에 절단 부분(가상선(36))이 위치하도록 밀봉완료 부재(50)를 스테이지(71)상에 설치한다. 홈(72)에는, 회전날(63)의 외연(外緣)이 수용된다. 그리고, 스테이지(71)에 마련된 흡인구멍(31c)을 통하여 공기를 흡인하여 밀봉완료 부재(50)를 스테이지(71)에 흡착하여 일시적으로 고정한다. 그 후, 회전날(63)을 이용하여, 밀봉완료 부재(50)를 가상선(36)에 따라 절단하여, 불필요 부분(53)을 제거한다. 이에 의해, 제품으로서의 복수개의 회로 부품(73)을 얻을 수 있다. 실시 형태 2의 경우에도, 회로 부품(73)의 일부분에는, 절단됨에 의해 형성된 피가공면(피절단 면)이 포함된다. 각 가상선(36)에 따라 밀봉완료 부재(50)를 절단하는 공정은, 밀봉완료 부재(50)를 추가 가공하는 공정에 상당한다.
실시 형태 2의 방법에 의해 제조된 회로 부품과 외부와의 전기적 접속은, 제2 실장완료 기판(20)의 하면에 실장된 칩(도 2(e)에는 4개가 나타난다) 중, 무선 통신용 IC의 칩에 의해 실현된다. 도 2에 도시된 예에서는, 4개의 칩 중 왼쪽부터 1번째의 칩(29)과 3번째의 칩(29)이 무선 통신용 IC의 칩이다. 무선 통신용 IC의 칩(29)은, 회로 부품과 회로 부품의 외부와의 사이에서 전기 신호의 수수를 행하는 신호 수수부로서 기능한다.
도 2에 도시된 실시례에 기재된, 회로 부품과 외부와의 전기적 접속을, 제2 실장완료 기판(20)의 하면에 실장된 무선 통신용 IC의 칩(29)에 의해 실현되는 구성은, 다른 실시 형태에서도 채용할 수 있다. 이 구성을 채용한 경우에는, 다른 실시 형태에서도, 커넥터 등을 사용하지 않기 때문에, 회로 부품을 소형화할 수 있다.
제1 실장완료 기판(10)과 제2 실장완료 기판(20) 사이의 신호의 수수를, 이들 2장의 실장완료 기판의 어느 하나의 면에 실장된 무선 통신용 IC의 칩에 의해 행할 수도 있다. 이 구성은, 큰 두께를 갖는 회로 부품, 예를 들면, 전력 제어용 모듈 등에 관해 적용된 것이 바람직하다. 무선 통신용 IC의 칩이 실장되는 면은 실장완료 기판에서의 수지 밀봉되는 면인 것이 바람직하다. 이 경우에는, 그 무선 통신용 IC의 칩이 접속용 부재(35)에 대신하는, 또는, 접속용 부재(35)와 같은, 접속용 부재로서 기능한다. 이 경우에도, 기판 사이 접속용 패드(37)와 기판 사이 접속용 패드(26)가, 실장완료 기판의 어느 하나의 면에 마련된 접속용 부재(무선 통신용 IC의 칩)에 의해 전기적으로 접속된다.
도 2(e)에 도시되는 바와 같이, 도 2(e)의 앞쪽부터 속쪽의 방향에 따라 늘어나는 복수개(3개)의 가상선(36)이, 도 2(e)의 좌우 방향에 따라 나열되어 있다. 더하여, 통상은, 각각 도 2(e)의 좌우 방향에 따라 늘어나는 복수개(예를 들면, 4개)의 가상선이, 도 2(e)의 앞쪽부터 속쪽의 방향에 따라 나열되어 있다. 이 경우에는, 1개의 회로 부품에 상당하는 영역이, 도 2(e)의 앞쪽부터 속쪽의 방향에 따라 복수개 늘어나는 열(column)이고, 또한, 도 2(e)의 좌우 방향으로 나열하는 열로서, 2열 마련된다. 1개의 회로 부품에 상당하는 영역이, 도 2(e)의 좌우 방향에 따라 복수개 늘어나는 행(row)이고, 또한, 도 2(e)의 앞쪽부터 속쪽의 방향에 나열하는 행으로서, 3행 마련된다. 따라서 상술한 예에 의하면, 6(=2×3)개의 회로 부품이 제조되는 것으로 된다.
실시 형태 2에 의하면, 도 2(d)에, 제1 실장완료 기판(10)과 제2 실장완료 기판(20)이 경화 수지(51)에 의해 접합된 밀봉완료 부재(50)가 도시된다. 밀봉완료 부재(50)에서는, 칩(제1 전자 부품)(40)과 칩(제2 전자 부품)(29)이 수지 밀봉된다. 이 밀봉완료 부재(50)가 제품으로서의 1개의 회로 부품에 상당하는 구성을 채용할 수도 있다. 도 2(d)에 도시된 밀봉완료 부재(50)를, 양단의 가상선(36)에 따라 절단하여도 좋다. 양단의 가상선(36)에 따라 밀봉완료 부재(50)를 절단하는 공정은, 밀봉완료 부재(50)를 추가 가공하는 공정에 상당한다.
실시 형태 2에서의 상기 이외의 설명은, 실시 형태 1과 마찬가지이기 때문에, 그 설명에 관해서는 생략한다.
<실시 형태 3>
도 3(a)∼(c)에, 실시 형태 3의 회로 부품의 제조 방법 및 회로 부품에 관해 도해하는 모식적인 단면도를 도시한다. 이하, 도 3(a)∼(c)를 참조하여, 실시 형태 3의 회로 부품의 제조 방법에 관해 설명한다. 실시 형태 3에서는, 제1 실장완료 기판(10)의 기판(10a)에 평판상이 아닌 기판을 이용하고 있는 점에 특징이 있다.
우선, 도 3(a)에 도시하는 바와 같이, 하형(1)에 제1 실장완료 기판(10)을 설치함과 함께, 상형(2)에 제2 실장완료 기판(20)을 설치한 후에, 하형(1)의 캐비티(41)에 용융 수지로 이루어지는 액상의 유동성 수지(49)를 공급한다.
하형(1)은, 실시 형태 1 및 실시 형태 2와는 달리, 평면에서 볼 때에 캐비티(41)의 외측에 유로(84) 및 잉여 수지의 수용부(83)를 이 순서로 구비하고 있다.
제1 실장완료 기판(10)은, 기판(10a)의 일단이 캐비티(41)에 따라 경사 상방으로 연재된 후에 하형(1)에 따라 수평으로 연재되어 있고, 평판형상이 아닌 형상을 갖고 있다. 이와 같은 기판(10a)으로서는, 예를 들면, 플렉시블 회로 기판, 또는 금속 베이스 기판 등을 사용할 수 있다. 도 3(a)에서는, 플렉시블 회로 기판으로 이루어지는 기판(10a)을 하형(1)에 흡착함에 의해, 하형(1)의 형면에 따라 밀착시킨 예가 개시되어 있다. 제1 실장완료 기판(10)은, 기판(10a)의 일단이 경사 상방으로 연재된 후에 수평하게 연재되어 있는 개소에 기판 사이 접속용 패드(37)를 갖고 있다.
제2 실장완료 기판(20)은, 기판(20a)의 위치 결정구멍(21b)의 외측의 기판 사이 접속용 패드(82)와, 기판 사이 접속용 패드(82)상의 도전성 페이스트(27)를 구비하고 있다.
다음에, 도 3(a)∼(b)에 도시하는 바와 같이, 하형(1)과 상형(2)의 클로징을 행한다. 하형(1)과 상형(2)의 클로징이 완료된 상태에 있어서, 제2 실장완료 기판(20)의 기판 사이 접속용 패드(82)와, 제1 실장완료 기판(10)의 기판 사이 접속용 패드(37)가 도전성 페이스트(27)를 통하여 전기적으로 접속된 기판 사이 접속부(85)가 구성된다.
그 후, 도 3(b)∼(c)에 도시하는 바와 같이, 유동성 수지(49)를 더욱 가열함에 의해, 유동성 수지(49)를 경화시킨 고체상의 경화 수지(51)에 의해 전자 부품(칩(29, 40))을 밀봉한 후에, 하형(1)과 상형(2)과의 오프닝을 행한다. 이에 의해, 제1 실장완료 기판(10)과 제2 실장완료 기판(20)이 경화 수지(51)에 의해 접합된 밀봉완료 부재(밀봉완료 기판)(50)를 외부에 취출할 수 있다.
그 후, 예를 들면, 회전날을 사용하여, 도 3(c)의 우측에 파선으로 도시된 가상선(36)에 따라 밀봉완료 부재(50)를 절단한다. 밀봉완료 부재(50) 중 불필요 부분(53)이 제거된 부분(가상선(36)의 좌측의 부분)이, 회로 부품으로서 얻어진다. 도 3(c)의 좌단의 회로 부품의 부분이 외부 접속부(87)를 구성하고 있다. 도 3(c)의 우측에 파선으로 도시된 가상선(36)에 따라 밀봉완료 부재(50)를 절단하는 공정은, 밀봉완료 부재(50)를 추가 가공하는 공정에 상당한다.
실시 형태 2와 마찬가지로 실시 형태 3에서도, 밀봉완료 부재(50)가 제품으로서의 1개의 회로 부품에 상당하는 구성이 채용된다. 압축 성형을 사용하여 수지 밀봉하는 공정에서, 도 3(a)에 도시된 잉여 수지의 유로(84)와 잉여 수지의 수용부(83)가 형성되어 있지 않는 성형틀을 사용한다. 이에 의해, 도 3(c)에 도시된 불필요 부분(53)을 갖지 않는 밀봉완료 부재(도 3(c)에 도시된 밀봉완료 부재(50)에서의 불필요 부분(53)이 존재하지 않는 것)가 제조된다. 이 밀봉완료 부재가 제품으로서의 1개의 회로 부품에 상당한다. 이 경우에는, 도 3에 도시된 제2 실장완료 기판(20)의 우단(右端)의 부분이 불필요해지기 때문에, 밀봉완료 부재를 소형으로 할 수 있다.
실시 형태 3에서의 상기 이외의 설명은, 실시 형태 1 및 실시 형태 2와 마찬가지이기 때문에, 그 설명에 관해서는 생략한다.
이상과 같이 실시 형태에 관해 설명을 행하였지만, 상술한 각 실시 형태의 구성을 적절히 조합시키는 것도 당초부터 예정하고 있다.
각 실시 형태에서, 2장의 실장완료 기판의 사이를 수지 밀봉함에 의해, 1장의 실장완료 기판의 일방의 면(칩 등이 실장된 실장면)을 수지 밀봉하는 경우에 비교하여, 칩 등을 실장한 밀도를 2배로 할 수 있다. 예를 들면, 도 2(a)∼(d)에 도시된 제1 실장완료 기판(10)의 상면과 제2 실장완료 기판(20)의 하면 사이의 공간을 수지 밀봉함에 의해, 제1 실장완료 기판(10)을 사용하여 그 일방의 면을 수지 밀봉한 경우에 비교하여, 칩 등을 실장하는 밀도를 2배로 할 수 있다. 도 1에 도시된 바와 같이, 제2 실장완료 기판(20)의 상면에 칩 등을 실장하는 경우에는, 1장의 실장완료 기판의 일방의 면을 수지 밀봉하는 경우에 비교하여, 칩 등을 실장하는 밀도를 3배로 할 수 있다. 더하여 제1 실장완료 기판(10)의 하면에도 칩 등을 실장하는 경우에는, 1장의 실장완료 기판의 일방의 면을 수지 밀봉하는 경우에 비교하여, 칩 등을 실장하는 밀도를 4배로 할 수 있다.
각 실시 형태에서, 2장의 실장완료 기판에서의 타방의 면(2장의 실장완료 기판이 서로 대향하는 면이 아닌 비대향면)에, 기능부를 마련할 수 있다. 이에 의해, 회로 부품을 다기능화할 수 있다.
각 실시 형태에서, 밀봉재로서의 수지 재료로서, 수지 태블릿, 입상 수지 및 분상 수지 등의 고형 수지를 사용하는 경우와 액상 수지를 사용하는 경우를 설명하였다. 이들의 수지 재료외에, 겔(gel)상 수지 또는 페이스트(paste)상 수지를 사용하여도 좋다. 수지 재료로서, 에폭시 수지, 실리콘 수지 등의 열경화성 수지를 포함하는 수지 재료, 폴리아미드 수지 등의 열가소성 수지를 포함하는 수지 재료가 사용된다.
각 실시 형태에서, 캐비티(41)에서의 내측면과 경화 수지(51)를 용이하게 이형 시키기 위해, 하형(1)에서의 유동성 수지(49)가 채워지는 부분의 형면에 이형 필름을 흡착하여도 좋다. 이 이형 필름은, 캐비티(41)의 내저면과 제1 실장완료 기판(10)의 하면 사이의 간극에 유동성 수지(49)가 돌아 들어가 그 간극에 경화 수지의 수지 버르가 발생하는 것을, 억제한다. 상형(2)의 형면(도면에서는 하면)에 이형 필름을 흡착하여도 좋다. 이 이형 필름은, 상형(2)의 형면과 제2 실장완료 기판(20)의 상면 사이의 간극에 유동성 수지(49)가 돌아 들어가 그 간극에 경화 수지의 수지 버르가 발생하는 것을, 억제한다. 이형 필름을 사용하는 경우에는, 각 위치 결정 핀(11a, 21a)을 뾰족하게 하는 것이 바람직하다. 이에 의해, 이형 필름을 흡착하는 과정에서 각 위치 결정 핀(11a, 21a)의 선단이 이형 필름을 뚫어서, 제1 실장완료 기판(10), 제2 실장완료 기판(20)을 위치 결정할 수 있다.
금회 개시된 실시 형태는 모든 점에서 예시이고 제한적인 것이 아니라고 생각되어야 할 것이다. 본 발명의 범위는 상기한 설명이 아니라 청구의 범위에 의해 나타나고, 청구의 범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.
여기서 개시된 실시 형태는, 회로 부품의 제조 방법 및 회로 부품에 이용할 수 있고, 특히, 2장의 기판의 서로를 마주 보는 각각의 면상에 전자 부품 등의 부품이 실장된 회로 부품의 제조 방법 및 회로 부품에 알맞게 이용할 수 있다.
1 : 하형
1a : 저부
2 : 상형
10 : 제1 실장완료 기판
10a : 기판
11 : 위치 결정부
11a : 위치 결정 핀(볼록부)
11b : 위치 결정구멍(오목부)
20 : 제2 실장완료 기판
20a : 기판
21 : 위치 결정부
21a : 위치 결정 핀(볼록부)
21b : 위치 결정구멍(오목부)
22 : 위치 결정부
22a : 커넥터용 패드
22b : 센서용 패드
23 : 범프
24 : 커넥터(신호 수수부)
25a, 25b : 캐비티
26 : 기판 사이 접속용 패드(제2 기판 사이 접속용 패드)
27 : 도전성 페이스트(도전성 재료)
28 : 칩용 패드
28a : 범프
29 : 칩
30 : 기능부
31a, 31b, 31c : 흡인구멍
32 : 센서 칩
33 : 범프
34 : 언더필제
35 : 접속용 부재
36 : 가상선
37 : 기판 사이 접속용 패드(제1 기판 사이 접속용 패드)
38 : 칩용 패드
39 : 범프
40 : 칩
41 : 캐비티
42 : 기능부
43 : 게이트
44 : 러너
45 : 컬
46 : 포트
47 : 수지 태블릿
48 : 플런저
49 : 유동성 수지
50 : 밀봉완료 부재
51 : 경화 수지
53 : 불필요 부분
61 : 입상 수지
62 : 와이어
63 : 회전날
71 : 스테이지
72 : 홈
73 : 회로 부품
82 : 기판 사이 접속용 패드
83 : 수용부
84 : 유로
85 : 기판 사이 접속부
87 : 외부 접속부

Claims (12)

  1. 일방의 면에 제1 전자 부품이 실장된 제1 실장완료 기판과, 일방의 면에 제2 전자 부품이 실장된 제2 실장완료 기판을 갖는 회로 부품의 제조 방법으로서,
    상기 제1 실장완료 기판의 타방의 면이 제1 형의 형면에 배치되도록, 상기 제1 형의 형면에 상기 제1 실장완료 기판을 설치하는 공정과,
    상기 제2 실장완료 기판의 타방의 면이 제2 형의 형면에 배치되도록, 상기 제1 형의 상기 형면에 서로 대향하는 상기 제2 형의 상기 형면에 상기 제2 실장완료 기판을 설치하는 공정과,
    상기 제1 형과 상기 제2 형을 포함하는 성형틀에 밀봉재를 공급하는 공정과,
    상기 제1 형과 상기 제2 형의 클로징을 하는 공정과,
    상기 제1 형과 상기 제2 형의 클로징을 하는 공정의 후에, 상기 제1 실장완료 기판의 상기 일방의 면과 상기 제2 실장완료 기판의 상기 일방의 면 사이의 공간에서, 상기 밀봉재로부터 생성된 유동성 수지를 경화시켜서 경화 수지를 성형하는 공정과,
    상기 경화 수지에 의해 상기 제1 전자 부품과 상기 제2 전자 부품을 수지 밀봉하는 공정과,
    상기 제1 전자 부품과 상기 제2 전자 부품이 수지 밀봉된 밀봉완료 부재를 취출하는 공정을 포함하고,
    상기 제1 실장완료 기판과 상기 제2 실장완료 기판의 적어도 일방에는, 상기 회로 부품과 상기 회로 부품의 외부와의 사이에서 전기 신호의 수수를 행하는 신호 수수부가 마련되고,
    상기 제1 실장완료 기판을 설치하는 공정에서 상기 제1 형의 오목부 또는 볼록부과 상기 제1 실장완료 기판의 볼록부 또는 오목부를 감합시킴에 의한 위치 결정, 및, 상기 제2 실장완료 기판을 설치하는 공정에서 상기 제2 형의 오목부 또는 볼록부과 상기 제2 실장완료 기판의 볼록부 또는 오목부를 감합시킴에 의한 위치 결정의 적어도 일방을 행하는 것을 특징으로 하는 회로 부품의 제조 방법.
  2. 제1항에 있어서,
    상기 클로징을 하는 공정 전에, 상기 밀봉재를 공급하는 공정을 행하고,
    상기 클로징을 하는 공정의 후로서 상기 경화 수지를 성형하는 공정 전에, 상기 제1 실장완료 기판의 상기 일방의 면과 상기 제2 실장완료 기판의 상기 일방의 면 사이의 공간에 상기 공간의 외부로부터 상기 유동성 수지를 유입하는 것을 특징으로 하는 회로 부품의 제조 방법.
  3. 제1항에 있어서,
    상기 클로징을 하는 공정 전에, 상기 밀봉재를 공급하는 공정을 행하고,
    상기 밀봉재를 공급하는 공정에서, 상기 제1 실장완료 기판의 상기 일방의 면의 위와 상기 제2 실장완료 기판의 상기 일방의 면의 위 중 적어도 어느 일방에 상기 밀봉재를 공급하는 것을 특징으로 하는 회로 부품의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 밀봉완료 부재를 추가 가공하는 공정을 또한 포함하는 것을 특징으로 하는 회로 부품의 제조 방법.
  5. 제1항에 있어서,
    상기 제1 실장완료 기판의 상기 일방의 면이 갖는 제1 기판 사이 접속용 패드에 상기 제1 실장완료 기판의 상기 일방의 면부터 돌출하는 접속용 부재가 마련된, 상기 제1 실장완료 기판을 준비하는 공정과,
    상기 제2 실장완료 기판의 상기 일방의 면이 갖는 제2 기판 사이 접속용 패드에 도전성 재료가 마련된, 상기 제2 실장완료 기판을 준비하는 공정을 포함하고,
    상기 제1 형과 상기 제2 형의 클로징을 하는 공정에서, 상기 접속용 부재와 상기 제2 기판 사이 접속용 패드가 접촉하고,
    상기 유동성 수지가 경화하는 온도에서 상기 도전성 재료는 연화하는 특성을 가지며,
    상기 경화 수지를 성형하는 공정에서 상기 도전성 재료가 연화한 후에 경화하는 것을 특징으로 하는 회로 부품의 제조 방법.
  6. 제1항에 있어서,
    상기 제1 실장완료 기판의 상기 일방의 면이 갖는 제1 기판 사이 접속용 패드에 상기 제1 실장완료 기판의 상기 일방의 면부터 돌출하는 접속용 부재가 마련된, 상기 제1 실장완료 기판을 준비하는 공정과,
    상기 제2 실장완료 기판의 상기 일방의 면에 제2 기판 사이 접속용 패드가 마련된, 상기 제2 실장완료 기판을 준비하는 공정을 포함하고,
    상기 경화 수지를 성형하는 공정에서, 상기 유동성 수지를 경화시켜서 상기 경화 수지를 성형할 때에 발생하는 압축 응력이 상기 접속용 부재를 상기 제2 기판 사이 접속용 패드에 꽉누름에 의해, 상기 접속용 부재와 상기 제2 기판 사이 접속용 패드를 전기적으로 접속하는 것을 특징으로 하는 회로 부품의 제조 방법.
  7. 제1 실장완료 기판과 제2 실장완료 기판을 갖는 회로 부품으로서,
    일방의 면을 갖는 상기 제1 실장완료 기판과,
    상기 제1 실장완료 기판의 상기 일방의 면에 서로 대향하는 일방의 면을 갖는 상기 제2 실장완료 기판과,
    상기 제1 실장완료 기판의 상기 일방의 면에 실장된 제1 전자 부품과,
    상기 제2 실장완료 기판의 상기 일방의 면에 실장된 제2 전자 부품과,
    상기 제1 실장완료 기판의 상기 일방의 면에 마련된 제1 기판 사이 접속용 패드와,
    상기 제1 실장완료 기판의 상기 일방의 면에서, 상기 제1 기판 사이 접속용 패드로부터 돌출하여 마련된 접속용 부재와,
    상기 제2 실장완료 기판의 상기 일방의 면에 마련된, 상기 제1 기판 사이 접속용 패드에 서로 대향하는 제2 기판 사이 접속용 패드와,
    상기 제1 실장완료 기판과 상기 제2 실장완료 기판의 적어도 일방에 마련된, 상기 회로 부품과 상기 회로 부품의 외부와의 사이에서 전기 신호의 수수를 행하는 신호 수수부와,
    상기 제1 실장완료 기판의 상기 일방의 면과 상기 제2 실장완료 기판의 상기 일방의 면 사이의 공간에 마련된 경화 수지와,
    상기 제1 실장완료 기판의 타방의 면과 상기 제2 실장완료 기판의 타방의 면의 적어도 일방에 마련된, 상기 경화 수지를 성형할 때에 사용되는 제1 형과 제2 형의 적어도 일방에 대한 위치 결정에 사용된 볼록부 또는 오목부를 갖는 밀봉완료 부재에서의, 적어도 일부분에 형성된 피가공면을 포함하고,
    적어도 상기 제1 전자 부품과 상기 제2 전자 부품과 상기 제1 기판 사이 접속용 패드와 상기 접속용 부재와 상기 제2 기판 사이 접속용 패드가, 상기 경화 수지에 의해 수지 밀봉되고,
    상기 제1 기판 사이 접속용 패드와 상기 제2 기판 사이 접속용 패드가 상기 접속용 부재에 의해 전기적으로 접속되는 것을 특징으로 하는 회로 부품.
  8. 제7항에 있어서,
    상기 접속용 부재와 상기 제2 기판 사이 접속용 패드가 직접적으로 접촉함에 의해, 또는, 상기 접속용 부재와 상기 제2 기판 사이 접속용 패드가 도전성 재료를 통하여 간접적으로 접촉함에 의해, 상기 제1 기판 사이 접속용 패드와 상기 제2 기판 사이 접속용 패드가 전기적으로 접속되는 것을 특징으로 하는 회로 부품.
  9. 제7항에 있어서,
    상기 접속용 부재와 상기 제2 기판 사이 접속용 패드가 직접적으로 접촉한 상태에서, 상기 유동성 수지를 경화시켜서 상기 경화 수지를 성형할 때에 발생하는 압축 응력이 상기 접속용 부재를 상기 제2 기판 사이 접속용 패드에 꽉누름에 의해, 상기 제1 기판 사이 접속용 패드와 상기 접속용 부재와 상기 제2 기판 사이 접속용 패드가 전기적으로 접속되는 것을 특징으로 하는 회로 부품.
  10. 제7항에 있어서,
    상기 제1 실장완료 기판의 상기 타방의 면과 상기 제2 실장완료 기판의 상기 타방의 면의 적어도 일방에 마련되어 특정한 기능을 갖는 기능부를 포함하는 것을 특징으로 하는 회로 부품.
  11. 제7항에 있어서,
    상기 신호 수수부는 커넥터 및 케이블의 적어도 일방을 포함하는 것을 특징으로 하는 회로 부품.
  12. 제7항에 있어서,
    상기 신호 수수부는 무선 통신용 IC를 포함하는 것을 특징으로 하는 회로 부품.
KR1020170166503A 2017-01-13 2017-12-06 회로 부품의 제조 방법 및 회로 부품 Ceased KR20180083789A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017004186A JP2018113399A (ja) 2017-01-13 2017-01-13 回路部品の製造方法および回路部品
JPJP-P-2017-004186 2017-01-13

Publications (1)

Publication Number Publication Date
KR20180083789A true KR20180083789A (ko) 2018-07-23

Family

ID=62893671

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170166503A Ceased KR20180083789A (ko) 2017-01-13 2017-12-06 회로 부품의 제조 방법 및 회로 부품

Country Status (4)

Country Link
JP (1) JP2018113399A (ko)
KR (1) KR20180083789A (ko)
CN (1) CN108321092B (ko)
TW (1) TWI658518B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11621181B2 (en) * 2020-05-05 2023-04-04 Asmpt Singapore Pte. Ltd. Dual-sided molding for encapsulating electronic devices
CN111883516A (zh) * 2020-07-24 2020-11-03 青岛歌尔智能传感器有限公司 集成模组的封装结构及其封装方法、以及电子设备
JP2022046921A (ja) * 2020-09-11 2022-03-24 セイコーエプソン株式会社 電子デバイスの製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015076547A (ja) 2013-10-10 2015-04-20 株式会社デンソー 電子装置およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060272150A1 (en) * 2003-07-03 2006-12-07 Syuuji Eguchi Module and method for fabricating the same
JP5187065B2 (ja) * 2008-08-18 2013-04-24 株式会社デンソー 電子制御装置の製造方法及び電子制御装置
JP2010192810A (ja) * 2009-02-20 2010-09-02 Epson Toyocom Corp 電子デバイスの製造方法および電子デバイス
TW201138582A (en) * 2010-04-23 2011-11-01 Meiko Electronics Co Ltd Substrate with built-in components, multilayer substrate using the same, and manufacturing method of substrate with built-in components
JP6299878B2 (ja) * 2014-10-07 2018-03-28 株式会社村田製作所 高周波通信モジュール及び高周波通信装置
JP6444707B2 (ja) * 2014-11-28 2018-12-26 Ｔｏｗａ株式会社 電子部品、その製造方法及び製造装置
JP6400509B2 (ja) * 2015-02-27 2018-10-03 Ｔｏｗａ株式会社 電子部品の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015076547A (ja) 2013-10-10 2015-04-20 株式会社デンソー 電子装置およびその製造方法

Also Published As

Publication number Publication date
CN108321092B (zh) 2021-04-06
TW201826411A (zh) 2018-07-16
JP2018113399A (ja) 2018-07-19
CN108321092A (zh) 2018-07-24
TWI658518B (zh) 2019-05-01

Similar Documents

Publication Publication Date Title
JP3277996B2 (ja) 回路装置、その製造方法
JP3866178B2 (ja) Ｉｃカード
KR101847691B1 (ko) 전자 부품의 제조 방법 및 제조 장치
US6498055B2 (en) Semiconductor device, method of manufacturing semiconductor device, resin molding die, and semiconductor manufacturing system
CN102097339B (zh) 半导体器件及其制造方法
KR101827807B1 (ko) 반도체 패키지의 제조 방법
CN102339763B (zh) 装配集成电路器件的方法
KR101928681B1 (ko) 전력용 반도체 장치 및 그 제조 방법
US20080157329A1 (en) Electronic component contained substrate
JP6400509B2 (ja) 電子部品の製造方法
KR20160012589A (ko) 인터포저 기판을 갖는 반도체 패키지 적층 구조체
US9082607B1 (en) Molded leadframe substrate semiconductor package
JP4075204B2 (ja) 積層型半導体装置
KR20180083789A (ko) 회로 부품의 제조 방법 및 회로 부품
JP4108701B2 (ja) Ｉｃカードの製造方法
JP3514101B2 (ja) 半導体装置及びその製造方法並びに電子機器
US20060273467A1 (en) Flip chip package and method of conducting heat therefrom
KR20080074468A (ko) 초음파를 이용한 반도체 칩의 표면실장방법
US8822836B2 (en) Bonding sheet, electronic circuit device and its manufacturing method
CN222653958U (zh) 功率器件及塑封模具
JP4634436B2 (ja) Ｉｃカードの製造方法
JPH1092967A (ja) 底面突起状端子配列型集積回路装置及びその製造方法
JPH10289925A (ja) 半導体装置及び半導体装置の製造方法
JP2003179187A (ja) 半導体装置の製造方法および半導体装置の実装方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20171206

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20180618

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20171206

Comment text: Patent Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190718

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20200130

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20200629

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20200130

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

Patent event date: 20190718

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I