JP5187065B2 - 電子制御装置の製造方法及び電子制御装置 - Google Patents
電子制御装置の製造方法及び電子制御装置 Download PDFInfo
- Publication number
- JP5187065B2 JP5187065B2 JP2008210115A JP2008210115A JP5187065B2 JP 5187065 B2 JP5187065 B2 JP 5187065B2 JP 2008210115 A JP2008210115 A JP 2008210115A JP 2008210115 A JP2008210115 A JP 2008210115A JP 5187065 B2 JP5187065 B2 JP 5187065B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- connector
- circuit
- hole
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
(第1実施形態)
図1は、本発明の第1実施形態に係る電子制御装置の概略構成を示す断面図である。図2は、貫通基板の概略構成を示す平面図である。
次に、本発明の第2実施形態を、図8〜図13に基づいて説明する。図8は、第2実施形態に係る電子制御装置の概略構成を示す断面図である。図9は、貫通基板の概略構成を示す平面図である。図9においては、便宜上、封止樹脂部50を破線で示し、貫通基板11における除去部位を二点差線で示している。図10は、電子制御装置の製造工程のうち、貫通基板の準備工程を示す断面図である。図11は、電子制御装置の製造工程のうち、コネクタ実装工程を示す断面図である。図12は、電子制御装置の製造工程のうち、回路基板実装工程を示す断面図である。図13は、電子制御装置の製造工程のうち、モールド工程を示す断面図である。
次に、本発明の第3実施形態を、図15及び図16に基づいて説明する。図15は、第3実施形態に係る電子制御装置の概略構成を示す断面図である。図16は、電子制御装置の製造工程のうち、モールド工程を示す断面図である。
11・・・貫通基板
12・・・素子
12a・・・発熱素子
14・・・貫通孔
19・・・回路基板
30・・・コネクタ
30a・・・突出部位
30b・・・露出部位
31・・・端子
32・・・ハウジング
50・・・封止樹脂部
100・・・電子制御装置
Claims (20)
- 素子が実装されて基板に構成された回路と、ハウジングに保持されたコネクタの端子とを電気的に接続し、前記回路との接続部を含む前記端子における回路側の露出部位、及び、前記端子との接続部を含む前記回路を、封止樹脂によって封止してなる電子制御装置の製造方法であって、
前記基板として、一表面のみに前記素子が実装され、前記素子の実装部位とは異なる部位に貫通孔を有する貫通基板を準備する準備工程と、
相手方コネクタとの嵌合部位が前記貫通基板における素子実装面の裏面側に突出するように前記コネクタを前記貫通孔に挿入して、前記ハウジングの外面と前記貫通基板との対向部位の少なくとも一部を、前記貫通孔を取り囲むように環状に接着固定した後、前記貫通孔を介して露出する前記端子における回路側の露出部位と前記回路とを電気的に接続して、前記貫通基板を含む前記基板と前記コネクタとを1つの構造体とする実装工程と、
トランスファー成形機、若しくは、コンプレッション成形機を構成する一対の金型の一方に前記構造体を配置した後、一対の前記金型を型締めして加圧し、前記貫通基板の素子形成面側を、前記素子及び前記貫通孔を介して露出する前記コネクタの部位を含むように前記封止樹脂により被覆し、前記端子における回路側の露出部位、及び、前記回路を封止するモールド工程と、を備え、
前記準備工程では、前記実装工程後の状態で、前記貫通基板の厚さ方向に略垂直な方向において、前記コネクタのハウジングに隣接してその周囲を前記貫通基板が取り囲むように、所定位置に前記貫通孔を有する前記貫通基板を準備し、
前記モールド工程では、前記貫通基板における素子実装面の裏面側の金型として、前記コネクタの突出部位に対応した凹部を有し、前記貫通基板の裏面における前記凹部の開口周囲部位に対向する部位と接触する金型を用い、
前記コネクタのハウジングは、前記貫通孔に挿入される挿入部と、該挿入部の一端に連結され、前記貫通基板の素子実装面における貫通孔周囲に係止する鍔部とを有し、
前記実装工程では、前記鍔部が前記貫通基板の素子実装面における貫通孔周囲に係止するように、前記コネクタを、前記挿入部を先頭として前記貫通基板の素子実装面側から前記貫通孔に挿入することを特徴とする電子制御装置の製造方法。 - 前記実装工程では、少なくとも前記鍔部と前記貫通基板の素子実装面との対向部位を、前記貫通孔を取り囲むように接着固定することを特徴とする請求項1に記載の電子制御装置の製造方法。
- 前記モールド工程では、一対の前記金型に複数の前記構造体を配置し、前記封止樹脂により一括封止して1つの集合体とし、
前記モールド工程後、前記集合体を任意の個数の前記構造体を含む大きさで切り離す分離工程を備えることを特徴とする請求項1又は請求項2に記載の電子制御装置の製造方法。 - 素子が実装されて基板に構成された回路と、ハウジングに保持されたコネクタの端子とを電気的に接続し、前記回路との接続部を含む前記端子における回路側の露出部位、及び、前記端子との接続部を含む前記回路を、封止樹脂によって封止してなる電子制御装置の製造方法であって、
前記基板として、一表面のみに前記素子が実装され、前記素子の実装部位とは異なる部位に貫通孔を有する貫通基板を準備する準備工程と、
相手方コネクタとの嵌合部位が前記貫通基板における素子実装面の裏面側に突出するように前記コネクタを前記貫通孔に挿入して、前記ハウジングの外面と前記貫通基板との対向部位の少なくとも一部を、前記貫通孔を取り囲むように環状に接着固定した後、前記貫通孔を介して露出する前記端子における回路側の露出部位と前記回路とを電気的に接続して、前記貫通基板を含む前記基板と前記コネクタとを1つの構造体とする実装工程と、
トランスファー成形機、若しくは、コンプレッション成形機を構成する一対の金型の一方に前記構造体を配置した後、一対の前記金型を型締めして加圧し、前記貫通基板の素子形成面側を、前記素子及び前記貫通孔を介して露出する前記コネクタの部位を含むように前記封止樹脂により被覆し、前記端子における回路側の露出部位、及び、前記回路を封止するモールド工程と、を備え、
前記準備工程では、前記実装工程後の状態で、前記貫通基板の厚さ方向に略垂直な方向において、前記コネクタのハウジングに隣接してその周囲を前記貫通基板が取り囲むように、所定位置に前記貫通孔を有する前記貫通基板を準備し、
前記モールド工程では、前記貫通基板における素子実装面の裏面側の金型として、前記コネクタの突出部位に対応した凹部を有し、前記貫通基板の裏面における前記凹部の開口周囲部位に対向する部位と接触する金型を用いるとともに、一対の前記金型に複数の前記構造体を配置し、前記封止樹脂により一括封止して1つの集合体とし、
前記モールド工程後、前記集合体を任意の個数の前記構造体を含む大きさで切り離す分離工程を備えることを特徴とする電子制御装置の製造方法。 - 前記基板として、前記回路を構成する配線を有し、前記素子が実装された回路基板と、一表面のみに前記素子としての発熱素子が実装された金属板とを有し、
前記準備工程では、前記金属板のみを前記貫通基板とし、
前記モールド工程では、前記回路基板全体を前記封止樹脂によって被覆することを特徴とする請求項1〜4いずれか1項に記載の電子制御装置の製造方法。 - 素子が実装されて基板に構成された回路と、ハウジングに保持されたコネクタの端子とを電気的に接続し、前記回路との接続部を含む前記端子における回路側の露出部位、及び、前記端子との接続部を含む前記回路を、封止樹脂によって封止してなる電子制御装置の製造方法であって、
前記基板として、一表面のみに前記素子が実装され、前記素子の実装部位とは異なる部位に貫通孔を有する貫通基板を準備する準備工程と、
相手方コネクタとの嵌合部位が前記貫通基板における素子実装面の裏面側に突出するように前記コネクタを前記貫通孔に挿入して、前記ハウジングの外面と前記貫通基板との対向部位の少なくとも一部を、前記貫通孔を取り囲むように環状に接着固定した後、前記貫通孔を介して露出する前記端子における回路側の露出部位と前記回路とを電気的に接続して、前記貫通基板を含む前記基板と前記コネクタとを1つの構造体とする実装工程と、
トランスファー成形機、若しくは、コンプレッション成形機を構成する一対の金型の一方に前記構造体を配置した後、一対の前記金型を型締めして加圧し、前記貫通基板の素子形成面側を、前記素子及び前記貫通孔を介して露出する前記コネクタの部位を含むように前記封止樹脂により被覆し、前記端子における回路側の露出部位、及び、前記回路を封止するモールド工程と、を備え、
前記基板として、前記回路を構成する配線を有し、前記素子が実装された回路基板と、一表面のみに前記素子としての発熱素子が実装された金属板とを有し、
前記準備工程では、前記金属板のみを前記貫通基板とするとともに、前記実装工程後の状態で、前記貫通基板の厚さ方向に略垂直な方向において、前記コネクタのハウジングに隣接してその周囲を前記貫通基板が取り囲むように、所定位置に前記貫通孔を有する前記貫通基板を準備し、
前記モールド工程では、前記貫通基板における素子実装面の裏面側の金型として、前記コネクタの突出部位に対応した凹部を有し、前記貫通基板の裏面における前記凹部の開口周囲部位に対向する部位と接触する金型を用いるとともに、前記回路基板全体を前記封止樹脂によって被覆することを特徴とする電子制御装置の製造方法。 - 前記基板として、2つの前記金属板を有し、
前記実装工程では、一方の前記金属板にメス型の前記コネクタを接着固定し、他方の前記金属板に前記メス型と対をなすオス型の前記コネクタを接着固定した後、2つの前記金属板の素子実装面が相対し、前記金属板の間に前記回路基板が配置されるように前記構造体を形成することを特徴とする請求項5又は請求項6に記載の電子制御装置の製造方法。 - 前記モールド工程後、メス型の前記コネクタとオス型の前記コネクタとを連結して、モールドした複数の前記構造体を、1つの多層構造体とするスタック工程を備えることを特徴とする請求項7に記載の電子制御装置の製造方法。
- 前記モールド工程では、前記貫通基板の裏面側の金型として、前記貫通基板の裏面に接触して前記貫通基板の裏面全体を前記封止樹脂から露出させる金型を用いることを特徴とする請求項1〜8いずれか1項に記載の電子制御装置の製造方法。
- 前記モールド工程では、前記貫通基板の裏面側の金型として、前記加圧時においても、前記コネクタの突出部位と離反する前記凹部を有した金型を用いることを特徴とする請求項1〜9いずれか1項に記載の電子制御装置の製造方法。
- 前記基板として、前記回路を構成する配線を有し、一表面のみに前記素子が実装された1つの回路基板のみを有し、
前記回路基板を前記貫通基板とすることを特徴とする請求項1〜4いずれか1項に記載の電子制御装置の製造方法。 - 回路を構成する素子が実装された基板と、
端子がハウジングに保持されたコネクタと、
前記回路との接続部を含む前記端子における回路側の露出部位及び前記端子との接続部を含む前記回路を被覆する封止樹脂部と、を備えた電子制御装置であって、
前記基板として、一表面のみに前記素子が実装され、前記素子の実装部位とは異なる部位に貫通孔を有する貫通基板を含み、
前記コネクタは、前記貫通孔に挿入されて前記貫通基板における素子実装面の裏面側に突出された、相手方コネクタとの嵌合部位を含む突出部位を有し、前記貫通基板の厚さ方向に略垂直な方向において、前記ハウジングに隣接してその周囲に前記貫通基板が位置するとともに、前記ハウジングの外面と前記貫通基板との対向部位の少なくとも一部が、前記貫通孔を取り囲むように環状に接着固定され、
前記封止樹脂部は、前記貫通孔から露出された前記コネクタの部位及び前記回路を含んで前記貫通基板の素子実装面を覆うように配置され、前記コネクタの突出部位及び前記貫通基板の裏面における前記コネクタの突出部位に隣接する周囲部位を含む部位が、前記封止樹脂部から露出され、
前記コネクタのハウジングは、前記貫通孔に挿入された挿入部と、該挿入部の一端に連結され、前記貫通基板の素子実装面における貫通孔周囲に係止された鍔部とを有することを特徴とする電子制御装置。 - 前記鍔部と前記貫通基板の素子実装面との対向部位が、前記貫通孔を取り囲むように接着固定されていることを特徴とする請求項12に記載の電子制御装置。
- 前記基板として、前記回路を構成する配線を有し、一表面のみに前記素子が実装された回路基板のみを有し、
前記回路基板が前記貫通基板とされていることを特徴とする請求項12又は請求項13に記載の電子制御装置。 - 前記基板として、前記回路を構成する配線を有し、前記素子が実装された回路基板と、一表面のみに前記素子としての発熱素子が実装された金属板とを有し、
前記金属板のみが前記貫通基板とされ、
前記回路基板全体が、前記封止樹脂部によって被覆されていることを特徴とする請求項12又は請求項13に記載の電子制御装置。 - 回路を構成する素子が実装された基板と、
端子がハウジングに保持されたコネクタと、
前記回路との接続部を含む前記端子における回路側の露出部位及び前記端子との接続部を含む前記回路を被覆する封止樹脂部と、を備えた電子制御装置であって、
前記基板として、一表面のみに前記素子が実装され、前記素子の実装部位とは異なる部位に貫通孔を有する貫通基板を含み、
前記コネクタは、前記貫通孔に挿入されて前記貫通基板における素子実装面の裏面側に突出された、相手方コネクタとの嵌合部位を含む突出部位を有し、前記貫通基板の厚さ方向に略垂直な方向において、前記ハウジングに隣接してその周囲に前記貫通基板が位置するとともに、前記ハウジングの外面と前記貫通基板との対向部位の少なくとも一部が、前記貫通孔を取り囲むように環状に接着固定され、
前記封止樹脂部は、前記貫通孔から露出された前記コネクタの部位及び前記回路を含んで前記貫通基板の素子実装面を覆うように配置され、前記コネクタの突出部位及び前記貫通基板の裏面における前記コネクタの突出部位に隣接する周囲部位を含む部位が、前記封止樹脂部から露出され、
前記基板として、前記回路を構成する配線を有し、前記素子が実装された回路基板と、一表面のみに前記素子としての発熱素子が実装された金属板とを有し、
前記金属板のみが前記貫通基板とされ、
前記回路基板全体が、前記封止樹脂部によって被覆されていることを特徴とする電子制御装置。 - 前記基板として、2つの前記金属板を有し、
一方の前記金属板にはメス型の前記コネクタが接着固定され、他方の前記金属板には前記メス型と対をなすオス型の前記コネクタが接着固定されており、
2つの前記金属板は素子実装面が相対され、前記金属板の間に前記回路基板が配置されていることを特徴とする請求項15又は請求項16に記載の電子制御装置。 - 前記端子として、一端が回路基板側の回路と接続され、他端が金属板側の回路と接続された端子を有することを特徴とする請求項15〜17いずれか1項に記載の電子制御装置。
- 端子として、金属板側の回路のみと接続された第1端子と回路基板側の回路のみと接続された第2端子とを有し、第2端子のほうが、第1端子よりも断面積が大きいことを特徴とする請求項15〜17いずれか1項に記載の電子制御装置。
- 前記貫通基板の裏面全体が、前記封止樹脂部から露出されていることを特徴とする請求項12〜19いずれか1項に記載の電子制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008210115A JP5187065B2 (ja) | 2008-08-18 | 2008-08-18 | 電子制御装置の製造方法及び電子制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008210115A JP5187065B2 (ja) | 2008-08-18 | 2008-08-18 | 電子制御装置の製造方法及び電子制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010045315A JP2010045315A (ja) | 2010-02-25 |
JP5187065B2 true JP5187065B2 (ja) | 2013-04-24 |
Family
ID=42016432
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008210115A Expired - Fee Related JP5187065B2 (ja) | 2008-08-18 | 2008-08-18 | 電子制御装置の製造方法及び電子制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5187065B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG183517A1 (en) * | 2010-03-02 | 2012-10-30 | Sunstar Engineering Inc | Curable composition |
JP5687528B2 (ja) * | 2010-07-15 | 2015-03-18 | セイコーインスツル株式会社 | 電子回路基板、電子部品パッケージおよび電子回路基板の製造方法 |
JP2014007345A (ja) * | 2012-06-26 | 2014-01-16 | Denso Corp | 集積回路 |
JP6032096B2 (ja) * | 2013-03-28 | 2016-11-24 | 株式会社デンソー | 電子制御ユニット及びその製造方法 |
NL2011638C2 (en) * | 2013-10-18 | 2015-04-23 | Sencio B V | Integrated circuit package. |
JP2016115697A (ja) * | 2014-12-11 | 2016-06-23 | 株式会社デンソー | 電子装置 |
JP2017007170A (ja) * | 2015-06-19 | 2017-01-12 | アピックヤマダ株式会社 | モールド金型、樹脂モールド装置及び樹脂モールド方法 |
JP2018113399A (ja) * | 2017-01-13 | 2018-07-19 | Towa株式会社 | 回路部品の製造方法および回路部品 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02298060A (ja) * | 1989-05-12 | 1990-12-10 | Sanyo Electric Co Ltd | 混成集積回路装置 |
JP3884354B2 (ja) * | 2002-09-13 | 2007-02-21 | 株式会社日立製作所 | コネクタと電子部品の一体モールド構造を有する電気・電子モジュール |
WO2005004563A1 (ja) * | 2003-07-03 | 2005-01-13 | Hitachi, Ltd. | モジュール装置及びその製造方法 |
JP4475160B2 (ja) * | 2005-04-13 | 2010-06-09 | 株式会社デンソー | 電子装置の製造方法 |
JP2007157958A (ja) * | 2005-12-05 | 2007-06-21 | Denso Corp | 電子装置 |
-
2008
- 2008-08-18 JP JP2008210115A patent/JP5187065B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010045315A (ja) | 2010-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5187065B2 (ja) | 電子制御装置の製造方法及び電子制御装置 | |
CN104956547B (zh) | 车载用电子组件 | |
JP7053177B2 (ja) | 電子制御装置及び同製造方法 | |
US7294007B1 (en) | Electronics enclosure and method of fabricating an electronics enclosure | |
US7656674B2 (en) | Control module | |
US20050284658A1 (en) | Components with posts and pads | |
US20050040521A1 (en) | Relaxed tolerance flip chip assembly | |
JP2010040992A (ja) | 電子制御装置の製造方法とそのトランスファーモールド装置および電子制御装置 | |
JP2006294974A (ja) | 電子装置およびその製造方法 | |
JP7172338B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
WO2004112129A1 (ja) | 電子装置 | |
CN111316505B (zh) | 电路装置 | |
JP2009218804A (ja) | 半導体装置とこれを備えた通信機器及び電子機器 | |
JP5200870B2 (ja) | 部品内蔵モジュールの製造方法 | |
CN114695145A (zh) | 板级系统级封装方法及封装结构 | |
CN119422232A (zh) | 具有模制通孔和双侧压接插针的功率模块封装 | |
KR20160134685A (ko) | 전자 제어 모듈 및 그 제조 방법 | |
JPS63283136A (ja) | 回路基板の実装方法 | |
US10757310B1 (en) | Miniature image pickup module and manufacturing method thereof | |
JP2007317837A (ja) | 電子回路基板及び電子回路基板の製造方法 | |
JP2011096926A (ja) | 回路基板、コネクタおよび電子機器 | |
JPH10189655A (ja) | 配線基板、半導体装置及び電子部品の実装方法 | |
KR101699213B1 (ko) | 저 프로파일 전자 패키지 및 그 제조 방법 | |
EP2749155B1 (en) | Wiring board in which a component is mounted | |
JP2013513523A (ja) | 自動車に用いられる制御装置および自動車に用いられる制御装置を組み立てるための対応した方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101027 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121009 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121225 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130107 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160201 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160201 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |