[go: up one dir, main page]

KR20180076496A - 표시장치와 그의 제조방법 - Google Patents

표시장치와 그의 제조방법 Download PDF

Info

Publication number
KR20180076496A
KR20180076496A KR1020160180720A KR20160180720A KR20180076496A KR 20180076496 A KR20180076496 A KR 20180076496A KR 1020160180720 A KR1020160180720 A KR 1020160180720A KR 20160180720 A KR20160180720 A KR 20160180720A KR 20180076496 A KR20180076496 A KR 20180076496A
Authority
KR
South Korea
Prior art keywords
film
light emitting
spacer
bank
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020160180720A
Other languages
English (en)
Other versions
KR102748549B1 (ko
Inventor
김태경
임희철
강무찬
한규형
손중원
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160180720A priority Critical patent/KR102748549B1/ko
Publication of KR20180076496A publication Critical patent/KR20180076496A/ko
Application granted granted Critical
Publication of KR102748549B1 publication Critical patent/KR102748549B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H01L27/3246—
    • H01L27/3272—
    • H01L51/525—
    • H01L51/5253—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8428—Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H01L2227/323—
    • H01L2251/301—
    • H01L2251/558—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 뱅크로 수분이 침투하는 것을 방지할 수 있는 표시장치 및 그의 제조방법을 제공한다. 본 발명의 일 실시예에 따른 표시장치는 기판 상에 배치된 복수의 화소들, 복수의 화소들을 구획하는 뱅크, 뱅크 상에 배치되고, 복수의 패턴들로 이루어진 차단막, 및 차단막 상에 상기 차단막과 중첩되도록 배치된 스페이서를 포함한다.

Description

표시장치와 그의 제조방법{DISPLAY DEVICE AND METHOD FOR MANUFACTURING THEREOF}
본 발명은 표시장치와 그의 제조방법에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 이에 따라, 최근에는 액정표시장치(LCD: Liquid Crystal Display), 플라즈마표시장치(PDP: Plasma Display Panel), 유기발광표시장치(OLED: Organic Light Emitting Display)와 같은 여러가지 표시장치가 활용되고 있다.
표시장치들 중에서 유기발광표시장치는 자체발광형으로서, 액정표시장치(LCD)에 비해 시야각, 대조비 등이 우수하며, 별도의 백라이트가 필요하지 않아 경량 박형이 가능하며, 소비전력이 유리한 장점이 있다. 또한, 유기발광표시장치는 직류저전압 구동이 가능하고, 응답속도가 빠르며, 특히 제조비용이 저렴한 장점이 있다.
유기발광표시장치는 유기발광소자를 각각 포함하는 화소들, 및 화소들을 정의하기 위해 화소들을 구획하는 뱅크를 포함한다. 뱅크는 화소 정의막으로 역할을 할 수 있다. 유기발광소자는 애노드 전극, 정공 수송층(hole transporting layer), 유기발광층(organic light emitting layer), 전자 수송층(electron transporting layer), 및 캐소드 전극을 포함한다. 이 경우, 애노드 전극에 고전위 전압이 인가되고 캐소드 전극에 저전위 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 유기발광층으로 이동되며, 유기발광층에서 서로 결합하여 발광하게 된다.
유기발광소자는 외부의 수분, 산소와 같은 외적 요인에 의해 쉽게 열화가 일어나는 단점이 있다. 이를 방지하기 위하여, 유기발광표시장치는 외부의 수분, 산소가 유기발광소자에 침투되지 않도록 봉지막을 형성한다. 이때, 봉지막은 무기막을 포함함으로써, 유기발광층과 캐소드 전극에 산소 또는 수분이 침투되는 것을 방지한다.
이러한 봉지막은 유기발광소자를 덮도록 형성된다. 유기발광소자는 뱅크로 구획된 화소들 각각에 유기발광층을 도포하기 위하여 마스크를 사용할 수 있는데, 마스크가 뱅크를 손상시킬 수 있다. 손상된 뱅크 상에 봉지막을 이루는 무기막을 적층하는 경우, 손상된 영역에서 도 1에 도시된 바와 같이 무기막이 끊어진 형태를 가지는 심(seam)이 발행할 수 있다. 무기막 심(seam)이 발생하게 되면, 무기막 심(seam)을 통해 뱅크로 수분이 침투할 수 있다. 뱅크로 침투한 수분은 뱅크와 인접하게 형성된 유기발광층 및 캐소드 전극에까지 침투하여 산화시킴에 따라 유기발광소자에 열화가 발생한다.
본 발명은 뱅크로 수분이 침투하는 것을 방지할 수 있는 표시장치 및 그의 제조방법을 제공한다.
본 발명의 일 실시예에 따른 표시장치는 기판 상에 배치된 복수의 화소들, 복수의 화소들을 구획하는 뱅크, 뱅크 상에 배치되고, 복수의 패턴들로 이루어진 차단막, 및 차단막 상에 상기 차단막과 중첩되도록 배치된 스페이서를 포함한다.
본 발명의 다른 실시예에 따른 표시장치는 기판 상에 제1 전극을 형성하는 단계, 제1 전극의 가장자리를 덮도록 뱅크를 형성하는 단계, 뱅크 상에 차단막을 형성하는 단계, 및 차단막 상에 스페이서를 형성하는 단계를 포함한다.
본 발명의 실시예는 뱅크 상에 스페이서를 형성함으로써 스페이서에 의하여 유기발광층 증착시 마스크(FMM, Fine Metal Mask)가 지지될 수 있다. 이에 따라, 본 발명의 실시예는 뱅크가 마스크에 의하여 손상되는 것을 방지할 수 있다.
또한, 본 발명의 실시예는 뱅크와 스페이서 사이에 차단막을 형성함으로써 스페이서로 침투한 수분이 뱅크까지 전파되는 것을 차단할 수 있다. 이에 따라, 본 발명의 실시예는 뱅크와 접촉하는 유기발광층 및 캐소드 전극이 산화되는 것을 방지할 수 있고, 표시장치의 수율 및 신뢰성을 향상시킬 수 있다.
또한, 본 발명의 실시예는 차단막을 얇게 형성함으로써, 스트레스(stress)로 인하여 막이 들뜨는 것을 방지하는 동시에 공정 시간이 늘어나는 것을 방지할 수 있다.
도 1은 무기막에 심(seam)이 발생한 예를 보여주는 도면이다.
도 2는 본 발명의 일 실시예에 따른 표시장치를 보여주는 사시도이다.
도 3은 도 2의 제1 기판, 게이트 구동부, 소스 드라이브 IC, 연성필름, 회로보드, 및 타이밍 제어부를 보여주는 평면도이다.
도 4는 표시영역의 화소들의 일 예를 보여주는 평면도이다.
도 5는 도 4의 I-I'의 일 예를 보여주는 단면도이다.
도 6은 도 5의 A 영역의 확대도이다.
도 7은 본 발명의 일 실시예에 따른 표시장치의 제조방법을 설명하기 위한 흐름도이다.
도 8a 내지 도 8h는 본 발명의 일 실시예에 따른 표시장치의 제조방법을 설명하기 위한 단면도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
"X축 방향", "Y축 방향" 및 "Z축 방향"은 서로 간의 관계가 수직으로 이루어진 기하학적인 관계만으로 해석되어서는 아니 되며, 본 발명의 구성이 기능적으로 작용할 수 있는 범위 내에서보다 넓은 방향성을 가지는 것을 의미할 수 있다.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.
본 발명의 여러 실시 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 표시장치를 보여주는 사시도이다. 도 3은 도 2의 제1 기판, 게이트 구동부, 소스 드라이브 IC, 연성필름, 회로보드, 및 타이밍 제어부를 보여주는 평면도이다.
이하에서는, 본 발명의 일 실시예에 따른 표시장치가 유기발광표시장치(Organic Light Emitting Display)인 것을 중심으로 설명하였으나, 이에 한정되지 않는다. 즉, 본 발명의 일 실시예에 따른 표시장치는 유기발광표시장치뿐만 아니라, 액정표시장치(Liquid Crystal Display), 전계 방출 표시장치(Field Emission Display), 및 전기영동 표시장치(Electrophoresis display) 중 어느 하나로 구현될 수도 있다.
도 2 및 도 3을 참조하면, 본 발명의 일 실시예에 따른 표시장치(100)는 표시패널(110), 게이트 구동부(120), 소스 드라이브 집적회로(integrated circuit, 이하 "IC"라 칭함)(130), 연성필름(140), 회로보드(150), 및 타이밍 제어부(160)를 포함한다.
표시패널(110)은 제1 기판(111)과 제2 기판(112)을 포함한다. 제2 기판(112)은 봉지 기판일 수 있다. 제1 기판(111)은 플라스틱 필름(plastic film) 또는 유리 기판(glass substrate)일 수 있다. 제2 기판(112)은 플라스틱 필름, 유리 기판, 또는 봉지 필름일 수 있다.
제2 기판(112)과 마주보는 제1 기판(111)의 일면 상에는 게이트 라인들, 데이터 라인들, 및 화소들이 형성된다. 화소들은 게이트 라인들과 데이터 라인들의 교차 구조에 의해 정의되는 영역에 마련된다.
화소들 각각은 박막 트랜지스터와 제1 전극, 유기발광층, 및 제2 전극을 구비하는 유기발광소자를 포함할 수 있다. 화소들 각각은 박막 트랜지스터를 이용하여 게이트 라인으로부터 게이트 신호가 입력되는 경우 데이터 라인의 데이터 전압에 따라 유기발광소자에 소정의 전류를 공급한다. 이로 인해, 화소들 각각의 유기발광소자는 소정의 전류에 따라 소정의 밝기로 발광할 수 있다. 화소들 각각의 구조에 대한 설명은 도 4 및 도 5를 결부하여 후술한다.
표시패널(110)은 도 3과 같이 화소들이 형성되어 화상을 표시하는 표시영역(DA)과 화상을 표시하지 않는 비표시영역(NDA)으로 구분될 수 있다. 표시영역(DA)에는 게이트 라인들, 데이터 라인들, 및 화소들이 형성될 수 있다. 비표시영역(NDA)에는 게이트 구동부(120)와 패드들이 형성될 수 있다.
게이트 구동부(120)는 타이밍 제어부(160)로부터 입력되는 게이트 제어신호에 따라 게이트 라인들에 게이트 신호들을 공급한다. 게이트 구동부(120)는 표시패널(110)의 표시영역(DA)의 일측 또는 양측 바깥쪽의 비표시영역(DA)에 GIP(gate driver in panel) 방식으로 형성될 수 있다. 또는, 게이트 구동부(120)는 구동 칩으로 제작되어 연성필름에 실장되고 TAB(tape automated bonding) 방식으로 표시패널(110)의 표시영역(DA)의 일측 또는 양측 바깥쪽의 비표시영역(DA)에 부착될 수도 있다.
소스 드라이브 IC(130)는 타이밍 제어부(160)로부터 디지털 비디오 데이터와 소스 제어신호를 입력받는다. 소스 드라이브 IC(130)는 소스 제어신호에 따라 디지털 비디오 데이터를 아날로그 데이터전압들로 변환하여 데이터 라인들에 공급한다. 소스 드라이브 IC(130)가 구동 칩으로 제작되는 경우, COF(chip on film) 또는 COP(chip on plastic) 방식으로 연성필름(140)에 실장될 수 있다.
표시패널(110)의 비표시영역(NDA)에는 데이터 패드들과 같은 패드들이 형성될 수 있다. 연성필름(140)에는 패드들과 소스 드라이브 IC(130)를 연결하는 배선들, 패드들과 회로보드(150)의 배선들을 연결하는 배선들이 형성될 수 있다. 연성필름(140)은 이방성 도전 필름(antisotropic conducting film)을 이용하여 패드들 상에 부착되며, 이로 인해 패드들과 연성필름(140)의 배선들이 연결될 수 있다.
회로보드(150)는 연성필름(140)들에 부착될 수 있다. 회로보드(150)는 구동 칩들로 구현된 다수의 회로들이 실장될 수 있다. 예를 들어, 회로보드(150)에는 타이밍 제어부(160)가 실장될 수 있다. 회로보드(150)는 인쇄회로보드(printed circuit board) 또는 연성 인쇄회로보드(flexible printed circuit board)일 수 있다.
타이밍 제어부(160)는 회로보드(150)의 케이블을 통해 외부의 시스템 보드로부터 디지털 비디오 데이터와 타이밍 신호를 입력받는다. 타이밍 제어부(60)는 타이밍 신호에 기초하여 게이트 구동부(120)의 동작 타이밍을 제어하기 위한 게이트 제어신호와 소스 드라이브 IC(130)들을 제어하기 위한 소스 제어신호를 발생한다. 타이밍 제어부(160)는 게이트 제어신호를 게이트 구동부(120)에 공급하고, 소스 제어신호를 소스 드라이브 IC(130)들에 공급한다.
도 4는 표시영역의 화소들의 일 예를 보여주는 평면도이다. 도 4에서는 설명의 편의를 위해 화소들의 발광부들(RE, GE, BE), 뱅크(B), 차단막(BL) 및 스페이서(S)만을 도시하였다.
도 4를 참조하면, 표시영역(DA)은 발광 영역(EA)과 비발광 영역(NEA)을 포함한다. 발광 영역(EA)은 발광부들(RE, GE, BE)를 포함한다. 발광부들(RE, GE, BE) 각각은 애노드 전극에 해당하는 제1 전극, 유기발광층, 및 캐소드 전극에 해당하는 제2 전극이 순차적으로 적층되어 제1 전극으로부터의 정공과 제2 전극으로부터의 전자가 유기발광층에서 서로 결합되어 발광한다.
발광부들(RE, GE, BE)의 유기발광층은 적색 발광층, 녹색 발광층 및 청색 발광층을 포함할 수 있다. 구체적으로, 적색 발광부(RE)의 유기발광층은 적색 발광층으로 형성되어 적색 광을 발광한다. 녹색 발광부(GE)의 유기발광층은 녹색 발광층으로 형성되어 녹색 광을 발광한다. 청색 발광부(BE)의 유기발광층은 청색 발광층으로 형성되어 청색 광을 발광한다. 도 4에는 도시하고 있지 않지만, 백색 발광부를 더 포함할 수 있다. 백색 발광부의 유기발광층은 백색 발광층으로 형성되어 백색 광을 발광할 수 있다.
한편, 도 4에서 적색 발광부(RE)를 포함하는 적색 서브 화소, 녹색 발광부(GE)를 포함하는 녹색 서브 화소, 및 청색 발광부(BE)를 포함하는 청색 서브 화소는 하나의 단위 화소로 정의될 수 있다. 하지만, 본 발명의 실시예는 이에 한정되지 않으며, 적색 서브 화소, 녹색 서브 화소, 청색 서브 화소, 및 백색 발광부를 포함하는 백색 서브 화소가 하나의 단위 화소로 정의될 수 있다.
비발광 영역(NEA)은 뱅크(B), 차단막(BL) 및 스페이서(S)를 포함한다. 뱅크(B)는 비발광 영역(NEA)에 배치되어 발광부들(RE, GE, BE)을 구획한다. 이러한 뱅크(B)는 발광부들(RE, GE, BE) 사이에 배치되고 발광부들(RE, GE, BE) 각각의 제1 전극의 가장자리를 덮도록 형성될 수 있다.
스페이서(S)는 뱅크(B) 상에 돌출하여 배치되어, 발광부들(RE, GE, BE) 각각에 유기발광층을 증착시킬 때 마스크(FMM, Fine Metal Mask)를 지지한다. 스페이서(S)는 마스크를 지지함로써 뱅크(B)가 마스크에 의하여 손상되는 것을 방지할 수있다. 이러한 스페이서(S)는 모든 화소에 반드시 위치하는 것은 아니다. 스페이서(S)는 마스크의 하중 및 뱅크(B)와 스페이서(S) 사이의 거리를 고려하여 비발광 영역(NEA) 내에 어디에도 형성될 수 있다. 예컨대, 스페이서(S)는 서브 화소들 사이에 배치되거나 단위 화소들 사이에 배치될 수 있다.
도 4에서는 스페이서(S)의 단면을 사각형으로 도시하고 있으나, 이에 한정되지 않는다. 스페이서(S)는 원형, 타원형 또는 다각형의 단면을 가질 수도 있다.
차단막(BL)은 뱅크(B)와 스페이서(S) 사이에 배치되어 스페이서(S)로 침투한 수분이 뱅크(B)까지 침투하는 것을 차단한다. 차단막(BL)은 도 4에 도시된 바와 같이 스페이서(S)과 중첩되도록 배치되며, 형성 영역이 스페이서(S)의 형성 영역을 포함한다.
도 4에서는 차단막(BL)의 단면을 사각형으로 도시하고 있으나, 이에 한정되지 않는다. 차단막(BL)는 원형, 타원형 또는 다각형의 단면을 가질 수도 있다. 또한, 도 4에서는 차단막(BL)이 스페이서(S)와 단면의 형태가 동일한 것으로 도시하고 있으나, 이에 한정되지 않는다. 차단막(BL)과 스페이서(S)는 단면의 형태가 동일할 수도 있고, 서로 다를 수도 있다. 서로 다른 형태의 단면을 가지더라도, 차단막(BL)은 형성 영역 내에 스페이서(S)의 형성 영역을 포함하여야 한다.
도 5는 도 5는 도 4의 I-I'의 일 예를 보여주는 단면도이고, 도 6은 도 5의 A 영역의 확대도이다.
도 5를 참조하면, 제2 기판(112)과 마주보는 제1 기판(111)의 일면 상에는 버퍼막이 형성된다. 버퍼막은 투습에 취약한 제1 기판(111)을 통해 침투하는 수분으로부터 박막 트랜지스터(220)들과 유기발광소자(260)들을 보호하기 위해 제1 기판(111)의 일면 상에 형성된다. 버퍼막은 교번하여 적층된 복수의 무기막들로 이루어질 수 있다. 예를 들어, 버퍼막은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), SiON 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다. 버퍼막은 생략될 수 있다.
버퍼막 상에는 박막 트랜지스터(210)가 형성된다. 박막 트랜지스터(210)는 액티브층(211), 게이트전극(212), 소스전극(213) 및 드레인전극(214)을 포함한다. 도 5에서는 박막 트랜지스터(210)가 게이트전극(212)이 액티브층(211)의 상부에 위치하는 상부 게이트(탑 게이트, top gate) 방식으로 형성된 것을 예시하였으나, 이에 한정되지 않음에 주의하여야 한다. 즉, 박막 트랜지스터(210)들은 게이트전극(212)이 액티브층(211)의 하부에 위치하는 하부 게이트(보텀 게이트, bottom gate) 방식 또는 게이트전극(212)이 액티브층(211)의 상부와 하부에 모두 위치하는 더블 게이트(double gate) 방식으로 형성될 수 있다.
버퍼막 상에는 액티브층(211)이 형성된다. 액티브층(211)은 실리콘계 반도체 물질 또는 산화물계 반도체 물질로 형성될 수 있다. 버퍼막과 액티브층(211) 사이에는 액티브층(211)으로 입사되는 외부광을 차단하기 위한 차광층이 형성될 수 있다.
액티브층(211) 상에는 게이트 절연막(220)이 형성될 수 있다. 게이트 절연막(220)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
게이트 절연막(220) 상에는 게이트전극(212)과 게이트 라인이 형성될 수 있다. 게이트전극(212)과 게이트 라인은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
게이트전극(212)과 게이트 라인 상에는 층간 절연막(230)이 형성될 수 있다. 층간 절연막(230)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
층간 절연막(230) 상에는 소스전극(213), 드레인전극(214), 및 데이터 라인이 형성될 수 있다. 소스전극(213)과 드레인 전극(214) 각각은 게이트 절연막(220)과 층간 절연막(230)을 관통하는 콘택홀을 통해 액티브층(211)에 접속될 수 있다. 소스전극(213), 드레인전극(214), 및 데이터 라인은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
소스전극(223), 드레인전극(224), 및 데이터 라인 상에는 박막 트랜지스터(220)를 절연하기 위한 보호막(240)이 형성될 수 있다. 보호막(240)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
보호막(240) 상에는 박막 트랜지스터(210)로 인한 단차를 평탄하게 하기 위한 평탄화막(250)이 형성될 수 있다. 평탄화막(250)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
평탄화막(250) 상에는 유기발광소자(260)와 뱅크(270)이 형성된다. 유기발광소자(260)는 제1 전극(261), 유기발광층(262), 및 제2 전극(263)을 포함한다. 제1 전극(261)은 애노드 전극이고, 제2 전극(263)은 캐소드 전극일 수 있다.
제1 전극(261)은 평탄화막(250) 상에 형성될 수 있다. 제1 전극(261)은 보호막(240)과 평탄화막(250)을 관통하는 콘택홀을 통해 박막 트랜지스터(210)의 소스전극(223)에 접속된다. 제1 전극(261)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)과 같은 반사율이 높은 금속물질로 형성될 수 있다. APC 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu)의 합금이다.
뱅크(B)는 발광부들(RE, GE, BE)을 구획하기 위해 평탄화막(250) 상에서 제1 전극(261)의 가장자리를 덮도록 형성될 수 있다. 즉, 뱅크(B)는 발광부를 정의하는 역할을 한다. 또한, 뱅크(B)가 형성된 영역은 광을 발광하지 않으므로 비발광 영역으로 정의될 수 있다. 뱅크(B)는 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
스페이서(S)는 뱅크(B) 상에 형성될 수 있다. 스페이서(S)는 뱅크(B) 상에서 소정의 높이를 가지고 원형, 타원형 또는 다각형의 단면을 가지는 복수의 돌출 패턴들로 형성될 수 있다. 스페이서(S)는 후속 공정에서 마스크를 사용하여 유기발광층을 증착할 때 상기 마스크를 지지함으로써 마스크가 뱅크(B)를 손상시키는 것을 방지할 수 있다.
스페이서(S)는 마스크의 하중 및 뱅크(B)와 스페이서(S) 사이의 거리를 고려하여 비발광 영역(NEA) 내에 적절한 위치에 적절한 개수로 형성될 수 있다. 스페이서(S)는 복수의 서브 화소들 사이 또는 복수의 단위 화소들 사이에 배치될 수 있다. 이때, 스페이서(S)는 복수의 서브 화소들 사이 또는 복수의 단위 화소들 사이 모두 형성될 수 있으나, 이에 한정되지 않는다. 스페이서(S)는 복수의 서브 화소들 사이 또는 복수의 단위 화소들 사이 일부에 형성될 수도 있다.
이러한 스페이서(S)는 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
차단막(BL)은 뱅크(B)와 스페이서(S) 사이에 형성되어, 스페이서(S)로 침투한 수분이 뱅크(B)로 전파되는 것을 차단한다. 차단막(BL)은 스페이서(S)와 중첩되며, 원형, 타원형 또는 다각형의 단면을 가지는 복수의 패턴들로 형성될 수 있다. 이때, 차단막(BL)은 스페이서(S)의 하부 면적과 동일하거나 크게 형성될 수 있다. 이에 따라, 본 발명의 실시예에 따른 표시장치는 차단막(BL)에 의하여 뱅크(B)와 스페이서(S)가 분리될 수 있다. 뱅크(B)와 스페이서(S)는 사이에 형성된 차단막(BL)에 의하여 서로 접촉되지 않으므로, 스페이서(S)로 침투한 수분이 뱅크(B)로 전파되지 못한다.
구체적으로, 뱅크(B) 및 스페이서(S) 상에는 도 6에 도시된 바와 같이 무기막(271)이 형성될 수 있다. 무기막(271)은 증착시 2가지 경우에서 끊어진 형태를 가지는 심(seam)이 발생할 수 있다. 첫째, 뱅크(B)와 스페이서(S) 사이에 단차가 발생함에 따라, 단차에 의하여 스페이서(S)의 경계부에 무기막(271)의 심(seam)이 발생할 수 있다. 둘째, 스페이서(S) 상면이 마스크에 의하여 손상이 되어 이물이 형성됨에 따라, 이물에 의하여 스페이서(S)의 상면에 무기막(271)의 심(seam)이 발생할 수 있다. 수분은 무기막(271)이 끊어진 틈으로 침투하여 스페이서(S)까지 전파될 수 있고, 스페이서(S)에서 뱅크(B) 방향으로 전파될 수 있다. 그러나 본 발명의 실시예는 스페이서(S)와 뱅크(B) 사이에 차단막(BL)을 형성함에 따라 수분이 뱅크(B)까지 전파되는 것을 방지할 수 있다. 이에 따라, 본 발명의 실시예는 뱅크(B)와 접촉하는 유기발광층(262) 및 캐소드 전극(263)이 산화되는 것을 방지할 수 있다.
한편, 뱅크(B)와 접촉하는 유기발광층(262) 및 캐소드 전극(263)은 수분에 의하여 산화되면 발광부(RE, GE, BE)에서 광이 발광되지 않아 표시장치에 심각한 불량을 발생시킨다. 또한, 뱅크(B)는 유기물질로 형성되어 WVTR(Water Vapor Transmission Rate)값이 높다. 이와 같은 뱅크(B)는 수분 전파 속도가 빠르기 때문에 불량이 발생하는 발광부들이 빠르게 확산될 수 있다. 반면, 스페이서(S)와 접촉하는 캐소드 전극(263)은 비발광 영역(NEA)에 배치된 것이므로, 수분에 의하여 산화되더라도 발광부(RE, GE, BE)에 미치는 영향이 적다. 또한, 캐소드 전극(263)은 산화되는 속도가 느리기 때문에 발광 영역까지 산화되는데 오랜 시간이 걸릴 수 있다. 이에 따라, 본 발명의 실시예는 뱅크(B)와 접촉하는 유기발광층(262) 및 캐소드 전극(263)에 수분이 침투하는 것을 차단하는 구조를 보다 중요하게 고려한다.
이러한 차단막(BL)은 무기막으로서, 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물 또는 티타늄 산화물로 형성될 수 있다.
한편, 차단막(BL)은 봉지막(270)을 이루는 무기막들(271, 273) 보다 얇게 형성될 수 있으며, 구체적으로, 1㎛ 미만으로 얇게 형성될 수 있다. 차단막(BL)을 1㎛ 이상으로 형성하게 되면, 뱅크(B)와 스페이서(S) 사이의 단차가 커지므로, 무기막(271) 증착시 무기막(271) 심(seam)이 발생할 가능성이 높아진다. 또한, 무기막은 두께에 비례하여 공정 시간이 증가한다. 별도의 제조 공정으로 차단막(BL)을 형성함에 있어, 차단막(BL)을 두껍게 형성하게 되면 공정 시간이 늘어나게 되어 공정 생산성이 떨어진다. 이를 방지하기 위하여, 스페이서(S)와 뱅크(B) 사이에 형성된 차단막(BL)은 1㎛ 미만으로 얇은 것이 바람직하다. 또한, 차단막(BL)을 1㎛ 미만으로 얇게 형성함으로써 스트레스(stress)로 인하여 차단막(BL)이 들뜨는 것을 방지할 수 있다.
제1 전극(261)과 뱅크(B) 상에는 유기발광층(262)이 형성된다. 유기발광층(262)은 적색 발광층, 녹색 발광층 및 청색 발광층을 포함할 수 있다. 구체적으로, 유기발광층(262)은 적색 발광부(RE)와 대응되는 제1 전극(261) 상에 적색 광을 발광하는 적색 발광층이 형성될 수 있다. 유기발광층(262)은 녹색 발광부(GE)와 대응되는 제1 전극(261) 상에 녹색 광을 발광하는 녹색 발광층이 형성될 수 있다. 유기발광층(262)은 청색 발광부(BE)와 대응되는 제1 전극(261) 상에 청색 광을 발광하는 청색 발광층이 형성될 수 있다. 한편, 유기발광층(262)은 백색 광을 발광하는 백색 발광층을 더 포함할 수도 있다.
제2 전극(263)은 유기발광층(262) 상에 형성된다. 제2 전극(263)은 발광부들(RE, GE, BE)에 공통적으로 형성되는 공통층이다. 제2 전극(263)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 제2 전극(263) 상에는 캡핑층(capping layer)이 형성될 수 있다.
제2 전극(263) 상에는 봉지막(270)이 형성된다. 봉지막(270)은 유기발광층(262)과 제2 전극(263)에 산소 또는 수분이 침투되는 것을 방지하는 역할을 한다. 이를 위해, 봉지막(270)은 적어도 하나의 무기막과 적어도 하나의 유기막을 포함할 수 있다.
예를 들어, 봉지막(270)은 제1 무기막(271), 유기막(272), 및 제2 무기막(273)을 포함할 수 있다. 이 경우, 제1 무기막(271)은 제2 전극(263)을 덮도록 형성된다. 유기막(272)은 제1 무기막(271)을 덮도록 형성된다. 유기막(272)은 이물들(particles)이 제1 무기막(271)을 뚫고 유기발광층(262)과 제2 전극(263)에 투입되는 것을 방지하기 위해 충분한 두께로 형성되는 것이 바람직하다. 제2 무기막(273)은 유기막(272)을 덮도록 형성된다.
제1 및 제2 무기막들(271, 273) 각각은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물 또는 티타늄 산화물로 형성될 수 있다. 유기막(272)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin) 또는 폴리이미드 수지(polyimide resin)로 형성될 수 있다.
봉지막(270) 상에는 제1 내지 제3 컬러필터들(미도시)과 블랙 매트릭스(미도시)이 형성될 수 있다. 적색 발광부에는 적색 컬러필터가 형성되고, 청색 발광부에는 청색 컬러필터가 형성되며, 녹색 발광부에는 녹색 컬러필터가 형성될 수 있다.
제1 기판(111)의 봉지막(270)과 제2 기판(112)의 컬러필터들(미도시)은 접착층(미도시)을 이용하여 접착되며, 이로 인해 제1 기판(111)과 제2 기판(112)은 합착될 수 있다. 접착층(미도시)은 투명한 접착 레진일 수 있다.
도 7은 본 발명의 일 실시예에 따른 표시장치의 제조방법을 설명하기 위한 흐름도이고, 도 8a 내지 도 8h는 본 발명의 일 실시예에 따른 표시장치의 제조방법을 설명하기 위한 단면도들이다.
먼저, 제1 기판(111) 상에 표시 영역(DA)에 제1 전극(261)을 형성한다(S701).
도 8a와 같이 표시 영역(DA)에 제1 전극(261)을 형성한다. 보다 구체적으로, 제1 전극(261)을 형성하기 전에 제1 기판(111) 상에 박막 트랜지스터(210)를 형성할 수 있다. 제1 기판(111) 상에 버퍼막을 형성할 수 있다. 버퍼막은 투습에 취약한 제1 기판(111)을 통해 침투하는 수분으로부터 박막 트랜지스터(210)와 유기발광소자(260)를 보호하기 위한 것으로, 교번하여 적층된 복수의 무기막들로 이루어질 수 있다. 예를 들어, 버퍼막은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), SiON 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다. 버퍼막은 CVD법(Chemical Vapor Deposition)을 이용하여 형성될 수 있다.
그리고 나서, 버퍼막 상에 박막 트랜지스터의 액티브층(211)을 형성한다. 구체적으로, 스퍼터링법(Sputtering) 또는 MOCVD법(Metal Organic Chemical Vapor Deposition) 등을 이용하여 버퍼막 상의 전면에 액티브 금속층을 형성한다. 그리고 나서, 포토 레지스트 패턴을 이용한 마스크 공정으로 액티브 금속층을 패터닝하여 액티브층(211)을 형성한다. 액티브층(211)은 실리콘계 반도체 물질 또는 산화물계 반도체 물질로 형성될 수 있다.
그리고 나서, 액티브층(211) 상에 게이트 절연막(220)을 형성한다. 게이트 절연막(220)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
그리고 나서, 게이트 절연막(220) 상에 박막 트랜지스터(210)의 게이트 전극(212)을 형성한다. 구체적으로, 스퍼터링법 또는 MOCVD법 등을 이용하여 게이트 절연막(220) 상의 전면(全面)에 제1 금속층을 형성한다. 그 다음, 포토 레지스트 패턴을 이용한 마스크 공정으로 제1 금속층을 패터닝하여 게이트 전극(212)을 형성한다. 게이트 전극(212)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
그리고 나서, 게이트 전극(212) 상에 층간 절연막(230)을 형성한다. 층간 절연막(230)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
그리고 나서, 게이트 절연막(220)과 층간 절연막(230)을 관통하여 액티브층(211)을 노출시키는 콘택홀들을 형성한다.
그리고 나서, 층간 절연막(230) 상에 박막 트랜지스터(210)의 소스 및 드레인전극들(213, 214)을 형성한다. 구체적으로, 스퍼터링법 또는 MOCVD법 등을 이용하여 층간 절연막(230) 상의 전면에 제2 금속층을 형성한다. 그 다음, 포토 레지스트 패턴을 이용한 마스크 공정으로 제2 금속층을 패터닝하여 소스 및 드레인전극들(213, 214)을 형성한다. 소스 및 드레인전극들(213, 214) 각각은 게이트 절연막(220)과 층간 절연막(230)을 관통하는 콘택홀을 통해 액티브층(211)에 접속될 수 있다. 소스 및 드레인전극들(213, 214)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
그리고 나서, 박막 트랜지스터(210)의 소스 및 드레인전극들(213, 214) 상에 보호막(240)을 형성한다. 보호막(240)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다. 보호막(240)은 CVD법을 이용하여 형성될 수 있다.
그리고 나서, 보호막(240) 상에 박막 트랜지스터(210)로 인한 단차를 평탄화하기 위한 평탄화막(250)을 형성한다. 평탄화막(250)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
그리고 나서, 평탄화막(250) 상에 유기발광소자(260)의 제1 전극(261)을 형성한다. 구체적으로, 스퍼터링법 또는 MOCVD법 등을 이용하여 평탄화막(280) 상의 전면에 제3 금속층을 형성한다. 그리고 나서, 포토 레지스트 패턴을 이용한 마스크 공정으로 제3 금속층을 패터닝하여 제1 전극(261)을 형성한다. 제1 전극(261)은 보호막(240)과 평탄화막(250)을 관통하는 콘택홀을 통해 박막 트랜지스터(220)의 소스전극(223)에 접속될 수 있다. 제1 전극(261)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)과 같은 반사율이 높은 금속물질로 형성될 수 있다.
다음, 제1 전극(261)의 가장자리를 덮도록 뱅크(B)를 형성한다(S702).
도 8b와 같이 발광부들(RE, GE, BE)을 구획하기 위해 평탄화막(250) 상에서 제1 전극(261)의 가장자리를 덮도록 뱅크(B)를 형성한다. 뱅크(B)는 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
보다 구체적으로, 평탄화막(250) 및 제1 전극(261) 상에 뱅크형성물질을 도포한 후 노광 처리를 한다. 이때, 노광 처리는 개구부와 차단부로 이루어진 제1 마스크를 사용할 수 있다. 개구부는 뱅크(B)를 형성하고자 하는 영역과 대응된다. 이후, 제1 마스크의 차단부와 대응되는 영역의 뱅크형성물질을 현상액에 의해 제거한다.
다음, 뱅크(B) 상에 차단막(BL)을 형성한다(S703).
도 8c와 같이 뱅크(B) 상에 일정 간격으로 이격된 복수의 패턴들로 이루어진 차단막(BL)을 형성한다. 이러한 차단막(BL)은 무기막으로서, 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물 또는 티타늄 산화물로 형성될 수 있다.
차단막(BL)은 CVD(Chemical Vapor Deposition) 기법 또는 ALD(Atomic Layer Deposition) 기법을 이용하여 뱅크(B) 상에 증착될 수 있다. 보다 구체적으로, 뱅크(B) 상에 제2 마스크를 배치한 후 차단막(BL)을 수헝하는 원소를 포함하는 가스를 공급한다. 이때, 제2 마스크는 개구부와 차단부로 이루어지고, 개구부는 차단막(BL)을 형성하고자 하는 영역과 대응된다. 상기 공급된 가스는 제2 마스크의 개구부와 대응되는 영역의 뱅크(B) 표면에서 화학적 반응이 일어나고, 이에 따라, 차단막(BL)이 형성된다.
다음, 차단막(BL) 상에 스페이서(S)를 형성한다(S704).
도 8d와 같이 차단막(BL) 상에 스페이서(S)를 형성한다. 스페이서(S)는 차단막(BL)과 중첩되며, 형성 영역이 차단막(BL)이 형성된 영역 내에 포함되도록 형성된다. 이때, 스페이서(S)의 하부 면적은 차단막(BL)의 형성 면적과 동일하거나 작다.
이러한 스페이서(S)는 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다. 보다 구체적으로, 차단막(BL) 및 뱅크(B) 상에 스페이서 형성물질을 도포한 후 노광 처리를 한다. 이때, 노광 처리는 개구부와 차단부로 이루어진 제3 마스크를 사용할 수 있다. 개구부는 스페이서(S)를 형성하고자 하는 영역과 대응된다. 이후, 제3 마스크의 차단부와 대응되는 영역의 스페이서 형성물질을 현상액에 의해 제거한다.
다음, 제1 전극(261) 상에 유기발광층(262) 및 제2 전극(263)을 형성한다(S705).
도 8e와 같이 제1 전극(261) 상에 유기발광층(262)을 형성한다. 유기발광층(262)은 적색 발광층, 녹색 발광층 및 청색 발광층을 포함할 수 있다. 스페이서(S) 상에 제4 마스크를 배치한 후 적색 발광층을 형성한다. 이때, 제4 마스크는 개구부와 차단부로 이루어지고, 개구부는 적색 발광부(RE)와 대응된다. 그리고 나서, 제4 마스크를 이동하여 스페이서(S) 상에 배치한 후 녹색 발광층을 형성한다. 이때, 제4 마스크의 개구부는 녹색 발광부(GE)와 대응된다. 그리고 나서, 제4 마스크를 이동하여 스페이서(S) 상에 배치한 후 청색 발광층을 형성한다. 이때, 제4 마스크의 개구부는 청색 발광부(BE)와 대응된다. 상술한 바에 따르면, 유기발광층(262)은 적색 발광층, 녹색 발광층 및 청색 발광층 순으로 형성되나, 이에 한정되지 않는다. 적색 발광층, 녹색 발광층 및 청색 발광층의 적층 순서는 변경될 수 있다.
그리고 나서, 도 8f와 같이 유기발광층(262) 상에 제2 전극(263)을 형성한다. 제2 전극(263)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 제2 전극(263) 상에는 캡핑층(capping layer)이 형성될 수 있다.
다음, 표시 영역(DA)을 덮도록 봉지막(270)을 형성한다(S706).
도 8g와 같이 제2 전극(263) 상에 봉지막(270)을 형성한다. 보다 구체적으로, 표시 영역(DA)을 덮도록 제1 무기막(271)을 형성한다. 이때, 제1 무기막(271)은 CVD 기법 또는 ALD 기법을 이용하여 형성된다. 이러한 제1 무기막(271)은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물 또는 티타늄 산화물로 형성될 수 있다.
그리고 나서, 제1 무기막(271)을 덮도록 유기막(272)을 형성한다. 유기막(272)은 유기발광층(262)에서 발광된 광을 99% 이상 통과시킬 수 있는 유기물질 예컨대, 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin) 또는 폴리이미드 수지(polyimide resin)로 형성될 수 있다.
그리고 나서, 유기막(272)을 덮도록 제2 무기막(273)을 형성한다. 제2 무기막(273)은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물 또는 티타늄 산화물로 형성될 수 있다.
다음, 제1 기판(111)과 제2 기판(112)을 합착한다(S707).
도 8h와 같이 제1 기판(111)에 제2 기판(112)을 합착시킨다. 도면에 구체적으로 도시하고 있지는 않지만, 제2 기판(112) 상에는 제1 내지 제3 컬러필터들(미도시)과 블랙 매트릭스(미도시)이 형성될 수 있다. 적색 발광부에는 적색 컬러필터가 형성되고, 청색 발광부에는 청색 컬러필터가 형성되며, 녹색 발광부에는 녹색 컬러필터가 형성될 수 있다. 이와 같은 경우, 제1 기판(111)의 봉지막(270)과 제2 기판(112)의 컬러필터들(미도시)은 접착층(미도시)을 이용하여 접착되며, 이로 인해 제1 기판(111)과 제2 기판(112)은 합착될 수 있다.
또는 제1 기판(111)의 봉지막(270) 상에 후속 공정을 통해 제1 내지 제3 컬러필터들(미도시)과 블랙 매트릭스(미도시)를 직접 형성할 수도 있다. 이와 같은 경우, 제1 기판(111)의 컬러필터들(미도시)과 제2 기판(112)은 접착층(미도시)을 이용하여 접착된다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시장치 110: 표시패널
111: 하부 기판 112: 상부 기판
120: 게이트 구동부 130: 소스 드라이브 IC
140: 연성필름 150: 회로보드
160: 타이밍 콘트롤러 210: 박막 트랜지스터
211: 액티브층 212: 게이트전극
213: 소스전극 214: 드레인전극
220: 게이트 절연막 230: 층간 절연막
240: 보호막 250: 평탄화막
260: 유기발광소자 261: 제1 전극
262: 유기발광층 263: 제2 전극
B: 뱅크 BL: 차단막
S: 스페이서 270: 봉지막
271: 제1 무기막 272: 유기막
273: 제2 무기막

Claims (15)

  1. 기판 상에 배치된 복수의 화소들;
    상기 복수의 화소들을 구획하는 뱅크;
    상기 뱅크 상에 배치되고, 복수의 패턴들로 이루어진 차단막; 및
    상기 차단막 상에 상기 차단막과 중첩되도록 배치된 스페이서를 포함하는 표시장치.
  2. 제1항에 있어서,
    상기 차단막은 무기막으로 형성되는 것을 특징으로 하는 표시장치.
  3. 제1항에 있어서,
    상기 차단막은 상기 스페이서의 하부 면적과 동일하거나 크게 형성되는 것을 특징으로 하는 표시장치.
  4. 제1항에 있어서,
    상기 스페이서의 형성영역은 상기 차단막의 형성영역 내에 포함되는 것을 특징으로 하는 표시장치.
  5. 제1항에 있어서,
    상기 뱅크 및 상기 스페이서는 유기막으로 형성되는 것을 특징으로 하는 표시장치.
  6. 제1항에 있어서,
    상기 스페이서는 상기 뱅크와 접촉되지 않는 것을 특징으로 하는 표시장치.
  7. 제1항에 있어서, 상기 화소는,
    제1 전극과 제2 전극; 및
    상기 제1 전극 및 상기 제2 전극 사이에 배치되고, 적색 발광층, 녹색 발광층 및 청색 발광층을 포함하는 유기발광층을 포함하는 것을 특징으로 하는 표시장치.
  8. 제1항에 있어서,
    상기 복수의 화소들, 상기 뱅크 및 상기 스페이서를 덮고, 무기막을 포함하는 봉지막을 더 포함하는 것을 특징으로 하는 표시장치.
  9. 제8항에 있어서,
    상기 차단막의 두께는 상기 봉지막에 포함된 무기막의 두께 보다 얇은 것을 특징으로 하는 표시장치.
  10. 제1항에 있어서,
    상기 차단막의 두께는 1㎛ 미만인 것을 특징으로 하는 표시장치.
  11. 기판 상에 제1 전극을 형성하는 단계;
    상기 제1 전극의 가장자리를 덮도록 뱅크를 형성하는 단계;
    상기 뱅크 상에 차단막을 형성하는 단계; 및
    상기 차단막 상에 스페이서를 형성하는 단계를 포함하는 표시장치의 제조방법.
  12. 제11항에 있어서, 상기 차단막을 형성하는 단계는,
    상기 차단막을 일정의 간격으로 이격된 복수개의 패턴들로 형성하는 것을 특징으로 하는 표시장치의 제조방법.
  13. 제11항에 있어서, 상기 차단막을 형성하는 단계는,
    CVD(Chemical Vapor Deposition) 기법 또는 ALD(Atomic Layer Deposition) 기법을 이용하여 무기막을 증착하여 상기 차단막을 형성하는 것을 특징으로 하는 표시장치의 제조방법.
  14. 제11항에 있어서, 상기 스페이서를 형성하는 단계는,
    상기 차단막과 중첩되도록 상기 스페이서를 형성하는 것을 특징으로 하는 표시장치의 제조방법.
  15. 제11항에 있어서,
    상기 차단막은 상기 스페이서의 하부 면적과 동일하거나 크게 형성되는 것을 특징으로 하는 표시장치의 제조방법.
KR1020160180720A 2016-12-28 2016-12-28 표시장치와 그의 제조방법 Active KR102748549B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160180720A KR102748549B1 (ko) 2016-12-28 2016-12-28 표시장치와 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160180720A KR102748549B1 (ko) 2016-12-28 2016-12-28 표시장치와 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20180076496A true KR20180076496A (ko) 2018-07-06
KR102748549B1 KR102748549B1 (ko) 2025-01-02

Family

ID=62921036

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160180720A Active KR102748549B1 (ko) 2016-12-28 2016-12-28 표시장치와 그의 제조방법

Country Status (1)

Country Link
KR (1) KR102748549B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022175774A1 (ja) * 2021-02-19 2022-08-25 株式会社半導体エネルギー研究所 表示装置および表示装置の作製方法
US11894392B2 (en) 2019-12-27 2024-02-06 Lg Display Co., Ltd. Transparent display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014103424A (ja) * 2014-03-10 2014-06-05 Sharp Corp 有機ｅｌディスプレイ
KR20140120427A (ko) * 2013-04-02 2014-10-14 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
JP2016225322A (ja) * 2011-05-12 2016-12-28 株式会社半導体エネルギー研究所 発光装置の作製方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016225322A (ja) * 2011-05-12 2016-12-28 株式会社半導体エネルギー研究所 発光装置の作製方法
KR20140120427A (ko) * 2013-04-02 2014-10-14 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
JP2014103424A (ja) * 2014-03-10 2014-06-05 Sharp Corp 有機ｅｌディスプレイ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11894392B2 (en) 2019-12-27 2024-02-06 Lg Display Co., Ltd. Transparent display device
US12154911B2 (en) 2019-12-27 2024-11-26 Lg Display Co., Ltd. Transparent display device
WO2022175774A1 (ja) * 2021-02-19 2022-08-25 株式会社半導体エネルギー研究所 表示装置および表示装置の作製方法

Also Published As

Publication number Publication date
KR102748549B1 (ko) 2025-01-02

Similar Documents

Publication Publication Date Title
KR102611500B1 (ko) 유기발광표시장치와 그의 제조방법
KR102589245B1 (ko) 표시장치와 그의 제조방법
KR102481863B1 (ko) 표시 장치
KR102456123B1 (ko) 표시장치
KR102692259B1 (ko) 표시장치와 그의 제조방법
KR102489225B1 (ko) 표시장치와 그의 제조방법
KR102431788B1 (ko) 표시장치
KR102731256B1 (ko) 표시장치와 그의 제조방법
KR102483563B1 (ko) 표시장치
KR102426268B1 (ko) 표시장치와 그의 제조방법
KR20190073695A (ko) 유기 발광 표시 장치 및 그의 제조방법
KR102612737B1 (ko) 표시장치
KR102512418B1 (ko) 표시장치
KR102662677B1 (ko) 유기 발광 표시 장치
KR102542873B1 (ko) 표시장치
KR102398001B1 (ko) 유기 발광 표시 장치
KR102665541B1 (ko) 표시장치와 그의 제조방법
KR20190071295A (ko) 유기 발광 표시 장치
KR102748549B1 (ko) 표시장치와 그의 제조방법
KR20180069367A (ko) 유기 발광 표시 장치 및 그의 제조 방법
KR102758302B1 (ko) 표시장치와 그의 제조방법
KR20200025582A (ko) 표시장치
KR102636629B1 (ko) 표시장치
KR102465139B1 (ko) 유기 발광 표시 장치 및 그의 제조방법
KR20180061843A (ko) 유기발광 표시장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20161228

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20211118

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20161228

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20231023

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20240608

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20231023

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

PX0701 Decision of registration after re-examination

Patent event date: 20241007

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

X701 Decision to grant (after re-examination)
PG1601 Publication of registration