[go: up one dir, main page]

KR20180060687A - 인쇄회로기판 제조방법 - Google Patents

인쇄회로기판 제조방법 Download PDF

Info

Publication number
KR20180060687A
KR20180060687A KR1020160160463A KR20160160463A KR20180060687A KR 20180060687 A KR20180060687 A KR 20180060687A KR 1020160160463 A KR1020160160463 A KR 1020160160463A KR 20160160463 A KR20160160463 A KR 20160160463A KR 20180060687 A KR20180060687 A KR 20180060687A
Authority
KR
South Korea
Prior art keywords
insulating layer
roughness
acidic solution
metal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020160160463A
Other languages
English (en)
Inventor
김종국
이창재
김선혜
정태욱
박성준
신동철
박심환
정명근
이철민
황중모
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020160160463A priority Critical patent/KR20180060687A/ko
Priority to US15/825,511 priority patent/US10893613B2/en
Publication of KR20180060687A publication Critical patent/KR20180060687A/ko
Priority to KR1020240034394A priority patent/KR20240039100A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0376—Etching temporary metallic carrier substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0736—Methods for applying liquids, e.g. spraying
    • H05K2203/075—Global treatment of printed circuits by fluid spraying, e.g. cleaning a conductive pattern using nozzles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756—Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0759—Forming a polymer layer by liquid coating, e.g. a non-metallic protective coating or an organic bonding layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786—Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0789—Aqueous acid solution, e.g. for cleaning or etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

인쇄회로기판 제조방법이 개시된다. 일면에 조도가 형성되고 이종의 금속층이 적층된 금속박을 절연층에 적층하여, 금속박의 조도를 절연층에 전사하는 단계, 금속박을 제거하여 조도가 전사된 절연층의 면을 노출시키는 단계, 조도가 형성된 절연층의 면을 산성용액으로 처리하는 단계 및 절연층에 도금으로 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판 제조방법이 제공된다.

Description

인쇄회로기판 제조방법{Manufacturing method for printed circuit board}
본 발명은 인쇄회로기판 제조방법에 관한 것이다.
전자기기의 소형화가 가속되고 있고, 이에 따라 인쇄회로기판의 회로도 미세회로로 변화되고 있다. 미세회로를 형성하는 기술은, 금속을 선택적으로 에칭하여 회로를 형성하는 공법과 금속을 선택적으로 도금하여 회로를 형성하는 공법이 있다.
종래에 도금하여 회로를 형성하기 위해서, 절연층에 대한 금속의 밀착력을 높이는 프라이머의 사용이 요구되었다. 그러나, 프라이머는 비용은 높이는 요인이 되었다.
일본공개 특허공보 제2011-040728호
본 발명의 일 측면에 따르면, 일면에 조도가 형성되고 이종의 금속층이 적층된 금속박을 절연층에 적층하여, 상기 금속박의 조도를 상기 절연층에 전사하는 단계, 상기 금속박을 제거하여 조도가 전사된 상기 절연층의 면을 노출시키는 단계, 조도가 형성된 상기 절연층의 면을 산성용액으로 처리하는 단계 및 상기 절연층에 도금으로 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판 제조방법이 제공된다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타낸 순서도.
도 2 내지 도 8은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 예시하는 도면.
도 9 내지 도 13은 본 발명의 다른 실시예에 따른 인쇄회로기판 제조방법을 예시하는 도면.
본 발명에 따른 인쇄회로기판 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
또한, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.
또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타낸 순서도이고, 도 2 내지 도 8은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 예시하는 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법은, 조도 전사단계(S1), 절연층 노출단계(S2), 산성용액 처리단계(S3) 및 회로패턴 형성단계(S4)를 포함한다.
조도 전사단계(S1)에서는, 조도가 형성된 금속박(10)을 절연층(20)에 적층하여, 금속박(10)에서 절연층(20)으로 조도를 전사한다. 이 때, 금속박(10)의 조도가 형성된 일면에는 금속박(10)과 이종의 금속층(12), 즉 다른 재질의 금속층(12)이 적층될 수 있다. 이종의 금속층(12)은 박막으로 형성되어서, 이종의 금속층(12) 상에도 조도는 유지되고 절연층(20)에 조도를 전사할 수 있다.
예를 들어, 금속박(10)은 구리를 주성분으로 하는 동박이고, 이종의 금속층(12)은 동박의 방청을 위해 사용되는 니켈 및/또는 크롬을 포함하는 박막의 층일 수 있다.
도 2 및 도 3을 참조하면, 반경화 상태의 프리프레그(prepreg)를 향하여 조도가 형성된 동박의 일면을 가압하여, 동박에 절연층(20)을 적층할 수 있다
절연층 노출단계(S2)에서는, 금속박(10)을 제거하여 조도가 전사된 절연층(20)의 면을 노출시킨다. 절연층(20)에 형성된 조도는 회로패턴 형성 시에 도금의 밀착력을 높이는 역할을 한다.
예를 들면, 금속박(10)을 에칭하여 금속박(10)을 제거할 수 있다. 이 때, 이종의 금속층(12)은 금속박(10)과 다른 재질의 금속이므로, 금속박(10) 에칭 후에 이종의 금속층(12)은 절연층(20) 상에 남아 있게 될 수 있다.
도 4 및 도 5를 참조하면, 절연층(20)의 상면에 적층된 동박에 구리 에칭액을 분사하여 동박을 제거할 수 있다. 이 때, 니켈 및/또는 크롬을 포함하는 방청층은 절연층(20) 상에 잔존하며, 특히 일부 영역(13)에서는 두껍게 남아 있을 수 있다.
한편, 본 실시예에서는 에칭으로 금속박(10)을 제거하는 방법을 제시하였으나 이에 한정되지는 않는다. 절연층(20)을 적층한 후에 금속박(10)을 박피하는 방법 등과 같이 당업자에게 알려진 다양한 금속박(10)의 제거방법이 사용될 수 있다.
산성용액 처리단계(S3)에서는, 조도가 형성된 절연층(20)의 면을 산성용액으로 처리한다. 이 때, 산성용액은 절연층(20) 상에 이종의 금속층(12)이 두껍게 남아 있는 부분(13)을 제거할 수 있다. 두껍게 남은 이종의 금속층(12)은 도금이 잘 이루어지지 않는 부분으로서 도금을 불균일하게 하는 원인이 될 수 있다. 따라서, 도금하기 전에 조도가 형성된 절연층(20)의 면을 산성용액으로 처리하면, 두껍게 남은 이종의 금속층(12)을 제거하고 도금의 균일성 및 도금으로 형성된 회로패턴의 밀착력을 높일 수 있다.
또한, 산성용액으로 절연층(20)의 이종 금속층(12)을 완전히 제거하는 것보다, 일정수준으로 이종 금속층(12)의 일부를 남기는 것이 도금의 밀착력을 높이는데 더욱 바람직하다. 예를 들어, 니켈 및/또는 크롬을 포함하는 이종 금속층(12)을 4.0 내지 10.0의 원자농도(Atomic concentration, at%)로 남길 수 있다. 니켈 및/또는 크롬을 포함하는 이종 금속층(12)을 완전히 제거한 경우와 비교하여, 상술한 원자농도로 얇게 남은 이종 금속층(12´)은 더 높은 도금 밀착력을 확보에 유리하다. 여기서, 얇게 남은 이종 금속층(12´)은 절연층(20)의 표면을 완전히 덮지 않고 부분적으로 노출시킬 수 있다.
도 6을 참조하면, 조도가 형성되고 니켈 및/또는 크롬이 잔존하는 절연층(20)의 상면에, 염산, 황산 또는 인산 등의 산성용액을 도포할 수 있다.
한편, 산성용액 처리단계(S3)는 절연층(20)에 극성기를 형성시켜 도금의 밀착력을 더욱 높일 수 있다. 절연층(20)이 고분자 사물을 포함하는 수지로 이루어진 경우에, 산성용액 처리는 고분자 사슬을 가수분해시킬 수 있다. 절연층(20) 표면에 가수분해된 고분자 물질은 많은 극성기(polar group)를 가지게 되므로, 도금 시에 금속 이온을 당기는 힘을 가진다. 이에 따라, 절연층(20) 상에 도금의 밀착력을 높이는데 기여할 수 있다. 특히, 무전해 도금 시에, 절연층(20) 상의 극성기는 하전된 금속이온과 상호작용을 하여 금속이온이 절연층(20)에 부착되도록 작용할 수 있다.
예를 들어, 에폭시기(epoxy group)를 포함하는 에폭시 계열의 수지를 절연층(20)으로 사용하고 약 55wt%의 황산을 이용하여 에폭시기를 가수분해 시킬 수 있다. 황산은 절연층(20)에 도포하거나 황산에 절연층(20)을 침지시킬 수 있다.
도 7을 참조하면, 에폭시기란 탄소 2개와 산소 2개로 이루어지는 3원자고리로서, 에폭시기에 황산과 같은 산성용액을 처리하면 가수분해를 통하여 높은 극성을 가지는 수산화기 등이 형성될 수 있다.
회로패턴 형성단계(S4)는, 절연층(20)에 도금으로 회로패턴을 형성한다. 상술한 과정을 통하여, 절연층(20) 상에 높은 조도가 형성되어 도금의 밀착력이 향상되며, 절연층(20)의 표면에 소정의 두께로 조절된 이종의 금속층(12)이 도금의 밀착력을 높일 수 있다. 또한, 절연층(20)의 표면에 극성기를 형성되어서 도금의 밀착력을 더욱 높일 수도 있다.
도 8을 참조하면, 높은 조도 및 소정의 두께로 조절된 이종의 금속층(12)이 형성된 절연층(20) 상면에, 무전해 도금으로 구리 도금층(30)을 형성할 수 있다. 이 때, 절연층(20)의 상면에는 상술한 가수분해 과정에 의해 극성기가 형성되어 있을 수 있다. 무전해 도금 후에는 전해 도금을 통하여 원하는 두께의 회로패턴을 용이하게 형성할 수 있다.
도 9 내지 도 13은 본 발명의 다른 실시예에 따른 인쇄회로기판 제조방법을 예시하는 도면이다. 본 실시예에서는 절연층(120) 내부에 이미 내부 회로(125)가 형성되어 있고, 내부 회로(125)와 연결되는 비아를 형성하기 위한 비아홀 형성단계가 추가된다.
예를 들어, 앞에서 기술한 절연층 노출단계(S2) 이전에, 금속박(110)이 적층된 절연층(120)에 비아홀을 형성하고, 비아홀에 디스미어 처리하는 단계를 더 포함할 수 있다.
도 9를 참조하면, 내부 회로(125)가 형성된 절연층(120) 상에 조도가 형성된 동박이 적층되어 절연층(120)에 조도를 전사할 수 있다. 동박에는 방청을 위해 니켈 및/또는 크롬의 이종 금속층(112)이 형성될 수 있다. 도 10을 참조하면, 레이저 또는 기계적 가공을 통하여 금속박(110) 및 절연층(120)에 비아홀(122)을 형성할 수 있다. 이 때, 비아홀(122) 내부에는 스미어(smear, 123)가 형성될 수 있다.
도 11을 참조하면, 비아홀 가공에서 형성된 스미어(123)를 제거하기 위한 비아홀의 디스미어 공정이 수행될 수 있다. 이 때, 조도가 전사된 절연층(120)의 상면은 금속박(110)에 의해 여전히 커버되어 있어서, 비아홀의 디스미어 공정으로 절연층(120)의 조도가 손상되는 것을 방지할 수 있다.
비아홀의 디스미어 공정 후에, 상술한 절연층 노출단계(S2)에서 금속박(110)을 에칭으로 제거하여 조도가 형성된 절연층(120)의 면을 노출시킬 수 있다.
도 12를 참조하면, 동박을 에칭한 후에 상술한 상선용액 처리단계를 통하여, 조도가 형성된 절연층(120) 상에 니켈 및/또는 크롬의 이종의 금속층(112´)을 일정량으로 조절할 수 있으며 절연층(120) 표면에 극성기를 형성시킬 수 있다.
도 13을 참조하면, 절연층(120) 상면에, 무전해 도금으로 구리 도금층을 형성할 수 있다. 무전해 도금 후에는 전해 도금을 통하여 원하는 두께의 회로패턴을 용이하게 형성할 수 있다.
본 실시예에서는 동박에 비아홀을 형성하고 디스미어를 처리하는 과정에서도 절연층(120)의 상면에 동박에 덮여 있다. 이에 따라, 디스미어 처리에 의하여 절연층(120)의 조도가 손상되는 것을 방지하고, 절연층(120) 상에 도금을 형성할 때 유지된 조도를 이용하여 도금 밀착력을 확보할 수 있다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
10, 110: 금속박
12, 112: 이종의 금속층
20, 120: 절연층
13, 130: 도금층

Claims (9)

  1. 일면에 조도가 형성되고 이종의 금속층이 적층된 금속박을 절연층에 적층하여, 상기 금속박의 조도를 상기 절연층에 전사하는 단계;
    상기 금속박을 제거하여 조도가 전사된 상기 절연층의 면을 노출시키는 단계;
    조도가 형성된 상기 절연층의 면을 산성용액으로 처리하는 단계; 및
    상기 절연층에 도금으로 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판 제조방법.
  2. 제1항에 있어서,
    상기 산성용액 처리단계는,
    상기 이종 금속층의 일부를 제거하는 인쇄회로기판 제조방법.
  3. 제2항에 있어서,
    상기 이종 금속층은, 니켈 및 크롬 중 적어도 어느 하나를 포함하는 인쇄회로기판 제조방법.
  4. 제2항에 있어서,
    상기 산성용액 처리단계는,
    상기 절연층 표면에 상기 이종 금속층을 4.0 내지 10.0의 원자농도(Atomic concentration, at%)로 남기는 인쇄회로기판 제조방법.
  5. 제1항에 있어서,
    상기 절연층은 고분자 사슬을 가지며,
    상기 산성용액 처리단계는, 상기 고분자 사슬을 가수분해시키는 인쇄회로기판 제조방법.
  6. 제5항에 있어서,
    상기 고분자 사슬은 에폭시기(epoxy group)를 포함하고,
    상기 산성용액 처리단계는, 상기 에폭시기를 가수분해하여 극성기(polar group)를 형성하는 인쇄회로기판 제조방법.
  7. 제1항에 있어서,
    상기 산성용액 처리단계는,
    황산을 상기 절연층에 도포하거나 황산에 상기 절연층을 침지시키는 인쇄회로기판 제조방법.
  8. 제1항에 있어서,
    상기 절연층 노출단계 이전에,
    상기 금속박이 적층된 절연층에 비아홀을 형성하는 단계; 및
    상기 비아홀에 디스미어 처리하는 단계를 더 포함하는 인쇄회로기판 제조방법.
  9. 제8항에 있어서,
    상기 산성용액 처리단계는,
    상기 디스미어 처리를 중화시키는 중화제를 이용하는 인쇄회로기판 제조방법.
KR1020160160463A 2016-11-29 2016-11-29 인쇄회로기판 제조방법 Ceased KR20180060687A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160160463A KR20180060687A (ko) 2016-11-29 2016-11-29 인쇄회로기판 제조방법
US15/825,511 US10893613B2 (en) 2016-11-29 2017-11-29 Manufacturing method for printed circuit board
KR1020240034394A KR20240039100A (ko) 2016-11-29 2024-03-12 인쇄회로기판 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160160463A KR20180060687A (ko) 2016-11-29 2016-11-29 인쇄회로기판 제조방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020240034394A Division KR20240039100A (ko) 2016-11-29 2024-03-12 인쇄회로기판 제조방법

Publications (1)

Publication Number Publication Date
KR20180060687A true KR20180060687A (ko) 2018-06-07

Family

ID=62190716

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020160160463A Ceased KR20180060687A (ko) 2016-11-29 2016-11-29 인쇄회로기판 제조방법
KR1020240034394A Pending KR20240039100A (ko) 2016-11-29 2024-03-12 인쇄회로기판 제조방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020240034394A Pending KR20240039100A (ko) 2016-11-29 2024-03-12 인쇄회로기판 제조방법

Country Status (2)

Country Link
US (1) US10893613B2 (ko)
KR (2) KR20180060687A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022114859A1 (ko) * 2020-11-27 2022-06-02 엘지이노텍 주식회사 회로기판 및 이의 제조 방법
KR20230109087A (ko) * 2022-01-12 2023-07-19 주식회사 코리아써키트 인쇄회로기판 및 이의 제조 방법
WO2023136621A1 (ko) * 2022-01-12 2023-07-20 주식회사 코리아써키트 인쇄회로기판 및 이의 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11310916B1 (en) * 2020-12-23 2022-04-19 Amulaire Thermal Technology, Inc. Metal circuit on polymer composite substrate surface and method for manufacturing the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011040728A (ja) 2009-07-14 2011-02-24 Ajinomoto Co Inc 銅張積層板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4499152A (en) * 1982-08-09 1985-02-12 General Electric Company Metal-clad laminate construction
JPS60147192A (ja) * 1984-01-11 1985-08-03 株式会社日立製作所 プリント配線板の製造方法
JPS62276894A (ja) * 1986-02-21 1987-12-01 株式会社メイコー スル−ホ−ル付導体回路板の製造方法
JP3361903B2 (ja) * 1994-01-06 2003-01-07 凸版印刷株式会社 プリント配線板の製造方法
CN100358401C (zh) * 1997-07-08 2007-12-26 伊比登株式会社 印刷电路板及其制造方法
JPH1174643A (ja) * 1997-08-28 1999-03-16 Fuji Photo Film Co Ltd 多層配線基板の製造方法及び画像形成方法並びにこれらの方法に用いられる転写シート
MY139405A (en) * 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
JP4259024B2 (ja) * 2002-02-07 2009-04-30 富士通株式会社 多層配線基板の製造方法およびこれにより製造される多層配線基板
WO2004080141A1 (ja) * 2003-03-04 2004-09-16 Zeon Corporation 多層プリント配線板の製造方法および多層プリント配線板
KR100701353B1 (ko) 2005-08-19 2007-03-29 주식회사 두산 다층 인쇄 회로 기판 및 그 제조 방법
JP5079396B2 (ja) * 2007-03-30 2012-11-21 富士フイルム株式会社 導電性物質吸着性樹脂フイルム、導電性物質吸着性樹脂フイルムの製造方法、それを用いた金属層付き樹脂フイルム、及び、金属層付き樹脂フイルムの製造方法
JP2009231790A (ja) * 2008-02-27 2009-10-08 Ajinomoto Co Inc 多層プリント配線板の製造方法
TWI499690B (zh) * 2009-03-13 2015-09-11 Ajinomoto Kk Paste metal laminates
US8685291B2 (en) 2009-10-13 2014-04-01 Ovonyx, Inc. Variable resistance materials with superior data retention characteristics
US11074643B1 (en) * 2012-12-21 2021-07-27 Model N, Inc. Method and systems for efficient product navigation and product configuration

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011040728A (ja) 2009-07-14 2011-02-24 Ajinomoto Co Inc 銅張積層板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022114859A1 (ko) * 2020-11-27 2022-06-02 엘지이노텍 주식회사 회로기판 및 이의 제조 방법
KR20230109087A (ko) * 2022-01-12 2023-07-19 주식회사 코리아써키트 인쇄회로기판 및 이의 제조 방법
WO2023136621A1 (ko) * 2022-01-12 2023-07-20 주식회사 코리아써키트 인쇄회로기판 및 이의 제조 방법

Also Published As

Publication number Publication date
US20180153043A1 (en) 2018-05-31
US10893613B2 (en) 2021-01-12
KR20240039100A (ko) 2024-03-26

Similar Documents

Publication Publication Date Title
KR20240039100A (ko) 인쇄회로기판 제조방법
US4354895A (en) Method for making laminated multilayer circuit boards
US11690178B2 (en) Multilayer printed wiring board and method of manufacturing the same
US20080216314A1 (en) Method for manufacturing the bga package board
US9758889B2 (en) Method for producing substrate formed with copper thin layer, method for manufacturing printed circuit board and printed circuit board manufactured thereby
US10763031B2 (en) Method of manufacturing an inductor
JP7044997B2 (ja) 半導体素子搭載用パッケージ基板の製造方法及び半導体素子実装基板の製造方法
JP2013165303A (ja) キャリア部材の製造方法及びこれを用いたプリント回路基板の製造方法
JP2010147452A (ja) 基板製造用キャリア部材及びこれを用いる基板製造方法
US20190116676A1 (en) Method for manufacturing circuit board
KR101184856B1 (ko) 감광성 절연재를 이용한 인쇄회로기판 제조 방법
KR101063454B1 (ko) 인쇄회로기판 제조 방법
CN104735899A (zh) 可挠式电路板及其制作方法
US10111336B1 (en) Method of making a flexible printed circuit board
US8828247B2 (en) Method of manufacturing printed circuit board having vias and fine circuit and printed circuit board manufactured using the same
KR20170028047A (ko) 연성동박적층필름, 그 제조방법, 및 그것을 이용한 연성인쇄회로기판의 제조방법
US20090236129A1 (en) Methods for reducing corrosion on printed circuit boards
KR101081588B1 (ko) 도금층 형성방법 및 이를 이용한 회로기판 제조방법
CN110876239B (zh) 电路板及其制作方法
CN105430925A (zh) 厚铜线路板制作方法
JP2009021435A (ja) 配線基板の製造方法
CN101646309A (zh) 电路板处理方法
KR101133049B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조방법
JP2016063120A (ja) 多層プリント配線板の形成方法
US20240179853A1 (en) Wiring substrate and method for manufacturing the same

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20161129

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20211028

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20161129

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230222

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230824

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20240206

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20230824

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

Patent event date: 20230222

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I