[go: up one dir, main page]

KR101184856B1 - 감광성 절연재를 이용한 인쇄회로기판 제조 방법 - Google Patents

감광성 절연재를 이용한 인쇄회로기판 제조 방법 Download PDF

Info

Publication number
KR101184856B1
KR101184856B1 KR1020100132451A KR20100132451A KR101184856B1 KR 101184856 B1 KR101184856 B1 KR 101184856B1 KR 1020100132451 A KR1020100132451 A KR 1020100132451A KR 20100132451 A KR20100132451 A KR 20100132451A KR 101184856 B1 KR101184856 B1 KR 101184856B1
Authority
KR
South Korea
Prior art keywords
insulating material
circuit board
printed circuit
conductive material
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020100132451A
Other languages
English (en)
Other versions
KR20120070923A (ko
Inventor
박정우
김준성
김굉식
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100132451A priority Critical patent/KR101184856B1/ko
Priority to TW100119288A priority patent/TW201228503A/zh
Priority to JP2011147141A priority patent/JP2012134444A/ja
Publication of KR20120070923A publication Critical patent/KR20120070923A/ko
Application granted granted Critical
Publication of KR101184856B1 publication Critical patent/KR101184856B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0023Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0055After-treatment, e.g. cleaning or desmearing of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

본 발명은 인쇄회로기판의 제조 방법에 관한 것으로서, 더욱 상세히는 감광성 절연재를 이용하여 레이저 다이렉트 이미지(Laser Direct Image) 방식으로 노광 및 현상 공정을 진행하여 간단하게 회로패턴의 형성이 가능한 감광성 절연재를 이용한 인쇄회로기판의 제조 방법에 관한 것으로서, 제1 절연재에 제2 절연재를 적층하는 단계와, 상기 제2 절연재를 레이저 다이렉트 이미지(Laser Direct Image)로 노광 후 현상하여 회로 영역을 오픈(open)하는 단계 및 상기 오픈된 회로 영역에 도전성 물질을 도금하는 단계를 포함하는 인쇄회로기판 제조 방법을 제공한다.

Description

감광성 절연재를 이용한 인쇄회로기판 제조 방법{PCB MANUFACTURING METHOD}
본 발명은 인쇄회로기판의 제조 방법에 관한 것으로서, 더욱 상세히는 감광성 절연재를 이용하여 레이저 다이렉트 이미지(Laser Direct Image) 방식으로 노광 및 현상 공정을 진행하여 간단하게 회로패턴의 형성이 가능한 감광성 절연재를 이용한 인쇄회로기판의 제조 방법에 관한 것이다.
도 1을 참고하여 종래 인쇄회로기판의 제조 방법을 설명하면, 절연재(CCL:Copper Clad Laminate, 또는 FCCL:Flexible Copper Clad Laminate)(1)에 스루홀(PTH:Plated Through Hole)(2)을 가공하는 단계, 스루홀(2)이 가공된 절연재(1)를 동도금(1a)하고 스루홀(2)을 충진하는 단계, 동도금된 절연재(1)의 상부에 드라이 필름(DF:Dry Film)(3)을 적층하는 단계, 적층된 드라이 필름(3) 위에 아트워크 필름(Artwork Film)(미도시)을 올려 놓고 자외선(UV)을 조사하여 회로 이미지를 형성하는 노광 단계, 상기 노광 단계에서 미경화된 부분(빛을 받지 않는 부분)을 현상액을 이용하여 제거하는 현상 단계, 절연재의 상부에 동도금된 부분 중 드라이 필름(3)이 남겨지지 않은 부분을 에칭액으로 제거하는 에칭(Etching) 단계, 및 에칭 시 보호막 작용을 한 드라이 필름(3)을 박리액(수산화나트륨 또는 수산화칼륨 등)으로 제거하는 단계를 포함하여 구성된다. 이러한 과정을 거치면 회로패턴(4)이 형성되게 된다.
즉, 종래기술에서는 절연재의 상부에 인쇄패턴을 형성하기 위해 절연재에 전체적으로 동도금을 진행한 후 드라이 필름을 보호막으로 이용하여 회로패턴을 형성할 부분을 제외한 나머지 부분을 에칭하는 방식으로 진행되었다.
아울러, 상기와 같은 종래기술의 방식에 의해 제작된 인쇄회로기판을 복수 개 적층한 후 진공 프레스 등으로 가열 및 가압하여 다층으로 적층된 인쇄회로기판을 제조하는 방식을 이용하고 있었다.
하지만, 이러한 방식의 제조 방법은 미세 회로를 구현할 수 없는 한계성이 있고, 동도금 층의 두께와 회로의 피치(pitch)에 따라 제조 공정 능력에 제한을 받게되는 문제점이 있었다.
본 발명은 상기한 문제점을 해소하고자 안출된 것으로서, 노광 및 현상이 가능한 감광성 절연재를 사용하여 내층 회로 피치를 미세하게 형성하는 것이 가능한 인쇄회로기판의 제조 방법을 제공하는 것을 목적으로 한다.
또한, 감광성 절연재에 직접 회로를 형성하고 도전성 물질을 판넬(panel) 도금한 후 그라인딩(grinding)하여 미세회로를 구현하는 방식을 이용하여 간단한 인쇄회로기판의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명은 제1 절연재에 제2 절연재를 적층하는 단계와, 상기 제2 절연재를 레이저 다이렉트 이미지(Laser Direct Image)로 노광 후 현상하여 회로 영역을 오픈(open)하는 단계 및 상기 오픈된 회로 영역에 도전성 물질을 도금하는 단계를 포함하는 인쇄회로기판 제조 방법을 제공한다.
여기서, 상기 제2 절연재는 감광성 절연재일 수 있다.
또한, 상기 회로 영역을 오픈하는 단계 다음에는, 상기 오픈된 회로 영역의 스미어를 제거하는 디스미어(Desmear) 단계를 더 포함한다.
또한, 제2 절연재 적층 단계 이전에는, 제1 절연재에 스루홀(PTH)을 가공한 후, 상기 스루홀과 상기 제1 절연재에 도전성 물질을 도금하고 스루홀을 충진하는 단계와, 상기 도전성 물질이 도금된 제1 절연재에 드라이 필름(Dry Film)을 적층하고, 회로패턴의 모양을 전사한 후, 노광 및 현상하여 회로 이미지를 준비하는 단계 및 상기 회로 이미지가 구현된 제1 절연재에서 도전성 물질을 에칭하고, 드라이 필름을 박리하여 회로가 구비된 제1 절연재를 구현하는 단계를 더 포함한다.
또한, 상기 제1절연재에 도금되는 도전성 물질은 절연성 금속이며 박막으로 도금된다.
또한, 상기 제1절연재에 도금되는 도전성 물질은 구리(Cu)이다.
아울러 본 발명은 다층 인쇄회로기판을 제조하는 방법에 관한 것으로, 전처리가 완료된 인쇄회로기판의 표면에 제3 절연재를 도포하는 단계와, 상기 인쇄회로기판에 도포된 제3 절연재를 레이저 가공하여 비아홀을 형성하는 단계와, 상기 비아홀과 상기 제3 절연재에 도전성 물질을 도금하고 비아홀을 충진하는 단계와, 상기 제3 절연재의 상부에 제4 절연재를 적층하는 단계와, 상기 제4 절연재를 레이저 다이렉트 이미지(Laser Direct Image)로 노광 후 현상하여 회로 영역을 오픈(open)하는 단계 및 상기 오픈된 회로 영역에 도전성 물질을 도금하는 단계;를 포함하는 인쇄회로기판 제조 방법도 제공한다.
여기서, 상기 제4 절연재를 적층하는 단계 이전에는, 상기 도전성 물질이 도금된 제3 절연재에 드라이 필름(Dry Film)을 적층하고, 회로패턴의 모양을 전사한 후, 노광 및 현상하여 회로 이미지를 준비하는 단계 및 상기 회로 이미지가 구현된 제3 절연재에서 도전성 물질을 에칭하고, 드라이 필름을 박리하여 회로가 추가 적층된 인쇄회로기판을 구현하는 단계를 더 포함한다.
또한, 상기 제3 절연재는 열경화성 솔더 레지스트 잉크일 수 있다.
또한, 상기 제4 절연재는 감광성 절연재일 수 있다.
본 발명을 이용하면, 노광 및 현상이 가능한 감광성 절연재를 사용하여 내층 회로 피치를 미세하게 형성하는 것이 가능한 인쇄회로기판의 제조 방법을 제공할 수 있다.
또한, 감광성 절연재에 직접 회로를 형성하고 도전성 물질을 판넬(panel) 도금한 후 그라인딩(grinding)하여 미세회로를 구현하는 방식을 이용하여 간단한 인쇄회로기판의 제조 방법을 제공하는 것도 가능하다.
도 1은 종래기술에 따른 인쇄회로기판의 제조 방법이고,
도 2는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조 방법을 나타낸 순서도이며,
도 3 내지 도 11은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조공정을 나타낸 흐름도이다.
이하, 첨부된 도면을 참조하면서 본 발명에 따른 바람직한 실시예를 상세히 설명한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여, 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서, 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해해야 한다.
이하 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 도 2 내지 도 11을 참조하여 설명한다.
도 2는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조 방법을 나타낸 순서도이며, 도 3 내지 도 11은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조공정을 나타낸 흐름도이다. 도 3 내지 도 11을 참조하면, 제1 절연재(10), 스루홀(11), 제2 절연재(20), 회로 영역(21), 도전성 물질(30), 드라이 필름(40), 제3 절연재(50), 비아홀(51)이 도시되어 있다.
먼저, 도 6 내지 도 9를 참조하여, 단위 인쇄회로기판의 제조 방법(S200)을 설명한다.
우선, 제1 절연재(10)에 제2 절연재(20)를 적층하고(S210), 상기 제2 절연재(20)를 레이저 다이렉트 이미지(Laser Direct Image)로 노광 및 현상하여 회로 영역(21)을 오픈(open)한 후(S220), 상기 오픈된 회로 영역(21)에 도전성 물질(30)을 도금(S230)하게 된다. 아울러, 상기 회로 영역을 오픈하는 단계(S220) 다음에는, 상기 오픈된 회로 영역의 스미어를 제거하는 디스미어(Desmear) 단계를 더 포함할 수 있다. 또한, 상기 도전성 물질을 도금하는 단계(S230) 다음에는 도전성 물질을 그라인딩하여 평탄화하는 작업을 진행하는 것이 바람직하다.
여기서, 제1 절연재(10)는 기판의 전기 절연성, 기계적 강도와 강성 및 치수 안정성을 보전, 유지하기 위한 소재이다. 제1 절연재(10)로는 CCL(Copper Clad Laminate), FCCL(Flexible Copper Clad Laminate) 등이 사용될 수 있다.
그리고 내층에 위치한 제1 절연재(10)에 적층되며, 감광성 물질로 이루어진 제2 절연재(20)는 레이저, 자외선 등 빛에 의해 감광되어 선택적으로 경화될 수 있다.
또한 제2 절연재(20)는 반응형 변성 아크릴계를 메인 수지로 하여, 경화제 역할을 하는 에폭시 수지를 주성분으로 포함할 수 있으며, 보조성분으로 아크릴 모노머, 무기 Filler, 중합 게시제, 촉진제, 용제 및 기타 첨가물을 포함할 수 있다. 가령, 다이요사(Taiyo ink)에서 제조하는 AUS-410 시리즈를 이용할 수 있다.
본 실시예에서 제2 절연재(20)는 레이저 다이렉트 이미지(Laser Direct Image)에 의해 노광 후 현상 과정을 거쳐 회로영역을 오픈(Open)하게 된다.
그리고, 상기 오픈된 회로 영역(21)은 도전성 물질(30)로 채워지는데, 본 실시예에서 도전성 물질(30)은 전해 도금 물질로 사용되는 구리(Cu)를 포함하는 재질일 수 있다.
아울러, 도 3 내지 도 5에서 보듯이, 본 발명에서는 상기 단위 인쇄회로기판의 제조를 위해 절연재(CCL, FCCL)에 베이스 회로 패턴을 형성하는 과정을 포함할 수 있다. 이는 레이저 다이렉트 이미지(Laser Direct Image) 방식으로 노광 및 현상 과정을 거치게 되면 가공 면이 거칠거나 정확하게 원하는 형상이 도출되지 않을 우려가 있기에 종래 방식에 따른 회로 패턴을 회로 패턴인 동도금(Cu)의 두께를 얇게 하여 선행 작업을 진행한 후 여기에 레이저 다이렉트 이미지(Laser Direct Image) 방식을 적용하는 것이다.
도 3 내지 도 5는 절연재에 회로 패턴을 형성하는 과정(S100)을 설명하고 있다. 제1 절연재(10)에 스루홀(PTH)(11)을 가공한 후, 상기 스루홀(11)과 상기 제1 절연재(10)에 도전성 물질(30)을 도금하고 스루홀(11)을 충진하고(S110), 상기 도전성 물질(30)이 도금된 제1 절연재(10)에 드라이 필름(Dry Film)(40)을 적층하고, 회로패턴의 모양을 전사한 후, 노광, 현상하여 회로 이미지를 준비한 후(S120), 상기 회로 이미지가 구현된 제1 절연재(10)에서 도전성 물질을 에칭하고, 드라이 필름을 박리하여 회로가 구비된 제1 절연재를 구현(S130)하게 된다. 이렇게 구현된 제1 절연재는 단위 인쇄회로기판의 제조(S200)에 사용될 수 있다.
여기서, 상기 제1절연재에 도금되는 도전성 물질은 절연성 금속이 박막으로 도금되는 것이 바람직하며, 도전성 물질로 구리(Cu)가 이용될 수 있다. 즉, 박막 구리(Cu)로 기판의 베이스 회로가 형성된다.
다음으로, 도 10 내지 도 11을 참조하여, 다층 인쇄회로기판의 제조 방법(S300)을 설명한다.
먼저, 전처리가 완료된 인쇄회로기판의 표면에 제3 절연재(50)를 도포한 후 상기 인쇄회로기판에 도포된 제3 절연재(50)를 레이저 가공하여 비아홀(51)을 형성하고(S310), 상기 비아홀(51)과 상기 제3 절연재(50)에 도전성 물질(30)을 도금하고 비아홀(51)을 충진하며(S320), 상기 제3 절연재(50)의 상부에 제4 절연재(미도시)를 적층하고(S330), 상기 제4 절연재를 레이저 다이렉트 이미지(Laser Direct Image)로 노광 및 현상하여 회로 영역을 오픈(open)하며(S340), 상기 오픈된 회로 영역에 도전성 물질(30)을 도금하게(S350) 된다. 아울러, 상기 회로 영역을 오픈하는 단계(S340) 다음에는, 상기 오픈된 회로 영역의 스미어를 제거하는 디스미어(Desmear) 단계를 더 포함할 수 있다. 또한, 상기 도전성 물질을 도금하는 단계(S350) 다음에는 도전성 물질을 그라인딩하여 평탄화하는 작업을 진행하는 것이 바람직하다(S360). 여기서, 상기 S330 내지 S360은 상술한 S210 내지 S240과 동일한 공정에 의해 진행되며, 제2 절연재와 제4 절연재는 동일한 절연재에 해당하며 수행하는 역할도 같게 된다.
여기서, 상기 전처리가 완료된 인쇄회로기판은 단위 인쇄회로기판 또는 다층 인쇄회로기판이 해당될 수 있다. 즉, 본 발명은 인쇄회로기판에 연속 적층하여 회로 패턴을 형성할 수 있는 제조 방법에 관한 것이므로 이용될 인쇄회로기판은 단위 기판 혹은 다층으로 적층된 기판일 수 있다.
상기 제3 절연재(50)는 열경화성 솔더 레지스트 잉크가 사용될 수 있다. 통상 인쇄회로기판의 회로 패턴을 보호하고 인접하는 회로간 전기적 절연 안정성을 유지하고자 솔더 레지스트(Solder Resist)가 사용되게 되는데, 본 발명에서는 솔더 레지스트의 역할을 하면서도 인접하는 층의 경계 역할도 하는 것이다. 다만, 본 실시예에서는 층간의 경계 역할을 위해 열경화성 솔더 레지스트 잉크를 사용하게 된다.
상기 제4 절연재(미도시)는 상술한 제2 절연재(20)와 동일한 역할을 하는 것으로 내층에 위치한 제3 절연재(50)에 적층되며, 감광성 물질로 이루어진 제4 절연재는 레이저, 자외선 등 빛에 의해 감광되어 선택적으로 경화될 수 있다. 또한 제4 절연재는 반응형 변성 아크릴계를 메인 수지로 하여, 경화제 역할을 하는 에폭시 수지를 주성분으로 포함할 수 있으며, 보조성분으로 아크릴 모노머, 무기 Filler, 중합 게시제, 촉진제, 용제 및 기타 첨가물을 포함할 수 있다.
아울러, 상기 제4 절연재를 적층하는 단계 이전에는, 상기 도전성 물질이 도금된 제3 절연재에 드라이 필름(Dry Film)을 적층하고, 회로패턴의 모양을 전사한 후, 노광, 현상하여 회로 이미지를 준비하는 단계 및 상기 회로 이미지가 구현된 제3 절연재에서 도전성 물질을 에칭하고, 드라이 필름을 박리하여 회로가 추가 적층된 인쇄회로기판을 구현하는 단계를 더 포함할 수 있다. 이는 상술한 S120 내지 S130과 유사한 공정으로 본 발명에서는 상기 다층 인쇄회로기판의 제조를 위해 제3 절연재에 베이스 회로 패턴을 형성하는 과정을 포함할 수 있다. 이는 레이저 다이렉트 이미지(Laser Direct Image) 방식으로 노광 및 현상 과정을 거치게 되면 가공 면이 거칠거나 정확하게 원하는 형상이 도출되지 않을 우려가 있기에 종래 방식에 따른 회로 패턴의 제조 방식에서 회로 패턴인 동도금(Cu)의 두께를 얇게 하여 선행 작업을 진행한 후 여기에 레이저 다이렉트 이미지(Laser Direct Image) 방식을 적용하는 것이다.
이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술 사상과 아래에 기재될 청구범위의 균등 범위 내에서 다양한 변형 및 수정이 가능함은 물론이다.
10 : 제1 절연재
11 : 스루홀
20 : 제2 절연재
21 : 회로 영역
30 : 도전성 물질
40 : 드라이 필름
50 : 제3 절연재
51 : 비아홀

Claims (15)

  1. 제1 절연재에 제2 절연재를 적층하는 단계;
    상기 제2 절연재를 레이저 다이렉트 이미지(Laser Direct Image)로 노광 후 현상하여 회로 영역을 오픈(open)하는 단계; 및
    상기 오픈된 회로 영역에 도전성 물질을 도금하는 단계;를 포함하고,
    상기 제2 절연재는 감광성 절연재인, 인쇄회로기판 제조 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 회로 영역을 오픈하는 단계 다음에는, 상기 오픈된 회로 영역의 스미어를 제거하는 디스미어(Desmear) 단계를 더 포함하는, 인쇄회로기판 제조 방법.
  4. 제1항에 있어서, 제2 절연재 적층 단계 이전에는,
    제1 절연재에 스루홀(PTH)을 가공한 후, 상기 스루홀과 상기 제1 절연재에 도전성 물질을 도금하고 스루홀을 충진하는 단계;
    상기 도전성 물질이 도금된 제1 절연재에 드라이 필름(Dry Film)을 적층하고, 회로패턴의 모양을 전사한 후, 노광 및 현상하여 회로 이미지를 준비하는 단계; 및
    상기 회로 이미지가 구현된 제1 절연재에서 도전성 물질을 에칭하고, 드라이 필름을 박리하여 회로가 구비된 제1 절연재를 구현하는 단계;를 더 포함하는, 인쇄회로기판 제조 방법.
  5. 제4항에 있어서,
    상기 제1절연재에 도금되는 도전성 물질은 절연성 금속이 박막으로 도금되는 것인, 인쇄회로기판 제조 방법.
  6. 제5항에 있어서,
    상기 제1절연재에 도금되는 도전성 물질은 구리(Cu)인, 인쇄회로기판 제조 방법.
  7. 다층 인쇄회로기판을 제조하는 방법에 관한 것으로,
    제1 절연재에 제2 절연재를 적층하는 단계;
    상기 제2 절연재를 레이저 다이렉트 이미지(Laser Direct Image)로 노광 후 현상하여 회로 영역을 오픈(open)하는 단계; 및
    상기 오픈된 회로 영역에 도전성 물질을 도금하는 단계;
    인쇄회로기판의 표면에 제3 절연재를 도포하는 단계;
    상기 인쇄회로기판에 도포된 제3 절연재를 레이저 가공하여 비아홀을 형성하는 단계;
    상기 비아홀과 상기 제3 절연재에 도전성 물질을 도금하고 비아홀을 충진하는 단계;
    상기 제3 절연재의 상부에 제4 절연재를 적층하는 단계;
    상기 제4 절연재를 레이저 다이렉트 이미지(Laser Direct Image)로 노광 후 현상하여 회로 영역을 오픈(open)하는 단계; 및
    상기 오픈된 회로 영역에 도전성 물질을 도금하는 단계;를 포함하는 인쇄회로기판 제조 방법.
  8. 제7항에 있어서, 상기 제4 절연재를 적층하는 단계 이전에는,
    상기 도전성 물질이 도금된 제3 절연재에 드라이 필름(Dry Film)을 적층하고, 회로패턴의 모양을 전사한 후, 노광 및 현상하여 회로 이미지를 준비하는 단계; 및
    상기 회로 이미지가 구현된 제3 절연재에서 도전성 물질을 에칭하고, 드라이 필름을 박리하여 회로가 추가 적층된 인쇄회로기판을 구현하는 단계;를 더 포함하는 인쇄회로기판 제조 방법.
  9. 제7항에 있어서,
    상기 제3 절연재는 열경화성 솔더 레지스트 잉크인, 인쇄회로기판 제조 방법.
  10. 제7항에 있어서,
    상기 제4 절연재는 감광성 절연재인, 인쇄회로기판 제조 방법.
  11. 제7항에 있어서,
    상기 제2 절연재는 감광성 절연재인, 인쇄회로기판 제조 방법.
  12. 제7항에 있어서,
    상기 회로 영역을 오픈하는 단계 다음에는, 상기 오픈된 회로 영역의 스미어를 제거하는 디스미어(Desmear) 단계를 더 포함하는, 인쇄회로기판 제조 방법.
  13. 제7항에 있어서,
    제2 절연재 적층 단계 이전에는,
    제1 절연재에 스루홀(PTH)을 가공한 후, 상기 스루홀과 상기 제1 절연재에 도전성 물질을 도금하고 스루홀을 충진하는 단계;
    상기 도전성 물질이 도금된 제1 절연재에 드라이 필름(Dry Film)을 적층하고, 회로패턴의 모양을 전사한 후, 노광 및 현상하여 회로 이미지를 준비하는 단계; 및
    상기 회로 이미지가 구현된 제1 절연재에서 도전성 물질을 에칭하고, 드라이 필름을 박리하여 회로가 구비된 제1 절연재를 구현하는 단계;를 더 포함하는, 인쇄회로기판 제조 방법.
  14. 제13항에 있어서,
    상기 제1 절연재에 도금되는 도전성 물질은 절연성 금속이 박막으로 도금되는 것인, 인쇄회로기판 제조 방법.
  15. 제14항에 있어서,
    상기 제1 절연재에 도금되는 도전성 물질은 구리(Cu)인, 인쇄회로기판 제조 방법.
KR1020100132451A 2010-12-22 2010-12-22 감광성 절연재를 이용한 인쇄회로기판 제조 방법 Active KR101184856B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100132451A KR101184856B1 (ko) 2010-12-22 2010-12-22 감광성 절연재를 이용한 인쇄회로기판 제조 방법
TW100119288A TW201228503A (en) 2010-12-22 2011-06-01 Method of manufacturing printed circuit board using photosensitive insulator
JP2011147141A JP2012134444A (ja) 2010-12-22 2011-07-01 感光性絶縁材を用いる印刷回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100132451A KR101184856B1 (ko) 2010-12-22 2010-12-22 감광성 절연재를 이용한 인쇄회로기판 제조 방법

Publications (2)

Publication Number Publication Date
KR20120070923A KR20120070923A (ko) 2012-07-02
KR101184856B1 true KR101184856B1 (ko) 2012-09-20

Family

ID=46649660

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100132451A Active KR101184856B1 (ko) 2010-12-22 2010-12-22 감광성 절연재를 이용한 인쇄회로기판 제조 방법

Country Status (3)

Country Link
JP (1) JP2012134444A (ko)
KR (1) KR101184856B1 (ko)
TW (1) TW201228503A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5991330B2 (ja) * 2014-01-29 2016-09-14 信越半導体株式会社 シリコン単結晶製造装置からのアルゴンガス回収精製方法及びアルゴンガス回収精製装置
KR102281458B1 (ko) * 2014-06-23 2021-07-27 삼성전기주식회사 소자 내장형 인쇄회로기판, 반도체 패키지 및 그 제조방법
CN105549550B (zh) * 2015-11-30 2018-02-02 北大方正集团有限公司 激光直接成像数据转移方法及装置
CN108012434B (zh) * 2017-11-15 2020-04-07 奥士康科技股份有限公司 一种电路板插架结构及电路板制造方法
CN116847561A (zh) * 2023-06-12 2023-10-03 江西景旺精密电路有限公司 一种提高pcb板微细线路制作精度的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041634A (ja) 1996-07-22 1998-02-13 Matsushita Electric Ind Co Ltd 多層パターン形成方法および電子部品
JP2001156449A (ja) 1999-11-24 2001-06-08 Nec Corp 多層印刷配線板の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057460A (ja) * 2000-07-27 2002-02-22 Kermel 導電路及びマイクロビアから成る多層の回路を作製するための方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041634A (ja) 1996-07-22 1998-02-13 Matsushita Electric Ind Co Ltd 多層パターン形成方法および電子部品
JP2001156449A (ja) 1999-11-24 2001-06-08 Nec Corp 多層印刷配線板の製造方法

Also Published As

Publication number Publication date
KR20120070923A (ko) 2012-07-02
JP2012134444A (ja) 2012-07-12
TW201228503A (en) 2012-07-01

Similar Documents

Publication Publication Date Title
JP2006165494A (ja) プリント基板の製造方法および薄型プリント基板
US20070070613A1 (en) Method of manufacturing high density printed circuit boad
US20120055698A1 (en) Single layer printed circuit board and method for manufacturning the same
US11600430B2 (en) Inductor including high-rigidity insulating layers
KR101184856B1 (ko) 감광성 절연재를 이용한 인쇄회로기판 제조 방법
KR100688744B1 (ko) 고밀도 인쇄회로기판 및 이의 제조방법
KR100731604B1 (ko) 스티프니스 특성이 강화된 인쇄회로기판 제조방법
KR20130022911A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
CN206674293U (zh) 一种软硬结合印刷电路板
TW202211739A (zh) 印刷電路板的製造方法
CN102026489B (zh) 电路板的制作方法
KR101067204B1 (ko) 인쇄회로기판 및 그 제조방법
US20120298409A1 (en) Circuit board and method of manufacturing the same
KR100730782B1 (ko) Uv-co2레이저를 이용한 연성회로기판 제조방법
KR101317597B1 (ko) 인쇄회로기판의 비아홀 및 외층회로형성방법
CN105430925A (zh) 厚铜线路板制作方法
KR20190127471A (ko) 인쇄회로기판의 캐비티 형성 방법
CN109699122B (zh) 电路板及其制造方法
KR100771283B1 (ko) 인쇄회로기판의 비아홀 충진 방법
JP2016181623A (ja) 印刷配線板の製造方法
KR101436827B1 (ko) 인쇄회로기판 및 제조방법
TW202033068A (zh) 電路板結構及其製作方法
KR101251756B1 (ko) 인쇄회로기판의 제조방법
KR101310017B1 (ko) 인쇄회로기판 제조방법
KR101048597B1 (ko) 범프가 형성된 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20101222

PA0201 Request for examination
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20120127

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20120830

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20120914

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20120914

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20150707

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20150707

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee