KR20180004457A - Light emitting diode having contact layers and method of fabricating the same - Google Patents
Light emitting diode having contact layers and method of fabricating the same Download PDFInfo
- Publication number
- KR20180004457A KR20180004457A KR1020160084023A KR20160084023A KR20180004457A KR 20180004457 A KR20180004457 A KR 20180004457A KR 1020160084023 A KR1020160084023 A KR 1020160084023A KR 20160084023 A KR20160084023 A KR 20160084023A KR 20180004457 A KR20180004457 A KR 20180004457A
- Authority
- KR
- South Korea
- Prior art keywords
- type semiconductor
- semiconductor layer
- layer
- contact
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 278
- 238000000034 method Methods 0.000 claims abstract description 41
- 239000000463 material Substances 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims description 26
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 230000000903 blocking effect Effects 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 392
- 239000012535 impurity Substances 0.000 description 11
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 7
- 229910002601 GaN Inorganic materials 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000000605 extraction Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000005641 tunneling Effects 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000994 depressogenic effect Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
-
- H01L33/00—
-
- H01L33/0008—
-
- H01L33/005—
-
- H01L33/02—
-
- H01L33/38—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/83—Electrodes
- H10H20/831—Electrodes characterised by their shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
Landscapes
- Led Devices (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
Abstract
Description
본 발명은 발광 다이오드 및 그것을 제조하는 방법에 관한 것으로, 특히, 간단한 공정에 의해 콘택층들을 형성할 수 있는 발광 다이오드 및 그것을 제조하는 방법에 관한 것이다.The present invention relates to a light emitting diode and a method of manufacturing the same, and more particularly, to a light emitting diode capable of forming contact layers by a simple process and a method of manufacturing the same.
일반적으로 질화갈륨(GaN), 질화알루미늄(AlN) 등과 같은 Ⅲ족 원소의 질화물은 열적 안정성이 우수하고 직접 천이형의 에너지 밴드(band) 구조를 가지므로, 최근 가시광선 및 자외선 영역의 광원용 물질로 많은 각광을 받고 있다. 특히, 질화인듐갈륨(InGaN)을 이용한 청색 및 녹색 발광 다이오드는 대규모 천연색 평판 표시 장치, 신호등, 실내 조명, 고밀도광원, 고해상도 출력 시스템과 광통신 등 다양한 응용 분야에 활용되고 있다.In general, nitrides of a Group III element such as gallium nitride (GaN) and aluminum nitride (AlN) have excellent thermal stability and have a direct bandgap energy band structure. Recently, nitride materials for visible light and ultraviolet Has received a lot of attention. In particular, blue and green light emitting diodes using indium gallium nitride (InGaN) are utilized in various applications such as large-scale color flat panel displays, traffic lights, indoor lighting, high density light sources, high resolution output systems and optical communication.
발광 다이오드는 n형 반도체층과 p형 반도체층 및 이들 사이에 개재된 활성층을 포함한다. 전자와 정공을 주입하기 위해 n형 반도체층과 p형 반도체층에 금속 콘택층이 형성된다. 그런데, n형 반도체층 및 p형 반도체층에 오믹 콘택하는 물질층이 서로 달라서 콘택층을 별도의 공정을 이용하여 각각 형성하고 있다. 이에 따라, 발광 다이오드 제조 공정이 복잡해지며, 나아가, 발광 다이오드 칩 구조도 복잡해진다.The light emitting diode includes an n-type semiconductor layer, a p-type semiconductor layer, and an active layer interposed therebetween. A metal contact layer is formed on the n-type semiconductor layer and the p-type semiconductor layer to inject electrons and holes. However, since the ohmic contact material layers are different from each other in the n-type semiconductor layer and the p-type semiconductor layer, the contact layers are formed by separate processes. As a result, the manufacturing process of the light emitting diode becomes complicated, and further, the structure of the light emitting diode chip becomes complicated.
본 발명이 해결하고자 하는 과제는, 더욱 간단한 공정으로 콘택층들을 형성할 수 있는 발광 다이오드 및 그것을 제조하는 방법을 제공하는 것이다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a light emitting diode capable of forming contact layers by a simpler process and a method of manufacturing the same.
본 발명이 해결하고자 하는 또 다른 과제는, 신뢰성이 우수한 발광 다이오드 및 그것을 제조하는 방법을 제공하는 것이다.Another object of the present invention is to provide a light emitting diode having excellent reliability and a method of manufacturing the same.
본 발명의 실시예들에 따르면, 하부 n형 반도체층; 상기 하부 n형 반도체층 상부에 배치된 상부 n형 반도체층; 상기 하부 n형 반도체층과 상부 n형 반도체층 사이에 개재된 p형 반도체층; 상기 하부 n형 반도체층과 상기 p형 반도체층 사이에 개재된 활성층; 상기 p형 반도체층과 상기 상부 n형 반도체층 사이에 개재되고, 상기 p형 반도체층보다 고농도로 도핑된 고농도 p형 반도체층; 상기 고농도 p형 반도체층과 상기 상부 n형 반도체층 사이에 개재되고, 상기 상부 n형 반도체층보다 고농도로 도핑된 고농도 n형 반도체층; 상기 하부 n형 반도체층에 콘택하는 제1 콘택층; 및 상기 상부 n형 반도체층에 콘택하는 제2 콘택층을 포함하되, 상기 제1 및 제2 콘택층은 상기 하부 및 상부 n형 반도체층에 콘택하는 동일 물질층을 포함하는 발광 다이오드가 제공된다.According to embodiments of the present invention, a lower n-type semiconductor layer; An upper n-type semiconductor layer disposed on the lower n-type semiconductor layer; A p-type semiconductor layer interposed between the lower n-type semiconductor layer and the upper n-type semiconductor layer; An active layer interposed between the lower n-type semiconductor layer and the p-type semiconductor layer; A high concentration p-type semiconductor layer interposed between the p-type semiconductor layer and the upper n-type semiconductor layer and doped at a higher concentration than the p-type semiconductor layer; A high concentration n-type semiconductor layer interposed between the high concentration p-type semiconductor layer and the upper n-type semiconductor layer and doped at a higher concentration than the upper n-type semiconductor layer; A first contact layer for contacting the lower n-type semiconductor layer; And a second contact layer contacting the upper n-type semiconductor layer, wherein the first and second contact layers comprise the same material layer that contacts the lower and upper n-type semiconductor layers.
본 발명의 또 다른 실시예들에 따르면, 기판 상에 하부 n형 반도체층을 성장시키고, 상기 n형 반도체층 상에 활성층을 성장시키고, 상기 활성층 상에 p형 반도체층을 성장시키고, 상기 p형 반도체층 상에 상기 p형 반도체층보다 더 높은 농도의 고농도 p형 반도체층을 성장시키고, 상기 고농도 p형 반도체층 상에 상기 하부 n형 반도체층보다 더 높은 농도의 고농도 n형 반도체층을 성장시키고, 상기 고농도 n형 반도체층 상에 상부 n형 반도체층을 성장시키고, 상기 상부 n형 반도체층, 상기 고농도 n형 반도체층, 상기 고농도 p형 반도체층, 상기 p형 반도체층, 및 활성층을 식각하여 상기 하부 n형 반도체층을 노출시키고, 상기 노출된 하부 n형 반도체층 및 상기 상부 n형 반도체층 상에 각각 제1 콘택층 및 제2 콘택층을 형성하는 것을 포함하되, 상기 제1 콘택층 및 제2 콘택층은 동일 물질로 동일 공정에 의해 형성된다.According to still another embodiment of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: growing a lower n-type semiconductor layer on a substrate, growing an active layer on the n-type semiconductor layer, A high concentration p-type semiconductor layer having a higher concentration than the p-type semiconductor layer is grown on the semiconductor layer, and a high concentration n-type semiconductor layer having a higher concentration than the lower n-type semiconductor layer is grown on the high concentration p- , An upper n-type semiconductor layer is grown on the high-concentration n-type semiconductor layer, and the upper n-type semiconductor layer, the high-concentration n-type semiconductor layer, the high-concentration p-type semiconductor layer, the p- Exposing the lower n-type semiconductor layer, and forming a first contact layer and a second contact layer on the exposed lower n-type semiconductor layer and the upper n-type semiconductor layer, respectively, wherein the first contact layer And the second contact layer are formed by the same process with the same material.
본 발명의 실시예들에 따르면, 제1 콘택층과 제2 콘택층을 동일 물질로 동일 공정에 의해 형성할 수 있으므로, 콘택층들을 형성하는 공정이 단순해진다. 이에 따라, 발광 다이오드의 전체 구조 또한 단순하여 신뢰성이 향상된다.According to the embodiments of the present invention, since the first contact layer and the second contact layer can be formed by the same process using the same material, the process of forming the contact layers is simplified. As a result, the overall structure of the light emitting diode is also simple and reliability is improved.
본 발명의 다른 특징 및 기술적 장점에 대해서는 이하에 설명되는 상세한 설명에서 논의되거나 또는 상세한 설명의 기재로부터 쉽게 이해할 수 있을 것이다.Other features and technical advantages of the present invention will become readily apparent from the following detailed description or from the detailed description.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드의 개략적인 평면도 및 단면도를 나타낸다.
도 2는 본 발명의 실시예들에 따른 발광 다이오드의 적층 구조를 설명하기 위한 단면도이다.
도 3 내지 도 6은 본 발명의 일 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 개략적인 평면도들 및 각 평면도의 절취선 A-A를 따라 취해진 단면도들이다.
도 7은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 단면도이다.1 is a schematic plan view and a cross-sectional view of a light emitting diode according to an embodiment of the present invention.
2 is a cross-sectional view illustrating a laminated structure of a light emitting diode according to embodiments of the present invention.
FIGS. 3 to 6 are schematic plan views for explaining a method of fabricating a light emitting diode according to an embodiment of the present invention, and cross-sectional views taken along a perforated line AA of each plan view.
7 is a schematic cross-sectional view illustrating a light emitting diode according to another embodiment of the present invention.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided by way of example so that those skilled in the art can fully understand the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the width, length, thickness, etc. of components may be exaggerated for convenience. Like reference numerals designate like elements throughout the specification.
본 발명의 일 실시예에 따른 발광 다이오드는, 하부 n형 반도체층; 상기 하부 n형 반도체층 상부에 배치된 상부 n형 반도체층; 상기 하부 n형 반도체층과 상부 n형 반도체층 사이에 개재된 p형 반도체층; 상기 하부 n형 반도체층과 상기 p형 반도체층 사이에 개재된 활성층; 상기 p형 반도체층과 상기 상부 n형 반도체층 사이에 개재되고, 상기 p형 반도체층보다 고농도로 도핑된 고농도 p형 반도체층; 상기 고농도 p형 반도체층과 상기 상부 n형 반도체층 사이에 개재되고, 상기 상부 n형 반도체층보다 고농도로 도핑된 고농도 n형 반도체층; 상기 하부 n형 반도체층에 콘택하는 제1 콘택층; 및 상기 상부 n형 반도체층에 콘택하는 제2 콘택층을 포함한다. 나아가, 상기 제1 및 제2 콘택층은 상기 하부 및 상부 n형 반도체층에 콘택하는 동일 물질층을 포함할 수 있다. 상부 n형 반도체층을 채택하고, 제1 콘택층과 제2 콘택층을 동일 물질층으로 형성함에 따라 콘택층들을 형성하는 공정이 간단해진다.According to an embodiment of the present invention, there is provided a light emitting diode including: a lower n-type semiconductor layer; An upper n-type semiconductor layer disposed on the lower n-type semiconductor layer; A p-type semiconductor layer interposed between the lower n-type semiconductor layer and the upper n-type semiconductor layer; An active layer interposed between the lower n-type semiconductor layer and the p-type semiconductor layer; A high concentration p-type semiconductor layer interposed between the p-type semiconductor layer and the upper n-type semiconductor layer and doped at a higher concentration than the p-type semiconductor layer; A high concentration n-type semiconductor layer interposed between the high concentration p-type semiconductor layer and the upper n-type semiconductor layer and doped at a higher concentration than the upper n-type semiconductor layer; A first contact layer for contacting the lower n-type semiconductor layer; And a second contact layer which contacts the upper n-type semiconductor layer. Further, the first and second contact layers may include the same material layer that contacts the lower and upper n-type semiconductor layers. By adopting the upper n-type semiconductor layer and forming the first and second contact layers into the same material layer, the process of forming the contact layers is simplified.
상기 동일물질층은 Al층일 수 있다. 따라서, 활성층에서 생성된 광을 제1 콘택층 및 제2 콘택층을 이용하여 반사시킬 수 있어 광 추출 효율을 개선할 수 있다.The same material layer may be an Al layer. Therefore, the light generated in the active layer can be reflected by using the first contact layer and the second contact layer, and the light extraction efficiency can be improved.
상기 p형 반도체층은 전자 블록층을 포함할 수 있다. 전자 블록층은 예를 들어 AlGaN으로 형성될 수 있으며, 활성층측에 위치할 수 있다.The p-type semiconductor layer may include an electron blocking layer. The electron blocking layer may be formed of AlGaN, for example, and may be located on the active layer side.
상기 고농도 p형 반도체층과 상기 고농도 n형 반도체층 사이의 계면에는 산소가 개재될 수 있다. 고농도 p형 반도체층 및/또는 n형 도핑층은 델타 도핑층일 수 있다. 고농도 p형 반도체층 및 고농도 n형 반도체층을 접합시킴으로써 터널링에 의해 캐리어를 주입할 수 있다. 또한, 산소가 캐리어의 터널링을 도울 수 있다.Oxygen may be interposed at the interface between the high-concentration p-type semiconductor layer and the high-concentration n-type semiconductor layer. The high-concentration p-type semiconductor layer and / or the n-type doping layer may be a delta-doped layer. The carrier can be injected by tunneling by bonding the high-concentration p-type semiconductor layer and the high-concentration n-type semiconductor layer. Also, oxygen can help tunnel the carrier.
몇몇 실시예에 있어서, 상기 제1 콘택층 및 제2 콘택층이 각각 전극 패드로 사용될 수 있다. 수평형 또는 플립칩형의 발광 다이오드가 제공될 수 있다.In some embodiments, the first contact layer and the second contact layer may be used as electrode pads, respectively. A horizontal or flip chip type light emitting diode may be provided.
다른 실시예에 있어서, 상기 발광 다이오드는 상기 상부 n형 반도체층, 상기 제1 및 제2 콘택층을 덮되, 상기 제1 및 제2 콘택층을 노출시키는 개구부들을 갖는 절연층; 및 상기 절연층 상에 배치되어 상기 개구부들을 통해 상기 제1 및 제2 콘택층에 각각 전기적으로 연결된 제1 전극 패드 및 제2 전극 패드를 더 포함할 수 있다. 이러한 구조에 의해 칩 스케일 패키지의 발광 다이오드가 제공될 수 있다.In another embodiment, the light emitting diode includes an upper n-type semiconductor layer, an insulating layer covering the first and second contact layers, the insulating layer having openings exposing the first and second contact layers; And a first electrode pad and a second electrode pad disposed on the insulating layer and electrically connected to the first and second contact layers through the openings, respectively. With this structure, a light emitting diode of a chip scale package can be provided.
한편, 상기 제1 콘택층을 노출시키는 개구부와 제2 콘택층을 노출시키는 개구부는 서로 대향하는 상기 하부 n형 반도체층의 가장자리들 근처에 나뉘어 배치될 수 있다. 즉, 제1 콘택층을 노출시키는 개구부는 하부 n형 반도체층의 일측 가장자리 측에 치우쳐 배치되고, 제2 콘택층을 노출시키는 개구부는 하부 n형 반도체층의 대향하는 타측 가장자리에 치우쳐 배치될 수 있다. 개구부들을 서로 떨어뜨려 배치함으로써, 발광 다이오드 내에서 전류를 고르게 분산시킬 수 있다.Meanwhile, the opening for exposing the first contact layer and the opening for exposing the second contact layer may be disposed near the edges of the lower n-type semiconductor layer facing each other. That is, the opening for exposing the first contact layer may be disposed on one side edge side of the lower n-type semiconductor layer, and the opening for exposing the second contact layer may be disposed to be opposed to the opposite side edge of the lower n- . By arranging the openings apart from each other, the current can be evenly dispersed in the light emitting diode.
상기 제1 전극 패드와 상기 제1 콘택층 사이에 개재된 절연층은 상기 제2 전극 패드와 상기 제2 콘택층 사이에 개재된 절연층과 동일한 물질층이다. 상기 절연층은 굴절률이 서로 다른 유전층들을 반복 적층한 분포 브래그 반사기를 포함할 수 있다. 이에 따라, 제1 콘택층과 제2 콘택층으로 덮이지 않은 영역들에서 상기 절연층을 이용하여 광을 반사시킬 수 있어 발광 효율을 개선할 수 있다.The insulating layer interposed between the first electrode pad and the first contact layer is the same material layer as the insulating layer interposed between the second electrode pad and the second contact layer. The insulating layer may include a distributed Bragg reflector in which dielectric layers having different refractive indices are repeatedly laminated. Accordingly, light can be reflected by using the insulating layer in regions not covered by the first contact layer and the second contact layer, thereby improving the luminous efficiency.
몇몇 실시예들에 있어서, 상기 발광 다이오드는 복수의 메사를 더 포함할 수 있다. 상기 복수의 메사는 각각 상기 활성층, p형 반도체층, 고농도 p형 반도체층, 고농도 n형 반도체층 및 상부 n형 반도체층을 포함한다. 한편, 상기 제1 콘택층은 상기 메사들 각각을 둘러싸도록 상기 하부 n형 반도체층에 콘택할 수 있으며, 상기 제2 콘택층은 상기 각 메사들 상에 배치될 수 있다. 이에 따라, 상대적으로 넓은 면적을 가지는 발광 다이오드에서도 전류를 고르게 분산시킬 수 있다.In some embodiments, the light emitting diode may further include a plurality of mesas. The plurality of mesas include the active layer, the p-type semiconductor layer, the heavily doped p-type semiconductor layer, the heavily doped n-type semiconductor layer, and the upper n-type semiconductor layer. Meanwhile, the first contact layer may contact the lower n-type semiconductor layer to surround each of the mesas, and the second contact layer may be disposed on each of the mesas. Accordingly, the current can be evenly dispersed even in a light emitting diode having a relatively large area.
또한, 상기 절연층은 상기 각 메사 상에 상기 제2 콘택층을 노출시키는 개구부를 가질 수 있으며, 따라서, 상기 각 메사들에 전류를 공급할 수 있다.In addition, the insulating layer may have openings for exposing the second contact layer on the respective mesas, and therefore, current may be supplied to the mesas.
상기 발광 다이오드는 기판을 더 포함할 수 있으며, 상기 하부 n형 반도체층은 상기 기판 상에 배치된다.The light emitting diode may further include a substrate, and the lower n-type semiconductor layer is disposed on the substrate.
본 발명의 다른 실시예에 따른 발광 다이오드 제조 방법은, 기판 상에 하부 n형 반도체층을 성장시키고, 상기 n형 반도체층 상에 활성층을 성장시키고, 상기 활성층 상에 p형 반도체층을 성장시키고, 상기 p형 반도체층 상에 상기 p형 반도체층보다 더 높은 농도의 고농도 p형 반도체층을 성장시키고, 상기 고농도 p형 반도체층 상에 상기 하부 n형 반도체층보다 더 높은 농도의 고농도 n형 반도체층을 성장시키고, 상기 고농도 n형 반도체층 상에 상부 n형 반도체층을 성장시키고, 상기 상부 n형 반도체층, 상기 고농도 n형 반도체층, 상기 고농도 p형 반도체층, 상기 p형 반도체층, 및 활성층을 식각하여 상기 하부 n형 반도체층을 노출시키고, 상기 노출된 하부 n형 반도체층 및 상기 상부 n형 반도체층 상에 각각 제1 콘택층 및 제2 콘택층을 형성하는 것을 포함한다. 상기 제1 콘택층 및 제2 콘택층은 동일 물질로 동일 공정에 의해 형성될 수 있다.A method for fabricating a light emitting diode according to another embodiment of the present invention includes growing a lower n-type semiconductor layer on a substrate, growing an active layer on the n-type semiconductor layer, growing a p-type semiconductor layer on the active layer, Type semiconductor layer, a high-concentration p-type semiconductor layer having a higher concentration than the p-type semiconductor layer is grown on the p-type semiconductor layer, and a high-concentration n-type semiconductor layer Type semiconductor layer, the upper n-type semiconductor layer, the high-concentration n-type semiconductor layer, the high-concentration p-type semiconductor layer, the p-type semiconductor layer, and the active layer And exposing the lower n-type semiconductor layer, and forming a first contact layer and a second contact layer on the exposed lower n-type semiconductor layer and the upper n-type semiconductor layer, respectively The. The first contact layer and the second contact layer may be formed of the same material by the same process.
나아가, 상기 고농도 p형 반도체층을 성장시킨 후, 상기 고농도 n형 반도체층을 성장시키기 전에 상기 고농도 p형 반도체층을 대기 중에 노출시키는 것을 더 포함할 수 있다. 고농도 p형 반도체층을 대기 중에 노출시킴으로써 고농도 p형 반도체층과 고농도 n형 반도체층 사이에 산소가 잔류하도록 할 수 있으며, 이를 이용하여 접합 저항을 낮출 수 있다.Furthermore, the method may further include exposing the heavily doped p-type semiconductor layer to the atmosphere before growing the heavily doped p-type semiconductor layer. By exposing the high-concentration p-type semiconductor layer to the atmosphere, oxygen can remain between the high-concentration p-type semiconductor layer and the high-concentration n-type semiconductor layer, and the junction resistance can be lowered by using this.
상기 발광 다이오드 제조 방법은 또한 상기 제1 콘택층 및 제2 콘택층과 함께 상기 상부 n형 반도체층 및 상기 노출된 하부 n형 반도체층을 덮는 절연층을 형성하는 것을 더 포함할 수 있다. 상기 절연층은 상기 제1 콘택층 및 제2 콘택층을 노출시키는 개구부들을 갖는다.The light emitting diode manufacturing method may further include forming an insulating layer covering the upper n-type semiconductor layer and the exposed lower n-type semiconductor layer together with the first and second contact layers. The insulating layer has openings for exposing the first contact layer and the second contact layer.
또한, 상기 방법은 상기 절연층 상에 제1 전극 패드 및 제2 전극 패드를 형성하는 것을 더 포함할 수 있으며, 상기 제1 및 제2 전극 패드들은 각각 상기 절연층의 개구부들을 통해 상기 제1 콘택층 및 제2 콘택층에 전기적으로 접속할 수 있다.The method may further include forming a first electrode pad and a second electrode pad on the insulating layer, wherein the first and second electrode pads are respectively connected to the first contact pad through openings of the insulating layer, Layer and the second contact layer.
한편, 상기 제1 콘택층 및 제2 콘택층은 각각 상기 하부 n형 반도체층 및 상기 상부 n형 반도체층에 접촉하는 동일 물질층을 포함할 수 있다. 상기 동일 물질층은 Al층일 수 있다.The first contact layer and the second contact layer may include the same material layer contacting the lower n-type semiconductor layer and the upper n-type semiconductor layer, respectively. The same material layer may be an Al layer.
이하 도면들을 참조하여 본 발명의 실시예들에 대해 더욱 상세하게 설명한다.Embodiments of the present invention will now be described in more detail with reference to the drawings.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도(a) 및 단면도(b)이다. 여기서, 상기 단면도(b)는 평면도(a)에서 절취선 A-A를 따라 취해진 것이다. 한편, 도 2는 본 발명의 일 실시예에 따른 발광 다이오드의 반도체 적층 구조를 설명하기 위한 개략적인 단면도이다.1 is a schematic plan view (a) and a sectional view (b) for explaining a light emitting diode according to an embodiment of the present invention. Here, the sectional view (b) is taken along the cutting line A-A in the plan view (a). 2 is a schematic cross-sectional view illustrating a semiconductor laminated structure of a light emitting diode according to an embodiment of the present invention.
우선, 도 1을 참조하면, 본 실시예에 따른 발광 다이오드는, 하부 n형 반도체층(23), 메사(M), 제1 콘택층(35) 및 제2 콘택층(37)을 포함한다. 나아가, 상기 발광 다이오드는, 기판(21), 절연층(39), 제1 및 제2 전극 패드들(41a, 41b)을 포함할 수 있다. 상기 메사(M)는 또한, 도 2에 도시되듯이, 활성층(25), p형 반도체층(27), 고농도 p형 반도체층(29), 고농도 n형 반도체층(31) 및 상부 n형 반도체층(33)을 포함한다.Referring to FIG. 1, the light emitting diode according to the present embodiment includes a lower n-
상기 기판(21)은 질화갈륨계 반도체층을 성장시킬 수 있는 기판이면 특별히 제한되지 않는다. 기판(21)의 예로는 사파이어 기판, 질화갈륨 기판, SiC 기판, Si 기판 등 다양할 수 있다. 기판(21)은 평면도(a)에서 보듯이 직사각형 또는 정사각형의 외형을 가질 수 있다. 기판(21)의 크기는 특별히 한정되는 것은 아니며 다양하게 선택될 수 있다.The
하부 n형 반도체층(21)이 기판(21) 상에 배치된다. 하부 n형 반도체층(21)은 기판(21) 상에 성장된 층으로, n형 불순물, 예컨대 Si이 도핑된 질화갈륨계 반도체층일 수 있다.And the lower n-
하부 n형 반도체층 상에 메사(M)가 배치된다. 메사(M)는 하부 n형 반도체층(23)으로 둘러싸인 영역 내측에 한정되어 위치할 수 있으며, 따라서, 하부 n형 반도체층의 가장자리 근처 영역들은 메사(M)에 의해 덮이지 않고 외부에 노출된다. A mesa (M) is disposed on the lower n-type semiconductor layer. The mesa M may be located inside the region surrounded by the lower n-
도 2를 참조하면, 기판(21) 상에 하부 n형 반도체층(23)이 배치되고, 그 위에 활성층(25), p형 반도체층(27), 고농도 p형 반도체층(29), 고농도 n형 반도체층(31) 및 상부 n형 반도체층(33)이 배치된다. 메사(M)는 상기 하부 n형 반도체층(23) 상에 배치된 반도체층들(25, 27, 29, 31, 33)을 포함한다.2, a lower n-
상기 활성층(25)은 하부 n형 반도체층(23)과 p형 반도체층(27) 사이에 개재된다. 활성층(25)은 단일 양자우물 구조 또는 다중 양자우물 구조를 가질 수 있다. 활성층(25) 내에서 우물층의 조성 및 두께는 생성되는 광의 파장을 결정한다. 특히, 우물층의 조성을 조절함으로써 자외선, 청색광 또는 녹색광을 생성하는 활성층을 제공할 수 있다.The
한편, p형 반도체층(27)은 p형 불순물, 예컨대 Mg이 도핑된 질화갈륨계 반도체층일 수 있다. 하부 n형 반도체층(23) 및 p형 반도체층(27)은 각각 단일층일 수 있으나, 이에 한정되는 것은 아니며, 다중층일 수도 있으며, 초격자층을 포함할 수도 있다. 또한, 상기 p형 반도체층(27)은 활성층(25)과의 계면에 AlGaN 또는 AlInGaN의 전자 블록층을 포함할 수 있다.On the other hand, the p-
고농도 p형 반도체층(29)은 상기 p형 반도체층(27)보다 더 높은 농도로 p형 불순물, 예컨대 Mg이 도핑된 층이다. 예를 들어, 상기 p형 반도체층(27)은 p형 불순물 농도가 평균적으로 1E19/㎤ 내지 1E20/㎤ 범위 내일 수 있으나, 고농도 p형 반도체층(29)은 p형 불순물 농도가 1E20/㎤를 초과할 수 있다. 상기 고농도 p형 반도체층(29)은 델타 도핑층일 수도 있다.The high-concentration p-
한편, 고농도 n형 반도체층(31)은 상기 하부 n형 반도체층(23)보다 더 높은 농도로 n형 불순물, 예컨대 Si이 도핑된 층이다. 예를 들어, 상기 하부 n형 반도체층(27)은 n형 불순물 농도가 평균적으로 1E18/㎤ 내지 5E19/㎤ 범위 내일 수 있으나, 고농도 n형 반도체층(31)은 n형 불순물 농도가 1E20/㎤를 초과할 수 있다. 상기 고농도 n형 반도체층(29)은 델타 도핑층일 수도 있다.On the other hand, the high-concentration n-
고농도 p형 반도체층(29)과 고농도 n형 반도체층(31)을 접합시킴으로써 터널링 접합을 형성할 수 있다. 나아가, 상기 고농도 n형 반도체층(31)과 고농도 p형 반도체층(29)의 계면에 산소가 잔류할 수 있다. 산소는 캐리어의 터널링을 도울 것으로 예상된다.The tunneling junction can be formed by bonding the high-concentration p-
상부 n형 반도체층(33)은 n형 불순물, 예컨대 Si이 도핑된 질화갈륨계 반도체층일 수 있다. 상부 n형 반도체층(33)은 하부 n형 반도체층(23)과 유사하게, 1E19/㎤ 내지 5E19/㎤ 범위 내의 불순물 도핑 농도를 가질 수 있다.The upper n-
상기 반도체층들(23, 25, 27, 29, 31, 33)은 유기금속 화학기상성장, 분자선 에피택시 또는 수소화물 기상성장 등의 기술로 기판(21) 상에 성장될 수 있다. 또한, 고진공 상태에서 하부 n형 반도체층(23), 활성층(25), p형 반도체층(27) 및 고농도 p형 반도체층(29)을 성장시킨 후, 고농도 n형 반도체층(31)을 성장시키기 전에 성장 챔버의 진공을 브레이킹하여 고농도 p형 반도체층(29)을 대기 중에 노출시킬 수 있다. 그 후, 다시 고농도 n형 반도체층(31) 및 상부 n형 반도체 층(33)을 성장될 수 있다. 고농도 p형 반도체층(29) 및 고농도 n형 반도체층(31)을 연속으로 성장시킨 발광 다이오드에 비해 고농도 p형 반도체층(29)을 대기 중에 노출시킴으로써 순방향 전압을 대폭 낮출 수 있다. 이는 고농도 p형 반도체층(29)과 고농도 n형 반도체층(31) 사이에 산소가 잔류하여 터널링 효과를 강화하기 때문인 것으로 판단된다.The semiconductor layers 23, 25, 27, 29, 31, 33 may be grown on the
다시 도 1을 참조하면, 복수의 메사(M)들이 서로 이격되어 하부 n형 반도체층(23) 상에 배치될 수 있다. 메사(M)들 사이의 영역에서 하부 n형 반도체층(23)이 노출된다. 복수의 메사(M)를 배치한 경우, 메사(M)의 주위를 따라 하부 n형 반도체층(23)이 노출되기 때문에 전류 분산에 유리하다. 그러나 본 발명이 이에 한정되는 것은 아니며, 단일의 메사(M)가 하부 n형 반도체층(23) 상에 배치될 수도 있다. 이 경우, 메사(M)의 내부로 만입된 만입부가 형성될 수 있으며, 만입부에 의해 하부 n형 반도체층(23)의 상면이 노출될 수 있다. 또는, 단일의 메사(M) 내부에 하부 n형 반도체층(23)을 노출시키는 관통홀이 형성될 수도 있다.Referring again to FIG. 1, a plurality of mesas M may be disposed on the lower n-
본 실시예에 있어서, 4개의 메사(M)들이 평행하게 배열된 것을 예로 설명하지만, 이에 한정되는 것은 아니며, 더 많은 수의 메사(M)들 또는 더 적은 수의 메사(M)들이 형성될 수도 있다. In the present embodiment, it is exemplified that four mesas (M) are arranged in parallel, but not limited thereto, and a larger number of mesas (M) or a smaller number of mesas have.
제1 콘택층((35)은 메사(M) 주위에서 노출된 하부 n형 반도체층(23)에 콘택한다. 제1 콘택층(35)은 각 메사(M)를 둘러쌀 수 있다. 제1 콘택층은 또한, 하부 n형 반도체층(23)의 가장자리를 따라 배치될 수 있다. 제1 콘택층(35)은 하부 n형 반도체층(23)에 오믹콘택할 수 있는 물질층, 예를 들어 Al층으로 형성될 수 있다.The
한편, 제2 콘택층(37)은 상부 n형 반도체층(33)에 콘택한다. 제2 콘택층(37)은 제1 콘택층(35)과 동일한 물질층으로 형성될 수 있으며, 예를 들어 Al층으로 형성될 수 있다.On the other hand, the
제1 콘택층(35) 및 제2 콘택층(37)을 Al층으로 형성한 경우, 플립칩과 같이 기판(21)측으로부터 광을 출사하는 발광 다이오드에서 제1 및 제2 콘택층들(35, 37)을 이용하여 광을 반사시킬 수 있어 발광 효율을 개선할 수 있다. 그러나 본 발명의 실시예들이 이에 한정되는 것은 아니며, 제1 및 제2 콘택층(35, 37)은 Al층 이외의 다른 오믹 콘택층일 수도 있다.When the
절연층(39)은 제1 콘택층(35) 및 제2 콘택층(37) 상에 배치되며, 제1 콘택층(35)을 노출시키는 개구부(39a) 및 제2 콘택층(37)를 노출시키는 개구부(39b)를 가진다. 개구부(39a)와 개구부(39b)는 도 1에 도시된 바와 같이 기판(21)의 서로 대향하는 가장자리들 측에 치우쳐 배치될 수 있다. 예를 들어, 제1 콘택층(35)을 노출시키는 개구부들(39a)은 하부 n형 반도체층(23)의 일측 가장자리 근처에 치우쳐 배치되며, 제2 콘택층(37)을 노출시키는 개구부들(39b)은 하부 n형 반도체층(23)의 반대측 가장자리 근처에 배치될 수 있다. 이에 따라, 제1 콘택층(35)과 제2 콘택층(37)이 제1 전극 패드(41a) 및 제2 전극 패드(41b)와 접촉하는 위치를 멀리 떨어뜨릴 수 있으며, 따라서 전류를 고르게 분산시킬 수 있다.The insulating
한편, 제1 콘택층(35)은 개구부(39a)와 중첩하는 영역에서 상대적으로 넓은 영역(35a)을 갖도록 형성될 수 있다. 이에 따라, 개구부(39a)가 제1 콘택층(35) 이외에 하부 n형 반도체층(23)을 노출시키는 것을 방지할 수 있다.On the other hand, the
절연층(39)은 SiO2의 단일층으로 형성될 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 절연층(39) 실리콘질화막과 실리콘산화막을 포함하는 다층 구조를 가질 수도 있으며, 실리콘산화막과 타이타늄산화막을 교대로 적층한 분포브래그 반사기일 수도 있다. 특히, 절연층(39)이 반사율이 높은 분포 브래그 반사기로 형성된 경우, 절연층(39)으로 입사되는 광을 고 반사율로 반사시킬 수 있어, 광 추출 효율을 증가시킬 수 있다.The insulating
제1 전극 패드(41a)는 절연층(39)의 개구부(39a)를 통해 제1 콘택층(35)에 전기적으로 접속하며, 제2 전극 패드(41b)는 개구부(39b)를 통해 제2 콘택층(37)에 전기적으로 연결될 수 있다. 제1 전극 패드(41a) 및 제2 전극 패드(41b)는 상기 개구부들(39a, 39b)을 통해 제1 콘택층(35) 및 제2 콘택층(37)에 직접 접촉할 수 있다.The
본 실시예에 따르면, p형 반도체층(27) 상에 고농도 p형 반도체층(29), 고농도 n형 반도체층(31) 및 상부 n형 반도체층(33)을 배치함으로써, 제1 콘택층(35)과 제2 콘택층(37)을 동일 물질층으로 형성할 수 있으며, 이에 따라, 제조 공정이 간단한 발광 다이오드가 제공될 수 있다.According to the present embodiment, the high concentration p-
도 3 내지 도 6은 본 발명의 일 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 도면들로서, 도 3 내지 도 6의 각 도면들에서 (a)는 평면도를 (b)는 절취선 A-A를 따라 취해진 단면도를 나타낸다.3 to 6 are views for explaining a method of fabricating a light emitting diode according to an embodiment of the present invention. In each of FIGS. 3 to 6, (a) is a plan view, (b) Fig.
도 3을 참조하면, 기판(21) 상에 하부 n형 반도체층(23)이 성장되고, 그 위에 메사(M)가 형성된다.Referring to FIG. 3, a lower n-
도 2에 도시된 바와 같이, 하부 n형 반도체층(23) 상에, 활성층(25), p형 반도체층(27), 고농도 p형 반도체층(29), 고농도 n형 반도체층(31) 및 상부 n형 반도체층(33)이 성장되고, 이들 층을 패터닝하여 메사(M)가 형성된다. 메사(M)는 하부 n형 반도체층(23)의 일부 두께를 포함할 수도 있다. 또한, 앞서 설명한 바와 같이, 고농도 p형 반도체층(29)을 형성한 후, 진공 브레이킹을 통해 고농도 p형 반도체층(29)을 대기 또는 산소 가스에 노출시킬 수 있다.2, the
상기 반도체층들(23, 25, 27, 29, 31)은 유기금속 화학기상 성장(MOCVD)법을 이용하여 기판(21) 상에 성장될 수 있다. 여기서, 상기 하부 n형 반도체층(23)은 n형 불순물, 예컨대 Si가 도핑될 수 있다.The semiconductor layers 23, 25, 27, 29, and 31 may be grown on the
도 3에 일 방향으로 평행한 4개의 메사들(M)이 형성된 것을 도시하였으나, 메사(M)의 개수에 특별히 한정되는 것은 아니다. 한편, 메사(M)들 사이의 영역 및 하부 n형 반도체층(23)의 가장자리 영역들이 상기 메사(M)를 형성함에 따라 외부에 노출된다. 이때, 하부 n형 반도체층(23)의 노출 영역 중 상대적으로 넓은 영역(23a)이 형성될 수 있다. 이 영역(23a)은 후술할 절연층(39)의 개구부들(39a)을 형성하는 위치에 상응한다.Although FIG. 3 shows the formation of four mesas M parallel to one direction, the number of mesas M is not particularly limited. On the other hand, the region between the mesas M and the edge regions of the lower n-
한편, 상기 메사(M)의 측면은 포토레지스트 리플로우와 같은 기술을 사용함으로써 경사지게 형성될 수 있다. 메사(M) 측면의 경사진 프로파일은 활성층(25)에서 생성된 광의 추출 효율을 향상시킨다.Meanwhile, the side surface of the mesa M may be inclined by using a technique such as photoresist reflow. The inclined profile of the mesa (M) side improves the extraction efficiency of the light generated in the
도 4를 참조하면, 하부 n형 반도체층(23) 및 메사(M) 상에 각각 제1 콘택층(35) 및 제2 콘택층(37)이 형성된다. 제1 콘택층(35) 및 제2 콘택층(37)은 동일 물질층으로 동일 공정을 통해 형성될 수 있다. 예컨대, 제1 및 제2 콘택층(35, 37)은 전자빔 증발법을 이용한 코팅 기술에 의해 형성될 수 있다. 제1 및 제2 콘택층(35, 37)은 하부 및 상부 n형 반도체층들(23, 33)에 오믹 콘택하는 금속층으로 Al층을 포함할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 다른 금속층 또는 투명 도전층을 포함할 수도 있다.Referring to FIG. 4, a
제1 콘택층(35)은 메사(M)들 사이에 노출된 하부 n형 반도체층 및 하부 n형 반도체층(23)의 가장자리 영역에 형성될 수 있으며, 메사(M)를 둘러쌀 수 있다. 또한, 제1 콘택층(35)은 하부 n형 반도체층(23)의 노출 영역 중 상대적으로 넓은 영역(23a) 상에서 다른 부분들보다 더 넓은 폭을 갖도록 형성될 수 있다.The
제2 콘택층(37)은 메사(M) 상에 특히 상부 n형 반도체층(33) 상에 형성되어 상부 n형 반도체층(33)에 콘택한다. The
도 5를 참조하면, 상기 제1 콘택층(35) 및 제2 콘택층(37)을 덮는 절연층(39)이 형성된다. 절연층(39)은 또한 하부 n형 반도체층(23) 및 메사(M) 영역을 덮을 수 있다. 절연층(39)은 제1 콘택층(35)을 노출시키는 개구부(39a) 및 제2 콘택층(37)을 노출시키는 개구부(39b)를 가진다.Referring to FIG. 5, an insulating
특히, 제1 콘택층(35)을 노출시키는 개구부(39a)는 상대적으로 넓은 폭을 갖는 제1 콘택층 영역(35a) 상에 형성될 수 있다.In particular, the
절연층(39)은 화학기상증착(CVD) 등의 기술을 사용하여 SiO2 등의 산화막, SiNx 등의 질화막, MgF2의 절연막으로 형성될 수 있으며, 사진 및 식각 기술을 이용하여 패터닝될 수 있다. 또는, 하부 절연층(33)은 저굴절 물질층과 고굴절 물질층이 교대로 적층된 분포 브래그 반사기(DBR)로 형성될 수 있다. 예컨대, SiO2/TiO2나 SiO2/Nb2O5 등의 층을 적층함으로써 반사율이 높은 절연 반사층을 형성할 수 있다. The insulating
도 6을 참조하면, 상기 절연층(39) 상에 제1 전극 패드(41a) 및 제2 전극 패드(41b)가 형성된다. 제1 전극 패드(41a)는 절연층(39)의 개구부(39a)를 통해 제1 콘택층(35)에 접속하고, 제2 전극 패드(41b)는 절연층(39)의 개구부(39b)를 통해 제2 콘택층(41b)에 접속한다. 상기 제1 전극 패드(41a) 및 제2 전극 패드(41b)는 발광 다이오드를 서브 마운트 또는 인쇄회로보드 등에 실장하기 위해 사용된다. 제1 전극 패드(41a)와 제2 전극 패드(41b)는 특별히 한정되는 것은 아니나, 예를 들어, AuSn으로 형성될 수 있으며, 공융 본딩을 통해 서브마운트 등에 실장될 수 있다. Referring to FIG. 6, a
한편, 상기 제1 및 제2 전극 패드(39a, 39b)는 동일 공정으로 함께 형성될 수 있으며, 예컨대 리프트 오프 기술을 사용하여 형성될 수 있다. Meanwhile, the first and
이어서, 레이저 스크라이빙 및 크래킹 등의 공정에 의해 개별 발광 다이오드로 분할함으로써 개별적으로 분리된 발광 다이오드가 제공된다.Subsequently, the LEDs are individually separated by dividing the light emitting diodes into individual light emitting diodes by a process such as laser scribing and cracking.
본 실시예에 따른 발광 다이오드는, 예를 들어 플립칩형 발광 다이오드 또는 칩 스케일 패키지형 발광 다이오드로 제작될 수 있다. 그러나, 본 발명이 이에 한정되는 것은 아니며 수평형 구조의 발광 다이오드로 제작될 수도 있다. 도 7은 수평형 구조의 발광 다이오드를 설명하기 위한 단면도이다.The light emitting diode according to this embodiment can be fabricated, for example, from a flip chip type light emitting diode or a chip scale package type light emitting diode. However, the present invention is not limited thereto, and the light emitting diode having a horizontal structure may be fabricated. 7 is a cross-sectional view illustrating a light emitting diode having a horizontal structure.
도 7을 참조하면, 도 2에 도시된 바와 같이, 기판(21) 상에 차례로 반도체층들(23, 25, 27, 29, 31, 33)을 성장시킨 후, 상부 n형 반도체층(33), 고농도 n형 반도체층(31), 고농도 p형 반도체층(29), p형 반도체층(27) 및 활성층(25)을 식각하여 하부 n형 반도체층(23)을 노출시킨다.2, the semiconductor layers 23, 25, 27, 29, 31, and 33 are sequentially grown on the
이어서, 상기 하부 n형 반도체층(23) 및 상부 n형 반도체층(33) 상에 각각 제1 전극 패드(또는 제1 콘택층, 41a) 및 제2 전극 패드(또는 제2 콘택층, 41b)를 형성함으로써 수평형 구조의 발광 다이오드가 제작될 수 있다. 제1 및 제2 전극 래드들(41a, 41b)는 동일 물질층으로 동일한 공정을 통해 형성될 수 있다. A first electrode pad (or a
본 실시예에 있어서, 상기 제1 및 제2 전극 패드들(41a, 41b)은 하부 및 상부 n형 반도체층들(23, 33)에 오믹 콘택하며 따라서 콘택층으로서의 기능을 갖는다. 본 실시예의 제1 및 제2 전극 패드들(41a, 41b)은 Al층을 포함할 수 있다.In this embodiment, the first and
이상에서, 본 발명의 다양한 실시예들에 대해 설명하였으나, 본 발명은 이들 실시예들에 한정되는 것은 아니다. 또한, 하나의 실시예에 대해서 설명한 사항이나 구성요소는 본 발명의 기술적 사상을 벗어나지 않는 한, 다른 실시예에도 적용될 수 있다.While the present invention has been described with reference to exemplary embodiments, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. In addition, the elements or components described in relation to one embodiment can be applied to other embodiments without departing from the technical idea of the present invention.
Claims (17)
상기 하부 n형 반도체층 상부에 배치된 상부 n형 반도체층;
상기 하부 n형 반도체층과 상부 n형 반도체층 사이에 개재된 p형 반도체층;
상기 하부 n형 반도체층과 상기 p형 반도체층 사이에 개재된 활성층;
상기 p형 반도체층과 상기 상부 n형 반도체층 사이에 개재되고, 상기 p형 반도체층보다 고농도로 도핑된 고농도 p형 반도체층;
상기 고농도 p형 반도체층과 상기 상부 n형 반도체층 사이에 개재되고, 상기 상부 n형 반도체층보다 고농도로 도핑된 고농도 n형 반도체층;
상기 하부 n형 반도체층에 콘택하는 제1 콘택층; 및
상기 상부 n형 반도체층에 콘택하는 제2 콘택층을 포함하되,
상기 제1 및 제2 콘택층은 상기 하부 및 상부 n형 반도체층에 콘택하는 동일 물질층을 포함하는 발광 다이오드.A lower n-type semiconductor layer;
An upper n-type semiconductor layer disposed on the lower n-type semiconductor layer;
A p-type semiconductor layer interposed between the lower n-type semiconductor layer and the upper n-type semiconductor layer;
An active layer interposed between the lower n-type semiconductor layer and the p-type semiconductor layer;
A high concentration p-type semiconductor layer interposed between the p-type semiconductor layer and the upper n-type semiconductor layer and doped at a higher concentration than the p-type semiconductor layer;
A high concentration n-type semiconductor layer interposed between the high concentration p-type semiconductor layer and the upper n-type semiconductor layer and doped at a higher concentration than the upper n-type semiconductor layer;
A first contact layer for contacting the lower n-type semiconductor layer; And
And a second contact layer for contacting the upper n-type semiconductor layer,
Wherein the first and second contact layers comprise the same material layer that contacts the lower and upper n-type semiconductor layers.
상기 동일물질층은 Al층인 발광 다이오드.The method according to claim 1,
Wherein the same material layer is an Al layer.
상기 p형 반도체층은 전자 블록층을 포함하는 발광 다이오드.The method according to claim 1,
Wherein the p-type semiconductor layer comprises an electron blocking layer.
상기 고농도 p형 반도체층과 상기 고농도 n형 반도체층 사이의 계면에는 산소가 개재된 발광 다이오드.The method according to claim 1,
And oxygen is interposed in the interface between the high-concentration p-type semiconductor layer and the high-concentration n-type semiconductor layer.
상기 상부 n형 반도체층, 상기 제1 및 제2 콘택층을 덮되, 상기 제1 및 제2 콘택층을 노출시키는 개구부들을 갖는 절연층; 및
상기 절연층 상에 배치되어 상기 개구부들을 통해 상기 제1 및 제2 콘택층에 각각 전기적으로 연결된 제1 전극 패드 및 제2 전극 패드를 더 포함하는 발광 다이오드.The method according to claim 1,
An upper n-type semiconductor layer, an insulating layer covering the first and second contact layers, the insulating layer having openings exposing the first and second contact layers; And
And a first electrode pad and a second electrode pad disposed on the insulating layer and electrically connected to the first and second contact layers through the openings, respectively.
상기 제1 콘택층을 노출시키는 개구부와 제2 콘택층을 노출시키는 개구부는 서로 대향하는 상기 하부 n형 반도체층의 가장자리들 근처에 나뉘어 배치된 발광 다이오드.The method of claim 5,
Wherein the opening for exposing the first contact layer and the opening for exposing the second contact layer are disposed in the vicinity of edges of the lower n-type semiconductor layer opposed to each other.
상기 제1 전극 패드와 상기 제1 콘택층 사이에 개재된 절연층은 상기 제2 전극 패드와 상기 제2 콘택층 사이에 개재된 절연층과 동일한 물질층인 발광 다이오드.The method of claim 6,
Wherein the insulating layer interposed between the first electrode pad and the first contact layer is the same material layer as the insulating layer interposed between the second electrode pad and the second contact layer.
상기 절연층은 굴절률이 서로 다른 유전층들을 반복 적층한 분포 브래그 반사기인 발광 다이오드.The method of claim 7,
Wherein the insulating layer is a distributed Bragg reflector in which dielectric layers having different refractive indices are repeatedly laminated.
복수의 메사를 더 포함하되,
상기 복수의 메사는 각각 상기 활성층, p형 반도체층, 고농도 p형 반도체층, 고농도 n형 반도체층 및 상부 n형 반도체층을 포함하고,
상기 제1 콘택층은 상기 메사들 각각을 둘러싸도록 상기 하부 n형 반도체층에 콘택하고,
상기 제2 콘택층은 상기 각 메사들 상에 배치된 발광 다이오드.The method of claim 5,
Further comprising a plurality of mesas,
Wherein the plurality of mesas include the active layer, the p-type semiconductor layer, the heavily doped p-type semiconductor layer, the heavily doped n-type semiconductor layer, and the upper n-type semiconductor layer,
The first contact layer contacts the lower n-type semiconductor layer so as to surround each of the mesas,
And the second contact layer is disposed on each of the mesas.
상기 절연층은 상기 각 메사 상에 상기 제2 콘택층을 노출시키는 개구부를 가지는 발광 다이오드.The method of claim 9,
Wherein the insulating layer has an opening for exposing the second contact layer on each of the mesa.
기판을 더 포함하되, 상기 하부 n형 반도체층은 상기 기판 상에 배치된 발광 다이오드.The method according to any one of claims 1 to 10,
Further comprising a substrate, wherein the lower n-type semiconductor layer is disposed on the substrate.
상기 n형 반도체층 상에 활성층을 성장시키고,
상기 활성층 상에 p형 반도체층을 성장시키고,
상기 p형 반도체층 상에 상기 p형 반도체층보다 더 높은 농도의 고농도 p형 반도체층을 성장시키고,
상기 고농도 p형 반도체층 상에 상기 하부 n형 반도체층보다 더 높은 농도의 고농도 n형 반도체층을 성장시키고,
상기 고농도 n형 반도체층 상에 상부 n형 반도체층을 성장시키고,
상기 상부 n형 반도체층, 상기 고농도 n형 반도체층, 상기 고농도 p형 반도체층, 상기 p형 반도체층, 및 활성층을 식각하여 상기 하부 n형 반도체층을 노출시키고,
상기 노출된 하부 n형 반도체층 및 상기 상부 n형 반도체층 상에 각각 제1 콘택층 및 제2 콘택층을 형성하는 것을 포함하되,
상기 제1 콘택층 및 제2 콘택층은 동일 물질로 동일 공정에 의해 형성되는 발광 다이오드 제조 방법.Growing a lower n-type semiconductor layer on a substrate,
Growing an active layer on the n-type semiconductor layer,
Growing a p-type semiconductor layer on the active layer,
Type semiconductor layer, a high-concentration p-type semiconductor layer having a higher concentration than the p-type semiconductor layer is grown on the p-type semiconductor layer,
Type semiconductor layer, a high concentration n-type semiconductor layer having a higher concentration than the lower n-type semiconductor layer is grown on the high-concentration p-
Growing an upper n-type semiconductor layer on the high-concentration n-type semiconductor layer,
The upper n-type semiconductor layer, the high-concentration n-type semiconductor layer, the high-concentration p-type semiconductor layer, the p-type semiconductor layer, and the active layer are etched to expose the lower n-
And forming a first contact layer and a second contact layer on the exposed lower n-type semiconductor layer and the upper n-type semiconductor layer, respectively,
Wherein the first contact layer and the second contact layer are formed of the same material by the same process.
상기 고농도 p형 반도체층을 성장시킨 후, 상기 고농도 n형 반도체층을 성장시키기 전에 상기 고농도 p형 반도체층을 대기 중에 노출시키는 것을 더 포함하는 발광 다이오드 제조 방법.The method of claim 12,
Further comprising exposing the heavily doped p-type semiconductor layer to the atmosphere before the heavily doped p-type semiconductor layer is grown after growing the heavily doped p-type semiconductor layer.
상기 제1 콘택층 및 제2 콘택층과 함께 상기 상부 n형 반도체층 및 상기 노출된 하부 n형 반도체층을 덮는 절연층을 형성하는 것을 더 포함하되,
상기 절연층은 상기 제1 콘택층 및 제2 콘택층을 노출시키는 개구부들을 갖는 발광 다이오드 제조 방법.14. The method of claim 13,
Further comprising forming an insulating layer covering the upper n-type semiconductor layer and the exposed lower n-type semiconductor layer together with the first and second contact layers,
Wherein the insulating layer has openings for exposing the first contact layer and the second contact layer.
상기 절연층 상에 제1 전극 패드 및 제2 전극 패드를 형성하는 것을 더 포함하되,
상기 제1 및 제2 전극 패드들은 각각 상기 절연층의 개구부들을 통해 상기 제1 콘택층 및 제2 콘택층에 전기적으로 접속하는 발광 다이오드 제조 방법.15. The method of claim 14,
Further comprising forming a first electrode pad and a second electrode pad on the insulating layer,
Wherein the first and second electrode pads are electrically connected to the first contact layer and the second contact layer through openings of the insulating layer, respectively.
상기 제1 콘택층 및 제2 콘택층은 각각 상기 하부 n형 반도체층 및 상기 상부 n형 반도체층에 접촉하는 동일 물질층을 포함하는 발광 다이오드 제조 방법.The method of claim 12,
Wherein the first contact layer and the second contact layer each include a lower n-type semiconductor layer and a same material layer contacting the upper n-type semiconductor layer.
상기 동일 물질층은 Al층인 발광 다이오드 제조 방법.18. The method of claim 16,
Wherein the same material layer is an Al layer.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160084023A KR20180004457A (en) | 2016-07-04 | 2016-07-04 | Light emitting diode having contact layers and method of fabricating the same |
CN201720802428.7U CN207082541U (en) | 2016-07-04 | 2017-07-04 | Light emitting diode with contact layer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160084023A KR20180004457A (en) | 2016-07-04 | 2016-07-04 | Light emitting diode having contact layers and method of fabricating the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20180004457A true KR20180004457A (en) | 2018-01-12 |
Family
ID=61001100
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160084023A Ceased KR20180004457A (en) | 2016-07-04 | 2016-07-04 | Light emitting diode having contact layers and method of fabricating the same |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR20180004457A (en) |
CN (1) | CN207082541U (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200129173A (en) * | 2018-04-05 | 2020-11-17 | 위스콘신 얼럼나이 리서어치 화운데이션 | Heterogeneous tunneling junction for hole injection in a nitride-based light emitting device |
-
2016
- 2016-07-04 KR KR1020160084023A patent/KR20180004457A/en not_active Ceased
-
2017
- 2017-07-04 CN CN201720802428.7U patent/CN207082541U/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200129173A (en) * | 2018-04-05 | 2020-11-17 | 위스콘신 얼럼나이 리서어치 화운데이션 | Heterogeneous tunneling junction for hole injection in a nitride-based light emitting device |
CN112313805A (en) * | 2018-04-05 | 2021-02-02 | 威斯康星州男校友研究基金会 | Hetero-tunneling junction for hole injection in nitride-based light emitting devices |
Also Published As
Publication number | Publication date |
---|---|
CN207082541U (en) | 2018-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101017394B1 (en) | Light emitting device and method of manufacturing the same | |
CN101655191A (en) | Light emitting device and method for manufacturing the same | |
JP2009510730A (en) | Semiconductor light emitting device and manufacturing method thereof | |
KR101537330B1 (en) | Method of manufacturing nitride semiconductor light emitting device | |
KR20110128545A (en) | Light emitting device, manufacturing method and light emitting device package | |
JP6347600B2 (en) | High efficiency light emitting diode | |
JPWO2011016201A1 (en) | Light emitting element and light emitting device | |
KR20100035846A (en) | Light emitting device and method for fabricating the same | |
KR101261214B1 (en) | Method of fabricating light emitting diode | |
US12002842B2 (en) | Light emitting device and manufacturing method thereof | |
KR20090076163A (en) | Nitride semiconductor light emitting device manufacturing method and nitride semiconductor light emitting device manufactured thereby | |
KR101154511B1 (en) | High efficiency light emitting diode and method of fabricating the same | |
US9306120B2 (en) | High efficiency light emitting diode | |
KR20180007621A (en) | High Efficiency Light Emitting Diode Having Optical Functionalized Electrodes | |
CN1298553A (en) | Light emitting semiconductor device | |
US9871168B2 (en) | Light emitting diode device having connected light emitting diode elements and method of fabricating the same | |
KR20180004457A (en) | Light emitting diode having contact layers and method of fabricating the same | |
US20170352784A1 (en) | Light-emitting diode with multiple n contact structure | |
KR20130009719A (en) | High efficiency light emitting diode and method of fabricating the same | |
KR101381984B1 (en) | Method for manufacturing light emitting diode chip and light emitting diode manufactured using the same | |
KR100684455B1 (en) | Formation method of light emitting diode | |
KR101138978B1 (en) | High efficiency light emitting diode and method of fabricating the same | |
KR102217128B1 (en) | Light emitting diode and method of fabricating the same | |
KR101154510B1 (en) | High efficiency light emitting diode | |
KR101138948B1 (en) | High efficiency light emitting diode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20160704 |
|
PG1501 | Laying open of application | ||
A201 | Request for examination | ||
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20210705 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20160704 Comment text: Patent Application |
|
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20230102 Patent event code: PE09021S01D |
|
E601 | Decision to refuse application | ||
PE0601 | Decision on rejection of patent |
Patent event date: 20230309 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20230102 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |