[go: up one dir, main page]

KR20100035846A - Light emitting device and method for fabricating the same - Google Patents

Light emitting device and method for fabricating the same Download PDF

Info

Publication number
KR20100035846A
KR20100035846A KR1020080095207A KR20080095207A KR20100035846A KR 20100035846 A KR20100035846 A KR 20100035846A KR 1020080095207 A KR1020080095207 A KR 1020080095207A KR 20080095207 A KR20080095207 A KR 20080095207A KR 20100035846 A KR20100035846 A KR 20100035846A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor layer
mesa
light emitting
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020080095207A
Other languages
Korean (ko)
Other versions
KR101457209B1 (en
Inventor
서원철
김창연
이장우
김윤구
윤여진
김종규
이준희
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020080095207A priority Critical patent/KR101457209B1/en
Publication of KR20100035846A publication Critical patent/KR20100035846A/en
Application granted granted Critical
Publication of KR101457209B1 publication Critical patent/KR101457209B1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

발광 소자 및 그 제조 방법이 개시된다. 이 발광 소자는 기판을 포함한다. 화합물 반도체의 발광 구조체가 상기 기판의 일 영역 상부에 위치하고, 제1 도전형의 상부 반도체층, 활성층 및 제2 도전형의 하부 반도체층을 포함한다. 한편, 상기 발광 구조체와 이격된 제1 도전형 반도체의 분리된 층이 상기 기판의 또 다른 영역 상부에 위치한다. 금속 재료 구조체가 상기 발광 구조체 및 상기 분리된 층과 상기 기판 사이에 위치하여 상기 하부 반도체층과 상기 분리된 층을 전기적으로 연결한다. 한편, 절연 구조체가 상기 상부 반도체층 및 상기 활성층으로부터 상기 금속 재료 구조체를 절연시키도록 상기 발광 구조체의 측면을 덮는다. 이에 더하여, 제1 본딩 패드가 상기 발광 구조체 상에 형성되고, 제2 본딩 패드가 상기 분리된 층 상에 형성된다. 이에 따라, 금속 식각 부산물에 의한 발광 구조체의 전기적 단락을 방지할 수 있으며 또한 본딩 패드들의 접착력이 향상된 발광 소자를 제공할 수 있다.A light emitting device and a method of manufacturing the same are disclosed. This light emitting element includes a substrate. A light emitting structure of the compound semiconductor is positioned over an area of the substrate, and includes an upper semiconductor layer of a first conductivity type, an active layer, and a lower semiconductor layer of a second conductivity type. Meanwhile, a separate layer of the first conductivity type semiconductor spaced apart from the light emitting structure is positioned above another region of the substrate. A metal material structure is positioned between the light emitting structure and the separated layer and the substrate to electrically connect the lower semiconductor layer and the separated layer. Meanwhile, an insulating structure covers the side surface of the light emitting structure to insulate the metal material structure from the upper semiconductor layer and the active layer. In addition, a first bonding pad is formed on the light emitting structure, and a second bonding pad is formed on the separated layer. Accordingly, it is possible to prevent an electrical short circuit of the light emitting structure due to the metal etching by-product and to provide a light emitting device having improved adhesion of bonding pads.

발광 다이오드, 기판 분리, 희생 기판, 본딩 패드, 질화갈륨 Light Emitting Diode, Substrate Separation, Sacrificial Substrate, Bonding Pad, Gallium Nitride

Description

발광 소자 및 그 제조방법{LIGHT EMITTING DEVICE AND METHOD FOR FABRICATING THE SAME}LIGHT EMITTING DEVICE AND METHOD FOR FABRICATING THE SAME}

본 발명은 발광 소자 및 그 제조방법에 관한 것으로, 더욱 상세하게는 식각 과정에서 금속 부산물에 의해 발광 다이오드의 전기적 단락이 발생되는 것을 방지하고 또한 본딩 패드들의 접착력이 강화된 발광 소자 및 그 제조방법에 관한 것이다.The present invention relates to a light emitting device and a method of manufacturing the same, and more particularly to a light emitting device and a method of manufacturing the same to prevent the electrical short-circuit of the light emitting diode is generated by the metal by-products during the etching process and to enhance the adhesion of the bonding pads It is about.

일반적으로 질화갈륨(GaN), 질화갈륨알루미늄(AlGaN) 등과 같은 Ⅲ족 원소의 질화물은 열적 안정성이 우수하고 직접 천이형의 에너지 밴드(band) 구조를 갖고 있어, 최근 청색 및 자외선 영역의 발광소자용 물질로 많은 각광을 받고 있다. 특히, 질화인듐갈륨(GaInN)을 이용한 청색 및 녹색 발광 소자는 대규모 천연색 평판 표시 장치, 신호등, 실내 조명, 고밀도광원, 고해상도 출력 시스템과 광통신 등 다양한 응용 분야에 활용되고 있다.In general, nitrides of Group III elements such as gallium nitride (GaN) and gallium aluminum nitride (AlGaN) have excellent thermal stability and have a direct transition energy band structure. It is attracting much attention as a substance. In particular, blue and green light emitting devices using indium gallium nitride (GaInN) have been used in various applications such as large-scale color flat panel display devices, traffic lights, indoor lighting, high density light sources, high resolution output systems, and optical communications.

이러한 III족 원소의 질화물 반도체은 그것을 성장시킬 수 있는 동종의 기판을 제작하는 것이 어려워, 유사한 결정 구조를 갖는 이종 기판에서 금속유기화학기상증착법(MOCVD) 또는 분자선 증착법(molecular beam epitaxy; MBE) 등의 공정을 통해 성장된다. 이종기판으로는 육방 정계의 구조를 갖는 사파이어(Sapphire) 기판이 주로 사용된다. 또한, 최근에는 사파이어와 같은 희생기판 상에 질화물 반도체층들을 성장시킨 후, 레이저 리프트 오프(Laser lift-off,LLO) 등의 공정으로 희생기판을 분리하여 수직형 구조의 발광 다이오드를 제조하는 기술이 연구되고 있다.Such nitride semiconductors of group III elements are difficult to fabricate homogeneous substrates capable of growing them. Is grown through. As a hetero substrate, a sapphire substrate having a hexagonal structure is mainly used. Also, in recent years, after growing nitride semiconductor layers on a sacrificial substrate such as sapphire, a technique of manufacturing a light emitting diode having a vertical structure by separating the sacrificial substrate by a laser lift-off (LLO) process is disclosed. Is being studied.

도 1은 종래기술에 따른 수직형 발광 다이오드를 설명하기 위한 단면도이다.1 is a cross-sectional view illustrating a vertical light emitting diode according to the prior art.

도 1을 참조하면, 수직형 발광 다이오드는 도전성 기판(31)을 포함한다. 도전성 기판(31) 상에 N형 반도체층(15), 활성층(17) 및 P형 반도체층(19)을 포함하는 화합물 반도체층들이 위치한다. 또한, 도전성 기판(31)과 P형 반도체층(19)사이에는 반사 금속층(23), 보호 금속층(25) 및 접착층(27)이 개재된다.Referring to FIG. 1, the vertical light emitting diode includes a conductive substrate 31. Compound semiconductor layers including an N-type semiconductor layer 15, an active layer 17, and a P-type semiconductor layer 19 are positioned on the conductive substrate 31. In addition, a reflective metal layer 23, a protective metal layer 25, and an adhesive layer 27 are interposed between the conductive substrate 31 and the P-type semiconductor layer 19.

화합물 반도체층들은 일반적으로 사파이어 기판과 같은 희생 기판(도시하지 않음) 상에 금속유기화학기상증착법 등을 사용하여 성장된다. 그 후, 화합물 반도체층들 상에 금속 반사층(23), 보호 금속층(25) 및 접착층(27)이 형성되고, 도전성 기판(31)이 본딩된다. 이어서, 레이저 리프트 오프(laser lift-off) 기술 등을 사용하여 희생 기판이 화합물 반도체층들로부터 분리되고, N형 반도체층(15)이 노출된다. 그 후, 식각을 통하여 화합물 반도체층들을 도전성 기판(31) 상에서 각각의 발광셀 영역으로 분리한다. 이후, 분리된 각 발광셀 영역에 대하여 N형 반체층(15) 상에 전극 패드(33)가 형성되고, 도전성 기판(31)을 발광셀 영역별로 다이싱하여 개별 소자로 분리해낸다. 이에 따라, 열방출 성능이 우수한 도전성 기판(31)을 채택함으로써, 발광 다이오드의 발광 효율을 개선할 수 있으며, 수직형 구조를 갖는 도 1의 발광 다이오드가 제공될 수 있다.Compound semiconductor layers are generally grown on a sacrificial substrate (not shown), such as a sapphire substrate, using metalorganic chemical vapor deposition or the like. Thereafter, the metal reflective layer 23, the protective metal layer 25, and the adhesive layer 27 are formed on the compound semiconductor layers, and the conductive substrate 31 is bonded. Subsequently, the sacrificial substrate is separated from the compound semiconductor layers using laser lift-off techniques or the like, and the N-type semiconductor layer 15 is exposed. Thereafter, the compound semiconductor layers are separated into respective light emitting cell regions on the conductive substrate 31 through etching. Subsequently, an electrode pad 33 is formed on the N-type half body layer 15 for each of the separated light emitting cell regions, and the conductive substrate 31 is diced for each light emitting cell region and separated into individual elements. Accordingly, by adopting the conductive substrate 31 having excellent heat dissipation performance, the light emitting efficiency of the light emitting diode can be improved, and the light emitting diode of FIG. 1 having a vertical structure can be provided.

그러나, 도전성 기판은 일반적으로 사파이어 등의 희생 기판과 대비하여 열팽창 계수가 크기 때문에, 화합물 반도체층들로부터 희생기판을 분리할 때, 도전성 기판의 휨(warpage)이 발생된다. 기판의 휨 현상은, 희생기판의 분리 공정뿐만 아니라, 이후 공정들, 예컨대 발광셀 영역들의 분리, 전극 패드의 형성 및 다이싱 공정 등을 곤란하게 하여 소자 불량을 증가시킨다.However, since the conductive substrate generally has a large coefficient of thermal expansion in comparison with a sacrificial substrate such as sapphire, warpage of the conductive substrate occurs when the sacrificial substrate is separated from the compound semiconductor layers. The warpage of the substrate increases not only the separation process of the sacrificial substrate but also subsequent processes such as separation of the light emitting cell regions, formation of electrode pads, dicing processes, and the like, thereby increasing device defects.

이를 개선하기 위한 방안으로 도전성 기판 대신에 희생기판과 동일 또는 유사한 열팽창 계수를 갖는 절연 기판을 본딩 기판으로 사용하는 방안이 제안되고 있다. 절연 기판을 사용할 경우, N형 반도체층(15) 상에 형성된 전극 패드(33)에 더하여, 전류를 공급하기 위해 또 다른 전극 패드가 본딩 기판 상의 금속층, 예컨대 보호 금속층(25) 상에 마련될 필요가 있다. 이를 위해, 발광셀 영역들을 분리하는 공정에서, 예컨대, 보호 금속층(25)이 발광셀 영역들의 주위에 노출되고, 상기 노출된 보호 금속층(25) 상에 전극 패드가 형성될 수 있다.In order to improve this problem, a method of using an insulating substrate having the same or similar thermal expansion coefficient as that of the sacrificial substrate instead of the conductive substrate has been proposed as a bonding substrate. When using an insulated substrate, in addition to the electrode pads 33 formed on the N-type semiconductor layer 15, another electrode pad needs to be provided on the metal layer on the bonding substrate, for example, the protective metal layer 25 to supply current. There is. To this end, in the process of separating the light emitting cell regions, for example, the protective metal layer 25 is exposed around the light emitting cell regions, and an electrode pad may be formed on the exposed protective metal layer 25.

상기 보호 금속층(25)을 노출시키기 위해, 상기 화합물 반도체층들이 플라즈마를 이용하여 건식 식각된다. 이때, 화합물 반도체층들이 보호 금속층(25) 상에 잔류하는 것을 방지하기 위해, 일반적으로 과식각이 수행된다. 이때, 보호 금속층(25)의 일부가 식각되어 생성된 금속 부산물이 화합물 반도체층들의 측벽에 달라붙어 N형 반도체층(15)과 P형 반도체층(19) 사이에 전기적 단락을 유발할 수 있다.In order to expose the protective metal layer 25, the compound semiconductor layers are dry etched using plasma. At this time, in order to prevent the compound semiconductor layers from remaining on the protective metal layer 25, overetching is generally performed. In this case, a part of the protective metal layer 25 may be etched, and metal by-products may adhere to sidewalls of the compound semiconductor layers, thereby causing an electrical short between the N-type semiconductor layer 15 and the P-type semiconductor layer 19.

또한, 상기 보호 금속층(25)이 건식 식각 공정 동안 플라즈마에 의해 손상되어 변성되기 쉽다. 이러한 보호 금속층(25)의 변성은 그 위에 형성될 전극 패드와의 접착력을 떨어뜨려 전극 패드 형성을 곤란하게 한다.In addition, the protective metal layer 25 is easily damaged by plasma during the dry etching process. Such modification of the protective metal layer 25 lowers the adhesive force with the electrode pad to be formed thereon, making it difficult to form the electrode pad.

본 발명이 해결하고자 하는 과제는 금속층의 식각 부산물에 의해 N형 반도체층과 P형 반도체층 사이에 전기적 단락이 발생되는 것을 방지할 수 있는 발광 소자 및 그 제조 방법을 제공하는 데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a light emitting device capable of preventing an electrical short circuit between an N-type semiconductor layer and a P-type semiconductor layer due to etching by-products of a metal layer, and a method of manufacturing the same.

본 발명이 해결하고자 하는 다른 과제는 전극 패드들의 접착력을 강화시킬 수 있는 발광 소자 및 그 제조 방법을 제공하는 데 있다.Another object of the present invention is to provide a light emitting device capable of enhancing the adhesion of electrode pads and a method of manufacturing the same.

본 발명은 발광 소자 및 그 제조방법을 제공한다. 본 발명의 일 태양에 따른 발광 소자는 기판; 상기 기판의 일 영역 상부에 위치하고, 제1 도전형의 상부 반도체층, 활성층 및 제2 도전형의 하부 반도체층을 포함하는 화합물 반도체의 발광 구조체; 상기 기판의 또 다른 영역 상부에 위치하고 상기 발광 구조체와 이격된 제1 도전형 반도체의 분리된 층; 상기 발광 구조체 및 상기 분리된 층과 상기 기판 사이에 위치하여 상기 하부 반도체층과 상기 분리된 층을 전기적으로 연결하는 금속 재료 구조체; 및 상기 상부 반도체층 및 상기 활성층으로부터 상기 금속 재료 구조체를 절연시키도록 상기 발광 구조체의 측면을 덮는 절연 구조체를 포함한다.The present invention provides a light emitting device and a method of manufacturing the same. A light emitting device according to an aspect of the present invention includes a substrate; A light emitting structure of a compound semiconductor positioned on an area of the substrate and including an upper semiconductor layer of a first conductivity type, an active layer, and a lower semiconductor layer of a second conductivity type; A separate layer of a first conductivity type semiconductor positioned over another region of the substrate and spaced apart from the light emitting structure; A metal material structure positioned between the light emitting structure and the separated layer and the substrate to electrically connect the lower semiconductor layer and the separated layer; And an insulating structure covering the side surface of the light emitting structure to insulate the metal material structure from the upper semiconductor layer and the active layer.

본 발명의 일 태양에 따르면, 상기 발광 구조체의 측면이 상기 절연 구조체에 의해 덮여 있으므로, 금속 부산물에 의한 발광 구조체의 전기적 단락을 방지할 수 있다.According to one aspect of the present invention, since the side surface of the light emitting structure is covered by the insulating structure, it is possible to prevent the electrical short circuit of the light emitting structure by the metal by-products.

상기 발광 소자는 상기 발광 구조체 상에 형성된 제1 전극 패드 및 상기 분 리된 층 상에 형성된 제2 전극 패드를 더 포함할 수 있다. 상기 제2 전극 패드가 상기 제1 도전형 반도체의 분리된 층 상에 형성하므로 변성된 금속층 상에 형성되는 경우에 비해 접착력이 강화된다.The light emitting device may further include a first electrode pad formed on the light emitting structure and a second electrode pad formed on the separated layer. Since the second electrode pad is formed on the separated layer of the first conductivity type semiconductor, adhesion strength is enhanced as compared with the case where the second electrode pad is formed on the modified metal layer.

한편, 상기 하부 반도체층의 하부면과 상기 금속 재료 구조체 사이에 반사 금속층이 개재될 수 있다. 상기 반사 금속층은 발광 구조체에서 발생된 광을 반사시키어 발광 효율을 향상시킨다. 상기 반사 금속층은 상기 발광 구조체에서 예컨대, 은(Ag), 알루미늄(Al), 은 합금 또는 알루미늄 합금으로 형성될 수 있다. 또한, 상기 반사 금속층과 상기 하부 반도체층 사이에 오믹 금속층이 개재될 수 있다. 이에 더하여, 상기 금속 재료 구조체는 상기 반사 금속층을 덮는 보호 금속층을 포함할 수 있다. 상기 보호 금속층은 상기 반사 금속층이 대기에 노출되는 것을 방지한다.Meanwhile, a reflective metal layer may be interposed between the lower surface of the lower semiconductor layer and the metal material structure. The reflective metal layer reflects light generated from the light emitting structure to improve light emission efficiency. The reflective metal layer may be formed of, for example, silver (Ag), aluminum (Al), silver alloy, or aluminum alloy in the light emitting structure. In addition, an ohmic metal layer may be interposed between the reflective metal layer and the lower semiconductor layer. In addition, the metal material structure may include a protective metal layer covering the reflective metal layer. The protective metal layer prevents the reflective metal layer from being exposed to the atmosphere.

또한, 상기 발광 소자는 상기 금속 재료 구조체와 상기 기판을 본딩하는 본딩 메탈을 더 포함할 수 있다. 본딩 메탈은 상기 기판의 접착력을 강화시키고 상기 발광 구조체에서 발생된 열을 상기 기판 쪽으로 전달한다.In addition, the light emitting device may further include a bonding metal bonding the metal material structure and the substrate. Bonding metals enhance adhesion of the substrate and transfer heat generated from the light emitting structure toward the substrate.

한편, 상기 금속 재료 구조체는 상기 절연 구조체를 관통하여 상기 분리된 층에 연결될 수 있다. 이를 위해, 상기 절연 구조체는 상기 분리된 층을 노출시키는 관통홀을 갖는다.Meanwhile, the metal material structure may be connected to the separated layer through the insulating structure. To this end, the insulating structure has a through hole exposing the separated layer.

한편, 상기 분리된 층은 상기 상부 반도체층과 동일 수준에 위치할 수 있다. 또한, 상기 분리된 층은 상기 상부 반도체층의 적어도 일부를 이루는 재료와 동일한 재료로 형성될 수 있다. 따라서, 상기 분리된 층은 상기 상부 반도체층과 동일 공정에 의해 성장된 화합물 반도체층으로부터 형성될 수 있어, 상기 분리된 층을 성장시키기 위한 별개의 공정을 필요로 하지 않는다.The separated layer may be positioned at the same level as the upper semiconductor layer. In addition, the separated layer may be formed of the same material as a material forming at least a portion of the upper semiconductor layer. Thus, the separated layer may be formed from the compound semiconductor layer grown by the same process as the upper semiconductor layer, and does not require a separate process for growing the separated layer.

상기 분리된 층은 상기 발광 구조체 주위의 일부 영역 상에 또는 일부 영역들 상에 위치할 수 있으나, 이에 한정되는 것은 아니며, 연속적으로 상기 발광 구조체를 둘러쌀 수 있다. The separated layer may be positioned on some regions around the light emitting structure or on some regions, but is not limited thereto, and may continuously surround the light emitting structure.

한편, 상기 절연 구조체는 상기 하부 반도체층의 하면으로 연장되어, 상기 하부 반도체층과 상기 금속 재료 구조체 사이에 개재될 수 있다. 또한, 상기 절연 구조체는 상기 반사 금속층의 주변부를 덮을 수 있다.The insulating structure may extend to a lower surface of the lower semiconductor layer and be interposed between the lower semiconductor layer and the metal material structure. In addition, the insulating structure may cover the periphery of the reflective metal layer.

상기 절연 구조체는 SiO2, SiN, MgO, TaO, TiO2, 폴리머(polymer) 중 적어도 어느 하나를 포함할 수 있다.The insulating structure may include at least one of SiO 2 , SiN, MgO, TaO, TiO 2 , and a polymer.

한편, 상기 상부 반도체층의 상부면은 거칠어진 면을 포함할 수 있다. 상기 거칠어진 면은 상기 발광 구조체에서 생성된 광의 추출 효율을 향상시킨다.Meanwhile, an upper surface of the upper semiconductor layer may include a roughened surface. The roughened surface improves the extraction efficiency of light generated by the light emitting structure.

본 발명의 다른 태양에 따른 발광 소자 제조 방법은, 희생 기판 상에 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 및 제2 도전형 반도체층들 사이에 개재된 활성층을 포함하는 화합물 반도체층들을 형성하되, 상기 제1 도전형 반도체층이 상기 희생 기판 쪽에 가깝게 위치하고; 상기 화합물 반도체층들을 패터닝하여 메사를 형성하되, 상기 메사 주위에 상기 제1 도전형 반도체층이 노출되고; 상기 메사 측면에 노출된 상기 제1 도전형 반도체층 및 상기 활성층을 덮는 절연 구조체를 형성하되, 상기 메사 주위의 제1 도전형 반도체층의 일부 영역은 노출되 고; 상기 메사와 상기 메사 주위에 노출된 제1 도전형 반도체층의 일부 영역을 전기적으로 연결하는 금속 재료 구조체를 형성하고; 상기 금속 재료 구조체 상에 기판을 본딩하고; 상기 희생 기판을 제거하여 상기 제1 도전형 반도체층을 노출시키고; 및 상기 노출된 제1 도전형 반도체층을 패터닝하여, 상기 메사 상의 제1 도전형 반도체층으로부터 상기 메사 주위의 상기 일부 영역을 분리하는 것을 포함한다.A light emitting device manufacturing method according to another aspect of the present invention includes a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer interposed between the first and second conductive semiconductor layers on a sacrificial substrate. Forming compound semiconductor layers, wherein the first conductivity-type semiconductor layer is located closer to the sacrificial substrate; Patterning the compound semiconductor layers to form a mesa, wherein the first conductivity type semiconductor layer is exposed around the mesa; Forming an insulating structure covering the first conductive semiconductor layer and the active layer exposed on the side of the mesa, wherein a portion of the first conductive semiconductor layer around the mesa is exposed; Forming a metal material structure electrically connecting the mesa and a portion of the first conductivity type semiconductor layer exposed around the mesa; Bonding a substrate on the metal material structure; Removing the sacrificial substrate to expose the first conductivity type semiconductor layer; And patterning the exposed first conductive semiconductor layer to separate the partial region around the mesa from the first conductive semiconductor layer on the mesa.

본 태양에 따르면, 메사 측면이 절연 구조체로 덮이기 때문에, 금속 부산물에 의해 제1 도전형 반도체층과 제2 도전형 반도체층이 전기적으로 단락되는 것을 방지할 수 있다. 더욱이, 특정 식각 공정 동안, 금속층이 노출되는 것을 방지할 수 있으며, 따라서 금속 부산물의 생성을 원천적으로 방지할 수도 있다.According to this aspect, since the mesa side surface is covered with the insulating structure, it can prevent that a 1st conductivity type semiconductor layer and a 2nd conductivity type semiconductor layer are electrically short-circuited by a metal by-product. Moreover, during certain etching processes, the metal layer can be prevented from being exposed, thus preventing the generation of metal byproducts.

상기 발광 소자 제조 방법은 상기 메사 상의 제1 도전형 반도체층 상에 제1 전극 패드를 형성하고; 및 상기 메사 주위의 상기 일부 영역 상에 제2 전극 패드를 형성하는 것을 더 포함한다. 상기 제2 전극 패드가, 상기 제1 전극 패드와 동일하게, 제1 도전형 반도체층 상에 형성되므로, 변성된 금속층 상에 형성되는 경우에 비해, 제2 전극 패드의 접착력이 강화된다.The light emitting device manufacturing method includes: forming a first electrode pad on a first conductive semiconductor layer on the mesa; And forming a second electrode pad on the partial region around the mesa. Since the second electrode pad is formed on the first conductive semiconductor layer in the same manner as the first electrode pad, the adhesive force of the second electrode pad is enhanced as compared with the case where the second electrode pad is formed on the modified metal layer.

상기 금속 재료 구조체를 형성하기에 앞서 상기 메사 상에 반사 금속층이 형성될 수 있다. 나아가 상기 반사 금속층은 상기 절연 구조체를 형성하기 전에 형성될 수 있다. 상기 반사 금속층은 상기 활성층에서 생성된 광을 반사시키어 발광 효율을 향상시킨다. 한편, 상기 반사 금속층을 형성하기 전에 오믹 콘택층을 형성할 수 있다.Prior to forming the metal material structure, a reflective metal layer may be formed on the mesa. Furthermore, the reflective metal layer may be formed before forming the insulating structure. The reflective metal layer reflects light generated by the active layer to improve luminous efficiency. Meanwhile, an ohmic contact layer may be formed before forming the reflective metal layer.

한편, 상기 금속 재료 구조체는 상기 반사 금속층을 보호하는 보호 금속층을 포함할 수 있다. 상기 보호 금속층은 상기 반사 금속층이 외부에 노출되는 것을 방지한다.Meanwhile, the metal material structure may include a protective metal layer protecting the reflective metal layer. The protective metal layer prevents the reflective metal layer from being exposed to the outside.

본 발명의 몇몇 실시예들에 있어서, 상기 절연 구조체를 형성하는 것은, 상기 메사 및 상기 메사 주위에 노출된 제1 도전형 반도체층을 덮는 절연층을 형성하고; 및 상기 절연층을 패터닝하여 상기 메사 상부 영역을 노출시킴과 아울러 상기 메사 주위의 제1 도전형 반도체층의 일부 영역을 노출시키는 관통홀을 형성하는 것을 포함한다. 복수개의 관통홀들이 형성될 수 있다.In some embodiments of the present invention, forming the insulating structure includes: forming an insulating layer covering the mesa and a first conductive semiconductor layer exposed around the mesa; And patterning the insulating layer to form a through hole exposing the upper portion of the mesa and exposing a portion of the first conductivity-type semiconductor layer around the mesa. A plurality of through holes may be formed.

본 발명의 몇몇 실시예들에 있어서, 상기 절연 구조체를 형성하는 것은, 상기 메사 및 상기 메사 주위에 노출된 제1 도전형 반도체층을 덮는 절연층을 형성하고; 및 상기 절연층을 패터닝하여 상기 메사 상부 영역을 노출시킴과 아울러 상기 메사 주위의 제1 도전형 반도체층의 일부 영역을 노출시키되, 상기 일부 영역이 상기 메사를 둘러쌀 수 있다.In some embodiments of the present invention, forming the insulating structure includes: forming an insulating layer covering the mesa and a first conductive semiconductor layer exposed around the mesa; And patterning the insulating layer to expose the upper portion of the mesa, and to expose a portion of the first conductive semiconductor layer around the mesa, wherein the portion may surround the mesa.

한편, 상기 절연 구조체는 상기 메사의 상부면 가장자리를 덮을 수 있다. 또한, 상기 반사 금속층이 형성되는 경우, 상기 절연 구조체는 상기 반사 금속층의 가장자리를 덮도록 형성될 수 있다.The insulating structure may cover an edge of the upper surface of the mesa. In addition, when the reflective metal layer is formed, the insulating structure may be formed to cover an edge of the reflective metal layer.

또한, 본 발명의 몇몇 실시예들에 있어서, 상기 희생기판이 제거된 후, 상기 노출된 제1 도전형 반도체층의 표면에 거칠어진 면이 형성될 수 있다. 상기 거칠어진 면은 전극 패드들을 형성하기 전 또는 후에 형성될 수 있다.In addition, in some embodiments of the present disclosure, after the sacrificial substrate is removed, a roughened surface may be formed on a surface of the exposed first conductive semiconductor layer. The roughened surface may be formed before or after forming the electrode pads.

한편, 상기 제1 도전형 반도체층은 n형 질화갈륨계 화합물 반도체층으로 형성되고, 상기 제2 도전형 반도체층은 p형 질화갈륨계 화합물 반도체층으로 형성된 다. 또한, 상기 활성층은 질화갈륨계 화합물 반도체층, 예컨대 질화인듐갈륨으로 형성될 수 있으며, 단일 양자우물 구조 또는 다중 양자 우물 구조를 가질 수 있다.The first conductive semiconductor layer is formed of an n-type gallium nitride compound semiconductor layer, and the second conductive semiconductor layer is formed of a p-type gallium nitride compound semiconductor layer. In addition, the active layer may be formed of a gallium nitride compound semiconductor layer, such as indium gallium nitride, and may have a single quantum well structure or a multiple quantum well structure.

본 발명에 따르면, 금속층의 식각 부산물에 의해 N형 반도체층과 P형 반도체층 사이에 전기적 단락이 발생되는 것을 방지할 수 있는 발광 소자 및 그 제조 방법을 제공할 수 있다. 또한, 전극 패드들의 접착력을 강화시킬 수 있다.According to the present invention, it is possible to provide a light emitting device capable of preventing an electrical short circuit between an N-type semiconductor layer and a P-type semiconductor layer by etching by-products of the metal layer, and a method of manufacturing the same. In addition, it is possible to enhance the adhesion of the electrode pads.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided as examples to ensure that the spirit of the present invention to those skilled in the art will fully convey. Accordingly, the present invention is not limited to the embodiments described below and may be embodied in other forms. And, in the drawings, the width, length, thickness, etc. of the components may be exaggerated for convenience. Like numbers refer to like elements throughout.

도 2는 본 발명의 일 실시예에 따른 발광 소자를 설명하기 위한 단면도이다.2 is a cross-sectional view illustrating a light emitting device according to an embodiment of the present invention.

도 2를 참조하면, 상기 발광 소자는 본딩 기판(71), 발광 구조체(58), 절연 구조체(62), 금속 재료 구조체(63) 및 분리된 층(55s)을 포함한다. 또한, 상기 발광 소자는 반사 금속층(61), 본딩 메탈(67)과 제1 및 제2 본딩 패드들(83a, 83b)을 포함할 수 있다.Referring to FIG. 2, the light emitting device includes a bonding substrate 71, a light emitting structure 58, an insulating structure 62, a metal material structure 63, and a separated layer 55s. In addition, the light emitting device may include a reflective metal layer 61, a bonding metal 67, and first and second bonding pads 83a and 83b.

상기 본딩 기판(71)은, 화합물 반도체층들을 성장시키기 위한 성장기판과 구분되며, 이미 성장된 화합물 반도체층들에 본딩된 기판을 의미한다. 상기 본딩 기 판(71)은 사파이어 기판일 수 있으나, 이에 한정되는 것은 아니며, 다른 종류의 절연 또는 도전 기판일 수 있다.The bonding substrate 71 is separated from a growth substrate for growing the compound semiconductor layers, and means a substrate bonded to the compound semiconductor layers that have been grown. The bonding substrate 71 may be a sapphire substrate, but is not limited thereto, and may be another kind of insulating or conductive substrate.

발광 구조체(58)는 본딩 기판(71) 상부에 위치하며, 제1 도전형 상부 반도체층(55), 활성층(57), 제2 도전형 하부 반도체층(59)을 포함한다. 상기 활성층(57)은 상기 상부 및 하부 반도체층들 사이에 개재된다. 한편, 상기 활성층(57), 상기 상부 및 하부 반도체층들(55, 59)은 III-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 반도체로 형성될 수 있다. 상기 상부 및 하부 반도체층들(55, 59)은 각각 단일층 또는 다중층일 수 있다. 예를 들어, 상기 상부 또는 하부 반도체층(55, 59)은 콘택층과 클래드층을 포함할 수 있으며, 또한 초격자층을 포함할 수 있다. 또한, 상기 활성층(55)은 단일 양자우물 구조 또는 다중 양자우물 구조일 수 있다.The light emitting structure 58 is positioned on the bonding substrate 71 and includes a first conductive upper semiconductor layer 55, an active layer 57, and a second conductive lower semiconductor layer 59. The active layer 57 is interposed between the upper and lower semiconductor layers. The active layer 57 and the upper and lower semiconductor layers 55 and 59 may be formed of III-N-based compound semiconductors such as (Al, Ga, In) N semiconductors. The upper and lower semiconductor layers 55 and 59 may be a single layer or multiple layers, respectively. For example, the upper or lower semiconductor layers 55 and 59 may include a contact layer and a cladding layer, and may also include a superlattice layer. In addition, the active layer 55 may have a single quantum well structure or a multiple quantum well structure.

상기 상부 반도체층(55)은 그 상부면에 거칠어진 면(55a)을 가질 수 있다. 거칠어진 면(55a)은 활성층(57)에서 발생된 광의 추출 효율을 향상시킨다.The upper semiconductor layer 55 may have a roughened surface 55a on its upper surface. The roughened surface 55a improves the extraction efficiency of light generated in the active layer 57.

한편, 상기 분리된 층(55s)은 상기 상부 반도체층(55)과 같은 도전형인 제1 도전형 반도체로 형성되며, 발광 구조체(58)와 이격되어 위치한다. 분리된 층(55s)은 발광 구조체(58) 주위에 하나 또는 복수개 위치할 수 있으며, 또는 상기 발광 구조체(58)를 둘러싸도록 즉, 링 형상, 예컨대 사각링 형상으로 위치할 수 있다.On the other hand, the separated layer 55s is formed of a first conductive semiconductor of the same conductivity type as the upper semiconductor layer 55 and is spaced apart from the light emitting structure 58. One or more separated layers 55s may be positioned around the light emitting structure 58, or may be positioned to surround the light emitting structure 58, that is, in a ring shape, for example, a rectangular ring shape.

상기 분리된 층(55s)은 상기 상부 반도체층(55)과 함께 성장된 후 상부 반도체층(55)으로부터 분리되어 형성될 수 있다. 따라서, 상기 분리된 층(55s)은 상기 상부 반도체층(55)과 동일 수준에 위치할 수 있으며, 상부 반도체층(55)의 적어도 일부분과 동일 재료로 형성될 수 있다.The separated layer 55s may be formed by being grown together with the upper semiconductor layer 55 and then separated from the upper semiconductor layer 55. Therefore, the separated layer 55s may be positioned at the same level as the upper semiconductor layer 55 and may be formed of the same material as at least a portion of the upper semiconductor layer 55.

상기 금속 재료 구조체(63)는 상기 발광 구조체(58)와 상기 기판(71) 사이 및 상기 분리된 층(55s)과 상기 기판(71) 사이에 위치하여 상기 하부 반도체층(59)과 상기 분리된 층(55s)을 전기적으로 연결한다. 상기 금속 재료 구조체(63)는 단층 구조 또는 다층 구조로 형성될 수 있으며, 예를 들어 Ni, Ti, Ta, Pt, W, Cr, Pd 등으로 형성될 수 있다. 상기 금속 재료 구조체(62)는 상기 분리된 층(55s)과 오믹 콘택되는 것이 바람직하다.The metal material structure 63 is disposed between the light emitting structure 58 and the substrate 71 and between the separated layer 55s and the substrate 71 so as to be separated from the lower semiconductor layer 59. The layers 55s are electrically connected. The metal material structure 63 may be formed in a single layer structure or a multilayer structure, for example, Ni, Ti, Ta, Pt, W, Cr, Pd and the like. The metal material structure 62 is preferably in ohmic contact with the separated layer 55s.

한편, 상기 금속 재료 구조체(63)와 상기 발광 구조체(58) 사이에 반사 금속층(61)이 개재될 수 있다. 반사 금속층(61)은 반사율이 큰 금속물질, 예컨대 은(Ag) 또는 알루미늄(Al), 또는 이들의 합금으로 형성될 수 있다. 상기 반사 금속층(61)은 상기 하부 반도체층(59)의 하부면 일부 영역 상에 형성되는 것이 바람직하다. 이에 더하여, 상기 반사 금속층(61)과 상기 하부 반도체층(59) 사이에 오믹 콘택층(도시하지 않음)이 개재될 수 있다.Meanwhile, a reflective metal layer 61 may be interposed between the metal material structure 63 and the light emitting structure 58. The reflective metal layer 61 may be formed of a metal material having a high reflectance such as silver (Ag) or aluminum (Al), or an alloy thereof. The reflective metal layer 61 may be formed on a portion of the lower surface of the lower semiconductor layer 59. In addition, an ohmic contact layer (not shown) may be interposed between the reflective metal layer 61 and the lower semiconductor layer 59.

상기 금속 재료 구조체(63)는 상기 반사 금속층(61)을 덮는 보호 금속층을 포함한다. 상기 보호 금속층은 반사 금속층(61)을 덮어 금속 물질의 확산을 방지하고 또한 상기 반사 금속층(61)이 외부에 노출되는 것을 방지한다.The metal material structure 63 includes a protective metal layer covering the reflective metal layer 61. The protective metal layer covers the reflective metal layer 61 to prevent diffusion of the metal material and prevents the reflective metal layer 61 from being exposed to the outside.

절연 구조체(62)는 상기 상부 반도체층(55) 및 상기 활성층(57)으로부터 상기 금속 재료 구조체(63)를 절연시키도록 상기 발광 구조체(58)의 측면을 덮는다. 상기 절연 구조체(62)는 상기 발광 구조체(58)의 측면에 노출되는 상기 상부 반도체층(55)의 일부 및 활성층(57)을 덮고, 또한 상기 하부 반도체층(59)을 덮을 수 있다. 나아가, 상기 절연 구조체(62)는 상기 하부 반도체층(59)의 하면으로 연장되 어 금속 재료 구조체(63)와 하부 반도체층(59)의 하면 사이에 개재될 수 있다. 또한, 상기 절연 구조체(62)는 상기 반사 금속층(61)의 가장자리를 덮을 수도 있다. 상기 절연 구조체(62)는 예를 들어 SiO2, SiN, MgO, TaO, TiO2, 또는 폴리머로 형성될 수 있다.An insulating structure 62 covers the side surface of the light emitting structure 58 to insulate the metal material structure 63 from the upper semiconductor layer 55 and the active layer 57. The insulating structure 62 may cover a portion of the upper semiconductor layer 55 and the active layer 57 exposed on the side surface of the light emitting structure 58, and may also cover the lower semiconductor layer 59. In addition, the insulating structure 62 may extend to the lower surface of the lower semiconductor layer 59 to be interposed between the metal material structure 63 and the lower surface of the lower semiconductor layer 59. In addition, the insulating structure 62 may cover an edge of the reflective metal layer 61. The insulating structure 62 may be formed of, for example, SiO 2 , SiN, MgO, TaO, TiO 2 , or a polymer.

한편, 상기 절연 구조체(62)는 상기 분리된 층(55s)을 노출시키는 관통홀을 가질 수 있으며, 상기 금속 재료 구조체(63)는 상기 관통홀을 통해 상기 분리된 층(55s)에 전기적으로 연결될 수 있다. 상기 관통홀은 상기 발광 구조체(58) 주위에 복수개 형성될 수도 있다. 이와 달리, 상기 절연 구조체(62)는 상기 발광 구조체(58)의 측면 둘레에 한정되고, 상기 금속 재료 구조체(63)가 상기 절연 구조체(62) 및 상기 분리된 층(55s)을 덮어 상기 분리된 층(55s)에 전기적으로 연결될 수 있다.Meanwhile, the insulating structure 62 may have a through hole exposing the separated layer 55s, and the metal material structure 63 may be electrically connected to the separated layer 55s through the through hole. Can be. A plurality of through holes may be formed around the light emitting structure 58. Alternatively, the insulating structure 62 is defined around the side surface of the light emitting structure 58, and the metal material structure 63 covers the insulating structure 62 and the separated layer 55s to separate the separated structure. May be electrically connected to layer 55s.

본딩 메탈(67)은 본딩 기판(71)과 금속 재료 구조체(63) 사이에 개재된다. 본딩 메탈(67)은 금속 재료 구조체(63)와 본딩 기판(71)의 접착력을 향상시켜 본딩 기판(71)이 금속 재료 구조체(63)로부터 분리되는 것을 방지한다.The bonding metal 67 is interposed between the bonding substrate 71 and the metal material structure 63. The bonding metal 67 improves the adhesion between the metal material structure 63 and the bonding substrate 71 to prevent the bonding substrate 71 from being separated from the metal material structure 63.

한편, 제1 도전형 상부 반도체층(55)상에 제1 전극 패드(83a)가 형성되고, 분리된 층(55s) 상에 제2 전극 패드(83b)가 형성된다. 제1 전극 패드(83a)와 마찬가지로, 상기 제2 전극 패드(83b)가 제1 도전형 반도체층 상에 형성되므로, 제2 전극 패드(83b)의 접착력이 향상된다. 또한, 상기 제1 전극 패드(83a)와 제2 전극 패드(83b)는 동일한 금속 재료로 형성될 수 있다.Meanwhile, a first electrode pad 83a is formed on the first conductive upper semiconductor layer 55, and a second electrode pad 83b is formed on the separated layer 55s. Similarly to the first electrode pad 83a, since the second electrode pad 83b is formed on the first conductive semiconductor layer, the adhesive force of the second electrode pad 83b is improved. In addition, the first electrode pad 83a and the second electrode pad 83b may be formed of the same metal material.

제1 및 제2 전극 패드들(83a, 83b)에는 와이어들이 본딩될 수 있으며, 이를 통해 전류가 공급되어 발광 구조체(58)의 활성층(57)에서 광이 발생된다.Wires may be bonded to the first and second electrode pads 83a and 83b so that current is supplied to generate light in the active layer 57 of the light emitting structure 58.

본 실시예에 있어서, 상기 제1 도전형은 N형이고, 상기 제2 도전형은 P형인 것이 바람직하다. 일반적으로, N형 화합물 반도체, 특히 N형 질화갈륨계 화합물 반도체는 P형 질화갈륨계 화합물 반도체에 비해 비저항이 작기 때문에, 전류를 분산시키기 위해 통상적으로 P형 화합물 반도체 상에 형성되는 투명 전극을 생략할 수 있다.In this embodiment, it is preferable that the first conductivity type is N type and the second conductivity type is P type. In general, an N-type compound semiconductor, in particular, an N-type gallium nitride-based compound semiconductor has a lower specific resistance than a P-type gallium nitride-based compound semiconductor, so that transparent electrodes formed on the P-type compound semiconductor are generally omitted to disperse current. can do.

도 3 내지 도 11은 본 발명의 일 실시예에 따른 발광 소자 제조 방법을 설명하기 위한 단면도들이다.3 to 11 are cross-sectional views illustrating a method of manufacturing a light emitting device according to an embodiment of the present invention.

도 3을 참조하면, 희생 기판(51) 상에 화합물 반도체층들이 형성된다. 희생 기판(51)은 사파이어 기판일 수 있으나, 이에 한정되는 것은 아니며, 다른 이종기판일 수 있다. 한편, 화합물 반도체층들은 제1 도전형 반도체층(55) 및 제2 도전형 반도체층(59)과 이들 사이에 개재된 활성층(57)을 포함한다. 상기 제1 도전형 반도체층(55)이 희생 기판(51)쪽에 가깝게 위치한다.Referring to FIG. 3, compound semiconductor layers are formed on the sacrificial substrate 51. The sacrificial substrate 51 may be a sapphire substrate, but is not limited thereto and may be another hetero substrate. Meanwhile, the compound semiconductor layers include a first conductive semiconductor layer 55 and a second conductive semiconductor layer 59 and an active layer 57 interposed therebetween. The first conductivity type semiconductor layer 55 is located close to the sacrificial substrate 51.

상기 제1 및 제2 도전형 반도체층들(55, 59)은 각각 단일층 또는 다중층으로 형성될 수 있다. 또한, 상기 활성층(57)은 단일 양자우물 구조 또는 다중 양자우물 구조로 형성될 수 있다.The first and second conductivity-type semiconductor layers 55 and 59 may be formed in a single layer or multiple layers, respectively. In addition, the active layer 57 may be formed in a single quantum well structure or a multiple quantum well structure.

상기 화합물 반도체층들은 III-N 계열의 화합물 반도체로 형성될 수 있으며, 금속유기화학기상증착법(MOCVD) 또는 분자선 증착법(molecular beam epitaxy; MBE) 등의 공정에 의해 희생 기판(51) 상에 성장될 수 있다.The compound semiconductor layers may be formed of a III-N-based compound semiconductor, and may be grown on the sacrificial substrate 51 by a process such as metal organic chemical vapor deposition (MOCVD) or molecular beam deposition (MBE). Can be.

한편, 화합물 반도체층들을 형성하기 전, 버퍼층(미도시됨)이 형성될 수 있다. 버퍼층은 희생 기판(51)과 화합물 반도체층들의 격자 부정합을 완화하기 위해 채택되며, 질화갈륨 또는 질화알루미늄 등의 질화갈륨 계열의 물질층일 수 있다.Meanwhile, before forming the compound semiconductor layers, a buffer layer (not shown) may be formed. The buffer layer is adopted to mitigate lattice mismatch between the sacrificial substrate 51 and the compound semiconductor layers, and may be a gallium nitride-based material layer such as gallium nitride or aluminum nitride.

도 4를 참조하면, 상기 화합물 반도체층들을 패터닝하여 메사(mesa, 60)를 형성한다. 상기 메사(60)에 의해 발광 영역이 한정된다. 상기 화합물 반도체층들은 사진 및 식각 공정을 사용하여 패터닝될 수 있으며, 이러한 공정은 일반적으로 알려진 메사 식각 공정과 유사하다. 이때, 상기 메사(60) 주위의 제2 도전형 반도체층(59) 및 활성층(57)이 제거되고, 상기 제1 도전형 반도체층(55)이 노출된다. 도시된 바와 같이, 상기 제1 도전형 반도체층(55) 또한 부분적으로 식각되어 제거될 수 있다. 그 결과, 상기 메사(60) 측면에 제1 도전형 반도체층(55), 활성층(59) 및 제2 도전형 반도체층이 노출된다.Referring to FIG. 4, the compound semiconductor layers are patterned to form mesas 60. The light emitting area is defined by the mesa 60. The compound semiconductor layers can be patterned using photo and etching processes, which are similar to the commonly known mesa etching processes. In this case, the second conductive semiconductor layer 59 and the active layer 57 around the mesa 60 are removed, and the first conductive semiconductor layer 55 is exposed. As shown, the first conductivity type semiconductor layer 55 may also be partially etched away. As a result, the first conductivity type semiconductor layer 55, the active layer 59, and the second conductivity type semiconductor layer are exposed on the mesa 60 side surface.

도 5를 참조하면, 상기 메사(60) 측면에 노출된 상기 제1 도전형 반도체층(55) 및 상기 활성층을 덮는 절연 구조체(62)가 형성된다.Referring to FIG. 5, an insulating structure 62 covering the first conductivity-type semiconductor layer 55 and the active layer exposed on the side of the mesa 60 is formed.

상기 절연 구조체(62)는, 예컨대 상기 메사(60) 및 상기 메사(60) 주위의 제1 도전형 반도체층(55)을 덮는 절연층을 형성한 후, 상기 절연층을 패터닝하여 상기 메사(60) 상부 영역을 노출시킴과 아울러, 상기 메사(60) 주위의 제1 도전형 반도체층(55)의 일부 영역을 노출시키는 관통홀(62a)을 형성함으로써 형성될 수 있다. 상기 절연층은 예를 들어 SiO2, SiN, MgO, TaO, TiO2, 또는 폴리머로 형성될 수 있다. 또는, 상기 절연 구조체(62)는 상기 메사(60) 및 상기 메사(60) 주위의 제1 도전형 반도체층(55)을 덮는 절연층을 형성한 후, 상기 메사(60) 측벽을 덮는 절연층을 남기고, 상기 메사(60) 상부의 절연층 및 상기 메사 주위의 제1 도전형 반도체층(55) 상의 절연층을 제거함으로써 형성될 수 있다. 이 경우, 상기 메사 주위에 노출되는 제1 도전형 반도체층(55)의 영역은 상기 메사(60)를 둘러싼다. The insulating structure 62 may form, for example, an insulating layer covering the mesa 60 and the first conductive semiconductor layer 55 around the mesa 60, and then pattern the insulating layer to form the mesa 60. The upper region may be exposed, and a through hole 62a may be formed to expose a portion of the first conductivity-type semiconductor layer 55 around the mesa 60. The insulating layer may be formed of, for example, SiO 2 , SiN, MgO, TaO, TiO 2 , or a polymer. Alternatively, the insulating structure 62 forms an insulating layer covering the mesa 60 and the first conductivity-type semiconductor layer 55 around the mesa 60, and then covers the mesa 60 sidewalls. It may be formed by removing the insulating layer on the mesa 60 and the insulating layer on the first conductive semiconductor layer 55 around the mesa leaving the. In this case, an area of the first conductivity-type semiconductor layer 55 exposed around the mesa surrounds the mesa 60.

한편, 상기 절연 구조체(62)를 형성하기 전 또는 후에, 반사 금속층(61)이 형성될 수 있다. 반사 금속층(61)은 예컨대, 은(Ag) 또는 알루미늄(Al) 또는 은합금 또는 알루미늄 합금으로 형성될 수 있다. 상기 반사 금속층(61)은 도금 또는 증착 기술을 사용하여 형성될 수 있으며, 예컨대 리프트 오프 공정을 사용하여 형성될 수 있다. 한편, 상기 반사 금속층(61)이 제2 도전형 반도체층(59)과 오믹 콘택을 하지 않는 경우, 반사 금속층(61)을 형성하기 전에 오믹 콘택층(도시하지 않음)이 형성될 수 있다. 상기 절연 구조체(62)는 상기 제2 도전형 반도체층(59)의 가장자리를 덮을 수 있으며, 나아가 상기 반사 금속층(61)의 가장자리를 덮을 수 있다.Meanwhile, before or after the insulation structure 62 is formed, the reflective metal layer 61 may be formed. The reflective metal layer 61 may be formed of silver (Ag) or aluminum (Al) or silver alloy or aluminum alloy, for example. The reflective metal layer 61 may be formed using a plating or deposition technique, for example, using a lift off process. Meanwhile, when the reflective metal layer 61 does not make ohmic contact with the second conductive semiconductor layer 59, an ohmic contact layer (not shown) may be formed before forming the reflective metal layer 61. The insulating structure 62 may cover an edge of the second conductivity-type semiconductor layer 59 and further cover an edge of the reflective metal layer 61.

도 6을 참조하면, 상기 메사(60)와 상기 메사 주위에 노출된 제1 도전형 반도체층(55)의 일부 영역을 전기적으로 연결하는 금속 재료 구조체(63)가 형성된다.상기 금속 재료 구조체(63)는 반사 금속층(61)을 덮는 보호 금속층을 포함할 수 있다. 또한, 상기 금속 재료 구조체(63)는 상기 절연 구조체(62)를 덮고, 상기 메사(60) 주위에 노출된 제1 도전형 반도체층(55)에 연결된다. 상기 금속 재료 구조체(63)는 단일층 또는 다중층으로 형성될 수 있으며, 예를 들어 Ni, Ti, Ta, Pt, W, Cr, Pd 등으로 형성될 수 있다.Referring to FIG. 6, a metal material structure 63 is formed to electrically connect the mesa 60 and a portion of the first conductive semiconductor layer 55 exposed around the mesa. 63 may include a protective metal layer covering reflective metal layer 61. In addition, the metal material structure 63 covers the insulating structure 62 and is connected to the first conductivity-type semiconductor layer 55 exposed around the mesa 60. The metal material structure 63 may be formed of a single layer or multiple layers, for example, Ni, Ti, Ta, Pt, W, Cr, Pd and the like.

도 7을 참조하면, 상기 금속 재료 구조체(63) 상에 본딩 메탈(67a)이 형성될 수 있다. 상기 본딩 메탈(67a)은 예를 들어 AuSn(80/20wt%)으로 약 15,000Å 두께로 형성될 수 있다.Referring to FIG. 7, a bonding metal 67a may be formed on the metal material structure 63. The bonding metal 67a may be formed of, for example, AuSn (80 / 20wt%) to a thickness of about 15,000 μm.

도 8을 참조하면, 본딩 메탈(67b)이 기판(71) 상에 형성될 수 있으며, 기판(71)이 상기 본딩 메탈들(67a, 67b)을 서로 마주보도록 본딩함으로써 상기 금속 재료 구조체(63) 상에 본딩된다. 상기 기판(71)은 특별히 한정되는 것은 아니지만, 희생기판(51)과 동일한 열팽창 계수를 갖는 기판일 수 있으며, 예컨대 사파이어 기판일 수 있다.Referring to FIG. 8, a bonding metal 67b may be formed on the substrate 71, and the metal material structure 63 may be bonded to the substrate 71 by bonding the bonding metals 67a and 67b to face each other. Is bonded onto the phase. The substrate 71 is not particularly limited, but may be a substrate having the same thermal expansion coefficient as the sacrificial substrate 51, and may be, for example, a sapphire substrate.

도 9을 참조하면, 상기 희생 기판(51)이 제거되고 상기 제1 도전형 반도체층(55)이 노출된다. 희생 기판(51)은 레이저 리프트 오프(LLO) 기술 또는 다른 기계적 방법이나 화학적 방법에 의해 분리될 수 있다. 이때, 버퍼층도 제거되어 제1 도전형 반도체층(55)이 노출된다. 도 10은 희생기판(51)이 제거된 후, 제1 도전형 반도체층(55)이 위쪽을 향하도록 도시된 도면이다.Referring to FIG. 9, the sacrificial substrate 51 is removed and the first conductivity type semiconductor layer 55 is exposed. The sacrificial substrate 51 may be separated by laser lift off (LLO) technology or other mechanical or chemical methods. At this time, the buffer layer is also removed to expose the first conductivity-type semiconductor layer 55. FIG. 10 is a view illustrating the first conductive semiconductor layer 55 facing upward after the sacrificial substrate 51 is removed.

도 11을 참조하면, 상기 노출된 제1 도전형 반도체층(55)을 패터닝하여 상기 메사(60) 상의 제1 도전형 반도체층(55)으로부터 상기 메사(60) 주위의 상기 제1 도전형 반도체층(55)의 일부 영역을 분리한다. 이에 따라, 발광 구조체(도 2의 58)가 완성되고, 상기 발광 구조체(58)로부터 이격된 분리된 층(55s)이 형성된다.Referring to FIG. 11, the exposed first conductive semiconductor layer 55 is patterned to form the first conductive semiconductor layer around the mesa 60 from the first conductive semiconductor layer 55 on the mesa 60. Some areas of layer 55 are separated. As a result, the light emitting structure (58 of FIG. 2) is completed, and a separated layer 55s spaced from the light emitting structure 58 is formed.

도 12를 참조하면, 상기 메사(60) 상의 제1 도전형 반도체층(55) 상에 제1 전극 패드(83a)가 형성되고, 상기 분리된 층(55s) 상에 제2 전극 패드(83b)가 형성된다. 상기 전극 패드들(83a, 83b)은 서로 동일한 재료로 형성될 수 있다. 한편, 상기 메사(60) 상의 제1 도전형 반도체층(55) 상부면(55a)에 PEC(광전 화학) 식각 등에 의해 거칠어진 표면이 형성될 수 있다. 상기 거칠어진 표면은 제1 전극 패드(83a)를 형성하기 전 또는 후에 형성될 수 있다. 이에 따라, 도 2의 발광 소자가 완성된다.Referring to FIG. 12, a first electrode pad 83a is formed on the first conductive semiconductor layer 55 on the mesa 60, and a second electrode pad 83b is formed on the separated layer 55s. Is formed. The electrode pads 83a and 83b may be formed of the same material. Meanwhile, a roughened surface may be formed on the upper surface 55a of the first conductivity-type semiconductor layer 55 on the mesa 60 by PEC (photoelectric chemistry) etching or the like. The roughened surface may be formed before or after forming the first electrode pad 83a. Thereby, the light emitting element of FIG. 2 is completed.

본 발명에 따르면, 절연 구조체(62)를 채택함으로써 금속층의 식각 부산물이 발광 구조체(60)의 측면에 달라붙는 것을 방지할 수 있다. 따라서, 제1 및 제2 도전형 반도체층들 사이의 전기적 단락을 방지할 수 있다. 또한, 제2 전극 패드(83b)가 제1 도전형 반도체의 분리된 층(55s) 상에 형성되므로, 제2 전극 패드(83b)의 접착력을 강화시킬 수 있다.According to the present invention, by adopting the insulating structure 62, it is possible to prevent the etching by-products of the metal layer from sticking to the side surfaces of the light emitting structure 60. Therefore, an electrical short circuit between the first and second conductivity type semiconductor layers can be prevented. In addition, since the second electrode pad 83b is formed on the separated layer 55s of the first conductivity type semiconductor, the adhesive force of the second electrode pad 83b can be enhanced.

이상에서 본 발명에 대해 몇몇 실시예들을 예로 들어 설명되었지만, 본 발명은 앞서 설명된 실시예들에 한정되지 않고, 본 발명의 기술적 사상을 벗어나지 않으면서 당업자들에 의해 다양하게 변형 및 변경될 수 있다. 이러한 변형 및 변경들은 아래의 청구범위에서 정의되는 본 발명의 범위에 포함된다.Although the embodiments of the present invention have been described above by way of example, the present invention is not limited to the above-described embodiments and may be variously modified and changed by those skilled in the art without departing from the spirit of the present invention. . Such modifications and variations are included in the scope of the present invention as defined in the following claims.

도 1은 종래의 수직형 발광 다이오드를 설명하기 위한 단면도이다.1 is a cross-sectional view illustrating a conventional vertical light emitting diode.

도 2는 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.2 is a cross-sectional view illustrating a light emitting diode according to an embodiment of the present invention.

도 3 내지 도 12는 본 발명의 일 실시예에 따른 발광 다이오드 제조방법을 설명하기 위한 단면도들이다.3 to 12 are cross-sectional views illustrating a method of manufacturing a light emitting diode according to an embodiment of the present invention.

Claims (19)

기판;Board; 상기 기판의 일 영역 상부에 위치하고, 제1 도전형의 상부 반도체층, 활성층 및 제2 도전형의 하부 반도체층을 포함하는 화합물 반도체의 발광 구조체;A light emitting structure of a compound semiconductor positioned on an area of the substrate and including an upper semiconductor layer of a first conductivity type, an active layer, and a lower semiconductor layer of a second conductivity type; 상기 기판의 또 다른 영역 상부에 위치하고 상기 발광 구조체와 이격된 제1 도전형 반도체의 분리된 층;A separate layer of a first conductivity type semiconductor positioned over another region of the substrate and spaced apart from the light emitting structure; 상기 발광 구조체 및 상기 분리된 층과 상기 기판 사이에 위치하여 상기 하부 반도체층과 상기 분리된 층을 전기적으로 연결하는 금속 재료 구조체; 및A metal material structure positioned between the light emitting structure and the separated layer and the substrate to electrically connect the lower semiconductor layer and the separated layer; And 상기 상부 반도체층 및 상기 활성층으로부터 상기 금속 재료 구조체를 절연시키도록 상기 발광 구조체의 측면을 덮는 절연 구조체를 포함하는 발광 소자.And an insulating structure covering a side surface of the light emitting structure to insulate the metal material structure from the upper semiconductor layer and the active layer. 청구항 1에 있어서,The method according to claim 1, 상기 발광 구조체 상에 형성된 제1 전극 패드 및 상기 분리된 층 상에 형성된 제2 전극 패드를 더 포함하는 발광 소자.The light emitting device further comprises a first electrode pad formed on the light emitting structure and a second electrode pad formed on the separated layer. 청구항 1에 있어서,The method according to claim 1, 상기 하부 반도체층의 하부면과 상기 금속 재료 구조체 사이에 개재된 반사 금속층을 더 포함하고,Further comprising a reflective metal layer interposed between the lower surface of the lower semiconductor layer and the metal material structure, 상기 금속 재료 구조체는 상기 반사 금속층을 덮는 보호 금속층을 포함하는 발광 소자.The metal material structure includes a protective metal layer covering the reflective metal layer. 청구항 3에 있어서,The method according to claim 3, 상기 금속 재료 구조체와 상기 기판을 본딩하는 본딩 메탈을 더 포함하는 발광 소자.And a bonding metal bonding the metal material structure and the substrate. 청구항 1에 있어서,The method according to claim 1, 상기 금속 재료 구조체는 상기 절연 구조체를 관통하여 상기 분리된 층에 연결된 발광 소자.And the metal material structure is connected to the separated layer through the insulating structure. 청구항 1에 있어서,The method according to claim 1, 상기 분리된 층은 상기 상부 반도체층과 동일 수준에 위치하는 발광 소자.The separated layer is a light emitting device positioned on the same level as the upper semiconductor layer. 청구항 1에 있어서,The method according to claim 1, 상기 분리된 층은 상기 상부 반도체층의 적어도 일부를 이루는 재료와 동일한 재료로 형성된 발광 소자.And the separated layer is formed of the same material as a material forming at least a portion of the upper semiconductor layer. 청구항 1에 있어서,The method according to claim 1, 상기 분리된 층은 상기 발광 구조체를 둘러싸는 발광 소자.And the separated layer surrounds the light emitting structure. 청구항 1에 있어서,The method according to claim 1, 상기 절연 구조체는 상기 하부 반도체층의 하면으로 연장되어, 상기 하부 반도체층과 상기 금속 재료 구조체 사이에 개재된 발광 소자.The insulating structure extends to a lower surface of the lower semiconductor layer and is interposed between the lower semiconductor layer and the metal material structure. 청구항 1에 있어서,The method according to claim 1, 상기 상부 반도체층의 상부면은 거칠어진 면을 포함하는 발광 소자.The upper surface of the upper semiconductor layer comprises a rough surface. 희생 기판 상에 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 및 제2 도전형 반도체층들 사이에 개재된 활성층을 포함하는 화합물 반도체층들을 형성하되, 상기 제1 도전형 반도체층이 상기 희생 기판 쪽에 가깝게 위치하고;Compound compound layers including a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer interposed between the first and second conductive semiconductor layers are formed on the sacrificial substrate, wherein the first conductive semiconductor is formed. A layer is located close to the sacrificial substrate; 상기 화합물 반도체층들을 패터닝하여 메사를 형성하되, 상기 메사 주위에 상기 제1 도전형 반도체층이 노출되고;Patterning the compound semiconductor layers to form a mesa, wherein the first conductivity type semiconductor layer is exposed around the mesa; 상기 메사 측면에 노출된 상기 제1 도전형 반도체층 및 상기 활성층을 덮는 절연 구조체를 형성하되, 상기 메사 주위의 제1 도전형 반도체층의 일부 영역은 노출되고;Forming an insulating structure covering the first conductive semiconductor layer and the active layer exposed on the side of the mesa, wherein a portion of the first conductive semiconductor layer around the mesa is exposed; 상기 메사와 상기 메사 주위에 노출된 제1 도전형 반도체층의 일부 영역을 전기적으로 연결하는 금속 재료 구조체를 형성하고;Forming a metal material structure electrically connecting the mesa and a portion of the first conductivity type semiconductor layer exposed around the mesa; 상기 금속 재료 구조체 상에 기판을 본딩하고;Bonding a substrate on the metal material structure; 상기 희생 기판을 제거하여 상기 제1 도전형 반도체층을 노출시키고; 및Removing the sacrificial substrate to expose the first conductivity type semiconductor layer; And 상기 노출된 제1 도전형 반도체층을 패터닝하여, 상기 메사 상의 제1 도전형 반도체층으로부터 상기 메사 주위의 상기 일부 영역을 분리하는 것을 포함하는 발광 소자 제조 방법.Patterning the exposed first conductive semiconductor layer to separate the partial region around the mesa from the first conductive semiconductor layer on the mesa. 청구항 11에 있어서,The method according to claim 11, 상기 메사 상의 제1 도전형 반도체층 상에 제1 전극 패드를 형성하고,Forming a first electrode pad on the first conductivity-type semiconductor layer on the mesa, 상기 메사 주위의 상기 일부 영역 상에 제2 전극 패드를 형성하는 것을 더 포함하는 발광 소자 제조 방법.And forming a second electrode pad on the partial region around the mesa. 청구항 11에 있어서,The method according to claim 11, 상기 금속 재료 구조체를 형성하기에 앞서 상기 메사 상에 반사 금속층을 형성하는 것을 더 포함하는 발광 소자 제조 방법.And forming a reflective metal layer on the mesa prior to forming the metal material structure. 청구항 13에 있어서,14. The method of claim 13, 상기 금속 재료 구조체는 상기 반사 금속층을 보호하는 보호 금속층을 포함하는 발광 소자 제조 방법.And the metal material structure comprises a protective metal layer protecting the reflective metal layer. 청구항 11에 있어서,The method according to claim 11, 상기 절연 구조체를 형성하는 것은The insulating structure is formed 상기 메사 및 상기 메사 주위에 노출된 제1 도전형 반도체층을 덮는 절연층을 형성하고,Forming an insulating layer covering the mesa and the first conductive semiconductor layer exposed around the mesa; 상기 절연층을 패터닝하여 상기 메사 상부 영역을 노출시킴과 아울러 상기 메사 주위의 제1 도전형 반도체층의 일부 영역을 노출시키는 관통홀을 형성하는 것을 포함하는 발광 소자 제조 방법.Patterning the insulating layer to expose the upper portion of the mesa and to form a through hole for exposing a portion of the first conductivity-type semiconductor layer around the mesa. 청구항 15에 있어서,The method according to claim 15, 상기 절연 구조체는 상기 메사의 상부면 가장자리를 덮는 발광 소자 제조 방법.And the insulating structure covers an edge of the upper surface of the mesa. 청구항 11에 있어서,The method according to claim 11, 상기 절연 구조체를 형성하는 것은The insulating structure is formed 상기 메사 및 상기 메사 주위에 노출된 제1 도전형 반도체층을 덮는 절연층을 형성하고,Forming an insulating layer covering the mesa and the first conductive semiconductor layer exposed around the mesa; 상기 절연층을 패터닝하여 상기 메사 상부 영역을 노출시킴과 아울러 상기 메사 주위의 제1 도전형 반도체층의 일부 영역을 노출시키는 것을 포함하되, 상기 일부 영역은 상기 메사를 둘러싸는 발광 소자 제조 방법.And patterning the insulating layer to expose the upper portion of the mesa, and to expose a portion of the first conductivity-type semiconductor layer around the mesa, wherein the portion of the region surrounds the mesa. 청구항 11에 있어서,The method according to claim 11, 상기 희생기판이 제거된 후, 상기 노출된 제1 도전형 반도체층의 표면에 거칠어진 면을 형성하는 것을 더 포함하는 발광 소자 제조 방법.And after the sacrificial substrate is removed, forming a roughened surface on the exposed first conductive semiconductor layer. 청구항 11에 있어서,The method according to claim 11, 상기 제1 도전형 반도체층은 n형 질화갈륨계 화합물 반도체층이고, 상기 제2 도전형 반도체층은 p형 질화갈륨계 화합물 반도체층인 발광 소자 제조 방법.The first conductive semiconductor layer is an n-type gallium nitride compound semiconductor layer, the second conductive semiconductor layer is a p-type gallium nitride compound semiconductor layer.
KR1020080095207A 2008-09-29 2008-09-29 Light emitting device and method of manufacturing Expired - Fee Related KR101457209B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080095207A KR101457209B1 (en) 2008-09-29 2008-09-29 Light emitting device and method of manufacturing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080095207A KR101457209B1 (en) 2008-09-29 2008-09-29 Light emitting device and method of manufacturing

Publications (2)

Publication Number Publication Date
KR20100035846A true KR20100035846A (en) 2010-04-07
KR101457209B1 KR101457209B1 (en) 2014-10-31

Family

ID=42213588

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080095207A Expired - Fee Related KR101457209B1 (en) 2008-09-29 2008-09-29 Light emitting device and method of manufacturing

Country Status (1)

Country Link
KR (1) KR101457209B1 (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011162479A3 (en) * 2010-06-24 2012-02-16 Seoul Opto Device Co., Ltd. Light emitting diode
KR101138978B1 (en) * 2010-09-27 2012-04-26 서울옵토디바이스주식회사 High efficiency light emitting diode and method of fabricating the same
KR101156451B1 (en) * 2010-06-25 2012-06-13 서울옵토디바이스주식회사 High efficiency light emitting diode
KR101154510B1 (en) * 2010-06-24 2012-06-13 서울옵토디바이스주식회사 High efficiency light emitting diode
KR20140019936A (en) * 2012-08-07 2014-02-18 엘지이노텍 주식회사 Light emitting device, light emitting device package, and light unit
US8822249B2 (en) 2011-03-30 2014-09-02 Samsung Electronics Co., Ltd. Light-emitting device and method of manufacturing the same
US8907360B2 (en) 2009-11-13 2014-12-09 Seoul Viosys Co., Ltd. Light emitting diode chip having distributed bragg reflector, method of fabricating the same, and light emitting diode package having distributed bragg reflector
US8963178B2 (en) 2009-11-13 2015-02-24 Seoul Viosys Co., Ltd. Light emitting diode chip having distributed bragg reflector and method of fabricating the same
US8963183B2 (en) 2010-07-28 2015-02-24 Seoul Viosys Co., Ltd. Light emitting diode having distributed Bragg reflector
US10134965B2 (en) 2010-06-07 2018-11-20 Lumileds Llc Passivation for a semiconductor light emitting device
KR20190080607A (en) * 2017-12-28 2019-07-08 엘지디스플레이 주식회사 Display device
WO2020027397A1 (en) * 2018-08-03 2020-02-06 삼성디스플레이 주식회사 Light-emitting element, manufacturing method thereof, and display device comprising light-emitting element

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100640496B1 (en) 2005-11-23 2006-11-01 삼성전기주식회사 Vertical GaN-based Light-Emitting Diode Device
JP2008010763A (en) 2006-06-30 2008-01-17 Matsushita Electric Ind Co Ltd Semiconductor light emitting device and manufacturing method thereof
JP5126875B2 (en) 2006-08-11 2013-01-23 シャープ株式会社 Manufacturing method of nitride semiconductor light emitting device
KR100856230B1 (en) 2007-03-21 2008-09-03 삼성전기주식회사 Light emitting device, manufacturing method and monolithic light emitting diode array

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324919B2 (en) 2009-11-13 2016-04-26 Seoul Viosys Co., Ltd. Light emitting diode chip having distributed Bragg reflector and method of fabricating the same
US10141480B2 (en) 2009-11-13 2018-11-27 Seoul Viosys Co., Ltd. Light emitting diode chip having distributed Bragg reflector and method of fabricating the same
US10128306B2 (en) 2009-11-13 2018-11-13 Seoul Viosys Co., Ltd. Light emitting diode chip having distributed bragg reflector and method of fabricating the same
US8907360B2 (en) 2009-11-13 2014-12-09 Seoul Viosys Co., Ltd. Light emitting diode chip having distributed bragg reflector, method of fabricating the same, and light emitting diode package having distributed bragg reflector
US8963178B2 (en) 2009-11-13 2015-02-24 Seoul Viosys Co., Ltd. Light emitting diode chip having distributed bragg reflector and method of fabricating the same
US9577157B2 (en) 2009-11-13 2017-02-21 Seoul Viosys Co., Ltd. Light emitting diode chip having distributed Bragg reflector and method of fabricating the same
US9343631B2 (en) 2009-11-13 2016-05-17 Seoul Viosys Co., Ltd. Light emitting diode chip having distributed bragg reflector and method of fabricating the same
US11658273B2 (en) 2010-06-07 2023-05-23 Lumileds Llc Passivation for a semiconductor light emitting device
US10873013B2 (en) 2010-06-07 2020-12-22 Lumileds Llc Passivation for a semiconductor light emitting device
US10134964B2 (en) 2010-06-07 2018-11-20 Lumileds Llc Passivation for a semiconductor light emitting device
US10134965B2 (en) 2010-06-07 2018-11-20 Lumileds Llc Passivation for a semiconductor light emitting device
US9142715B2 (en) 2010-06-24 2015-09-22 Seoul Viosys Co., Ltd. Light emitting diode
WO2011162479A3 (en) * 2010-06-24 2012-02-16 Seoul Opto Device Co., Ltd. Light emitting diode
CN102668135A (en) * 2010-06-24 2012-09-12 首尔Opto仪器股份有限公司 Light emitting diode
KR101154510B1 (en) * 2010-06-24 2012-06-13 서울옵토디바이스주식회사 High efficiency light emitting diode
KR101156451B1 (en) * 2010-06-25 2012-06-13 서울옵토디바이스주식회사 High efficiency light emitting diode
US8963183B2 (en) 2010-07-28 2015-02-24 Seoul Viosys Co., Ltd. Light emitting diode having distributed Bragg reflector
KR101138978B1 (en) * 2010-09-27 2012-04-26 서울옵토디바이스주식회사 High efficiency light emitting diode and method of fabricating the same
US8822249B2 (en) 2011-03-30 2014-09-02 Samsung Electronics Co., Ltd. Light-emitting device and method of manufacturing the same
KR20140019936A (en) * 2012-08-07 2014-02-18 엘지이노텍 주식회사 Light emitting device, light emitting device package, and light unit
KR20190080607A (en) * 2017-12-28 2019-07-08 엘지디스플레이 주식회사 Display device
WO2020027397A1 (en) * 2018-08-03 2020-02-06 삼성디스플레이 주식회사 Light-emitting element, manufacturing method thereof, and display device comprising light-emitting element
US12046625B2 (en) 2018-08-03 2024-07-23 Samsung Display Co., Ltd. Light emitting element, manufacturing method thereof, and display device including the light emitting element

Also Published As

Publication number Publication date
KR101457209B1 (en) 2014-10-31

Similar Documents

Publication Publication Date Title
KR101457209B1 (en) Light emitting device and method of manufacturing
US8242530B2 (en) Light emitting device and method for fabricating the same
KR101017394B1 (en) Light emitting device and method of manufacturing the same
KR101017395B1 (en) Light emitting device having a plurality of light emitting cells and method of manufacturing same
US8648369B2 (en) Light emitting device and method of fabricating the same
KR101752663B1 (en) Light emitting device and method for manufacturing light emitting device
CN110379900B (en) Light emitting diode and method of manufacturing the same
JP2010531058A (en) Semiconductor light emitting device and manufacturing method thereof
JP2013102162A (en) Light-emitting device
KR101093117B1 (en) Light emitting device for AC and method of manufacturing same
JP2012500479A (en) Method for manufacturing a semiconductor light-emitting device with double-sided passivation
JP2013201455A (en) Light-emitting device
KR20100108906A (en) Light emitting device having plurality of light emitting cells and method of fabricating the same
KR100986963B1 (en) Light emitting device and manufacturing method
JP2012174902A (en) Method of manufacturing nitride semiconductor light-emitting element
KR101659738B1 (en) Light emitting device fabrication method
KR20100075420A (en) Light emitting device having plurality of light emitting cells and method of fabricating the same
KR101154511B1 (en) High efficiency light emitting diode and method of fabricating the same
KR101364167B1 (en) Vertical light emitting diode and method of fabricating the same
TW202226615A (en) Light-emitting device and manufacturing method thereof
KR101769072B1 (en) High efficiency light emitting diode and method of fabricating the same
KR101316121B1 (en) Method of fabricating vertical light emitting diode
KR100987986B1 (en) Light emitting device and manufacturing method
KR101158077B1 (en) High efficiency light emitting diode and method of fabricating the same
KR101138978B1 (en) High efficiency light emitting diode and method of fabricating the same

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20080929

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20130816

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20080929

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140616

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20140828

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20141027

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20141028

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20170911

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20170911

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20180906

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20180906

Start annual number: 5

End annual number: 5

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20200807