KR20170118068A - 전원 제어용 반도체 장치 - Google Patents

Abstract

과제는 스위칭 제어 방식의 전원 제어용 IC에 있어서 전류 검출 단자가 오픈 상태로 되거나 트랜스가 쇼트된 경우에 전원 장치를 안전하게 정지시키도록 하는 것에 있다. 1차측 권선에 간헐적으로 전류를 흘리기 위한 스위칭 소자를 온, 오프 제어하는 신호를 생성하는 온, 오프 제어 신호 생성 회로(33, 34)와, 트랜스의 1차측 권선에 흐르는 전류에 비례한 전압이 입력되는 전류 검출 단자와, 전류 검출 단자와 내부 전원 전압 혹은 그것에 따른 전압이 인가되는 단자 사이에 설치된 고임피던스의 풀업 수단과, 전류 검출 단자의 전압과 소정의 전압을 비교하여 전류 검출 단자의 전압이 소정의 전압보다도 높은 것을 검출한 경우에 전류 검출 단자의 이상으로 판정하는 단자 감시 회로를 설치하고, 단자 감시 회로가 전류 검출 단자의 이상을 검출하면 온, 오프 제어 신호 생성 회로의 신호 생성 동작을 정지시켜 전원 제어용 IC의 재기동을 회피하여 전원 장치를 계속해서 정지하도록 구성했다.

Description

전원 제어용 반도체 장치

본 발명은 전원 제어용 반도체 장치에 관한 것으로, 특히 전압 변환용 트랜스를 구비한 절연형 직류 전원 장치를 구성하는 제어용 반도체 장치에 이용하여 유효한 기술에 관한 것이다.

직류 전원 장치에는 교류 전원을 정류하는 다이오드 브리지 회로와, 이 회로에서 정류된 직류 전압을 강압하여 원하는 전위의 직류 전압으로 변환하는 절연형 DC-DC 컨버터 등으로 구성된 AC-DC 컨버터가 있다. 이러한 AC-DC 컨버터로서는, 예를 들면, 전압 변환용 트랜스의 1차측 권선과 직렬로 접속된 스위칭 소자를 PWM(펄스폭 변조) 제어 방식이나 PFM(펄스 주파수 변조) 제어 방식 등으로 온, 오프 구동하여 1차측 권선에 흐르는 전류를 제어하고, 2차측 권선에 유기되는 전압을 간접적으로 제어하도록 한 스위칭 전원 장치가 알려져 있다.

또한 스위칭 제어 방식의 AC-DC 컨버터에서는, 1차측의 제어 동작을 위해, 1차측의 스위칭 소자와 직렬로 전류 검출용의 저항을 설치함과 아울러, 전원 제어 회로(IC)에는 이 저항에 의해 전류-전압 변환된 전압이 입력되는 단자(전류 검출 단자)를 설치하고, 검출된 전류값과 2차측으로부터의 피드백 전압에 기초하여 1차 코일의 피크 전류를 제어하여 2차측의 출력 전압 또는 출력 전류를 일정하게 유지하도록 하고 있는 것이 있다(특허문헌 1 참조).

일본 특개 2001-157446호 공보 일본 특개 평06-62564호 공보

(발명의 개요)

(발명이 해결하고자 하는 과제)

그런데, 상기한 바와 같이, 전류 검출 단자를 설치한 전원 제어 회로(IC)에서는, 전류 검출 단자가 오픈 상태가 되거나 트랜스가 쇼트되거나 하면, 전원 장치를 구성하는 디바이스가 데미지를 받을 가능성이 있어, 신속하게 전원 제어 회로의 보호 회로를 작동시켜, 스위칭 동작을 정지할 필요가 있다.

또한, 쵸퍼 방식의 스위칭 레귤레이터에 있어서, 전류 검출용 저항의 단자간 전압을 검출하는 회로를 설치하고, 양단간 전압이 0V로 된 것을 검출한 경우에 기준전압 발생 회로의 출력을 저하시킴으로써, 스위칭 제어 회로의 동작을 정지시키도록 한 발명이 제안되어 있다(특허문헌 2 참조).

그러나, 특허문헌 2에 개시되어 있는 발명은 AC-DC 컨버터가 아니라 스위칭 레귤레이터(DC-DC 컨버터)의 발명으로, 본 발명과는 대상이 상이함과 아울러, 전류 검출용 저항의 단자 사이가 단락된 경우의 보호 기능에 관한 것이며, 전류 검출 단자가 오픈 상태로 된 경우나 트랜스가 쇼트된 경우의 정지 동작에 대하여 개시하고 있지 않기 때문에, 이러한 이상한 상태가 발생한 경우에 신속하게 전원 제어 회로의 보호 회로를 작동시켜서 스위칭 동작을 정지시켜, 전원 장치를 구성하는 디바이스가 데미지를 받는 것을 회피할 수 없다고 하는 과제가 있다.

본 발명은 상기와 같은 배경하에 이루어진 것으로, 그 목적으로 하는 바는, 전류 검출 단자가 오픈 상태로 되거나 트랜스가 쇼트된 경우에 전원 장치를 안전하게 정지시킬 수 있는 전원 제어용 반도체 장치를 제공하는 것에 있다.

상기 목적을 달성하기 위하여 본 발명은,

전압 변환용의 트랜스의 1차측 권선에 간헐적으로 전류를 흘려보내기 위한 스위칭 소자를, 상기 트랜스의 1차측 권선에 흐르는 전류에 비례한 전압과 상기 트랜스의 2차측으로부터의 출력 전압 검출 신호가 입력됨으로써 온, 오프 제어하는 구동 펄스를 생성하여 출력하는 전원 제어용 반도체 장치로서,

상기 스위칭 소자를 온, 오프 제어하는 제어 신호를 생성하는 온, 오프 제어 신호 생성 회로와,

상기 트랜스의 1차측 권선에 흐르는 전류에 비례한 전압이 입력되는 전류 검출 단자와,

상기 전류 검출 단자와 내부 전원 전압 혹은 그것에 따른 전압이 인가되는 단자와의 사이에 설치된 고임피던스의 풀업 수단과,

상기 전류 검출 단자의 전압과 소정의 전압을 비교하여 상기 전류 검출 단자의 전압이 상기 소정의 전압보다도 높은 것을 검출한 경우에 상기 전류 검출 단자의 이상으로 판정하는 단자 감시 회로,

를 구비하고, 상기 단자 감시 회로가 상기 전류 검출 단자의 이상을 검출하면, 상기 단자 감시 회로로부터 출력되는 신호에 의해 상기 온, 오프 제어 신호 생성 회로의 신호 생성 동작이 정지되도록 구성했다.

상기한 구성에 의하면, 전류 검출 단자가 오픈 상태가 되거나 트랜스가 쇼트되어, 트랜스의 1차측 권선에 소정 이상의 전류가 흐른 경우에, 스위칭 소자를 온, 오프시키는 신호를 생성하는 신호 생성 회로의 동작이 정지되어, 트랜스의 1차측 권선에 전류가 흐르지 않게 되기 때문에, 전원 장치를 안전하게 정지시킬 수 있다.

여기에서, 바람직하게는, AC 입력의 전압이 입력되는 제1 전원 단자와,

상기 트랜스의 보조 권선에 유기된 전압을 정류, 평활한 전압이 입력되는 제2 전원 단자와,

상기 제1 전원 단자와 상기 제2 전원 단자 사이에 설치된 스위치 수단과,

상기 제2 전원 단자의 전압에 기초하여 상기 스위치 수단을 온, 오프 제어하여 상기 제2 전원 단자의 전압이 소정의 제1 전압 범위에 들어가도록 제어하는 기동 회로와,

상기 제2 전원 단자의 전압에 기초하여 상기 스위치 수단을 온, 오프 제어하여 상기 제2 전원 단자의 전압이 상기 제1 전압 범위보다도 좁은 제2 전압 범위에 들어가도록 제어하는 상태 제어 회로

를 구비하고, 상기 단자 감시 회로가 상기 전류 검출 단자의 이상을 검출하면, 상기 단자 감시 회로로부터 출력되는 신호에 의해 상기 상태 제어 회로가 동작 상태로 되도록 구성한다.

이것에 의해, 전류 검출 단자가 오픈 상태로 되거나 트랜스가 쇼트된 경우, 제2 전원 단자(VDD)의 전압이 제2 전압 범위(예를 들면, 12V-13V)에 들어가도록 제어하는 상태 제어 회로(래치 정지 제어 회로)가 동작되기 때문에, 신호 생성 회로(드라이버)의 동작 정지로 보조 권선 전압이 내려가고, 기동 회로(스타트 업 회로)가 동작하여 전원 제어용 반도체 장치가 재기동 함으로써 다시 전류 검출 단자의 오픈 검출 전의 상태로 되돌아와 상기 동작을 반복해 버린다고 하는 불합리한 동작 상태에 빠지는 것을 방지할 수 있다. 그 결과, 전원 제어용 반도체 장치를 재기동시키지 않고 전원 장치의 정지 상태를 계속해서 유지할 수 있다.

또한 바람직하게는 상기 트랜스의 2차측으로부터의 출력 전압 검출 신호가 입력되는 외부 입력 단자와,

상기 전류 검출 단자 및 상기 외부 입력 단자의 상태를 감시하여 이상 상태를 검출하는 이상 검출 회로

를 구비하고, 상기 이상 검출 회로가 상기 전류 검출 단자의 이상을 검출하면, 상기 이상 검출 회로로부터 출력되는 신호에 의해, 상기 온, 오프 제어 신호 생성 회로의 신호 생성 동작이 정지됨과 아울러 상기 상태 제어 회로가 동작 상태가 되도록 구성한다.

이것에 의해, 전류 검출 단자와 접지점 사이가 단락되거나 전류 검출용의 저항이 쇼트된 경우에도, 스위칭 소자를 온, 오프시키는 신호를 생성하는 신호 생성 회로의 동작이 정지되기 때문에, 전원 장치를 안전하게 정지시킬 수 있음과 아울러, 기동 회로(스타트 업 회로)에 의해 불합리한 동작 상태에 빠지는 것을 방지할 수 있다.

본 발명에 의하면, 전압 변환용의 트랜스를 구비하여 1차측 권선에 흐르는 전류를 온, 오프하여 출력을 제어하는 절연형 직류 전원 장치의 제어용 반도체 장치에 있어서, 전류 검출 단자가 오픈 상태로 되거나 트랜스가 쇼트된 경우에 전원 장치를 안전하게 정지시킬 수 있다고 하는 효과가 있다.

도 1은 본 발명에 따른 절연형 직류 전원 장치로서의 AC-DC 컨버터의 1실시형태를 나타내는 회로 구성도이다.
도 2는 도 1의 AC-DC 컨버터에 있어서의 트랜스의 1차측 스위칭 전원 제어 회로(전원 제어용 IC)의 구성예를 도시하는 블럭도이다.
도 3은 실시예의 전원 제어용 IC에 있어서의 각 부의 전압의 변화의 모습을 나타내는 파형도이다.
도 4는 실시예의 전원 제어용 IC에 있어서의 스위칭 주파수와 피드백 전압(VFB)의 관계를 나타내는 특성도이다.
도 5는 실시예의 전원 제어용 IC에 있어서의 CS 단자 감시 회로의 구성예를 나타내는 회로 구성도이다.
도 6은 CS 단자 감시 회로를 갖는 전원 제어용 IC의 다른 실시예를 나타내는 회로 구성도이다.
도 7은 CS 단자 감시 회로를 갖지 않는 종래의 전원 제어용 IC에 있어서 전류 검출 단자(CS)가 오픈 상태로 된 경우의 IC 각 부의 전압의 변화의 모습을 나타내는 타이밍 차트이다.
도 8은 CS 단자 감시 회로를 구비한 실시예의 전원 제어용 IC에 있어서 전류 검출 단자(CS)가 오픈 상태로 된 경우의 IC 각 부의 전압의 변화의 모습을 나타내는 타이밍 차트이다.

(발명을 실시하기 위한 형태)

이하, 본 발명의 적합한 실시형태를 도면에 기초하여 설명한다.

도 1은 본 발명을 적용한 절연형 직류 전원 장치로서의 AC-DC 컨버터의 1실시형태를 나타내는 회로 구성도이다.

이 실시형태의 AC-DC 컨버터는 노멀 모드 노이즈를 감쇠하기 때문에, AC 입력 단자간에 접속된 X 콘덴서(Cx)와, 커먼 모드 코일 등으로 이루어지는 노이즈 차단용의 필터(11)와, 교류 전압(AC)을 정류하는 다이오드 브리지 회로(12)와, 정류 후의 전압을 평활하는 평활용 콘덴서(C1)와, 1차측 권선(Np)과 2차측 권선(Ns) 및 보조 권선(Nb)을 갖는 전압 변환용의 트랜스(T1)와, 이 트랜스(T1)의 1차측 권선(Np)과 직렬로 접속된 N채널 MOSFET로 이루어지는 스위칭 트랜지스터(SW)와, 이 스위칭 트랜지스터(SW)를 구동하는 전원 제어 회로(13)를 갖는다. 이 실시형태에서는, 전원 제어 회로(13)는 단결정 실리콘과 같은 1개의 반도체칩 위에 반도체 집적 회로(이하, 전원 제어용 IC라고 칭함)로서 형성되어 있다.

상기 트랜스(T1)의 2차측에는, 2차측 권선(Ns)과 직렬로 접속된 정류용 다이오드(D2)와, 이 다이오드(D2)의 캐소드 단자와 2차측 권선(Ns)의 타방의 단자 사이에 접속된 평활용 콘덴서(C2)가 설치되고, 1차측 권선(Np)에 간헐적으로 전류를 흘림으로써 2차측 권선(Ns)에 유기되는 교류 전압을 정류하여 평활함으로써, 1차측 권선(Np)과 2차측 권선(Ns)의 코일비에 따른 직류 전압(Vout)을 출력한다.

또한, 트랜스(T1)의 2차측에는, 1차측의 스위칭 동작으로 발생한 스위칭 리플·노이즈 등을 차단하기 위한 필터를 구성하는 코일(L3) 및 콘덴서(C3)가 설치되어 있음과 아울러, 출력 전압(Vout)을 검출하기 위한 검출 회로(14)와, 이 검출 회로(14)에 접속되어 검출 전압에 따른 신호를 전원 제어용 IC(13)에 전달하는 포토 커플러의 발광측 소자로서의 포토다이오드(15a)가 설치되어 있다. 그리고, 1차측에는, 상기 전원 제어용 IC(13)의 피드백 단자(FB)와 접지점 사이에 접속되어 상기 검출 회로(14)로부터의 신호를 수신하는 수광측 소자로서의 포토 트랜지스터(15b)가 설치되어 있다.

또한 이 실시형태의 AC-DC 컨버터의 1차측에는, 상기 보조 권선(Nb)과 직렬로 접속된 정류용 다이오드(D0)와, 이 다이오드(D0)의 캐소드 단자와 접지점(GND) 사이에 접속된 평활용 콘덴서(C0)로 이루어지는 정류 평활 회로가 설치되고, 이 정류 평활 회로에서 정류, 평활된 전압이 상기 전원 제어용 IC(13)의 전원 전압 단자(VDD)에 인가되고 있다.

한편, 전원 제어용 IC(13)에는, 다이오드 브리지 회로(12)에서 정류되기 전의 전압이 다이오드(D11, D12) 및 저항(R1)을 통하여 인가되는 고압 입력 기동 단자(HV)가 설치되어 있고, 전원 투입시(플러그가 끼워 넣어진 직후)는 이 고압 입력 기동 단자(HV)로부터의 전압으로 동작할 수 있도록 구성되어 있다.

또한, 본 실시형태에서는, 스위칭 트랜지스터(SW)의 소스 단자와 접지점(GND) 사이에 전류 검출용의 저항(Rs)이 접속되어 있음과 아울러, 스위칭 트랜지스터(SW)와 전류 검출 저항(Rs)와의 노드(N1)와 전원 제어용 IC(13)의 전류 검출 단자(CS) 사이에 저항(R2)이 접속되어 있다. 또한, 전원 제어용 IC(13)의 전류 검출 단자(CS)와 접지점 사이에는 콘덴서(C4)가 접속되고, 저항(R2)과 콘덴서(C4)에 의해 로 패스 필터가 구성되게 되어 있다.

다음에 도 2를 사용하여, 상기 전원 제어용 IC(13)의 구체적인 구성예에 대해 설명한다.

도 2에 도시하는 바와 같이, 본 실시예의 전원 제어용 IC(13)는 피드백 단자(FB)의 전압(VFB)에 따른 주파수로 발진하는 발진 회로(31)와, 이 발진 회로(31)에서 생성된 발진 신호(φc)에 기초하여 1차측 스위칭 트랜지스터(SW)를 온시키는 타이밍을 주는 클록 신호(CK)를 생성하는 원샷 펄스 생성 회로와 같은 회로로 이루어지는 클록 생성 회로(32)와, 클록 신호(CK)에 의해 세팅되는 RS·플립플롭(33)과, 이 플립플롭(33)의 출력에 따라 스위칭 트랜지스터(SW)의 구동 펄스(GATE)를 생성하는 드라이버(구동 회로)(34)를 구비한다.

또한 전원 제어용 IC(13)는 전류 검출 단자(CS)에 입력되어 있는 전압(Vcs)을 증폭하는 앰프(35)와, 이 앰프(35)에 의해 증폭된 전위(Vcs')와 과전류 상태의 감시를 위한 비교 전압(임계값 전압)(Vocp)을 비교하는 전압 비교 회로로서의 컴퍼레이터(36a)와, 피드백 단자(FB)의 전압(VFB)에 기초하여 도 3(a)에 나타내는 바와 같은 소정의 파형의 전압(RAMP)을 생성하는 파형 생성 회로(37)와, 상기 앰프(35)에 의해 증폭된 도 3(b)에 나타내는 바와 같은 파형의 전위(Vcs')와 파형 생성 회로(37)에 의해 생성된 파형(RAMP)을 비교하는 컴퍼레이터(36b)와, 컴퍼레이터(36a와 36b)의 출력의 논리합을 취하는 OR 게이트(G1)를 구비한다. 본 실시예의 전원 제어용 IC(13)에서는, 도 3(a)의 전압(RAMP)은 피드백 전압(VFB)으로부터 어떤 일정한 경사를 가지고 저하하도록 생성된다.

또한, 본 실시예의 전원 제어용 IC(13)는 전류 검출 단자(CS)의 전압을 증폭하는 앰프(35)의 출력을 감시하여, 피드백 단자(FB)나 전류 검출 단자(CS)에 유의한 전압(VFB, Vcs)이 발생하지 않은 전원 투입시에, 1차측 권선에 과대한 전류가 흐르지 않도록 서서히 1차측 전류를 증가시키도록 플립플롭(33)을 리셋시키는 신호(Rss)를 생성하는 소프트 스타트 회로로서의 컴퍼레이터(36c)와, 이 컴퍼레이터(36c)의 출력과 상기 OR 게이트(G1)의 논리합을 취하는 OR 게이트(G2)가 설치되어 있다.

상기 OR 게이트(G2)의 출력 RS(도 3(c) 참조)가 OR 게이트(G3)를 통하여 상기 플립플롭(33)의 리셋 단자에 입력됨으로써, 스위칭 트랜지스터(SW)를 오프시키는 타이밍을 주도록 구성되어 있다. 또한, 피드백 단자(FB)와 내부 전원 전압 단자 사이에는 풀업 저항 혹은 정전류원이 설치되어 있고, 포토 트랜지스터(15b)에 흐르는 전류는 이 저항에 의해 전압으로 변환된다. 또한 파형 생성 회로(37)를 설치하고 있는 것은 서브 하모닉 발진 대책 때문이며, 전압(VFB)을 직접 혹은 레벨 시프트하여 컴퍼레이터(36b)에 입력하도록 구성해도 된다.

또한 본 실시예의 전원 제어용 IC(13)는, 피드백 단자(FB)의 전압(VFB)에 따라 상기 발진 회로(31)의 발진 주파수 즉 스위칭 주파수를, 도 4에 나타내는 바와 같은 특성에 따라 변화시키는 주파수 제어 회로(38)를 구비한다. 도 4에 있어서의 주파수(f1)는, 예를 들면, 22kHz와 같은 값으로, 또는 f2는, 예를 들면, 66kHz∼100kHz와 같은 범위의 임의의 값으로 설정된다. 주파수 제어 회로(38)는 볼티지 팔로어와 같은 버퍼와, 피드백 단자(FB)의 전압이, 예를 들면, 1.8V 이하일 때는 1.8V로, 또 2.2V 이상일 때는 2.2V로 각각 클램프하는 클램프 회로로 구성할 수 있다. 도시하지 않지만, 발진 회로(31)는 주파수 제어 회로(38)로부터의 전압에 따른 전류를 흘리는 전류원을 구비하고, 이 전류원이 흘리는 전류의 크기에 따라 발진 주파수가 변화되는 오실레이터에 의해 구성할 수 있다.

또한 본 실시예의 전원 제어용 IC(13)에는, 상기 클록 생성 회로(32)로부터 출력되는 클록 신호(CK)에 기초하여, 구동 펄스(GATE)의 듀티(Ton/Tcycle)가 미리 규정된 최대값(예를 들면, 85%∼90%)을 초과하지 않도록 제한을 걸기 위한 최대 듀티 리셋 신호를 생성하는 듀티 제한 회로(39)가 설치되어 있고, 듀티 제한 회로(39)로부터 출력되는 최대 듀티 리셋 신호를, OR 게이트(G3)를 통하여 상기 플립플롭(33)에 공급하고 펄스가 최대 듀티에 도달한 경우에는 그 시점에서 리셋시킴으로써 스위칭 트랜지스터(SW)를 즉시 오프시키도록 구성되어 있다.

또한, 본 실시예의 전원 제어용 IC(13)에는, 전류 검출 단자(CS)의 전압(Vcs)을 감시하여 CS 단자의 이상(오픈)을 검출하기 위한 CS 단자 감시 회로(40)가 설치되어 있다. 이하에 상세하게 설명하지만, 이 CS 단자 감시 회로(40)는, 전류 검출 단자(CS)의 이상(오픈)을 검출하면, 그 출력이 하이 레벨로 변화되어 상기 드라이버(구동 회로)(34)의 동작을 정지시켜, 드라이버(34)로부터 출력되는 구동 펄스(GATE)를 로 레벨에 고정시키도록(SW를 오프시키도록) 구성된다. CS 단자 감시 회로(40)의 출력으로 드라이버(34)의 동작을 정지시키는 대신에, 전단의 플립플롭(33)을 리셋 상태로 하여 그 출력(Q)을 로 레벨에 고정함으로써 구동 펄스(GATE)를 로 레벨에 고정시키도록 구성해도 된다.

도 5에는, 본 실시형태의 전원 제어용 IC(13)를 구성하는 CS 단자 감시 회로(40)의 구성예가 도시되어 있다.

도 5에 도시하는 바와 같이, CS 단자 감시 회로(40)는 내부 전원 전압(Vreg)을 공급하는 전원 라인과 전류 검출 단자(CS) 사이에 접속된 정전류원(41)과, 전류 검출 단자(CS)에 비반전 입력 단자가 접속되어 반전 입력 단자에 검출 전압(Vref0)(예를 들면, 2.5V)이 인가된 컴퍼레이터(42)로 구성되어 있다. 또한 도 5에는, 앰프(AMP)와 저항(R21, R22)으로 이루어지고, 전류 검출 단자(CS)의 전압(Vcs)을, 예를 들면, 4.8배와 같은 증폭률로 증폭하여, 과전류 검출용의 상기 컴퍼레이터(36a)에 공급하는 앰프(증폭 회로)(35)가 함께 도시되어 있다.

CS 단자 감시 회로(40)를 갖지 않는 종래의 전원 제어용 IC에서는, 전류 검출 단자(CS)가 오픈 상태로 되면, 도 7에 화살표로 나타내는 바와 같이, CS 단자 오픈이 발생한 타이밍(t1) 이후는 전류 검출 단자(CS)의 전압(Vcs)이 변화되지 않게 되기(정확하게는 서서히 전하가 리크되어 Vcs는 점차로 제로에 접근하기) 때문에, 리셋 신호(RS)가 발생하지 않게 되어 스위칭 트랜지스터(SW)의 온시간이 길어진다. 그러면, 듀티 제한 회로(39)로부터 출력되는 최대 듀티 리셋 신호가 우선적으로 작용하여, 이 리셋 신호의 타이밍에 최대 듀티의 구동 펄스(GATE)가 로 레벨로 변화된다. 이 상태는 부하가 필요하게 되는 전력 이상의 전력을 공급하는 상태이기 때문에, 전원 장치에 스트레스가 걸려 발열하고, 경우에 따라서는 파괴에 이를 가능성이 있다.

이것에 대하여, 도 5에 도시하는 바와 같은 CS 단자 감시 회로(40)를 구비한 본 실시예의 전원 제어용 IC에서는, 전류 검출 단자(CS)가 오픈 상태가 되면, 도 8에 화살표로 나타내는 바와 같이, CS 단자 오픈이 발생한 타이밍(t1)에, 정전류원(41)에 의해 전류 검출 단자(CS)의 전압이 내부 전원 전압(Vreg)(예를 들면, 5V)까지 올려진다. 그 때문에 컴퍼레이터(42)의 출력이 하이 레벨로 변화되고, 드라이버(34)의 동작을 정지시켜, 그 출력인 구동 펄스(GATE)를 로 레벨에 고정시킨다(SW를 오프시킨다). 그 결과, 트랜스의 1차측 권선에 전류가 흘려지지 않게 되어 전원 장치의 동작이 안전하게 정지하게 된다.

또한, 상기와 같은 CS 단자 오픈이 발생한 경우뿐만 아니라, 트랜스 쇼트가 발생한 경우에도, 스위칭 트랜지스터(SW)가 온 되면 1차측 권선에 정상시에 비해 큰 전류가 흐르고, 그것에 의해 전류 검출 단자(CS)의 전압이 상승하기 때문에, 컴퍼레이터(42)의 출력이 하이 레벨로 변화되고, 드라이버(34)의 동작을 정지시켜, 그 출력인 구동 펄스(GATE)를 로 레벨에 고정시킨다(SW를 오프시킨다). 그 결과, 트랜스의 1차측 권선에 전류가 흘려지지 않게 되어 전원 장치의 동작이 안전하게 정지하게 된다.

또한, 상기 정전류원(41)은 저항 소자(Rp)로 치환하는 것이 가능하다(도 6 참조). 정전류원(41) 및 저항 소자(Rp)는 전류 검출 단자(CS)와 내부 전원 전압 간에 설치된 고임피던스의 풀업 수단으로서 기능한다.

도 6에는, CS 단자 감시 회로(40)를 갖는 전원 제어용 IC의 다른 실시예가 도시되어 있다.

도 6의 실시예는, CS 단자 감시 회로(40)가 전류 검출 단자(CS)의 이상(CS 단자 오픈)을 검출하면, 드라이버(34)의 출력 GATE를 로 레벨로 한 상태에서 동작을 정지시킴과 아울러, 래치 정지 제어 회로(51)를 동작시켜, 전원 제어용 IC(13)를 래치 정지 모드로 이행시키도록 구성한 것이다.

래치 정지는, 도 6에 도시하는 바와 같이, IC의 고압 입력 기동 단자(HV)와 전원 전압 단자(VDD) 사이에 설치되어 있는 스위치(S0)를, 비교적 짧은 주기에서 온, 오프시킴으로써 전원 전압 단자(VDD)의 전압을, 예를 들면, 12V∼13V와 같은 전압 범위로 억제함으로써 전원 제어용 IC(13)가 리스타트하는 것을 회피하기 위한 기능이며, 래치 정지 제어 회로(51)는 전원 전압 단자(VDD)의 전압과 소정의 전압(12V, 13V)을 비교하여, 상기와 같은 제어 동작을 행하도록 구성된다. 구체적으로는, 전원 전압 단자(VDD)의 전압이 12V까지 내려가면 스위치(S0)를 온시키고, VDD의 전압이 13V까지 올라가면 스위치(S0)를 오프시키는 것을 반복한다.

이러한 래치 정지 기능이 없으면, CS 단자 감시 회로(40)가 CS 단자 오픈을 검출하여 드라이버(34)의 동작을 정지시킨 경우, 보조 권선에 전류가 흐르지 않게 되어 전원 전압 단자(VDD)의 전압이 내려가게 되지만, 전원 전압 단자(VDD)의 전압이 IC의 동작 정지 전압값(예를 들면, 6.5V) 이하가 되면 기동 회로(스타트 업 회로)(52)가 동작하여 스위치(S0)를 온시켜, IC가 재기동함으로써 스위칭 제어가 개시된다. 그리고, 전원 전압 단자(VDD)의 전압이 상한 전압값(예를 들면, 21V)에 도달하면 기동 회로(스타트 업 회로)(52)는 스위치(S0)를 오프시키지만, 재기동에 의해 CS 단자 오픈 검출전의 상태로 되돌아와 드라이버(34)가 정지된다고 하는 상기 동작을 반복해 버린다.

여기에서, 본 실시예에서는, CS 단자 감시 회로(40)가 CS 단자 오픈을 검출하면 드라이버(34)의 동작을 정지시킴과 아울러, 래치 정지 제어 회로(51)를 동작시켜, 전원 제어용 IC(13)를 래치 정지 모드로 이행시켜, 상기와 같은 불합리한 동작을 회피하도록 하고 있다.

또한, 상기 래치 정지 모드는 AC 전원측의 플러그를 콘센트로부터 뽑음으로써 해제된다.

또한 도 6의 실시예에서는, 과전류 보호용의 컴퍼레이터(36a)의 출력(Rocp)과, 피드백 제어용의 컴퍼레이터(36b)의 출력(Rfb)과, 소프트 스타트용 컴퍼레이터(36c)의 출력(RSs)과, 피드백 단자(FB)의 전압(VFB)을 감시하고, 이들 컴퍼레이터(36a∼36c)의 어느 출력도 입력되지 않고, 또한, FB 단자의 전압이 소정의 전압값 이하로 되었을 때 드라이버(34)의 동작을 정지시키는 CS 단자 단락 검출 회로(54)가 설치되어 있다.

듀티 제한 회로(39)로부터 출력되는 최대 듀티 리셋 신호는 구동 펄스의 1주기마다 출력되고 있고, 또한 전류 검출 저항(Rs)의 양단자 간 또는 전류 검출 단자-접지 간이 단락되어도 계속 생성된다. 한편, 상기 과전류 보호용의 컴퍼레이터(36a)의 출력(Rocp)과, 피드백 제어용의 컴퍼레이터(36b)의 출력(Rfb)과, CS 단자 오픈 검출용 컴퍼레이터(36c)의 출력(RSs)의 각 리셋 신호는 정상인 상태에서는 그 중 어느 하나가 1주기 내에 반드시 생성되지만, 전류 검출 단자(CS)와 접지점 사이가 단락 혹은 센스 저항(Rs)의 쇼트(단락)가 발생했을 경우에는 이들 신호는 어느 것도 생성되지 않게 된다.

그래서, 본 실시예에서는, 상기와 같은 CS 단자 단락 검출 회로(54)를 설치하고, Rocp, Rfb, Rss 중 어느 리셋 신호도 검출할 수 없고 또한 FB 단자 전압(VFB)이 소정의 전압값 이하로 된 경우에, 구동 펄스(GATE)를 로 레벨로 한 상태에서 드라이버(34)의 동작을 정지시킴과 아울러, 래치 정지 제어 회로(51)를 동작시키도록 하고 있다.

이것에 의해, CS 단자 혹은 센스 저항(Rs)의 단락에 의해, 1차 권선에 전류가 계속해서 흐르는 것을 방지할 수 있음과 아울러, 래치 정지 모드로 이행함으로써 기동 회로(스타트 업 회로)(52)에 의한 전원 제어용 IC의 재기동에 의해 전원 장치가 재기동되는 것을 회피하여, 전원 장치를 계속해서 정지하는 것이 가능하다.

이상 본 발명자에 의해 행해진 발명을 실시형태에 기초하여 구체적으로 설명했지만, 본 발명은 상기 실시형태에 한정되는 것은 아니다. 예를 들면, 상기 실시형태에서는, 트랜스의 1차측 권선에 간헐적으로 전류를 흘리는 스위칭 트랜지스터(SW)를 전원 제어용 IC(13)와는 별개인 소자로 하고 있지만, 이 스위칭 트랜지스터(SW)를 전원 제어용 IC(13)에 넣어, 1개의 반도체 집적 회로로서 구성해도 된다.

(산업상의 이용가능성)

상기 실시형태에서는, 본 발명을 플라이백 방식의 AC-DC 컨버터를 구성하는 전원 제어용 IC에 적용한 경우에 대해 설명했지만, 본 발명은 포워드형이나 의사 공진형의 AC-DC 컨버터 또한 1차측에서 취득한 정보만으로 2차측의 출력 전압의 제어를 행하는 소위 Primary Side Regulation(이하 PSR) 방식의 AC-DC 컨버터를 구성하는 전원 제어용 IC에도 적용할 수 있다.

11 라인 필터
12 다이오드 브리지 회로(정류 회로)
13 전원 제어 회로(전원 제어용 IC)
14 2차측 검출 회로(검출용 IC)
15a 포토 커플러의 발광측 다이오드
15b 포토 커플러의 수광측 트랜지스터
31 발진 회로
32 클록 생성 회로
34 드라이버(구동 회로)
35 앰프(비반전 증폭 회로)
36a 과전류 검출용 컴퍼레이터(과전류 검출 회로)
36b 전압/전류 제어용 컴퍼레이터(전압/전류 제어 회로)
36c CS 단자 오픈 검출용 컴퍼레이터(단자 전압 감시 회로)
37 파형 생성 회로
38 주파수 제어 회로
39 듀티 제한 회로
40 CS 단자 감시 회로
51 래치 정지 제어 회로(상태 제어 회로)

Claims (3)

1. 전압 변환용의 트랜스의 1차측 권선에 간헐적으로 전류를 흘려보내기 위한 스위칭 소자를, 상기 트랜스의 1차측 권선에 흐르는 전류에 비례한 전압과 상기 트랜스의 2차측으로부터의 출력 전압 검출 신호가 입력됨으로써, 온, 오프 제어하는 구동 펄스를 생성하여 출력하는 전원 제어용 반도체 장치로서,
   상기 스위칭 소자를 온, 오프 제어하는 제어 신호를 생성하는 온, 오프 제어 신호 생성 회로와,
   상기 트랜스의 1차측 권선에 흐르는 전류에 비례한 전압이 입력되는 전류 검출 단자와,
   상기 전류 검출 단자와 내부 전원 전압 혹은 그것에 따른 전압이 인가되는 단자 사이에 설치된 고임피던스의 풀업 수단과,
   상기 전류 검출 단자의 전압과 미리 정해진 전압을 비교하여 상기 전류 검출 단자의 전압이 상기 미리 정해진 전압보다도 높은 것을 검출한 경우에 상기 전류 검출 단자의 이상으로 판정하는 단자 감시 회로
   를 구비하고, 상기 단자 감시 회로가 상기 전류 검출 단자의 이상을 검출하면, 상기 단자 감시 회로로부터 출력되는 신호에 의해 상기 온, 오프 제어 신호 생성 회로의 신호 생성 동작이 정지되도록 구성되어 있는 것을 특징으로 하는 전원 제어용 반도체 장치.
2. 제 1 항에 있어서,
   AC 입력의 전압이 입력되는 제1 전원 단자와,
   상기 트랜스의 보조 권선에 유기된 전압을 정류, 평활한 전압이 입력되는 제2 전원 단자와,
   상기 제1 전원 단자와 상기 제2 전원 단자 사이에 설치된 스위치 수단과,
   상기 제2 전원 단자의 전압에 기초하여 상기 스위치 수단을 온, 오프 제어하여 상기 제2 전원 단자의 전압이 미리 정해진 제1 전압 범위에 들어가도록 제어하는 기동 회로와,
   상기 제2 전원 단자의 전압에 기초하여 상기 스위치 수단을 온, 오프 제어하여 상기 제2 전원 단자의 전압이 상기 제1 전압 범위보다도 좁은 제2 전압 범위에 들어가도록 제어하는 상태 제어 회로
   를 구비하고, 상기 단자 감시 회로가 상기 전류 검출 단자의 이상을 검출하면, 상기 단자 감시 회로로부터 출력되는 신호에 의해 상기 상태 제어 회로가 동작 상태로 되도록 구성되어 있는 것을 특징으로 하는 전원 제어용 반도체 장치.
3. 제 2 항에 있어서,
   상기 트랜스의 2차측으로부터의 출력 전압 검출 신호가 입력되는 외부 입력 단자와,
   상기 전류 검출 단자 및 상기 외부 입력 단자의 상태를 감시하여 이상 상태를 검출하는 이상 검출 회로
   를 구비하고, 상기 이상 검출 회로가 상기 전류 검출 단자의 이상을 검출하면, 상기 이상 검출 회로로부터 출력되는 신호에 의해, 상기 온, 오프 제어 신호 생성 회로의 신호 생성 동작이 정지됨과 아울러 상기 상태 제어 회로가 동작 상태가 되도록 구성되어 있는 것을 특징으로 하는 전원 제어용 반도체 장치.

Images